CN203165891U - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN203165891U
CN203165891U CN2013200852214U CN201320085221U CN203165891U CN 203165891 U CN203165891 U CN 203165891U CN 2013200852214 U CN2013200852214 U CN 2013200852214U CN 201320085221 U CN201320085221 U CN 201320085221U CN 203165891 U CN203165891 U CN 203165891U
Authority
CN
China
Prior art keywords
capacitor
diode
conducting shell
semiconductor module
semiconductor switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN2013200852214U
Other languages
English (en)
Inventor
罗兰·比特纳
伯恩哈特·卡尔克曼
安德烈亚斯·毛尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Application granted granted Critical
Publication of CN203165891U publication Critical patent/CN203165891U/zh
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

本申请涉及一种半导体模块，具有衬底和电容器，其中，衬底具有绝缘材料体和布置在该绝缘材料体上的导电的结构化的传导层，其中，第一和第二半导体开关以及第一和第二二极管布置在结构化的传导层上并且与该结构化的传导层连接，其中，半导体模块具有膜复合物，其具有第一和第二金属膜层以及布置在第一与第二金属膜层之间的电绝缘膜层，其中，金属膜层中的至少一个是结构化的，其中，第一半导体开关和第二二极管与膜复合物连接，其中，电容器的第一电接口与膜复合物连接，而电容器的第二电接口与衬底的结构化的传导层导电地连接。本实用新型提供一种具有至少一个电容器和至少一个电桥电路的半导体模块，该半导体模块具有特别低电感的结构。

Description

半导体模块
技术领域
本实用新型涉及一种半导体模块。
背景技术
在由现有技术公知的半导体模块中，半导体开关和二极管布置在衬底上并且借助于衬底的导体层、焊线和/或膜层相互导电地连接。半导体开关在此通常以晶体管，例如绝缘栅双极型晶体管（IGBT）或金属氧化物半导体场效应管（MOSFET）的形式存在。布置在衬底上的半导体开关和二极管在此通常与单个或多个所谓的半桥电路互连，这些半桥电路通常用于电压和电流的整流和逆变。
由DE 103 55 925 A1公知了如下功率半导体模块，其中半导体结构元件借助于膜复合物相互电连接。
由DE 10 2009 001 919 A1公知了半导体电容器。
在二极管、半导体开关与必要时另外的元件之间的电连接具有如下寄生电感，其在半导体开关断开时导致过压。为了减少该过压，一个半桥电路或多个半桥电路与电容器导电地连接，专业上该电容器也被称为所谓的缓冲电容器。此外为了最小化过压，一个半桥电路或多个半桥电路的特别低电感的结构以及电容器与一个半桥电路或多个半桥电路的特别低电感的电连接是值得期待的。
实用新型内容
本实用新型的任务是提出一种具有至少一个电容器和至少一个电桥电路的半导体模块，该半导体模块具有特别低电感的结构。
该任务通过一种具有衬底和电容器的半导体模块来解决，其中，衬底具有绝缘材料体和布置在该绝缘材料体上的导电的结构化的传导层，其中，第一和第二半导体开关以及第一和第二二极管布置在结构化的传导层上并且与该结构化的传导层连接，其中，半导体模块具有膜复合物，其具有第一和第二金属膜层以及布置在第一与第二金属膜层之间的电绝缘膜层，其中，金属膜层中的至少一个是结构化的，其中，第一半导体开关和第二二极管与膜复合物连接，其中，电容器的第一电接口与膜复合物连接，而电容器的第二电接口与衬底的结构化的传导层导电地连接，其中，第一半导体开关的集电极与第一二极管的阴极并且与电容器的第二电接口导电地连接，并且第一半导体开关的发射极与第二半导体开关的集电极、第一二极管的阳极和第二二极管的阴极导电地连接，并且第二半导体开关的发射极与第二二极管的阳极并且与电容器的第一电接口导电地连接。
本实用新型具有优点的构造方案将在下文中做进一步介绍。
如下证明是具有优点的，即，电容当电容器的第二电接口与衬底的结构化的传导层导电地连接，其方式为：电容器的第二接口与结构化的传导层连接。由此可以实现特别紧凑的半导体模块的结构。
此外如下证明是具有优点的，即，电容当电容器的第二电接口与衬底的结构化的传导层导电地连接，其方式为：电容器的第二电接口与第二金属膜层连接，而第二金属膜层与结构化的传导层连接，其中，电容器布置在第一与第二金属膜层之间，因为由此可以实现电容器的可变的布置和半导体模块的灵活的结构。
此外如下证明是具有优点的，即，第二二极管和第一半导体开关沿着第一线布置在结构化的传导层上，而第二半导体开关和第一二极管沿着第二线布置在结构化的传导层上，其中，第一线平行于第二线分布或者相对于第二线呈角度α分布，其中，第一和第二半导体开关彼此成对角线地布置在结构化的传导层上，其中，第一和第二二极管彼此成对角线地布置在结构化的传导层上。由此实现了特别低电感的半导体模块的结构。
此外如下证明是具有优点的，即，电容器沿着第一线布置，因为通过电容器的这种布置实现了半导体模块的特别低电感的结构。
此外如证明是具有优点的，即，电容器具有集成在电容器中的电阻，因为通过该电阻可以快速地减小过压振荡。
此外如下证明是具有优点的，即，电容器具有在1nF至1000nF范围内或在0.1mF至100mF范围内的电容。当电容器用作缓冲电容器时，电容器优选具有在1nF至1000nF范围内的电容。当电容器用作中间电路电容器时，电容器优选具有在0.1mF至100mF范围内的电容。
此外如下证明是具有优点的，即，电容器以半导体电容器的形式存在，因为于是实现了半导体模块的特别低电感的结构。但是显然地，电容器可以以其它电容器类型，例如薄膜电容器或陶瓷电容器的形式存在。
此外如下证明是具有优点的，即，第二半导体开关和第一二极管与膜复合物连接，因为由此实现了半导体模块的特别低电感的结构。
此外如下证明是具有优点的，即，半导体模块具有另外的电容器，其中，另外的电容器的第一电接口与膜复合物连接，而另外的电容器的第二电接口与衬底的结构化的传导层导电地连接。由此实现了半导体模块的特别紧凑的结构。
此外如下证明是具有优点的，即，另外的电容器的第二电接口与衬底的结构化的传导层导电地连接，其方式为：另外的电容器的第二接口与结构化的传导层连接。由此实现了半导体模块的特别紧凑的结构。
此外如下证明是具有优点的，即，另外的电容器的第二电接口与衬底的结构化的传导层导电地连接，其方式为：另外的电容器的第二电接口与第二金属膜层连接，而第二金属膜层与结构化的传导层连接，其中，另外的电容器布置在第一与第二金属膜层之间，因为由此实现了另外的电容器的可变的布置。
此外如下证明是具有优点的，即，第二二极管和第一半导体开关沿着第一线布置在结构化的传导层上，而第二半导体开关和第一二极管沿着第二线布置在结构化的传导层上，其中，第一线平行于第二线分布或者相对于第二线呈角度α分布，其中，第一和第二半导体开关彼此成对角线地布置在结构化的传导层上，其中，第一和第二二极管彼此成对角线地布置在结构化的传导层上，其中，另外的电容器沿着第二线布置。由此实现了半导体模块的特别低电感的结构。
此外如下证明是具有优点的，即，另外的电容器具有集成在另外的电容器中的电阻，因为通过该电阻可以快速地减小过压振荡。
此外如下证明是具有优点的，即，另外的电容器具有在1nF至1000nF范围内或在0.1mF至100mF范围内的电容。当另外的电容器用作缓冲电容器时，另外的电容器优选具有在1nF至1000nF范围内的电容。当另外的电容器用作中间电路电容器时，另外的电容器优选具有在0.1mF至100mF范围内的电容。
此外如下证明是具有优点的，即，另外的电容器以半导体电容器的形式存在，因为于是实现了半导体模块的特别低电感的结构。
附图说明
本实用新型的实施例在附图中示出并且在下面详细阐述。其中：
图1示出当第一半导体开关接通时，依据本实用新型的半导体模块和流过该半导体模块的电流的电路图，
图2示出当第一半导体开关刚刚断开并且电流流过第二二极管时，依据本实用新型的半导体模块和流过该半导体模块的电流的电路图，
图3示出当第一半导体开关接通时，依据本实用新型的半导体模块沿着半导体模块的第一线分布的示意性剖面图，以及流过该半导体模块的电流走向的图示，
图4示出当第一半导体开关接通时，从上面看依据本实用新型的半导体模块的示意图，以及流过该半导体模块的电流走向的图示，
图5示出当第一半导体开关刚刚断开并且电流流过第二二极管时，依据本实用新型的半导体模块沿着半导体模块的第二线分布的示意性剖面图，以及流过该半导体模块的电流走向的图示，
图6示出当第一半导体开关刚刚断开并且电流流过第二二极管时，从上面看依据本实用新型的半导体模块的示意图，以及流过该半导体模块的电流走向的图示，
图7示出依据本实用新型的半导体模块的另外的构造方案，
图8示出依据本实用新型的半导体模块的另外的构造方案，
图9示出依据本实用新型的半导体模块沿着半导体模块的第二线分布的示意性剖面图，以及
图10示出依据本实用新型的半导体模块的另外的构造方案。
具体实施方式
在图1中示出了当第一半导体开关T1接通时，依据本实用新型的半导体模块1和流过该半导体模块1的电流的电路图。在此，在图1中电流走向以箭头的形式示出。依据本实用新型的半导体模块1具有第一半导体开关T1、第二半导体开关T2、第一二极管D1和第二二极管D2。在此，第一半导体开关T1、第二半导体开关T2、第一二极管D1和第二二极管D2电互连成所谓的半桥电路30，也就是说，第一半导体开关T1的集电极C与第一二极管D1的阴极导电地连接，并且第一半导体开关T1的发射极E与第二半导体开关T2的集电极C、第一二极管D1的阳极以及第二二极管D2的阴极导电地连接，并且第二半导体开关T2的发射极E与第二二极管D2的阳极导电地连接。
此外，半导体模块1具有如下电容器2，其具有第一和第二电接口。电容器2的第二电接口与第一半导体开关T1的集电极C以及第一二极管D1的阴极导电地连接。电容器2的第一电接口与第二半导体开关T2的发射极E以及第二二极管D2的阳极导电地连接。
在此需要说明的是，除了所示的半桥电路30之外半导体模块1还可以具有另外的半桥电路，其优选以与半桥电路30相同的方式与电容器2连接。因此半导体模块1可以具有例如三个半桥电路，借助于这些半桥电路，通过相应地控制电桥电路的半导体开关，由直流电压US产生例如用于控制马达的3相交变电压。
在本实施例的框架中，电容器2与如下直流电压产生装置3导电地连接，该直流电压产生装置3产生直流电压US。电桥电路30与负载11导电地连接。在所示的实施例中，直流电压产生装置3从外面联接到半导体模块1。这不必是必需方式。半导体模块1也可以具有直流电压产生装置3并且直流电压产生装置3因此是半导体模块1的集成组件。
在二极管、半导体开关和电容器2之间的电连接具有寄生电感4、5、6、7、8和9，它们在半导体开关断开时导致过压。电容器2用于减少这种过压并且专业上也被称为所谓的缓冲电容器。
当第一半导体开关T1接通时，电流流过第一半导体开关T1和负载11。
当第一半导体开关T1断开时，由于负载11的电感，电流继续在同样的方向上流过负载11并且从第一半导体开关T1转换到第二二极管D2上。电流然后流过第二二极管D2。这种状态在图2中示出。从第二半导体开关T2到第一二极管D1上的电流转换过程以相似的形式进行。
图3示出了当第一半导体开关T1接通时，依据本实用新型的半导体模块1的示意性剖面图，以及借助于箭头示出流过该半导体模块的电流走向。在此，在图3中相同的元件配备有与在图1和图2中相同的附图标记。在此，所示的剖面沿着在图4中所示的第一线28分布。
依据本实用新型的半导体模块1具有衬底12。在本实施例的框架中，衬底12具有不导电的绝缘材料体14和布置在绝缘材料体14上导电的结构化的传导层15，其由于它的结构构造为导电轨迹。优选地，衬底12具有另外的导电的优选为非结构化的传导层13，其中，绝缘材料体14布置在结构化的传导层15与另外的传导层13之间。在另外的传导层13上通常布置有如下冷却体，其用于冷却布置在衬底上的元件。结构化的传导层15和另外的传导层13可以由例如铜构成。衬底12可以例如以DCB衬底或绝缘金属衬底的形式存在。
第一和第二半导体开关T1和T2以及第一和第二二极管D1和D2布置在结构化的传导层15上并且与结构化的传导层15连接。在此，半导体开关和二极管与结构化的传导层15各自的连接可以例如以钎焊连接或烧结连接的形式存在。第一和第二半导体开关T1和T2以及第一和第二二极管D1和D2因此与该结构化的传导层15直接连接。在此，半导体开关和二极管在它们面向结构化的传导层15的侧上与结构化的传导层15连接。
此外，半导体模块1具有如下膜复合物16，其具有第一金属膜层17和第二金属膜层19以及布置在第一与第二金属膜层之间的电绝缘膜层18，其中，金属膜层中的至少一个是结构化的。在此，绝缘膜层18同样可以是结构化的，也就是说，膜复合物16可以具有至少一个如下区域，在该区域中，没有电绝缘膜层18布置在第一与第二金属膜层之间。绝缘膜层18因此不需要在膜复合物16的整个面上布置在第一与第二金属膜层之间。膜层优选借助于粘合连接相互连接。金属膜层是导电的并且可以例如由铝或铜构成。在本实施例的框架中第二金属膜层19在此结构化地构造并且因此在本实施例的框架中具有中断部25和30（见图7和图8）。
第一半导体开关T1和第二二极管D2与膜复合物16连接，其中，在本实施例的框架中，第一半导体开关T1和第二二极管D2背对结构化的传导层15的侧与第二金属膜层19连接。第一半导体开关T1和第二二极管D2与第二金属膜层19的连接在此可以例如以钎焊连接或烧结连接的形式存在。第一半导体开关T1和第二二极管D2因此与膜复合物16直接连接。
在本实施例的框架中，像在图9中所示的那样，第二半导体开关T2和第一二极管D1也与膜复合物16连接，其中，在本实施例的框架中，第二半导体开关T2和第一二极管D1背对结构化的传导层15的侧与第二金属膜层19连接。第二半导体开关T2和第一二极管D1与第二金属膜层19的连接在此同样可以例如以钎焊连接或烧结连接的形式存在。第二半导体开关T2和第一二极管D1因此与膜复合物16直接连接。
此外，像上面已经描述的那样，半导体模块1具有如下电容器2，其中，该电容器2的第一电接口26与膜复合物16连接并且电容器2的第二电接口23与衬底12的结构化的传导层15导电地连接。在图3和图5所描述的实施例中以及在图8所描述的实施例中，电容器2的第二电接口23与衬底12的结构化的传导层15导电地连接，其方式为：电容器2的第二电接口23与结构化的传导层15连接。电容器2布置在衬底12的结构化的传导层15上。在电容器2的第二电接口23与结构化的传导层15之间的连接可以例如以钎焊连接或烧结连接的形式存在。电容器2的第二电接口23因此与结构化的传导层15直接连接。
在此，电容器2的第一电接口26与膜复合物16连接，其方式为：电容器2的第一电接口26与第一金属膜层17连接。在电容器2的第一电接口与第一金属膜层17之间的连接可以例如以钎焊连接或烧结连接的形式存在。电容器2的第一电接口26因此与膜复合物16直接连接。
在本实施例的框架中，膜复合物16具有穿过绝缘膜层18分布的贯穿接触部20，其在贯穿接触部20的区域中将第一和第二金属膜层17和19导电地相互连接。贯穿接触部20由有导电能力的材料构成。
通过电容器2借助于膜复合物16和衬底12与第一半导体开关T1以及第二二极管D2的依据本实用新型的电连接，实现了电容器2到电桥电路30上的低电感的电连接，以及实现了低电感的电桥电路30的结构。
图4示出当第一半导体开关T1接通时，从上面看依据本实用新型的半导体模块1的示意图，并且借助于箭头示出流过该半导体模块1的电流走向。在此，在图4中为了清晰起见膜复合物16没有示出。在此，在图4中相同的元件配备有与在图3中相同的附图标记。在图3和图4中，附属于图1的流过半导体模块1的电流走向借助于箭头示出。
在本实施例的框架中，第二二极管D2和第一半导体开关T1沿着并且尤其在第一线28上布置在结构化的传导层15上，并且第二半导体开关T2和第一二极管D1沿着并且尤其在第二线29上布置在结构化的传导层15上，其中，第一线28平行于第二线29分布，其中，第一和第二半导体开关彼此成对角线地布置在结构化的传导层15上，其中，第一和第二二极管彼此成对角线地布置在结构化的传导层15上（见图4中的虚线箭头）。第一和第二线28和29彼此相隔地布置。在本实施例的框架中，第一半导体开关T1、第二半导体开关T2、第一二极管D1和第二二极管D2就像在图4中所示的那样彼此呈矩形地布置。
图5相应于图3的半导体模块的物理结构。图6相应于图4的半导体模块的物理结构，从而在图5和图6中相同的元件配备有与在图3和图4中相同的附图标记。图3和图4示出当第一半导体T1接通时，流过半导体模块1的电流走向，而在图5和图6中示出当第一半导体开关T1刚刚断开并且电流流过第二二极管D2时，流过半导体模块1的电流走向。在图5和图6中，附属于图2的流过半导体模块1电流走向借助于箭头示出。
像从图5和图6显而易见的那样，由于上面所描述的第一半导体开关T1、第二半导体开关T2、第一二极管D1和第二二极管D2的具有优点的布置，在电流从第一半导体开关T1转换到第二二极管D2时，电流始终沿着第一线28并且始终沿着相同的方向流过半导体模块，从而使得在电流转换时在元件之间的这种连接的有效的寄生电感最小化。
在本实施例的框架中，电容器2沿着并且尤其在第一线28上布置，由此有效的寄生电感被进一步减小。在此，电容器2优选布置在由第一半导体开关T1和第二二极管D2形成的第一单元旁。
在图7中示出了依据本实用新型的半导体模块1的另外的构造方案。半导体模块1的结构相应于在图3中所示的结构，其中，与在图3中所示的构造方案不同，在图7中所示的构造方案中电容器2的第二电接口23与衬底12的结构化的传导层15导电地连接，其方式为：电容器2的第二电接口23与第二金属膜层19连接并且第二金属膜层19与结构化的传导层15连接，其中，电容器2布置在第一和第二金属膜层之间。这种连接可以例如以钎焊连接或烧结连接的形式存在。在这种情况下，电容器2的第二电接口23因此与第二金属膜层19直接连接并且第二金属膜层19与结构化的传导层15直接连接。由此能够实现特别灵活的半导体模块的结构。在图7中相同的元件配备有与在图3中相同的附图标记。在此，电容器2在本实施例的框架中布置在衬底2的上方。
在图8中示出了依据本实用新型的半导体模块1的另外的构造方案。半导体模块1的结构基本上相应于在图3中所示的结构，其中，在图8中所示的电容器2的构造方案以半导体电容器的形式存在。半导体电容器例如由公开文献DE 10 2009 001 919 A1公知并且特征在于特别平的结构，从而与膜复合物16一起实现了特别平的并且由此低电感的半导体模块1的结构。在图8中电容器2的第一电接口26与膜复合物16连接，其方式为：电容器2的第一电接口26与第二金属膜层19连接。在本实施例的框架中，膜复合物16具有穿过绝缘膜层18分布的贯穿接触部21，其在贯穿接触部21的区域中将第一和第二金属膜层17和19导电地相互连接。贯穿接触部21由有导电能力的材料构成。在此需要说明的是，显然地，在图3和图4中所示的电容器2可以替选地以与图8相同的方式实现地与第一金属膜层17导电地连接。
图10示出了依据本实用新型的半导体模块1的另外的构造方案。在此，相同的元件配备有与在图4和图6中相同的附图标记。在本实施例的框架中，第二二极管D2和第一半导体开关T1沿着并且尤其在第一线28上布置在结构化的传导层15上，而第二半导体开关T2和第一二极管D1沿着并且尤其在第二线29上布置在结构化的传导层15上，其中，第一线28相对于第二线29呈角度α分布，其中，第一和第二半导体开关彼此成对角线地布置在结构化的传导层15上，其中，第一和第二二极管彼此成对角线地布置在结构化的传导层15上（见图10中的虚线箭头）。在本实施例的框架中，电容器2沿着并且尤其在第一线28上布置，由此有效的寄生电感被进一步减小。在此，电容器2优选布置在由第一半导体开关T1和第二二极管D2形成的第一单元旁。通过这种元件布置，可以实现由半导体模块的交变电流接口到布置在衬底上的半导体开关、二极管和电容器的相同的路径长度并且因此相同的寄生电感。因此得出元件的这种呈星形的布置。
图9示出了依据本实用新型的半导体模块1沿着半导体模块1的第二线29（见图4、图6和图10）分布的示意性剖面图。在此，在图9中相同的元件配备有与在图3中相同的附图标记。在本实施例的框架中，半导体模块1具有另外的电容器2’，其中，另外的电容器2’的第一电接口26’与膜复合物16连接，而另外的电容器2’的第二电接口23’与衬底12的结构化的传导层15导电地连接。
与依据图7相似的图示，另外的电容器2’的第二电接口23’可以与衬底12的结构化的传导层15导电地连接，其方式为：另外的电容器2’的第二电接口23’与第二金属膜层19连接，而第二金属膜层19与结构化的传导层15连接，其中，另外的电容器2’布置在第一和第二金属膜层之间。与依据图7相似的图示，另外的电容器2’在此布置在衬底12上方。这种连接可以例如以钎焊连接或烧结连接的形式存在。另外的电容器2’的第二电接口23’因此与第二金属膜层19直接连接，而第二金属膜层19因此与结构化的传导层15直接连接。
与依据图3相似的图示，另外的电容器2’的第二电接口23’可以与衬底12的结构化的传导层15导电地连接，其方式为：另外的电容器2’的第二电接口23’与结构化的传导层15连接。这种连接可以例如以钎焊连接或烧结连接的形式存在。在这种情况下，另外的电容器2’的第二电接口23’因此与结构化的传导层15直接连接。另外的电容器2’布置在在衬底12的结构化的传导层15上。
在本实施例的框架中，像图4、图6、图10所示的那样，另外的电容器2’沿着并且尤其在第二线29上布置，由此有效的寄生电感被进一步减小。电容器2配属于第一半导体开关T1和第二二极管D2，而另外的电容器2’配属于第二半导体开关T2和第一二极管D1。
以与在电流从第一半导体开关T1转换到第二二极管D2上时相似的形式，由于上面所描述的第一半导体开关T1、第二半导体开关T2、第一二极管D1和第二二极管D2的具有优点的布置，在当第二半导体开关T2断开时，电流从第二半导体开关T2转换到第一二极管D1上时，电流始终沿着第二线29并且始终朝着相同的方向流过半导体模块，从而使得在电流转换时在元件之间的这种连接的有效的寄生电感最小化。在电流从第二半导体开关T2转换到第一二极管D1上时的电流方向与在图4和图6所示的电流从第一半导体开关T1转换到第二二极管D2上时的电流方向相反。
像在图1和图2中用虚线示出的那样，电容器2与另外的电容器2’电并联，其中，由于在图4、图6和图10中所示的电容器2和另外的电容器2’的具有优点的布置，在电流从第一半导体开关T1转换到第二二极管D2上的情况下，电流基本上流过电容器2，而在电流从第二半导体开关T2转换到二极管D1上的情况下，电流基本上流过另外的电容器2’，由此使有效的寄生电感在此最小化。
显然地，另外的电容器2’也可以具有集成在另外的电容器2’中的电阻。此外，另外的电容器2’也可以以半导体电容器的形式存在。
像上面所描述的那样，通常作为所谓的缓冲电容器的电容器2和另外的电容器2’用于减少如下过压，其在转换过程时出现。当电容器2和/或另外的电容器2’用作缓冲电容器时，各自的电容器优选具有在1nF至1000nF范围内的电容。
但是，电容器2和/或另外的电容器2’也可以用作所谓的中间电路电容器，该中间电路电容器缓冲存储由直流电压产生装置3产生的电能并且使由直流电压产生装置3产生的电压平滑。当电容器2和/或另外的电容器2’用作中间电路电容器时，各自的电容器优选具有在0.1mF至100mF范围内的电容。
在此需要说明的是，显然地另外的电容器2’可以以与在图7和图8的实施例中关于电容器2所描述的相同的方式，与膜复合物16并且与结构化的传导层15连接。
在本实施例的框架中，膜复合物一件式地构成。但是，膜复合物也可以多件式地并且尤其两件式地构成，其中例如，膜复合物的第一块一件沿着第一线28与第一半导体开关T1、第二二极管D2和电容器2相互电连接，而膜复合物的第二块沿着第二线29与第二半导体开关T2、第一二极管D1和另外的电容器2’相互电连接。
此外在此需要说明的是，在图3至图10中的图示是示意性的图示并且所示的元件没有按正确比例示出。
此外在此需要说明的是，额外的第一电容器可以与第一二极管D1电并联，而额外的第二电容器可以与第二二极管D2电并联。额外的第二电容器可以在此沿着并且尤其在第一线28上布置，而额外的第一电容器可以在此沿着并且尤其在第二线29上布置。额外的第一电容器和额外的第二电容器可以在此分别具有集成在额外的第一电容器和额外的第二电容器中的电阻。额外的第一电容器和额外的第二电容器尤其可以以半导体电容器的形式存在。
在本实施例的框架中，第一和第二半导体开关构造为IGBT。但是显然地，半导体开关也可以以其它半导体开关类型，例如以MOSFET的形式存在。在本实用新型意义上，发射极概念也包括在其它半导体开关类型中与发射极相似的接口在内，而栅极概念也包括在其它半导体开关类型中与栅极相似的接口在内。在MOSFET中，例如专业上在IGBT中被称为发射极的接口被称为源极，而在IGBT中被称为集电极的接口被称为漏极。因此在此需要说明的是，在本实用新型的意义上，发射极概念也包括源极概念在内，而集电极概念也包括漏极概念在内。

Claims (16)

1.半导体模块，具有衬底（12）和电容器（2），其中，所述衬底（12）具有绝缘材料体（14）和布置在所述绝缘材料体（14）上的导电的结构化的传导层（15），其中，第一和第二半导体开关（T1、T2）以及第一和第二二极管（D1、D2）布置在所述结构化的传导层（15）上并且与所述结构化的传导层（15）连接，其中，所述半导体模块（1）具有膜复合物（16），所述膜复合物具有第一和第二金属膜层（17、19）以及布置在所述第一金属膜层与第二金属膜层（17、19）之间电绝缘膜层（18），其中，所述金属膜层（17、19）中的至少一个是结构化的，其中，所述第一半导体开关（T1）和所述第二二极管（D2）与所述膜复合物（16）连接，其中，电容器（2）的第一电接口（26）与所述膜复合物（16）连接，而所述电容器（2）的第二电接口（23）与所述衬底（12）的结构化的传导层（15）导电地连接，其中，所述第一半导体开关（T1）的集电极（C）与所述第一二极管（D1）的阴极并且与所述电容器（2）的第二电接口（23）导电地连接，并且所述第一半导体开关（T1）的发射极（E）与所述第二半导体开关（T2）的集电极（C）、所述第一二极管（D1）的阳极和所述第二二极管（D2）的阴极导电地连接，并且所述第二半导体开关（T2）的发射极（E）与所述第二二极管（D2）的阳极并且与所述电容器（2）的第一电接口（26）导电地连接。
2.根据权利要求1所述的半导体模块，其特征在于，所述电容器（2）的第二电接口（23）与所述衬底（12）的结构化的传导层（15）导电地连接，其方式为：所述电容器（2）的第二接口（23）与所述结构化的传导层（15）连接。
3.根据权利要求1所述的半导体模块，其特征在于，所述电容器（2）的第二电接口（23）与所述衬底（12）的结构化的传导层（15）导电地连接，其方式为：所述电容器（2）的第二电接口（23）与所述第二金属膜层（19）连接，而所述第二金属膜层（19）与所述结构化的传导层（15）连接，其中，所述电容器（2）布置在所述第一金属膜层与所述第二金属膜层（17、19）之间。
4.根据权利要求1至3之一所述的半导体模块，其特征在于，所述第二二极管（D2）和所述第一半导体开关（T1）沿着第一线（28）布置在所述结构化的传导层（15）上，而所述第二半导体开关（T2）和所述第一二极管（D1）沿着第二线（29）布置在所述结构化的传导层（15）上，其中，所述第一线（28）平行于所述第二线（29）分布或者与所述第二线（29）呈角度α分布，其中，所述第一和第二半导体开关（T1、T2）彼此成对角线地布置在所述结构化的传导层（15）上，其中，所述第一和第二二极管（D1、D2）彼此成对角线地布置在所述结构化的传导层（15）上。
5.根据权利要求4所述的半导体模块，其特征在于，所述电容器（2）沿着所述第一线（28）布置。
6.根据权利要求1至3之一所述的半导体模块，其特征在于，所述电容器（2）具有集成在所述电容器（2）中的电阻。
7.根据权利要求1至3之一所述的半导体模块，其特征在于，所述电容器（2）具有在1nF至1000nF范围内或在0.1mF至100mF范围内的电容。
8.根据权利要求1至3之一所述的半导体模块，其特征在于，所述电容器（2）以半导体电容器的形式存在。
9.根据权利要求1至3之一所述的半导体模块，其特征在于，所述第二半导体开关（T2）和所述第一二极管（D1）与所述膜复合物（16）连接。
10.根据权利要求1所述的半导体模块，其特征在于，所述半导体模块（1）具有另外的电容器（2’），其中，所述另外的电容器（2’）的第一电接口（26’）与所述膜复合物（16）连接，而所述另外的电容器（2’）的第二电接口（23’）与所述衬底（12）的结构化的传导层（15）导电地连接。
11.根据权利要求10所述的半导体模块，其特征在于，所述另外的电容器（2’）的第二电接口（23’）与所述衬底（12）的结构化的传导层（15）导电地连接，其方式为：所述另外的电容器（2’）的第二接口（23’）与所述结构化的传导层（15）连接。
12.根据权利要求10所述的半导体模块，其特征在于，所述另外的电容器（2’）的第二电接口（23’）与所述衬底（12）的结构化的传导层（15）导电地连接，其方式为：所述另外的电容器（2’）的第二电接口（23’）与所述第二金属膜层（19）连接，而所述第二金属膜层（19）与所述结构化的传导层（15）连接，其中，所述另外的电容器（2’）布置在所述第一金属膜层与所述第二金属膜层（17、19）之间。
13.根据权利要求10至12之一所述的半导体模块，其特征在于，所述第二二极管（D2）和所述第一半导体开关（T1）沿着第一线（28）布置在所述结构化的传导层（15）上，而所述第二半导体开关（T2）和所述第一二极管（D1）沿着第二线（29）布置在所述结构化的传导层（15）上，其中，所述第一线（28）平行于所述第二线（29）分布或者与所述第二线（29）呈角度α分布，其中，所述第一和第二半导体开关（T1、T2）彼此成对角线地布置在所述结构化的传导层（15）上，其中，所述第一和第二二极管（D1、D2）彼此成对角线地布置在所述结构化的传导层（15）上，其中，所述另外的电容器（2’）沿着所述第二线（29）布置。
14.根据权利要求10至12之一所述的半导体模块，其特征在于，所述另外的电容器（2’）具有集成在所述另外的电容器（2’）中的电阻。
15.根据权利要求10至12之一所述的半导体模块，其特征在于，所述另外的电容器（2’）具有在1nF至1000nF范围内或在0.1mF至100mF范围内的电容。
16.根据权利要求10至12之一所述的半导体模块，其特征在于，所述另外的电容器（2’）以半导体电容器的形式存在。
CN2013200852214U 2012-02-23 2013-02-25 半导体模块 Withdrawn - After Issue CN203165891U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012202765.3 2012-02-23
DE102012202765A DE102012202765B3 (de) 2012-02-23 2012-02-23 Halbleitermodul

Publications (1)

Publication Number Publication Date
CN203165891U true CN203165891U (zh) 2013-08-28

Family

ID=47594498

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310058750.XA Active CN103296016B (zh) 2012-02-23 2013-02-25 半导体模块
CN2013200852214U Withdrawn - After Issue CN203165891U (zh) 2012-02-23 2013-02-25 半导体模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310058750.XA Active CN103296016B (zh) 2012-02-23 2013-02-25 半导体模块

Country Status (5)

Country Link
EP (1) EP2631946A1 (zh)
JP (1) JP6047423B2 (zh)
KR (1) KR101998424B1 (zh)
CN (2) CN103296016B (zh)
DE (1) DE102012202765B3 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296016A (zh) * 2012-02-23 2013-09-11 赛米控电子股份有限公司 半导体模块
CN111162069A (zh) * 2019-12-23 2020-05-15 广东美的白色家电技术创新中心有限公司 一种智能功率模块及其制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013104522B3 (de) * 2013-05-03 2014-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
CN106298737B (zh) * 2015-06-01 2018-10-09 台达电子工业股份有限公司 功率模块封装结构及其制造方法
DE102016100617B4 (de) 2016-01-15 2019-05-16 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Gehäuse und einem Kondensator
DE102016106284A1 (de) * 2016-04-06 2017-10-12 Epcos Ag Modul
DE102017203420A1 (de) * 2017-03-02 2018-09-06 Siemens Aktiengesellschaft Halbbrücke für leistungselektronische Schaltungen
DE102017105351B4 (de) 2017-03-14 2022-11-10 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Leistungshalbleiterbauelementen und einem Kondensator
JP6352556B1 (ja) * 2017-06-19 2018-07-04 新電元工業株式会社 半導体装置
DE102017122557B4 (de) 2017-09-28 2021-06-24 Semikron Elektronik Gmbh & Co. Kg Leitungselektronische Anordnung mit einem Folienverbund und mit einem Verbindungspartner
DE102017219674A1 (de) * 2017-11-06 2019-05-09 Audi Ag Halbleiter-Leistungsmodul mit integriertem Kondensator
DE202018102388U1 (de) 2018-04-27 2018-06-11 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung
DE102018216286A1 (de) * 2018-09-25 2020-03-26 Zf Friedrichshafen Ag Leistungselektronikanordnung sowie Fahrzeug mit der Leistungselektronikanordnung
DE102018131859B3 (de) 2018-12-12 2020-04-30 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Leistungshalbleitereinrichtung mit einem Leistungshalbleiterschalter und mit einer Steuereinrichtung
EP4064346A1 (en) * 2021-03-25 2022-09-28 Hitachi Energy Switzerland AG Power module comprising switch elements and diodes
DE102021211519B4 (de) 2021-10-13 2023-11-02 Vitesco Technologies Germany Gmbh Elektronische Baugruppe

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999477U (ja) * 1982-12-23 1984-07-05 日本電気ホームエレクトロニクス株式会社 混成集積回路装置
JPH0463673U (zh) * 1990-10-12 1992-05-29
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
CN1161572A (zh) * 1995-11-24 1997-10-08 亚瑞亚·勃朗勃威力有限公司 带有多个子模件的功率半导体模件
DE19900603A1 (de) * 1999-01-11 2000-07-13 Bosch Gmbh Robert Elektronisches Halbleitermodul
US6940164B1 (en) * 2000-08-18 2005-09-06 Mitsubishi Denki Kabushiki Kaisha Power module
JP2003142792A (ja) * 2001-11-05 2003-05-16 Alps Electric Co Ltd 電子回路ユニット
JP3841007B2 (ja) * 2002-03-28 2006-11-01 株式会社デンソー 半導体装置
DE10335153B4 (de) * 2003-07-31 2006-07-27 Siemens Ag Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
JP4164810B2 (ja) * 2004-01-27 2008-10-15 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
JP4409380B2 (ja) * 2004-07-22 2010-02-03 本田技研工業株式会社 電子回路装置
JP2006196721A (ja) * 2005-01-14 2006-07-27 Fuji Electric Device Technology Co Ltd 電力用半導体装置
US8081486B2 (en) * 2005-06-23 2011-12-20 Siemens Aktiengesellschaft Electronic module
DE102006027482B3 (de) * 2006-06-14 2007-08-16 Semikron Elektronik Gmbh & Co. Kg Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung
DE102007046969B3 (de) * 2007-09-28 2009-04-02 Siemens Ag Elektronische Schaltung aus Teilschaltungen und Verfahren zu deren Herstellung und demgemäßer Umrichter oder Schalter
DE102008035993B4 (de) * 2008-08-01 2018-10-11 Infineon Technologies Ag Leistungshalbleitermodul
DE102008049231A1 (de) * 2008-09-27 2010-04-01 Bayerische Motoren Werke Aktiengesellschaft Schaltung und Verfahren zu deren Herstellung
DE102009001919B4 (de) * 2009-03-26 2013-10-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zum Herstellen einer Mehrzahl von integrierten Halbleiterbauelementen
DE102010006850A1 (de) * 2010-02-04 2011-08-04 Compact Dynamics GmbH, 82319 Elektronische Baugruppe zum Schalten elektrischer Leistung
DE102012202765B3 (de) * 2012-02-23 2013-04-18 Semikron Elektronik Gmbh & Co. Kg Halbleitermodul

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296016A (zh) * 2012-02-23 2013-09-11 赛米控电子股份有限公司 半导体模块
CN111162069A (zh) * 2019-12-23 2020-05-15 广东美的白色家电技术创新中心有限公司 一种智能功率模块及其制备方法
CN111162069B (zh) * 2019-12-23 2022-04-01 美的集团(上海)有限公司 一种智能功率模块及其制备方法

Also Published As

Publication number Publication date
CN103296016A (zh) 2013-09-11
JP2013175727A (ja) 2013-09-05
CN103296016B (zh) 2017-09-19
KR20130097107A (ko) 2013-09-02
EP2631946A1 (de) 2013-08-28
JP6047423B2 (ja) 2016-12-21
DE102012202765B3 (de) 2013-04-18
KR101998424B1 (ko) 2019-10-01

Similar Documents

Publication Publication Date Title
CN203165891U (zh) 半导体模块
US11532538B2 (en) Component structure, power module and power module assembly structure
US9871465B2 (en) Semiconductor device including positive, negative and intermediate potential conductor plates
US10123443B2 (en) Semiconductor device
US7505294B2 (en) Tri-level inverter
CN103051312B (zh) 低阻抗栅极控制方法和设备
EP2765602B1 (en) Semiconductor system
CN108631552A (zh) 电力转换装置
US9607931B2 (en) Semiconductor device for suppressing a temperature increase in beam leads
CN109360818B (zh) 输入电极对称分支设置的功率模块
CN205140973U (zh) 一种功率模块
CN103779339A (zh) 功率半导体模块
US11823971B2 (en) Power electronics system
CN105374808B (zh) 一种功率模块
CN105374811A (zh) 一种功率模块
CN109360820B (zh) 多路分支布局布线的功率模块及功率模组
CN210129512U (zh) 多芯片一体布线焊接的功率模块及功率模组
CN100546028C (zh) 半导体装置
CN205140972U (zh) 一种功率模块
CN105374803B (zh) 一种功率模块
CN205211749U (zh) 一种功率模块
CN109801892A (zh) 多管芯封装及方法
US10186978B2 (en) Modular power conversion semiconductor device
CN210129513U (zh) 一种具有电源总线的功率模组
CN209515663U (zh) 多路分支布局布线的功率模块及功率模组

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20130828

Effective date of abandoning: 20170919

AV01 Patent right actively abandoned

Granted publication date: 20130828

Effective date of abandoning: 20170919

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned