CN109360820B - 多路分支布局布线的功率模块及功率模组 - Google Patents

多路分支布局布线的功率模块及功率模组 Download PDF

Info

Publication number
CN109360820B
CN109360820B CN201811308748.2A CN201811308748A CN109360820B CN 109360820 B CN109360820 B CN 109360820B CN 201811308748 A CN201811308748 A CN 201811308748A CN 109360820 B CN109360820 B CN 109360820B
Authority
CN
China
Prior art keywords
input
output
conductive layer
electrode
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811308748.2A
Other languages
English (en)
Other versions
CN109360820A (zh
Inventor
周卫国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yitong Power Electronics Co ltd
Original Assignee
Shenzhen Yitong Power Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yitong Power Electronics Co ltd filed Critical Shenzhen Yitong Power Electronics Co ltd
Priority to CN201811308748.2A priority Critical patent/CN109360820B/zh
Publication of CN109360820A publication Critical patent/CN109360820A/zh
Application granted granted Critical
Publication of CN109360820B publication Critical patent/CN109360820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

本发明一方面提供了一种功率模块，其包括第一桥臂功率芯片组和第二桥臂功率芯片组，所述第二桥臂功率芯片组分成多组，分别设置于所述输出导电层的输出支臂上；所述输出支臂与所述第二输入导电层的输入通道区穿插布置。所述第一桥臂功率芯片组分成多组，分别设置于所述第一输入导电层上输入支臂上，与输出导电层上的输出通道部穿插布置。本发明提供的功率模块，其对功率单元上的电路铜层进行了优化设计，使其输出导电层和所述第一输入导电层或第二输入导电层形成相互穿插握手结构，如此，可进一步缩短其电流从第一输入导电层或第二输入导电层和输出导电层上走过的电流通路，有效降低其寄生电感。

Description

多路分支布局布线的功率模块及功率模组
技术领域
本发明涉及一种功率模块领域。
背景技术
功率模块是功率电子电力器件如MOS管(金属氧化物半导体)、IGBT(绝 缘栅型场效应晶体管)，FRD(快恢复二极管)按一定的功能组合封装成的电力 开关模块，其主要用于电动汽车，光伏发电，风力发电，工业变频等各种场合 下的功率转换。
然而随着模块中的功率开关被重复地切换，由其结构配置所产生的电感会 降低功率模块的可靠性。传统的功率模块由于续流回路面积较大，导致模块的 续流回路电感很大，使模块的开关损耗大，可靠性低。
如图1、图2所示，功率模块主要包括底板和布置在底板上的功率单元(其 中，其功率模块根据需要控制路数的数量，可以包括多个功率单元，比如如果 用于三相电路中作为控制模块，则可以包括3个功率单元，如图中所示，分别 标记为1U\1V\1W)，功率单元上布局形成有电路铜层，并在电路铜层上通过功率芯片，实现桥路式的开关控制，该功率单元通过包括上下两个MOS(中文全 称：金氧半场效晶体管；英文全称：Metal-Oxide-SemiconductorField-Effect Transistor)管或者IGBT(英文全称：Insulated Gate BipolarTransistor，中文全称： 绝缘栅双极型晶体管)的功率电子器件串联而成，两个MOS管或者IGBT之间 的电极作为输出电极；功率单元上连接有第一输入电极、第二输入电极和输出电极(可统称为功率电极或功率引脚)；通常第一输入电极和第二输入电极分别 作为正负电极，分别用于连接(还包括用于固定和引出各功率电极或者引脚的绝缘框架，图中未示出)外接电源的正极和负极。
其中作为较优的方式，目前部分技术中提到将两个输入电极(第一输入电 极和第二输入电极)如图2中所示设置为上下层叠布置，以通过该种布置方式 降低其寄生电感。但该种方式仍有可以改进的空间。
目前，现有上述功率单元的电路铜层在进行布局时，输出导电层上设置的 若干功率芯片并联作为一个桥臂；第一输入导电层或者第二输入导电层上设置 若干功率芯片并联作为一个桥臂；然而随着模块中的功率开关被重复地切换， 由其结构配置所产生的电感会降低功率模块的可靠性。传统的功率模块由于续 流回路面积较大，导致模块的续流回路电感很大，使模块的开关损耗大，可靠 性低。其往往将上述输出导电层和第一输入导电层或者第二输入导电层上的桥臂分成上下对称布置或者左右对称布置。该种布局方式一定程度上仍会使得其 流过的电流通路较长，因此产生的寄生电感仍然较大。如何进一步进行合理的 电路铜层布局，进一步优化功率单元上的寄生电感(或杂散电感)，是目前需要 进一步解决的问题。
发明内容
为克服现有技术中功率模块的布局布线电感仍然较大，需要对其进一步合 理布局，优化器寄生电感的问题，本发明提供了一种多路分支布局布线的功率 模块及功率模组。
本发明一方面提供了一种多路分支布局布线的功率模块，包括底板及设置 于底板上的功率单元、输出电极和两个输入电极；所述两个输入电极包括第一 输入电极、第二输入电极；
所述功率单元包括基板、电路铜层和功率芯片组，所述电路铜层形成在所 述基板上，所述功率芯片组布置于所述电路铜层上；所述电路铜层包括第一输 入导电层、第二输入导电层和输出导电层；所述功率芯片组包括第一桥臂功率 芯片组和第二桥臂功率芯片组；
所述第一输入导电层或第二输入导电层包括输入连接部、输入通路部和输 入支臂，输入通路部连接所述输入连接部，所述输出支臂连接所述输入通路部；
所述输出导电层包括输出连接部、输出通路部和输出支臂，输出通路部连 接输出连接部，所述输出支臂连接所述输出通路部；
所述第二桥臂功率芯片组分成多组，分别设置于所述输出导电层的输出支 臂上；所述输出支臂与所述第一输入导电层或第二输入导电层的输入通道区穿 插布置；所述第一桥臂功率芯片组分成多组，分别设置于所述第一输入导电层 或第二输入导电层上的输入支臂上，与输出导电层上的输出通道部穿插布置。
本发明提供的功率模块，其对功率单元上的电路铜层进行了优化设计，使 其输出导电层和所述第一输入导电层或第二输入导电层形成相互穿插握手结 构，如此，可进一步缩短其电流从第一输入导电层和输出导电层上走过的电流 通路，有效降低其寄生电感。
进一步地，所述输出导电层内还包括用来布局与其形成穿插握手的第一输 入导电层或者第二输入导电层的留空区；
所述第一输入导电层或者第二输出导电层内还包括用来布局与其形成穿插 握手的输出导电层的留空区；
所述第一输入导电层或者第二输入导电层布置在输出导电层的留空区内， 所述输出导电层布置在第一输入导电层或者第二输入导电层的留空区内。
进一步地，所述第一输入导电层和所述第二输入导电层均设置在所述输出 导电层的留空区内。
进一步地，所述第一输入导电层或者第二输入导电层或者输出导电层内的 留空区中还设有控制导电层，该控制导电层电连接到所述功率芯片的控制门极 上。
进一步地，所述第一输入导电层包括输入连接部、输入通路部和输入支臂， 输入通路部连接所述输入连接部，所述输出支臂连接所述输入通路部；
所述第二输入导电层包括外联部和内联部；
所述第一输入导电层上的输入通路部和输入支臂与所述输出导电层上的输 出通路和输出支臂内互相穿插，使其输入通路部和输入支臂位于所述输出导电 层内的留空区内，使所述输出通路部和所述输出支臂位于所述第一输入导电层 内的留空区内，使所述第一输入导电层和所述输出导电层形成穿插握手结构。
进一步地，所述第一输入导电层包括一输入连接部、3个输入通路部和4个 输出支臂，其中两侧的输入通路部上分别设有1个输入支臂，中间的输入通路 部上连接2个输入支臂；其中，3个电路输入通路部的之间及两侧形成有第三留 空区；在4个输入支臂的左右两侧的输入支臂的外侧形成有第四留空区；
所述输出导电层包括一输出连接部、2个输出通路部和4个输出支臂，每个 输出通路上连接2个输出支臂；其中，两个电路输入通路部的周边形成有第一 留空区；在4个输出支臂之间均形成有第二出留空区；
其中，所述输入通路部穿插在所述输出导电层的输入支臂两侧的第二留空 区内，所述输入支臂穿插在所述输出导电层的输出通路部两侧的第一留空区内；所述输出通路部穿插在所述第一输入导电层的输入支臂之间第四留空区内，其 输出支臂穿插在所述第一输入导电层的输出通路部之间的第三留空区内。
进一步地，所述输出导电层包括一输出连接部、一输出通路部和2个输出 支臂，所述输出通路部上连接2个输出支臂；其中，电路输入通路部的周边形 成有第一留空区；输出支臂之间均形成有第二出留空区；
第一输入导电层包括一输入连接部、2个输入通路部和2输出支臂，其中每 个输入通路部上分别设有1个输入支臂；其中，2个输入通路部之间形成有第三 留空区；在2个输入支臂之间形成有第四留空区；
所述输入通路部穿插在所述输出导电层的输入支臂两侧的第二留空区内， 所述输入支臂穿插在所述输出导电层的输出通路部两侧的第一留空区内；其中 输出通路部穿插在所述第一输入导电层的输入支臂之间的第四留空区内，其输 出支臂穿插在所述第一输入导电层的输出通路部之间的第三留空区内。
本发明第二方面提供了一种多路分支布局布线的功率模组，包括功率模块 和电容模块，所述功率模块为上述的功率模块。
本发明提供的功率模组，其对其中功率模组上的的电路铜层进行了优化设 计，使其输出导电层和所述第一输入导电层形成相互穿插握手结构，如此，可 进一步缩短其电流从第一输入导电层和输出导电层上走过的电流通路，有效降 低其寄生电感。
附图说明
图1是功率模块俯视示意图；
图2是功率模块前视示意图；
图3是本发明具体实施方式中提供的第一种功率模块(无绝缘框架)的立 体示意图；
图4是本发明具体实施方式中提供的细微变化后的第一种功率模块(无绝 缘框架)的立体示意图；
图5是本发明具体实施方式中提供的第一输入电极立体示意图；
图6是本发明具体实施方式中提供的第二输入电极立体示意图；
图7是本发明具体实施方式中提供的输出电极立体示意图；
图8是图3中A处放大示意图；
图9是本发明具体实施方式中提供的第二种功率模块(双面)的立体示意 图；
图10是本发明具体实施方式中提供的第二种功率模块(双面)去除上面陶 瓷基板后的立体示意图；
图11是本发明具体实施方式中提供的第一种功率模块的俯视示意图；
图12是本发明具体实施方式中提供的第一种功率模块的前视示意图；
图13是本发明具体实施方式中B处放大示意图；
图14是图11中截取的功率单元放大示意图；
图15是图14中截取的输出导电层放大示意图；
图16是图14中截取的第一输入导电层放大示意图；
图17是将图14中抽取的第一输入导电层、第二输入导电层和输出导电层 穿插设置关系展示示意图；
图18是本发明具体实施方式中提供的第三种功率模块(含绝缘框架)的立 体示意图；
图19是图18中截取的功率单元的俯视示意图；
图20是图19中截取的输出导电层放大示意图；
图21是图19中截取的第一输入导电层放大示意图；
图22是将图19中抽取的第一输入导电层、第二输入导电层和输出导电层 穿插设置关系展示示意图；
图23是本发明具体实施方式中提供的第一种功率模块(无绝缘框架)与电 容模块集成后形成的功率模组立体示意图；
图24是本发明具体实施方式中提供的第一种功率模块(加上绝缘框架)与 电容模块集成后形成的功率模组立体示意图；
图25是图23中的C处放大示意图；
其中，1000、功率模块；2000、电容模块；
1、功率单元；1A、下功率单元1A；1B、上功率单元1B；11、电路铜层； 12、基板；13、功率芯片；13a、第二芯片；13b、第一芯片；14、数据引脚； 15、绑定线；111、第二输入导电层；112、第一输入导电层；113、输出导电层； 114、控制导电层；1121、输入连接部；1122、输入通路部；1123、输入支臂； 1124、第三留空区；1125、第四留空区；1131、输出连接部；1132、输出通路 部；1133、输出支臂；1134、第一留空区；1135、第二留空区；1111、外联部； 1112、内联部；
2、底板；
3、第二输入电极；31、第二外接部；32、第二主体部；33、第二内连部；311、第二外接孔；
4、第一输入电极；41、第一外接部；42、第一主体部；43、第一内连部； 411、第一外接孔；
5、输出电极；51、输出外接部；52、输出主体部；53、输出内连部；511、 输出外接孔；
6、绝缘框架；
7、电容；
8、第二电容电极；81、第二电容电极连接端；
9、第一电容电极；91、第一电容电极连接端。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以 下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述 的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本具体实施方式中，意图通过多个实施例的举例说明，以对附图中所示 的三种功率模块及其模组进行解释性说明。以对其功率模块中改进的电极结构 和导电图层的优化布局进行解释性说明。
为使本领域技术人员了解本发明，如背景技术中所描述，如图1、图2中所 示，本发明中意图保护的发明点中具有类似的技术。其中，本发明中欲保护的 功率模块1000包括底板2和布置在底板2上的功率单元1，该底板2通常为金属材料，比如铜、铜合金、铝、铝合金、铝碳化硅中的任意一种制成，其目的 是将功率单元1中的热量通过该底板2散发出去。
功率单元1上布局形成有电路铜层11，并在电路铜层11上设置功率芯片 13，这些功率芯片13分成两组，分别称为第一桥臂功率芯片组和第二桥臂功率 芯片组；实现桥路式的开关控制，该功率单元1通过包括上下两个MOS管或者 IGBT的功率电子器件串联而成，两个MOS管或者IGBT之间的电极作为输出 电极5；功率单元1上连接有第一输入电极4、第二输入电极3和输出电极5； 通常第一输入电极4和第二输入电极3分别作为正负电极，分别用于连接(还 包括用于固定和引出各绝缘框架6，图中未示出)外接电源的正极和负极。
MOS为公众所知，其包括3个电极：栅极(G)、源极(S)和漏极(D)，其中源 极和漏极接驱动电源，栅极作为输入控制极，用于输入控制信号，控制源极、 漏极间的通断。通过从源极或漏极中输出。IGBT同样也为公众所知，也包括三 个电极：门极(G)、集电极(C)、发射极(E)；其中，门极对应MOS管的栅极，集 电极对应MOS管的漏极；发射极对应MOS管的源极；门极作为输入控制极，也作为发射极和集电极之间的通断；两者控制也基本相同。也方便起见，以下 实施例中将以MOS管为例进行具体解释说明。
本发明中，并不对其应用等进行具体解释说明，而仅对功率模块1000的电 极结构的布置以及电路铜层11的布局进行优化设计。因此，以下实施例中也重 点通过对不同功率模块1000及其对应功率模组的应用进行具体解释说明。
其中作为较优的方式，目前部分技术中提到将两个输入电极(第一输入电 极4和第二输入电极3)，如图2中所示设置为上下层叠布置，以通过该种布置 方式降低其电阻。但该种方式仍有可以改进的空间。
实施例1
如图3-图8所示，本例中，以第一种功率模块1000为例，对本发明公开的 对其层叠分布的第一输入电极4和第二输入电极3的结构进行具体解释说明。
如图3所示，本例中公开了一种功率模块1000，其包括底板2及布置于底 板2上的功率单元1，所述功率单元1上连接有第一输入电极4、第二输入电极 3和输出电极5；所述功率单元1包括基板12、电路铜层11和功率芯片组，所 述电路铜层11形成在所述基板12上，所述功率芯片组布置于所述电路铜层11 上；所述电路铜层11包括第一输入导电层112、第二输入导电层111和输出导 电层113；功率芯片组包括上桥臂功率芯片组和下桥臂功率芯片组；比如在其中 的第一输入导电层112上设置若干功率芯片13，这些功率芯片13并联作为第一 桥臂功率芯片组；在输出导电层113上设置若干功率芯片13，这些功率芯片13 并联作为第二桥臂功率芯片组。
本例中，上述输出导电层113上功率芯片13并联形成的第二桥臂功率芯片 组称为下桥臂，第一输入导电层112上设置的功率芯片13并联形成的第一桥臂 功率芯片组称为上桥臂。具体的，本例中，在第一输入导电层112上设置功率 芯片13并联形成第一桥臂功率芯片组。
具体的，如图5所示，本例中设置的第二输入电极3包括第二主体部32、 第二内连部33和两个第二外接部31，该第二内连部33连接到第二输入导电层 111，两个第二外接部31从第二主体部32两侧分别向功率模块1000外延伸， 第二外接部31用于与电源的其中一个电极进行电连接(下部实施例中有对功率 单元1的具体解释，其具体电连接将在下述实施例中进行具体说明)；所述第 一输入电极4如图6所示，本例中设置的第一输入电极4包括第一主体部42、 第一内连部43和一个第一外接部41；该第一内连部43连接到第一输入导电层 112，所述一个第一外接部41从第一主体部42中央向功率模块1000外延伸， 第一外接部41用于与电源的另一个电极进行电连接(下部实施例中有对功率单 元1的具体解释，其具体电连接将在下述实施例中进行具体说明)；其中，如 图3及其图8放大图所示，所述第一输入电极4和第二输入电极3层叠布置， 使所述第一输入电极4的第一外接部41和所述第二输入电极3的两个第二外接 部31间隔设置，也即，所述第一输入电极4的第一外接部41设于所述第二输 入电极3的两个第二外接部31之间。
其中，如果该第一输入电极4作为正极，则第二输入电极3作为负极；反 之，如果第一输入电极4作负极，则第二输入电极3作正极。本例中，以第一 输入电极4为正极，第二输入电极3为负极进行就具体解释说明。对应的，则 第一输入导电层112作为正导电层、第二输入导电层111作为负导电层。
上述第一输入电极4和第二输入电极3的布置使得其在空间上处于上下并 间隔设置，意思是从上下空间来看，第一输入电极4和第二输入电极3呈上下 层叠布置，同时，从水平空间来看，上述第二输入电极3的两个第二外接部31 和第一输入电极4的一个第一外接部41呈间隔设置；本例中，以第一输入电极 4为正极，第二输入电极3为负极为例，则其间隔设置的电极极性如下：负极、正极、负极。当然，也可使其极性相反设置，第一输入电极4为负极，第二输 入电极3为正极，则其间隔设置的电极极性如下：正极、负极、正极。
其中，输出电极5包括输出主体部52、输出外接部51和输出内连部53； 其中，输出外接部51用于对外输出驱动信号；输出内连部53用于与功率单元1 电连接(下部实施例中有对功率单元1的具体解释，其具体电连接将在下述实施例中进行具体说明)。
作为优选的方式，所述第一输入电极4的第一外接部41、第二输入电极3 的第二外接部31和输出电极5的输出外接部51上可设置外接孔，通过该外接 孔与螺栓与螺帽的配合进行螺纹连接，其中，上述外接孔的个数并不限制，可 以为一个或者多个。其中，如图6所示，所述第一输入电极4的第一外接部41 设有第一外接孔411，如图5所示，所述第二输入电极3的第二外接部31上设 有第二外接孔311，如图7所示，所述输出电极5的输出外接部51上设有输出 外接孔511。
上述第一输入电极4、第二输入电极3和输出电极5的形状并不特别限定， 作为优选的方式，如图5所示，本例中，该第二输入电极3呈Z字形，第二输 入电极3包括第二内连部33、第二主体部32和两个第二外接部31，所述第二 主体部32设于第二内连部33和第二外接部31之间；如图6所示，本例中， 该第一输入电极4呈Z字形，第一输入电极4包括第一内连部43、第一主体部 42和第一外接部41，所述第一主体部42设于第一内连部43和第一外接部41之间；如图7所示，本例中，该输出电极5呈Z字形，输出电极5包括输出内连部53、输出主体部52和输出外接部51，所述输出主体部52设于输出内连部 53和输出外接部51之间。
本例中，上述第一输入电极4的第一外接部41上设置1个第一外接孔411， 第二输入电极3的第二外接部31上设置1个第二外接孔311，输出电极5的输出外接部51上设置1个输出外接孔511。
作为另一种可以实施的方式，相区别的，本例中，如图4所示，还可以在 第一输入电极4的第一外接部41上设置2个第一外接孔411，第二输入电极3 的第二外接部31上的设置1个第二外接孔311，输出电极5的输出外接部51上 设置1个输出外接孔511。
本例公开的功率模块1000，其对输入电极的布置进行了优化设计，使上述 第一输入电极4和第二输入电极3层叠布置，并在第二输入电极3上设置两个 第二外接部31，所述一个第一外接部41从第一主体部42中央向功率模块1000外延伸，两个第二外接部31从第二主体部32两侧分别向功率模块1000外延伸； 使所述第一输入电极4的第一外接部41和所述第二输入电极3的两个第二外接 部31间隔设置。通过该种方式，可以进一步降低其寄生电感。同时，该种布置 方式可以减小输入电极的占用空间，加宽第一外接部41和第二外接部31之间 的爬电距离，防止出现电极之间打火的现象。
如图23-图25所示，本例将对本发明公开的该第一种功率模块1000与电容 模块2000组合以后形成的功率模组进行具体解释说明。
本例公开的一种功率模组，如图23、图24所示，该功率模组包括功率模块 1000和电容模块2000；
其中所述功率模块1000为本实施例中上部描述的内容，电容模块2000包 括电容电极和电容7，所述电容电极包括第一电容电极9和第二电容电极8，所 述第一电容电极9和第二电容电极8之间夹设有若干并联连接的电容7，并联的 电容形成电容芯组；第一电容电极9和第二电容电极8分别连接上述电容芯组 的正负极；
其中，第一电容电极9上设有突出的第一电容电极连接端91；第二电容电 极8上设有突出的第二电容电极连接端81。该第一电容电极连接端91和第二电 容电极连接端81分别与功率模块1000中的第一输入电极4和第二输入电极3 电连接。
该第一电容电极9和第二电容电极8均呈Z字形布置，为片状(或板型) 结构，其第一电容电极9连接端81和第二电容电极连接端81位于其电容芯组 一侧的中部。
如图25所示，第一电容电极连接端91通过固定装置(图中未示出)与第 一输入电极4的第一外接部41电连接；第二电容电极连接端81通过固定装置 与第二输入电极3的第二外接部31电连接。本例中，第二电容电极8上与第二 输入电极3相对应，设有两个第二电容电极连接端81；连接后，其布置成两侧 为第二输入电极3的两个第二外接部31与对应的第二电容电极8的两个第二电 容电极连接端81电连接；位于中间位置的第一输入电极4的第一外接部41与 对应的所述第一电容电极9的第一电容电极连接端91电连接。该固定装置比如 可以采用螺栓、螺帽的组合，或者其他任意可替代的紧固固定方式。以螺栓、螺帽的组合为例，该第一电容电极连接端91和第二电容电极连接端81上均设 有连接孔(图中未标记，)将螺栓对应贯穿电容电极上的连接孔和输入电极上的外接孔，然后通过螺帽锁紧，以将对应的电容电极和输入电极进行电连接。
本例公开的功率模组，其对功率模组中的功率模块1000的输入电极的布置 进行了优化设计，使上述第一输入电极4和第二输入电极3层叠布置，并在第 二输入电极3上设置两个第二外接部31，所述一个第一外接部41从第一主体部 42中央向功率模块1000外延伸，两个第二外接部31从第二主体部32两侧分别 向功率模块1000外延伸；使所述第一输入电极4的第一外接部41和所述第二 输入电极3的两个第二外接部31间隔设置。通过该种方式，可以进一步降低其 寄生电感。同时，该种布置方式可以减小输入电极的占用空间，加宽第一外接 部41和第二外接部31之间的爬电距离，防止出现电极之间打火的现象。
实施例2
如图9-图10所示，本例中，以第二种功率模块1000为例，对本发明公开 的对其层叠分布的第一输入电极4和第二输入电极3的结构进行具体解释说明。
本例中公开了一种第二种功率模块1000，该种功率模块1000为双面功率模 块1000，其同样包括底板2，及设置在底板2上的功率单元1，本实施例2中， 其如图9、图10所示，所述第一输入电极4和第二输入电极3层叠隔开布置， 所述一个第一外接部41从第一主体部42中央向功率模块1000外延伸，两个第 二外接部31从第二主体部32两侧分别向功率模块1000外延伸。使所述第一输 入电极4的第一外接部41和所述第二输入电极3的两个第二外接部31间隔设置，也即，所述第一输入电极4的第一外接部41设于所述第二输入电极3的两 个第二外接部31之间。
其与实施例1中的区别点在于功率单元1的差异。上述第一输入电极4、第 二输入电极3和输出电极5，不设计成实施例1中所示的Z字形，而是设计成一 字形，但是其第一输入电极4和第二输入电极3仍然设置成层叠布置；并根据 图9、图10对双面陶瓷基板12的方式进行简单说明。
本例中，功率模块1000包括下功率单元1A和上功率单元1B，下功率单元 1A包括下陶瓷基板和布置在下陶瓷基板上；该上陶瓷基板和下陶瓷基板上分别 设置电路铜层11，在其上分别布置位于不同桥臂的功率芯片13，分别形成第一桥臂功率芯片组和第二桥臂功率芯片组。其中，第一输入电极4电连接到所述 下功率单元1A，第二输入电极3电连接到所述上功率单元1B，本例中，所述输 出电极5也电连接到所述下功率单元1A。
关于该功率模块1000上下功率单元1A和上功率单元1B内部具体的电路铜 层11的布局布置，其可以采用本领域技术人员所公知的方案，不再赘述。
本例公开的功率模块1000，其对输入电极的布置进行了优化设计，使上述 第一输入电极4和第二输入电极3层叠布置，并在第二输入电极3上设置两个 第二外接部31，所述一个第一外接部41从第一主体部42中央向功率模块1000外延伸，两个第二外接部31从第二主体部32两侧分别向功率模块1000外延伸； 使所述第一输入电极4的第一外接部41和所述第二输入电极3的两个第二外接 部31间隔设置。通过该种方式，可以进一步降低其寄生电感。同时，该种布置 方式可以减小输入电极的占用空间，加宽第一外接部41和第二外接部31之间 的爬电距离，防止出现电极之间打火的现象。
本例中，还公开了一种功率模组，所述功率模组包括功率模块和电容模块 2000。同样的，该功率模组包括功率模块1000和电容模块2000；
其中所述功率模块1000为本实施例中上部描述的内容，其电容模块2000 为图23、图24所示，同样的，其电容模块2000包括第一电容电极9和第二电 容电极8，所述第一电容电极9和第二电容电极8之间夹设有若干并联连接的电 容7；
其中，第一电容电极9上设有突出的第一电容电极连接端91；第二电容电 极8上设有突出的第二电容电极连接端81。
同样的，第一电容电极连接端91通过固定装置与第一输入电极4的第一外 接部41电连接；第二电容电极连接端81通过固定装置与第二输入电极3的第 二外接部31电连接。该固定装置比如可以采用螺栓、螺帽的组合，或者其他任 意可替代的紧固固定方式。其连接方式也可参考图25所示。
本例公开的功率模组，其对功率模组中的功率模块1000的输入电极的布置 进行了优化设计，使上述第一输入电极4和第二输入电极3层叠布置，并在第 二输入电极3上设置两个第二外接部31，所述一个第一外接部41从第一主体部 42中央向功率模块1000外延伸，两个第二外接部31从第二主体部32两侧分别 向功率模块1000外延伸；使所述第一输入电极4的第一外接部41和所述第二 输入电极3的两个第二外接部31间隔设置。通过该种方式，可以进一步降低其 寄生电感。同时，该种布置方式可以减小输入电极的占用空间，加宽第一外接 部41和第二外接部31之间的爬电距离，防止出现电极之间打火的现象。
实施例3
如图11-17所示，本例中，以第二种功率模块1000为例，对本发明公开的 对其功率单元1进行优化设计的布局进行具体解释说明。
如图11、图12所示，本例所示的功率模块1000种，其在底板2上设有3 个功率单元1，分别标记为1U、1V、1W；并从功率模块1000上设有输出电极 5和两个输入电极；所述两个输入电极包括第一输入电极4、第二输入电极3； 同时，还设有若干数据引脚14，该数据引脚14主要用来输入控制信号，或者作 为监测结果的引出引脚。
如13中所示放大示意图，其中所述功率单元1包括基板12及形成在基板 12上的电路铜层11；
其中，所述基板12为公众所示，比如，采用绝缘陶瓷基板，其通常包括中 间的绝缘层和上下铜箔层，其上铜箔层则作为上述电路铜层11，其通过在电路 铜层11上进行布局设计。上述功率芯片13、各电路铜层之间通过绑定线15进 行绑定连接，或者通过其他电连接方式进行连接，比如采用铜箔代替绑定线15。
上述第一输入导电层112通过绑定线15或者其他可替代的电连接件电连接 到第一输入电极4；第二输入导电层111也通过绑定线15或者其他可替代的电 连接件电连接到第二输入电极3。其中输出导电层113的输出导电区通过绑定线 15或者其他可替代的电连接件电连接到输出电极5。第二输入导电层111和第 一输入导电层112通过绑定线15或者其他可替代的电连接件连接到输出导电层 113或者功率芯片13上。
如图14所示，该图中截取了其中一个功率单元1进行介绍说明，本例中， 所述功率单元1包括基板12及形成在基板12上的电路铜层11；电路铜层11包 括图案区及图案区内留空的留空区；所述电路铜层11根据其功能，从其图案区 进行命名和分类，所述图案区被分成了若干个区域，使其可以概括如下：所述 电路铜层11包括第一输入导电层112、第二输入导电层111和输出导电层113。通常在其中的第一输入导电层112和输出导电层113上设置若干功率芯片13， 本例中，以在第一输入导电层112上设置这些功率芯片13并联作为第一桥臂功 率芯片组；在输出导电层113上设置若干功率芯片13，这些功率芯片13并联作 为第二桥臂功率芯片组；其中，所述第一输入导电层112或与所述输出导电层 113相互穿插握手；其中，所述第一输入导电层112或者第二输入导电层111上 包括与其对应输入电极(第一输入导电层112对应第一输入电极4，第二输入导 电层111对应第二输入电极3)连接的输入连接部1121及用来形成桥臂的若干 输入支臂1123；所述输入支臂1123上分别设有若干功率芯片13(为区别起见， 称为第一芯片13b)，其中，可选择的，该输入支臂1123可直接与所述输入连接 部1121进行连接，或者在输入支臂1123和输入连接部1121之间设有输入通路 部1122；其中，该第一输入导电层112或第二输入导电层111内形成留空区， 该留空区用于布局与其形成穿插握手的输出导电层113，其中，输入通路部1122 和输入支臂1123均可以包括多个。
对应的，该输出导电层113上设有与输出电极5连接的输出连接部1131和 若干用来形成桥臂的若干输出支臂1133；输出支臂1133上设置有若干功率芯片 13(为区别起见，成为第二芯片13a)，其中，可选择的，该输出支臂1133可直 接与所述输出连接部1131进行连接，或者在输出支臂1133和输出连接部1131 之间设有输出通路部1132，输出通路部1132和输出连接部1131均可设置多个； 其中，该输出导电层113内可形成留空区，该留空区用于布局与其形成穿插握 手的第一输入导电层112，或者第二输入导电层111；
同时，第一输入导电层112或者第二输入导电层111与输出导电层113之间 的留空区中还布置有第二输入导电层111或者第一输入导电层112；即，第一输 入导电层112与输出导电层113之间的留空区中还布置有第二输入导电层111； 或者第二输入导电层111与输出导电层113之间的留空区中还布置有第一输入导 电层112。
如此，使得第一输入导电层112或者第二输入导电层111布置在输出导电层 113的留空区内，并使输出导电层113布置在第一输入导电层112或者第二输入 导电层111的留空区内；
本例中，所述第一输入导电层112和所述第二输入导电层111均设置在所述 输出导电层113的留空区内。
同时，其中留空区中还设有控制导电层114，该控制导电层114通过绑定线 15或者其他可替代的电连接件绑定连接到芯片的控制门极上。
本例中，其输出导电层113如图15所示，其包括一输出连接部1131、2个 输出通路部1132和4个输出支臂1133，每个输出通路上连接2个输出支臂1133；其中，两个电路输入通路部1122的周边形成有第一留空区1134；在4个输出支 臂1133上，输出支臂1133之间均形成有第二出留空区；
以第一输入导电层112与输出导电层113形成穿插握手结果为例进行解释 说明。
第一输入导电层112如图16所示，其包括一输入连接部1121、3个输入通 路部1122和4个输出支臂1133，其中两侧的两个输入通路部1122上分别设有1 个输入支臂1123，中间的输入通路部1122上上连接2个输入支臂1123；其中， 3个电路输入通路部1122的周边形成有第三留空区1124；在4个输入支臂1123 的左右两侧的输入支臂1123的外侧形成有第四留空区1125；
如图17所示，其中，所谓的穿插握手进一步解释如下，该第一输入导电层 112与所述输出导电层113上形成的支臂互相穿插在其留空区内，并形成上下握 手结构，所谓的握手结构，即图中的方式，如第一输入导电层112向上布置， 其输入连接部1121设置在下部，其向上形成3个输入通路部1122，并在输入通 路部1122上向上分支形成4个输入支臂1123。输出导电区则反向向下布置，其 输出连接部1131设置在上部，其向下形成两个输出通路部1132，并在输出通路 部1132上向下分支形成4个输出支臂1133。其中，输入通路部1122穿插在所 述输出导电层113的输入支臂1123之间或者两侧的留空区内(第二留空区 1135)，其输入支臂1123穿插在所述输出导电层113的输出通路部1132之间或 者两侧的留空区(第一留空区1134)内；其中输出通路部1132穿插在所述第一输入导电层112的输入支臂1123之间或者两侧的留空区内(第四留空区1125)， 其输出支臂1133穿插在所述第一输入导电层112的输出通路部1132之间的留空 区内(1124)。
同时，本例中，设有2个T字形布置的第二输入导电层111，其分别设置在 左右两侧输出支臂1133之间的留空区(1135)内；所述第二输入导电层111包 括外联部1111和内联部1112；外联部1111用来通过绑定线15与第二输入电极 3电连接，内联部1112用来通过绑定线15与输出支臂1133上的功率芯片13电 连接。
上述第一输入导电层112的输入导电区通过绑定线15或者其他可替代的电 连接件电连接到第一输入电极4；第二输入导电层111也通过绑定线15或者其 他可替代的电连接件电连接到第二输入电极3。其中输出导电层113的输出导电 区通过绑定线15或者其他可替代的电连接件电连接到输出电极5。
其工作过程描述如下，其输出导电层113上的功率芯片13并联成为第二桥 臂功率芯片组，第一输入导电层112上的功率芯片13并联作为第一桥臂功率芯 片组，通过控制该功率芯片13的栅极(G极)控制上述桥臂的通断；以第一桥 臂功率芯片组作为上桥臂，第二桥臂功率芯片组作为下桥臂。其工作过程描述 如下：由第一输入电极4(正极)流入的工作电流经过绑定线15通过第一输入 导电层112流入上桥臂，经过上桥臂上的功率芯片13(第一芯片13b)，经绑定 线15流至输出导电层113，由输出导电层113的输出连接部1131经绑定线15 留出至输出电极5；由第二输入电极3(负极)经绑定线15流入的续流电流流 入第二输入导电层111，然后经绑定线15流入下桥臂上的功率芯片13(第二芯 片13a)，然后流至输出导电层113，从输出导电层113的输出连接部1131经过绑定线15最后流至输出电极5。
本例中，还公开了一种功率模组，所述功率模组包括功率模块1000和电容 模块2000。
其中所述电容模块2000为本第二实施例中描述的内容，其电容模块2000 为图23、图24所示，同样的，其电容模块2000包括第一电容电极9和第二电 容电极8，所述第一电容电极9和第二电容电极8之间夹设有若干并联连接的电 容7；
其中，第一电容电极9上设有突出的第一电容电极9连接端81；第二电容 电极8上设有突出的第二电容电极连接端81。
其中，第一电容电极9连接端81通过固定装置与第一输入电极4的第一外 接部41电连接；第二电容电极连接端81通过固定装置与第二输入电极3的第 二外接部31电连接。
本发明提供的了一种功率模块1000和功率模组，其对功率模块1000上的 电路铜层11进行了优化设计，使其输出导电层113和所述第一输入导电层112 或者第二输入导电层111形成相互穿插握手结构，如此，可进一步缩短其电流 从第一输入导电层112或者第二输入导电层111和输出导电层113上走过的电流 通路，有效降低其寄生电感。
实施例4
如图18-图22所示，本例中，以第三种功率模块1000为例，对本发明公开 的对其功率单元1进行优化设计的布局进行具体解释说明。
本例与实施例3中的思路基本相同，如图18所示，该功率模块1000同样 包括底板2、布置在底板2上的功率模块1000和绝缘框架6，其在底板2上设 有3个功率单元1，并从功率模块1000上设有第一输入电极4、第二输入电极3 和输出电极5；同时，还设有若干数据引脚14，该数据引脚14主要用来输入控 制信号，或者作为监测结果的引出引脚。
如图19所示，该图中从图18中截取了一个功率单元1进行具体解释说明。
本例中，所述电路铜层11根据其功能，其包括图案区及图案区内留空的留 空区，所述图案区被分成了若干个区域，所述电路铜层11包括第一输入导电层112、第二输入导电层111和输出导电层113；通常在其中的第一输入导电层112 或者第二输入导电层111上设置若干功率芯片13，这些功率芯片13并联作为第 一桥臂功率芯片组；在输出导电层113上设置若干功率芯片，这些芯片并联作 为第二桥臂功率芯片组；其中，所述第一输入导电层112或者第二输入导电层 111与所述输出导电层113相互穿插握手；其中，所述第一输入导电层112或者 第二输入导电层111上包括与其对应输入电极连接的输入连接部1121及用来形 成桥臂的若干输入支臂1123；其中，可选择的，该输入支臂1123可直接与所述 输入连接部1121进行连接，或者在输入支臂1123和输入连接部1121之间设有 输入通路部1122；其中，该第一输入导电层112或第二输入导电层111内形成 留空区，该留空区用于布局与其形成穿插握手的输出导电层113，其中，输入通 路部1122和输入支臂1123均可以包括多个；对应的，该输出导电层113上设有 与输出电极5连接的输出连接部1131和若干用来形成桥臂的若干输出支臂 1133；其中，可选择的，该输出支臂1133可直接与所述输出连接部1131进行连 接，或者在输出支臂1133和输出连接部1131之间设有输出通路部1132，输出 通路部1132和输出连接部1131均可设置多个；其中，该输出导电层113内可形 成留空区，该留空区用于布局与其形成穿插握手的第一输入导电层112，或者第 二输入导电层111；
同时，第一输入导电层112或者第二输入导电层111与输出导电层113之间 的留空区中还布置有第二输入导电层111或者第一输入导电层112；即，第一输 入导电层112与输出导电层113之间的留空区中还布置有第二输入导电层111； 或者第二输入导电层111与输出导电层113之间的留空区中还布置有第一输入导 电层112。
同时，其中留空区中还设有控制导电层114，该控制导电层114通过绑定线 15或者其他可替代的电连接件绑定连接到芯片的控制门极上。
本例中，其输出导电层113如图20所示，其包括一输出连接部1131、一输 出通路部1132和2个输出支臂1133，输出通路部1132上连接2个输出支臂1133； 其中，输入通路部1122的周边形成有第一留空区1134；输出支臂1133之间均 形成有第二出留空区；
以第一输入导电层112与输出导电层113形成穿插握手结果为例进行解释 说明。
第一输入导电层112如图21所示，其包括一输入连接部1121、2个输入通 路部1122和2输出支臂1133，其中两个输入通路部1122上分别设有1个输入 支臂1123；其中，2个输入通路部1122之间形成有第三留空区1124；在2个输 入支臂1123之间形成有第四留空区1125；
如图22所示，其中，所谓的穿插握手进一步解释如下，该第一输入导电层 112与所述输出导电层113上形成的支臂互相穿插在其留空区内，并形成上下握 手结构，所谓的握手结构，即图中的方式，如第一输入导电层112向上布置， 其输入连接部1121设置在下部，其向上形成2个输入通路部1122，并在输入通 路部1122上向上分支形成2个输入支臂1123。输出导电区则反向向下布置，其 输出连接部1131设置在上部，其向下形成1个输出通路部1132，并在输出通路 部1132上向下分支形成2个输出支臂1133。其中，输入通路部1122穿插在所述输出导电层113的输入支臂1123两侧的留空区内(第二留空区1135)，其输 入支臂1123穿插在所述输出导电层113的输出通路部1132两侧的留空区(第一 留空区1134)内；其中输出通路部1132穿插在所述第一输入导电层112的输入 支臂1123之间留空区内(第四留空区1125)，其输出支臂1133穿插在所述第一 输入导电层112的输出通路部1132之间的留空区内(第三留空区1124)。
同时，本例中，设有1个T字形布置的第二输入导电层111，其设置在输出 支臂1133之间的留空区(1135)内；设置在左右两侧输出支臂1133之间的留空 区(1135)内；所述第二输入导电层111包括外联部1111和内联部1112；外联部1111用来通过绑定线15与第二输入电极3电连接，内联部1112用来通过绑 定线15与输出支臂1133上的功率芯片13电连接。
上述第一输入导电层112的输入导电区通过绑定线15或者其他可替代的电 连接件电连接到第一输入电极4；第二输入导电层111也通过绑定线15或者其 他可替代的电连接件电连接到第二输入电极3。其中输出导电层113的输出导电 区通过绑定线15或者其他可替代的电连接件电连接到输出电极5。
本例中，还公开了一种功率模组，所述功率模组包括功率模块1000和电容 模块2000。
其中所述电容模块2000为本第二实施例中描述的内容，其电容模块2000 为图23、图24所示，同样的，其电容模块2000包括第一电容电极9和第二电 容电极8，所述第一电容电极9和第二电容电极8之间夹设有若干并联连接的电 容7；
其中，第一电容电极9上设有突出的第一电容电极9连接端81；第二电容 电极8上设有突出的第二电容电极连接端81。
其中，第一电容电极9连接端81通过更固定装置与第一输入电极4的第一 外接部41电连接；第二电容电极连接端81通过固定装置与第二输入电极3的 第二外接部31电连接。
本例同样提供了一种功率模块1000和功率模组，与实施例3的效果相同， 其对功率模块1000上的电路铜层11进行了优化设计，使其输出导电层113和 所述第一输入导电层112或者第二输入导电层111形成相互穿插握手结构，如此， 可进一步缩短其电流从第一输入导电层112或者第二输入导电层111和输出导电 层113上走过的电流通路，有效降低其寄生电感。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发 明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明 的保护范围之内。

Claims (7)

1.一种多路分支布局布线的功率模块，包括底板及设置于底板上的功率单元、输出电极和两个输入电极；所述两个输入电极包括第一输入电极、第二输入电极；
所述功率单元包括基板、电路铜层和功率芯片组，所述电路铜层形成在所述基板上，所述功率芯片组布置于所述电路铜层上；所述电路铜层包括第一输入导电层、第二输入导电层和输出导电层；所述功率芯片组包括第一桥臂功率芯片组和第二桥臂功率芯片组；
所述第一输入导电层包括输入连接部、输入通路部和输入支臂，输入通路部连接所述输入连接部，所述输入支臂连接所述输入通路部；
所述输出导电层包括输出连接部、输出通路部和输出支臂，输出通路部连接输出连接部，所述输出支臂连接所述输出通路部；
其特征在于：所述第二桥臂功率芯片组分成多组，分别设置于所述输出导电层的输出支臂上；所述输出支臂与所述第一输入导电层的输入通道区穿插布置；所述第一桥臂功率芯片组分成多组，分别设置于所述第一输入导电层上的输入支臂上，与输出导电层上的输出通道部穿插布置；
所述输出导电层内还包括用来布局与其形成穿插握手的第一输入导电层的留空区；
所述第一输入导电层内还包括用来布局与其形成穿插握手的输出导电层的留空区；
所述第一输入导电层布置在输出导电层的留空区内，所述输出导电层布置在第一输入导电层的留空区内；
所述第二输入导电层布置在所述输出导电层的留空区内，且布置在所述第一输入导电层的留空区内。
2.根据权利要求1所述的多路分支布局布线的功率模块，其特征在于，所述第一输入导电层和所述第二输入导电层均设置在所述输出导电层的留空区内。
3.根据权利要求1所述的多路分支布局布线的功率模块，其特征在于，所述第一输入导电层或者第二输入导电层或者输出导电层内的留空区中还设有控制导电层，该控制导电层电连接到所述功率芯片的控制门极上。
4.根据权利要求3所述的多路分支布局布线的功率模块，其特征在于，所述第一输入导电层包括输入连接部、输入通路部和输入支臂，输入通路部连接所述输入连接部，所述输出支臂连接所述输入通路部；
所述第二输入导电层包括外联部和内联部；
所述第一输入导电层上的输入通路部和输入支臂与所述输出导电层上的输出通路和输出支臂内互相穿插，使其输入通路部和输入支臂位于所述输出导电层内的留空区内，使所述输出通路部和所述输出支臂位于所述第一输入导电层内的留空区内，使所述第一输入导电层和所述输出导电层形成穿插握手结构。
5.根据权利要求4所述的多路分支布局布线的功率模块，其特征在于，所述第一输入导电层包括一输入连接部、3个输入通路部和4个输出支臂，其中两侧的输入通路部上分别设有1个输入支臂，中间的输入通路部上连接2个输入支臂；其中，3个电路输入通路部的之间及两侧形成有第三留空区；在4个输入支臂的左右两侧的输入支臂的外侧形成有第四留空区；
所述输出导电层包括一输出连接部、2个输出通路部和4个输出支臂，每个输出通路上连接2个输出支臂；其中，两个电路输入通路部的周边形成有第一留空区；在4个输出支臂之间均形成有第二出留空区；
其中，所述输入通路部穿插在所述输出导电层的输入支臂两侧的第二留空区内，所述输入支臂穿插在所述输出导电层的输出通路部两侧的第一留空区内；所述输出通路部穿插在所述第一输入导电层的输入支臂之间第四留空区内，其输出支臂穿插在所述第一输入导电层的输出通路部之间的第三留空区内。
6.根据权利要求4所述的多路分支布局布线的功率模块，其特征在于，所述输出导电层包括一输出连接部、一输出通路部和2个输出支臂，所述输出通路部上连接2个输出支臂；其中，电路输入通路部的周边形成有第一留空区；输出支臂之间均形成有第二出留空区；
第一输入导电层包括一输入连接部、2个输入通路部和2输出支臂，其中每个输入通路部上分别设有1个输入支臂；其中，2个输入通路部之间形成有第三留空区；在2个输入支臂之间形成有第四留空区；
所述输入通路部穿插在所述输出导电层的输入支臂两侧的第二留空区内，所述输入支臂穿插在所述输出导电层的输出通路部两侧的第一留空区内；其中输出通路部穿插在所述第一输入导电层的输入支臂之间的第四留空区内，其输出支臂穿插在所述第一输入导电层的输出通路部之间的第三留空区内。
7.一种多路分支布局布线的功率模组，包括功率模块和电容模块，其特征在于，所述功率模块为权利要求1-6中任意一项所述的功率模块。
CN201811308748.2A 2018-11-05 2018-11-05 多路分支布局布线的功率模块及功率模组 Active CN109360820B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811308748.2A CN109360820B (zh) 2018-11-05 2018-11-05 多路分支布局布线的功率模块及功率模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811308748.2A CN109360820B (zh) 2018-11-05 2018-11-05 多路分支布局布线的功率模块及功率模组

Publications (2)

Publication Number Publication Date
CN109360820A CN109360820A (zh) 2019-02-19
CN109360820B true CN109360820B (zh) 2024-03-29

Family

ID=65344296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811308748.2A Active CN109360820B (zh) 2018-11-05 2018-11-05 多路分支布局布线的功率模块及功率模组

Country Status (1)

Country Link
CN (1) CN109360820B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335864A (zh) * 2019-06-22 2019-10-15 深圳市奕通功率电子有限公司 一种功率模组
CN111106098B (zh) * 2019-12-13 2021-10-22 扬州国扬电子有限公司 一种低寄生电感布局的功率模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374808A (zh) * 2015-11-23 2016-03-02 扬州国扬电子有限公司 一种功率模块
CN107393889A (zh) * 2017-08-30 2017-11-24 扬州国扬电子有限公司 一种平行同轴安装电极组合及功率模块
CN209515663U (zh) * 2018-11-05 2019-10-18 深圳市慧成功率电子有限公司 多路分支布局布线的功率模块及功率模组

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546214B (zh) * 2016-06-23 2020-02-07 台达电子工业股份有限公司 功率模块封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374808A (zh) * 2015-11-23 2016-03-02 扬州国扬电子有限公司 一种功率模块
CN107393889A (zh) * 2017-08-30 2017-11-24 扬州国扬电子有限公司 一种平行同轴安装电极组合及功率模块
CN209515663U (zh) * 2018-11-05 2019-10-18 深圳市慧成功率电子有限公司 多路分支布局布线的功率模块及功率模组

Also Published As

Publication number Publication date
CN109360820A (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
CN109360818B (zh) 输入电极对称分支设置的功率模块
CN203165891U (zh) 半导体模块
CN103051312B (zh) 低阻抗栅极控制方法和设备
JP4277169B2 (ja) 電力用半導体モジュール
JP2004080993A (ja) パワー半導体モジュールのための低インダクタンスの回路装置
CN103973131A (zh) 半导体系统
CN107039409A (zh) 包括多个电势面的功率电子开关器件
JP4164810B2 (ja) 電力用半導体モジュール
CN109360820B (zh) 多路分支布局布线的功率模块及功率模组
CN109427720A (zh) 具有多层基底的功率模块
CN205542761U (zh) 功率模块
US10347758B2 (en) Semiconductor packaging structure and semiconductor power device thereof
JP4872345B2 (ja) 電力変換装置のインバータモジュール
CN201417771Y (zh) 较低杂散电感的功率模块
CN102097418B (zh) Igbt驱动单元
CN209515663U (zh) 多路分支布局布线的功率模块及功率模组
CN210129513U (zh) 一种具有电源总线的功率模组
CN109887907A (zh) 多芯片一体布线焊接的功率模块及功率模组
CN209515652U (zh) 输入电极对称分支设置的功率模块
CN112436737B (zh) 适用于分立器件并联和模块化应用的叠层母排结构
CN210129508U (zh) 多路供电布局布线的功率模块及功率模组
CN209087837U (zh) 一种igbt模块
US20220238493A1 (en) Power Semiconductor Module with Low Inductance Gate Crossing
CN110391215B (zh) 功率模块及其制造方法
US10453956B2 (en) Semiconductor packaging structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518000 Zhenyeluan Valley, Baohe Road, Baolong Street, Longgang District, Shenzhen City, Guangdong Province, 3 buildings, 2 units, 10L

Applicant after: Shenzhen Yitong Power Electronics Co.,Ltd.

Address before: 518000 Zhenyeluan Valley, Baohe Road, Baolong Street, Longgang District, Shenzhen City, Guangdong Province, 3 buildings, 2 units, 10L

Applicant before: SHENZHEN HUICHENG POWER ELECTRONICS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant