CN109801892A - 多管芯封装及方法 - Google Patents

多管芯封装及方法 Download PDF

Info

Publication number
CN109801892A
CN109801892A CN201811363704.XA CN201811363704A CN109801892A CN 109801892 A CN109801892 A CN 109801892A CN 201811363704 A CN201811363704 A CN 201811363704A CN 109801892 A CN109801892 A CN 109801892A
Authority
CN
China
Prior art keywords
power semiconductor
semiconductor die
encapsulation
wafer
face terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811363704.XA
Other languages
English (en)
Other versions
CN109801892B (zh
Inventor
A·里格勒尔
C·法赫曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN109801892A publication Critical patent/CN109801892A/zh
Application granted granted Critical
Publication of CN109801892B publication Critical patent/CN109801892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了多管芯封装及方法。该封装(2)包封第一功率半导体管芯(11)和第二功率半导体管芯(12)。封装(2)具有封装主体(20)，所述封装主体具有封装顶侧(201)和封装覆盖区侧(202)。第一功率半导体管芯(11)和第二功率半导体管芯(12)中的每一个呈现相应的正面(115、125)和与其相对的相应的背面(116、126)。封装(2)包括引线框架结构(21)，所述引线框架结构被配置为将所述封装(2)电气和机械地耦合到支撑件(7)，其中，封装覆盖区侧(202)朝向支撑件(7)。

Description

多管芯封装及方法
技术领域
本说明书涉及包封第一功率半导体管芯和第二功率半导体管芯的封装的实施例。本说明书还涉及处理半导体晶圆的方法的实施例。另外，本说明书涉及功率转换器的实施例。
背景技术
现代设备在汽车、消费和工业应用中的许多功能，例如转换电能和驱动电动机或电机，都依赖于功率半导体器件。
例如，绝缘栅双极型晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(仅举几例)，已经用于各种应用，包括但不限于功率转换器中的开关，例如，电源。
功率半导体器件通常包括一个或多个功率半导体管芯，每个功率半导体管芯集成在单个芯片中，并且被配置为沿着管芯的两个负载端子之间的负载电流路径传导负载电流。此外，可以例如通过绝缘电极(有时称为栅电极)来控制负载电流路径。例如，在从例如驱动器接收到相应的控制信号时，控制电极可以将功率半导体器件设置为导通状态和阻断状态之一。
在制造功率半导体管芯之后，通常例如以允许具有包封的管芯的封装布置在应用内(例如在功率转换器中)的方式将其安装在封装内，例如，使得包封的管芯可以耦合到支撑件，例如印刷电路板(PCB)。
例如，第一功率半导体管芯(例如，晶体管)包封在第一封装内，并且与包封在第二封装内的第二功率半导体管芯(例如二极管)分开。第一封装和第二封装可以彼此分离地安装在应用中，例如，安装在PCB上。通过将第一封装和第二封装彼此电连接，以及电连接其他部件，可以形成功率转换器。
通常希望提供具有紧凑设计、低功率损耗和低杂散电感的功率转换器，其中例如通过连接彼此分开布置的两个封装的电路径可以引起功率损耗和/或杂散电感。
发明内容
根据一个实施例，一种封装包封第一功率半导体管芯和第二功率半导体管芯。该封装具有封装主体，封装主体具有封装顶侧和封装覆盖区侧。第一功率半导体管芯和第二功率半导体管芯中的每一个呈现相应的正面和与其相对的相应的背面，其中，第一功率半导体管芯具有布置在其正面的第一负载端子和布置在其背面的第二负载端子，并且其中，第二功率半导体管芯具有布置在其正面的第一负载端子和布置在其背面的第二负载端子。该封装包括引线框架结构，该引线框架结构被配置为将封装电气和机械地耦合到支撑件，其中，封装覆盖区侧朝向支撑件。引线框架结构包括：a)公共基底，其中，第一功率半导体管芯的第二负载端子电连接到公共基底，第一功率半导体管芯的背面朝向公共基底，并且其中，第二功率半导体管芯的第一负载端子电连接到公共基底，第二功率半导体管芯的正面朝向公共基底；b)公共外部端子，其延伸出封装主体并与公共基底电连接；c)第一外部端子，其延伸出封装主体并与第一功率半导体管芯的第一负载端子电连接；以及d)第二外部端子，其延伸出封装主体，第二外部端子与第二功率半导体管芯的第二负载端子电连接并且与第一外部端子电绝缘。
根据另一实施例，一种功率转换器被配置为从输入电源接收输入功率信号并将输入功率信号转换为输出功率信号并为负载提供输出功率信号，其中，功率转换器包括至少一个封装。至少一个封装包封第一功率半导体管芯和第二功率半导体管芯。所述至少一个封装具有封装主体，该封装主体具有封装顶侧和封装覆盖区侧。第一功率半导体管芯和第二功率半导体管芯中的每一个呈现相应的正面和与其相对的相应的背面，其中，第一功率半导体管芯具有布置在其正面的第一负载端子和布置在其背面的第二负载端子，并且其中，第二功率半导体管芯具有布置在其正面的第一负载端子和布置在其背面的第二负载端子。至少一个封装包括引线框架结构，该引线框架结构被配置为将至少一个封装电气和机械地耦合到支撑件，其中，封装覆盖区侧朝向支撑件。引线框架结构包括：a)公共基底，其中，第一功率半导体管芯的第二负载端子电连接到公共基底，第一功率半导体管芯的背面朝向公共基底，并且其中，第二功率半导体管芯的第一负载端子电连接到公共基底，第二功率半导体管芯的正面朝向公共基底；b)公共外部端子，其延伸出封装主体并与公共基底电连接；c)第一外部端子，其延伸出封装主体并与第一功率半导体管芯的第一负载端子电连接；以及d)第二外部端子，其延伸出封装主体，第二外部端子与第二功率半导体管芯的第二负载端子电连接并且与第一外部端子电绝缘。
根据另一实施例，一种方法包括：提供经处理的第一晶圆，所述第一晶圆具有正面和背面，并且包括通过处理其正面而在所述第一晶圆内实现的多个功率半导体管芯，每个功率半导体管芯在正面具有第一负载端子，且在背面具有第二负载端子；提供未经处理的第二晶圆，该第二晶圆由电绝缘材料制成并具有第一侧和与其相对的第二侧；在第二晶圆内形成多个凹槽；用导电材料填充多个凹槽；通过在所述填充步骤之前或之后将第二晶圆附着到第一晶圆的正面来形成叠层，其中，导电材料电接触功率半导体管芯的第一负载端子；并确保导电材料在第二晶圆的第一侧和第二侧之间提供电连接。
通过阅读以下具体实施方式并查看附图，本领域技术人员将认识到另外的特征和优点。
附图说明
附图的部分不一定按比例，而是着重于说明本发明的原理。此外，在附图中，附图标记可以表示相应的部分。在附图中：
图1A-B各自示意性且示例性地示出了根据一个或多个实施例的封装的透视图的截面；
图2示意性且示例性地示出了根据一个或多个实施例的第一功率半导体管芯的垂直截面的截面和第二功率半导体管芯的垂直截面的截面；
图3A-B各自示意性且示例性地示出了根据一个或多个实施例的封装的垂直截面的截面；
图4示意性且示例性地示出了根据一个或多个实施例的功率转换器的电路的截面；
图5示意性且示例性地示出了根据一个或多个实施例的封装的垂直截面的截面；
图6A-B示意性地和示例性地示出了根据一个或多个实施例的封装的垂直截面的截面；
图7示意性且示例性地示出了根据一个或多个实施例的第二功率半导体管芯的水平投影的截面；
图8示意性且示例性地示出了基于水平投影的截面和垂直截面的截面的根据一个或多个实施例的方法的流程图；
图9示意性且示例性地示出了基于垂直截面的截面的根据一个或多个实施例的方法的流程图；以及
图10示意性且示例性地示出了基于垂直截面的截面的根据一个或多个实施例的方法的流程图。
具体实施方式
在以下具体实施方式中，参考形成其一部分的附图，并且其中通过图示的方式示出了可以实践本发明的具体实施例。
在这方面，方向性术语，例如“顶部”、“底部”、“下方”、“前面”、“后方”、“后面”、“居前”、“落后”、“上方”等，可以参考所描述的图的取向。因为实施例的部分可以定位在多个不同的取向上，所以方向性术语用于说明的目的而不是限制性的。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑上的改变。因此，以下具体实施方式不应被视为具有限制意义，并且本发明的范围由所附权利要求限定。
现在将详细参考各种实施例，其中的一个或多个示例在附图中示出。每个示例都是作为解释提供的，并不意味着对本发明的限制。例如，作为一个实施例的一部分示出或描述的特征可以在其他实施例上使用或与其他实施例结合使用，以产生又一个实施例。本发明旨在包括这些修改和变化。使用特定语言描述了这些示例，这些特定语言不应被解释为限制所附权利要求的范围。附图没有按比例，并仅用于说明目的。为清楚起见，如果没有另外说明，相同的元件或制造步骤在不同的附图中由相同的附图标记指定。
本说明书中使用的术语“水平”旨在说明基本平行于半导体衬底或半导体结构的水平表面的取向。这可以是例如半导体晶圆或管芯或芯片的表面。例如，下面提到的(第一)横向方向X和(第二)横向方向Y都可以是水平方向，其中，第一横向方向X和第二横向方向Y可以彼此垂直。
本说明书中使用的术语“垂直”旨在说明基本上垂直于水平表面布置的取向，即平行于半导体晶圆/芯片/管芯的表面的法线方向。例如，下面提到的延伸方向Z可以是与第一横向方向X和第二横向方向Y都垂直的延伸方向。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”旨在说明本文描述的设备的两个区域、区段、带、部分或部件之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”旨在说明在相应的半导体器件的两个元件之间存在直接的物理连接；例如，两个彼此接触的元件之间的过渡可以不包括另外的中间元件等。
此外，在本说明书的上下文中，如果没有另外说明，术语“电绝缘”在其通常有效理解的上下文中使用，并且因此旨在说明两个或多个部件彼此分开定位，并且没有连接这些部件的欧姆连接。然而，彼此电绝缘的部件仍然可以彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举例来说，电容器的两个电极可以彼此电绝缘，并且同时彼此机械地和电容地耦合，例如通过绝缘体，例如电介质。
本说明书中说明的特定实施例关于但不限于一个或多个功率半导体管芯，例如可以在功率转换器(例如，电源)内使用的功率半导体管芯。因此，在一个实施例中，功率半导体管芯各自可以被配置为承载将被馈送到负载的负载电流和/或分别由电源提供的负载电流。例如，本文描述的管芯可以包括一个或多个有源功率半导体单元，例如单片集成二极管单元，和/或单片集成晶体管单元，和/或单片集成IGBT单元，和/或单片集成RC-IGBT单元，和/或单片集成MOS栅控二极管(MGD)单元，和/或单片集成MOSFET单元和/或其衍生物。多个这种二极管单元和/或这种晶体管单元可以集成在相应的管芯中。
不限于此，下面更详细描述的第一功率半导体管芯可以是功率晶体管，例如MOSFET。下面更详细描述的第二功率半导体管芯可以是功率二极管，例如SiC基二极管。在另一实施例中，第一功率半导体管芯和第二功率半导体管芯都被实现为相应的二极管。在又一个实施例中，第一功率半导体管芯和第二功率半导体管芯都被实现为相应的晶体管。在又一个实施例中，第一功率半导体管芯是二极管，并且第二功率半导体管芯是晶体管。
本说明书中使用的术语“功率半导体管芯”旨在描述具有高电压阻断和/或高电流承载能力的单个管芯。即，这种功率半导体管芯旨在用于高电流，通常在安培范围内，例如，高达5或300安培，和/或通常高于15V的电压，更通常高达40V，以及例如，高达至少500V或高于500V，例如至少600V。
例如，本文描述的功率半导体管芯可以是被配置为在低压、中压和/或高压应用中用作功率部件的管芯。例如，在本说明书中使用的术语“功率半导体管芯”不是针对用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
在能够在应用中使用之前，功率半导体管芯通常包括在封装内，该封装可以允许在应用内机械安装和电连接管芯。例如，这可以包括应用表面贴装技术(SMT)。
不限于此，本文描述的封装的示例性实施例是表面贴装器件(SMD)封装。例如，本文公开的封装的实施例是具有平坦触点的SMD封装，所述平坦触点与支撑件(例如PCB)接口连接。
图1A和图1B均示意性且示例性地示出了根据一些实施例的封装2的透视图的截面。封装2可以具有封装主体20并且呈现封装顶侧201和封装覆盖区侧202。封装侧壁203可以从封装覆盖区侧202延伸到封装顶侧201。例如，形成封装顶侧201与封装侧壁203接口连接处的封装边缘204。
根据所示的示例性实施例，封装2可以呈现SMD配置。
例如，根据图1B所示的实施例，封装2可以具有冷却顶侧(TSC)22，并因此可以呈现SMD-TSC配置。例如，冷却顶侧22由封装2的引线框架结构的公共基底的外表面形成，这将参照图3B更详细地说明。
冷却顶侧22可以由导电材料制成。例如，冷却顶侧22布置成与封装顶侧201基本共面；例如，冷却顶侧22不从封装顶侧201突出或仅从封装顶侧201突出很少。冷却顶侧22可具有封装顶侧201的总表面积的共达至少50％、至少60％或甚至大于80％(但小于100％)的水平表面积。该表面区域可暴露于封装主体20的环境，即冷却顶侧22的表面区域未被包封在封装主体20中，而是形成外壁的一部分。封装2例如是顶侧冷却(TSC)封装，其中封装顶侧201配备有冷却顶侧22。例如，至少大部分待耗散的热量通过冷却顶侧22离开封装主体20。
然而，本文描述的封装2的实施例不限于这些示例性配置；根据其他实施例，封装2可以呈现与SMD配置不同的配置。如图1A所示，封装2可以呈现与SMD-TSC配置不同的SMD配置。
例如，封装2根据通孔技术(未示出)而不是SMD技术来配置。
现在参考图1A-B和图3A-B中的每一个，封装2包括引线框架结构21，引线框架结构21被配置为将封装2电气和机械地耦合到支撑件7，例如，封装覆盖区侧202面向支撑件7。支撑件7可以是例如印刷电路板(PCB)等。例如，图3A示出了图1A中所示的封装2的实施例的垂直截面。此外，图3B示出了图1B中所示的封装2的实施例的垂直截面。
引线框架结构21包括延伸出封装主体20的第一外部端子211和同样延伸出封装主体20的第二外部端子212。如图所示，可以有多于一个的第一外部端子211和多于一个的第二外部端子212。
第一外部端子211可以与第二外部端子212电绝缘，例如，至少在封装主体20的内部。
例如，第一外部端子211和第二外部端子212中的每一个被配置为扁平触点。此外，第一外部端子211和第二外部端子212可以延伸出封装2的封装侧壁203，如图1A-B中示例性地示出的。
现在另外参考图2，封装2可以包封第一功率半导体管芯11和第二功率半导体管芯12。例如，第一功率半导体管芯11和第二功率半导体管芯12彼此分开地提供。在一个实施例中，采用第一工艺来制造第一功率半导体管芯11，其可以是例如晶体管，例如MOSFET，并且采用例如与第一工艺不同的第二工艺来制造第二功率半导体管芯12，其可以是例如二极管，例如基于SiC的二极管。例如，从包括第一类型管芯的半导体晶圆切割出第一功率半导体管芯11，并且从包括第二类型管芯的另一半导体晶圆切割出第二功率半导体管芯12。在另一个实施例中，功率半导体管芯11和12都被实现为相应的二极管(或者相应的晶体管)，并且因此可以从公共晶圆切割出来。然而，根据一个实施例，即使功率半导体管芯11、12从公共晶圆切割出来，它们仍然彼此分开地提供。
在一个实施例中，第一功率半导体管芯11和第二功率半导体管芯12都是通过使各自正面115、125经受包括以下中的一个或多个的多个处理步骤而制造的：注入处理步骤、外延处理步骤、扩散处理步骤、沉积处理步骤、光刻处理步骤、蚀刻处理步骤。
例如，正面115和125都是横向构造的，例如，至少相对于有源区域和边缘终止区域，和/或一个或多个附加端子结构等。
相反，在一个实施例中，背面116和126都不是横向构造的，而是可以基本上由相应的均匀形成的背面金属化部构成。
第一功率半导体管芯11和第二半导体管芯12都可以呈现垂直配置。例如，第一功率半导体管芯11的第一负载端子111布置在第一功率半导体管芯11的正面115，并且第二负载端子112布置在背面116。背面116和正面115彼此相对布置。
类似地，第二功率半导体管芯12的第一负载端子121布置在第二功率半导体管芯12的正面125，并且第二负载端子122布置在第二功率半导体管芯12的背面126。背面126和正面125彼此相对布置。
例如，第二负载端子122和112可以包括相应的背面金属化部或分别由相应的背面金属化部制成。第一负载端子111和121可以包括相应的正面金属化部或分别由相应的正面金属化部制成。
第一功率半导体管芯11可以被配置为沿着与垂直方向Z平行的路径在其第一负载端子111和其第二负载端子112之间传导第一负载电流。类似地，第二功率半导体管芯12可以被配置为沿着与垂直方向Z平行的路径在其第一负载端子121和其第二负载端子122之间传导第二负载电流。
在一个实施例中，当安装在封装2内时，第一功率半导体管芯11的第一负载电流和第二功率半导体管芯12的第二负载电流沿相同方向流动。
在一个实施例中，第一功率半导体管芯11的第一负载端子111是源极端子、发射极端子和阳极端子中的一个。第一功率半导体管芯11的第二负载端子112可以是漏极端子、集电极端子和阴极端子中的一个。第二功率半导体管芯12的第一负载端子121可以是阳极端子、源极端子和发射极端子中的一个。第二功率半导体管芯12的第二负载端子122可以是阴极端子、漏极端子和集电极端子中的一个。
如上所述，第一功率半导体管芯11可以是MOSFET或二极管，并且第二功率半导体管芯12可以是二极管，例如SiC基二极管。
现在更详细地参考图3A-B，引线框架21还可以包括公共基底210。例如，公共基底210用作封装主体20的内部的第一功率半导体管芯11和第二功率半导体管芯12的导电安装支撑件。此外，公共基底210可以形成第一功率半导体管芯11(例如，MOSFET)的第二负载端子112(例如，漏极端子)与第二功率半导体管芯12(例如，二极管)的第一负载端子121(例如，阳极端子)之间的电连接的一部分。
公共基底210可以是单片导电板，其例如水平布置并且至少部分地布置在封装主体20的内部。单片导电板可以形成封装主体20的底部，或者分别，如图3A所示，例如通过由绝缘材料27形成的层从封装主体20的底部稍微移位。在另一个实施例中，例如，如果形成为TSC封装2(参见图1B和3B)，单片导电板可以布置在封装主体20的上部内，或者分别从封装顶侧201向封装主体10内稍微移位(例如，也通过由绝缘材料27形成的层，未示出，类似于图3A)。
在一个实施例中，如图3B所示，公共基底210的单片导电板具有在封装主体20外部的表面，所述外表面形成封装2的冷却顶侧22。
公共基底210的单片导电板具有至少一个内表面，第一功率半导体管芯11和第二功率半导体管芯安装在该内表面上。与该内表面相对的公共基底210的表面单片导电板也可以是内表面(如图3A所示)或外表面，如图3B所示。
例如，如图3A所示，第一功率半导体管芯11的第二负载端子112电连接到公共基底210，其背面116朝向公共基底210并且其正面115朝向封装顶侧201，其中第二功率半导体管芯12的第一负载端子121电连接到公共基底210，其正面125朝向公共基底210，其背面126朝向封装顶侧201。因此，在第二功率半导体管芯12是二极管的情况下，该配置可以构成所谓的阳极下降配置。在另一个实施例中，如图3B所示，第一功率半导体管芯11的第二负载端子112电连接到公共基底210，其背面116朝向公共基底210，并且其正面115朝向封装覆盖区侧202，其中第二功率半导体管芯12的第一负载端子121电连接到公共基底210，其正面125朝向公共基底210并且其背面126朝向封装覆盖区侧202。因此，在后一种配置中，在第一功率半导体管芯11是MOSFET的情况下，该配置可以构成所谓的源极下降配置。
例如，公共基底210布置在封装主体20的内部的下部中(参见图3A)或布置在封装主体20的内部的上部中(参见图3B)。封装主体20的内部例如可以包括绝缘材料27，例如模制化合物。
如上所述，第一功率半导体管芯11的电连接并安装在公共基底210上的第二负载端子112可以包括背面金属化部。例如，这种背面金属化部不是构造的，而是均匀地形成的。类似地，第二功率半导体管芯12的电连接并安装在公共基底210上的第二负载端子122可以包括背面金属化部。例如，第二功率半导体管芯12的背面金属化部也不是构造的，而是均匀地形成的。
相反，如图7所示，第二功率半导体管芯12的其中布置其第一负载端子121的正面125可以是例如至少相对于有源区域127和围绕有源区域127的边缘终止区域128构造的。例如，边缘终止区域128横向延伸，直到它被管芯边缘129终止，管芯边缘129可以通过例如晶圆切割而形成。因此，第二功率半导体管芯12的电连接并安装在公共基底210上的第一负载端子121可以包括正面金属化部并且形成可以构造的正面125的一部分。
在一个实施例中，第二功率半导体管芯12的边缘终止区域128可以在正面125处包括至少一个区域(未示出)，该区域被配置为呈现第二功率半导体管芯12的第二负载端子122的电位。
类似地，第一功率半导体管芯11的其中布置其第一负载端子111的正面115可以是例如至少相对于有源区域和围绕有源区域的边缘终止区域和/或相对于正面115处的绝缘控制端子来构造的，将在下面进一步详细说明。
引线框架结构21还可以包括公共外部端子215，其延伸出封装主体20并且与公共基底210电连接。例如，公共基底210布置在封装主体20的内部中，无缝地适配到外部端子215，如图3A和3B中示意性地示出的。
第一外部端子211可以电连接到封装主体20的内部中的第一功率半导体管芯11的第一负载端子111，并且引线框架结构21的第二外部端子212可以电连接到封装主体20的内部中的第二功率半导体管芯12的第二负载端子122。端子211、212和215可以彼此电绝缘。
与图3A和3B中的示意图相反，所有端子211、212和215可以在相同的垂直水平面横穿封装侧壁203，例如，如图1A和1B所示。此外，引线框架结构21还可以包括多于一个公共外部端子215，其中，这种另外的公共外部端子(未示出)可以在与第二外部端子212相同的封装侧壁203处从公共基底210延伸出封装主体20的内部。
如上所述，第一功率半导体管芯11和第二功率半导体管芯12在封装主体20的内部彼此分开布置。例如，沿着第一横向方向X的在第一功率半导体管芯11的边缘119和第二功率半导体管芯12的边缘129之间的距离达到至少20μm。
例如，第一功率半导体管芯11是晶体管或二极管，并且第二功率半导体管芯12是二极管。因此，第一功率半导体管芯11的第二负载端子112可以是漏极端子、集电极端子和阴极端子中的一个。如上所述，该第二负载端子112可以布置在第一功率半导体管芯11的背面116，并且该背面116可以安装在引线框架结构21的公共基底210上。第一功率半导体管芯11的背面116可以由均匀形成的背面金属化部构成，该背面金属化部形成第二负载端子12(的至少一部分)。例如，该背面金属化部焊接到公共基底210。因此，第一功率半导体管芯11的第二负载端子112可以布置为与公共基底210接触。
第二功率半导体管芯12的第一负载端子121可以是阳极端子、源极端子和发射极端子中的一个。如上所述，第一负载端子121布置在第二功率半导体管芯12的正面125，并且该正面125可以耦合到引线框架结构21的公共基底210。下面将进一步说明关于第二功率半导体管芯12的正面125和公共基底210之间的耦合的进一步细节。
公共基底210可以由导电材料制成。因此，第一功率半导体管芯11的第二负载端子112和第二功率半导体管芯12的第一负载端子121可以通过至少公共基底210彼此电连接(例如，短路)。
公共基底210的朝向第一功率半导体管芯11的背面116和第二功率半导体管芯12的正面125的内表面的面积可以大于第一功率半导体管芯11的正面115的面积和第二功率半导体管芯12的正面125的面积的总和。在一个实施例中，正面115和正面125都完全与公共基底210的所述内表面横向重叠。
现在参考图5，第一功率半导体管芯11还可以包括在其正面115处的控制端子113，例如栅极端子。例如，控制端子113被配置为响应于相应的控制信号，将第一功率半导体管芯11设置为导通状态和阻断状态之一。控制端子113可以与第一功率半导体管芯11的第一负载端子111和第二负载端子112中的每一个电绝缘。
引线框架结构21还可以包括从封装主体20延伸出的第三外部端子213。第三外部端子213可以与控制端子113电连接，例如，通过第一功率半导体管芯11的浇口流道(未示出)。
端子211、212、213和215中的每一个可以被配置为例如通过采用焊接处理步骤耦合到支撑件7，例如PCB。端子211、212、213和215中的每一个可以从封装主体20的内部延伸到封装主体20的外部。
根据一个实施例，将第一功率半导体管芯11耦合到公共基底210的技术不同于将第二功率半导体管芯12耦合到公共基底210的技术。这将关于图6A-B中示意性示出的示例性实施例来更详细地解释。
例如，如图6B所示，第一功率半导体管芯11的第二负载端子112(其可以包括背面116处的所述背面金属化部或者分别由背面116处的所述背面金属化部构成)布置为与引线框架结构21的公共基底210接触。例如第一功率半导体管芯11的背面金属化部例如通过焊接直接安装在公共基底210的内表面上。
相反，第二功率半导体管芯12的第一负载端子121(其可以包括所述正面金属化部或者分别由所述正面金属化部构成)在空间上从公共基底210移位，例如，沿着垂直方向Z，如图6A所示。例如，尽管第二功率半导体管芯12的正面金属化部可以电连接到公共基底210，但是它没有布置为与公共基底210接触。应当理解，如关于图6A所解释的将第二功率半导体管芯12的正面125耦合到公共基底210的方式可以应用于图3A、3B和5中所示的每个实施例。
由于可以构造第二功率半导体管芯12的正面125，如上所述，可以适当地将第二功率半导体管芯12布置成从公共基底210的内表面垂直移位，例如，至少50μm、至少200μm或者至少550μm的最小距离。例如，由于公共基底210的内表面与第二功率半导体管芯12之间的最小距离，可以避免公共基底210的电位的均匀分布干扰存在于第二功率半导体管芯12内的电场的路线。这种电场路线可以取决于第二功率半导体管芯12的正面125的结构。在一个实施例中，选择第二功率半导体管芯12与公共基底210的内表面之间的最小距离，使得公共基底210的存在(及其电位的均匀分布)不会降低针对其设计第二功率半导体管芯12的额定电压(最大阻断电压)。
为此，在一个实施例中，第二功率半导体管芯12可以形成叠层单元31的一部分，其中叠层单元31包封在封装2内，即在封装主体20的内部中。叠层单元31可包括布置在引线框架结构21的公共基底210和第二功率半导体管芯12的正面125之间的单片耦合层300。单片耦合层300例如由绝缘材料制成，并具有填充有导电材料的至少一个通道310。至少一个通道310形成第二功率半导体管芯12的第一负载端子121与公共基底210之间的电连接。
耦合层300可以呈现沿垂直方向Z的至少50μm、至少200μm，或至少550μm的最小厚度。例如，耦合层300的配置适合于第二功率半导体管芯12的击穿电压。如上所述，在功率半导体管芯12的正面125处，还可以布置呈现第二功率半导体管芯12的第二负载端子121的电位或与第二负载端子121的该电位类似的电位的区域。
因此，单片耦合层300可以被配置为避免沿着横向方向(例如，方向X或Y)，例如，沿着有源区域127和边缘终止区域128之间的路径、以及沿着垂直方向Z，例如，沿着边缘终止区域128和共同基底210的内表面之间的路径，的击穿。
耦合层300的横向结构可以依据通道310的数量、通道310的位置和通道310的尺寸形成。例如，耦合层300的横向结构可以根据第二功率半导体管芯12的正面125的结构来配置。
将在下面更详细地说明耦合层300的其他可选特征。
本文还公开了一种功率转换器，其示例性实施例在图4中示意性地示出。例如，功率转换器4被配置为从输入电源40(例如，AC源)接收输入功率信号，并将输入功率信号转换为输出功率信号，例如DC信号，并为负载49提供输出功率信号。
例如，电源40提供AC电压，其中该AC电压通过功率转换器4的二极管桥41整流并由缓冲电容器412缓冲。二极管桥41可包括至少四个二极管4111至4114，其被布置成将AC电压转换为缓冲电容器412缓冲的DC电压。
缓冲电容器412的下游可以布置线圈43，并且在线圈43下游，布置与负载49并联的平滑电容器44。
包括第一功率半导体管芯11(在所示示例中是MOSFET)以及第二功率半导体管芯12(在所示示例中是二极管)的功率半导体布置布置在平滑电容器44和线圈43之间。
功率转换器4包括至少一个封装2，其可以以与上述实施例之一相同的方式配置。因此，单个封装2可以集成二极管12和MOSFET 11，其中，例如，以图5中所示的方式将二极管12和MOSFET 11布置在封装主体20的内部。电连接到公共基底210或者形成其整体部分的公共外部端子215电连接到在封装主体20外部的区域中的线圈43。在封装主体20的内部，公共外部端子215通过公共基底210电连接到MOSFET 11的漏极端子112和二极管12的阳极端子121中的每一个。
如示例性示出的，二极管12和MOSFET 11彼此不并联地电连接；只有MOSFET 11的漏极端子112和二极管12的阳极端子121呈现出相同的电位。MOSFET 11的源极端子111和二极管12的阴极端子122彼此不电连接。而是，第一外部端子211(电连接到源极端子111)电连接到平滑电容器44的第一端子441，并且第二外部端子212(电连接到阴极端子122)电连接到平滑电容器44的第二端子442。
本文公开的功率转换器4不限于图4中示意性和示例性示出的电路配置。而是，功率转换器4可以呈现任意配置，包括例如以上面示例性示出的方式布置在单个封装2内的至少两个单独的功率半导体管芯。
此外，作为集成MOSFET 11和二极管12两者的封装2的补充或替代，另一封装(未示出)可以集成二极管4111和4113，和/或又一封装(未示出)可以集成二极管4112和4114。二极管4111和4113(和/或二极管4112和4114)的集成可以以例如关于图3A和3B所解释的方式进行。例如，二极管4111的阳极端子和二极管4113的阴极端子都朝向集成这两个二极管4111和4113的封装的公共基底，并且电连接到该公共基底。
本文提出的还是一种方法，其示例性实施例在图8到10中示意性和示例性地示出。
例如，参考图8，方法5可以包括提供经处理的第一晶圆10(参见步骤57)，第一晶圆10具有正面125和背面126并且包括通过处理其正面125在第一晶圆10内实现的多个功率半导体管芯12，每个功率半导体管芯12在正面125具有第一负载端子121，并在背面126具有第二负载端子122。
例如，上述第二功率半导体管芯12可以是包括在所提供的第一半导体晶圆10中的管芯之一。即，所提供的第一半导体晶圆10可以包括多个第二功率半导体管芯12。例如，将第二功率半导体管芯12中的每一个实现为相应的二极管。在另一实施例中，第二功率半导体管芯12呈现出与二极管配置不同的配置，例如晶体管配置。
在第一晶圆10的背面126处，可以布置均匀形成的非构造的背面金属化部，其可以形成集成在第一晶圆10内的所有功率半导体管芯12的所有第二负载端子122(的至少一部分)。
所提供的经处理的第一晶圆10可以包括将功率半导体管芯12彼此分离的多个切割区域18。功率半导体管芯12可以布置在所提供的经处理的第一晶圆10的相应管芯区域17内。例如，每个管芯区域17包括一个功率半导体管芯12。在正面125处，可以例如至少相对于有源区域(参见图7中所示的有源区域127)和边缘终止区域(参见图7中所示的边缘终端区域128)构造每个管芯区域17。例如，切割区域18与管芯区域17的边缘终止区域128接界。
例如，可以沿着切割区域18执行一个或多个切割处理步骤，例如一个或多个激光切割处理步骤，以切割出单独的功率半导体管芯12。
在一个实施例中，在将所提供的经处理的第一晶圆10分离成单独的功率半导体管芯12之前，提供未处理的第二晶圆30，参见步骤51。在图8的上部中示意性且示例性地示出了在可以在提供第二晶圆30之后进行的方法5的四个不同处理阶段I-IV的第二晶圆30。
例如，第二晶圆30由电绝缘材料制成，例如玻璃，并具有第一侧301和与其相对的第二侧302。在一实施例中，第二晶圆30是裸玻璃晶圆。如本文所使用的，术语“未处理的”意味着第二晶圆30不包括一个或多个集成功率半导体管芯等。然而，术语“未处理的”并不排除第二晶圆30在被提供之前以某种方式被处理。例如，在提供之前，第二晶圆30可以预先经过清洁处理步骤、研磨处理步骤和/或抛光处理步骤。
然后所提供的第二晶圆30(参见阶段I)可以经受多个处理步骤。
在一个实施例中，第二晶圆30所经受的处理步骤中的至少一个是取决于第一晶圆10的配置来执行的，例如，取决于由管芯区域17和切割区域18形成的图案，例如，基于正面125的横向结构。例如，第二晶圆30所经受的一个或多个处理步骤至少基于布置在正面125的第一负载端子121的位置和尺寸来执行。
例如，在步骤532中，在第二晶圆30内形成多个凹槽310-1。例如，对于每个管芯区域17，例如，对于每个第一负载端子121，形成一个单独的凹槽310-1。
例如，根据布局结构布置所提供的第一晶圆10的第一负载端子121，其中在第二晶圆30内形成(参见步骤53)多个凹槽310-1取决于布局结构来执行。例如，用于形成管芯区域17的网格尺寸也用于形成凹槽310-1，或者网格尺寸小于用于形成管芯区域17的网格尺寸。每个凹槽310-1可以具有矩形水平横截面，例如具有圆角。在另一个实施例中，每个凹槽310-1具有圆形或椭圆形横截面。
凹槽310-1可以形成在第一侧301上，使得它们以类似阱的方式延伸到第二晶圆30中。例如，根据图8中示意性示出的实施例，凹槽310-1不穿过第二晶圆30。在另一个实施例中，如将参考图9和10所解释的，在进一步处理之前，凹槽310-1在单个处理步骤内或在几个处理步骤内形成为贯穿通道310。
形成凹槽310-1可包括光刻和蚀刻处理步骤。每个凹槽310-1可以呈现出至少几微米(μm)的深度，这取决于所需的最小厚度，例如，用于确保电压击穿特性。
然后，用导电材料填充凹槽310-1，参见步骤55/阶段IV，交叉阴影区。这可以包括电镀处理步骤，其中例如铜可以用作导电材料。在填充之前，可以沉积(例如溅射)种子层，其中种子层可以包括钛(或钛-钨)子层和铜子层。此后可以例如通过诸如化学机械平坦化(CMP)步骤的抛光处理步骤，例如从凹槽310-1之间的台面区域部分地去除种子层。
作为预备步骤534(参见阶段III)，可以提供一个或多个条纹沟槽311，其横向延伸穿过多个凹槽310-1的相应子集并且有利于填充步骤55。例如，所有条纹沟槽311连接到第二晶圆30的最外部填充阱317中，其中，填充阱317可以用作导电材料的接收体。
在步骤57中，通过在所述填充步骤55之后将第二晶圆30附着到第一晶圆10的正面125来形成叠层3，其中，导电材料电接触功率半导体管芯12的第一负载端子121。
例如，每个第一负载端子121由相应的功率半导体管芯12的边缘终止区域128围绕，其中，在执行所述附着步骤57的同时，确保边缘终止区域128仅被第二晶圆30的绝缘材料覆盖而不被导电材料覆盖。将关于参照图9和10描述的变型更详细地阐明这一点。
将第一晶圆10和第二晶圆30彼此附着可以包括晶圆键合处理步骤。
确保导电材料在第二晶圆30的第一侧301和第二侧302之间提供电连接。根据图8所示的实施例，这可以通过去除第二侧302的部分(参见步骤533)来实现，例如，通过使第二侧302经受消融处理步骤，例如研磨处理步骤，使得所形成的凹槽310-1现在形成完全穿透第二晶圆30的贯穿通道310。
最后，在步骤59中，可以使叠层3经受分离，例如切割处理步骤，根据该步骤，沿着切割线(通过图8中的三个垂直箭头示出)切割叠层并提供多个叠层单元31。
如上所述，这种叠层单元31可以与第一功率半导体管芯11一起包封在单个封装2中。形成叠层单元31的一部分的第二晶圆30的部分于是提供用于所述单片耦合层300，其中包括在通道310中的导电材料接触公共基底210和第一负载端子121中的每一个。
因此，例如，在第二晶圆内形成多个凹槽310-1可以包括，在用导电材料填充多个凹槽310-1之前(参见根据图9-10的变型)或之后(参见图8)，将凹槽310-1转换成贯穿通道310(本文也称为通道310)。
即，方法5可以包括将第二晶圆30配置为耦合层300，其中，第二晶圆30的第一侧301和第二侧302中的一个被配置为耦合到封装2的引线框架结构21。
例如，方法5可以进一步包括将叠层3分离(参见步骤59)为多个叠层单元31，并将叠层单元31中的至少一个布置在封装2的封装主体20内，其中，布置至少一个叠层单元31包括将导电材料与封装2的引线框架结构21电连接。
关于图9和10，将描述方法5的变型。
例如，在步骤51中提供未处理的第二晶圆30。在步骤序列53中，形成通道310，即，在执行所述填充步骤之前。形成通道310可以通过处理第一侧301和第二侧302二者(如图8和9所示)或通过仅处理第一侧301(如图10所示)而进行。
在步骤531中，在第二晶圆30的第一侧301上提供第一层371，例如，掩模层(其中图8和图9仅示出稍后可以形成耦合层的晶圆部分300)。此外，在第二侧302提供第二层372，例如掩模或支撑层，参见图9和10中的步骤531。例如，根据图9的实施例，第一层371和第二层372可以呈现相同的横向结构并且彼此横向对准。提供层371和372可以包括一个或多个双面光刻处理步骤，或者，根据图10的实施例，包括一个或多个单面光刻处理步骤。
在步骤532中，可以使第二晶圆30经受一个或多个去除步骤，例如，一个或多个蚀刻处理步骤。例如，根据图10所示的实施例，执行去除步骤以便形成贯穿通道310。根据图9所示的实施例，第一侧301和第二侧302均可以经受相应的蚀刻处理步骤，从而产生凹槽310-1(从第一侧301延伸到第二晶圆30中)和310-2(从第二侧302延伸到第二晶圆30中)，它们结合在一起以便形成通道310。
根据如何执行去除步骤532，可以形成横向延伸到通道310中的蚀刻鼻部315，如图9中(以夸大的方式)所示。例如，蚀刻鼻部315可以由于双面蚀刻处理步骤引起的两个蚀刻侧面而形成。此后，在处理步骤535中，可以去除第一层371(以及，如果存在的话，第二层372)，并且可选地，可以在第二晶圆30的将耦合到第一晶圆10的侧面(例如，第二侧302)上设置粘合剂。
根据图9和10中所示的实施例，在步骤57中，第二晶圆30附着到第一晶圆10，同时已经呈现出贯穿通道310，其中贯穿通道310是空的，并且例如还没有填充导电材料。相反，根据图8中示意性示出的实施例，第二晶圆30附着到第一晶圆10，同时凹槽310-1填充有导电材料。
返回图9和10，如关于步骤57所示，与功率半导体管芯12的第二负载端子122的水平横截面面积相比，每个通道310可具有更小的水平横截面积。如上所述，例如，关于图7，功率半导体管芯12的有源区域127可以由边缘终止区域128围绕。例如，在边缘终止区域128内和正面125处，也可以是布置有提供第二负载端子122的电位或者不与第一负载端子121短路的另一电位的区域(未示出)。
根据一个实施例，第二晶圆30的绝缘材料和通道310的空间尺寸可以设计成避免通道310内存在的导电材料(参见下面的描述)与边缘终止结构128之间的击穿。
例如，第二晶圆30可以例如借助于其绝缘材料和通道310的空间尺寸而配置有至少与第二功率半导体管芯12的击穿电压一样大的击穿电压。
例如，第二晶圆30可以附着到第一晶圆10，使得围绕通道310的绝缘材料与第一负载端子121横向重叠至少5μm的最小长度Dx。此外，沿通道310的垂直方向Z的最小厚度可以达到至少50μm、至少200μm，或至少550μm。
如上所述，第二晶圆30可以由玻璃制成。在另一个实施例中，第二晶圆由另一种绝缘材料制成，例如另一种高压电介质。
为了用导电材料填充通道310(参见步骤序列55)，可以在步骤551内，在第二晶圆30的第一侧301上和在第一负载端子121由通道310暴露的部分上沉积(例如，溅射)种子层340。如果存在所述蚀刻鼻部315，则该耦合层可沿垂直方向Z呈现中断，如图8所示。
此后，在步骤553中，例如通过执行光刻和蚀刻处理步骤或通过诸如化学机械平坦化(CMP)步骤的抛光处理步骤来部分地去除种子层340。种子层340例如从第一侧301的没有形成通道310的表面去除，例如，在相邻通道310之间的台面区域处去除，如图9和图10中所示。
此后，在步骤555中，通道310可以填充有导电材料，例如铜。这可以包括电镀处理步骤。导电材料可以沉积在种子层340的顶部上。如果存在所述蚀刻鼻部315，则可以形成空的空间350，其保持至少基本上是空的。
如上所述，填充有导电材料的通道310然后可以提供第二功率半导体管芯12的第一负载端子121与公共基底210之间的电连接。
为了便于描述，使用诸如“下方”、“下面”、“下”、“上方”、“上”等的空间相对术语来解释一个元件相对于第二元件的定位。除了与图中所示的取向不同的取向之外，这些术语旨在包含相应设备的不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区域、部分等，并且也不旨在是限制性的。类似术语在整个说明书中指代相似的元件。
如本文所用，术语“具有”、“含有”、“包括”、“包含”、“呈现”等是开放式术语，其指示所述元件或特征的存在，但不排除另外的元件或特征。
考虑到上述变化和应用的范围，应该理解，本发明不受前述说明的限制，也不受附图的限制。相反，本发明仅受以下权利要求及其合法等同体的限制。

Claims (22)

1.一种封装(2)，包封第一功率半导体管芯(11)和第二功率半导体管芯(12)，所述封装(2)具有封装主体(20)，所述封装主体具有封装顶侧(201)和封装覆盖区侧(202)，其中：
-所述第一功率半导体管芯(11)和所述第二功率半导体管芯(12)中的每一个呈现相应的正面(115、125)和与其相对的相应的背面(116、126)，其中，所述第一功率半导体管芯(11)具有布置在其正面(115)的第一负载端子(111)和布置在其背面(116)的第二负载端子(112)，并且其中，所述第二功率半导体管芯(12)具有布置在其正面(125)的第一负载端子(121)和布置在其背面(126)的第二负载端子(122)；
-所述封装(2)包括引线框架结构(21)，所述引线框架结构被配置为将所述封装(2)电气和机械地耦合到支撑件(7)，其中，所述封装覆盖区侧(202)朝向所述支撑件(7)，所述引线框架结构(21)包括：
a)公共基底(210)，其中，所述第一功率半导体管芯(11)的第二负载端子(112)电连接到所述公共基底(210)，所述第一功率半导体管芯的背面(116)朝向所述公共基底(210)，并且其中，所述第二功率半导体管芯(12)的第一负载端子(121)电连接到所述公共基底(210)，所述第二功率半导体管芯的正面(125)朝向所述公共基底(210)；
b)公共外部端子(215)，其延伸出所述封装主体(20)并与所述公共基底(210)电连接；
c)第一外部端子(211)，其延伸出所述封装主体(20)并与所述第一功率半导体管芯(11)的第一负载端子(111)电连接；以及
d)第二外部端子(212)，其延伸出所述封装主体(20)，所述第二外部端子(212)与所述第二功率半导体管芯(12)的第二负载端子(122)电连接并且与所述第一外部端子(211)电绝缘。
2.根据权利要求1所述的封装(2)，其中：
-所述第一功率半导体管芯(11)的第二负载端子(112)是漏极端子、集电极端子和阴极端子中的一个；并且
-所述第二功率半导体管芯(12)的第一负载端子(121)是阳极端子、源极端子和发射极端子中的一个。
3.根据权利要求1或2所述的封装(2)，其中：
-所述第一功率半导体管芯(11)的第一负载端子(111)是源极端子、发射极端子和阳极端子中的一个；以及
-所述第二功率半导体管芯(12)的第二负载端子(122)是阴极端子、漏极端子和集电极端子中的一个。
4.根据前述权利要求之一所述的封装(2)，其中：
-所述第一功率半导体管芯(11)还包括在其正面(115)的控制端子(113)；以及
-所述引线框架结构(21)包括从所述封装主体(20)延伸出的第三外部端子(213)，所述第三外部端子(213)与所述第一功率半导体管芯(11)的控制端子(113)电连接。
5.根据前述权利要求之一所述的封装(2)，其中：
-所述第一功率半导体管芯(11)的所述第二负载端子(112)布置成与所述引线框架结构(21)的所述公共基底(210)接触；以及
-所述第二功率半导体管芯(12)的所述第一负载端子(121)在空间上从所述公共基底(210)移位。
6.根据前述权利要求之一所述的封装(2)，其中：
-所述第二功率半导体管芯(12)形成叠层单元(31)的一部分，所述叠层单元(31)包封在所述封装(2)内；
-所述叠层单元(31)包括布置在所述引线框架结构(21)的所述公共基底(210)和所述第二功率半导体管芯(12)的正面(125)之间的单片耦合层(300)；
-所述单片耦合层(300)由绝缘材料制成，并具有填充有导电材料的至少一个通道(310)；以及
-所述至少一个通道(310)形成所述第二功率半导体管芯(12)的第一负载端子(121)和所述公共基底(210)之间的电连接。
7.根据权利要求5或6所述的封装(2)，其中，所述单片耦合层(300)提供所述公共基底(210)与所述第二功率半导体管芯(12)的第一负载端子(121)之间的空间移位。
8.根据权利要求6或7所述的封装(2)，其中，所述单片耦合层(300)的所述绝缘材料配置有至少与所述第二功率半导体管芯(12)的击穿电压一样大的击穿电压。
9.根据前述权利要求之一所述的封装(2)，其中，所述公共外部端子(215)、所述第一外部端子(211)和所述第二外部端子(212)中的每一个被配置为耦合到所述支撑件(7)。
10.根据前述权利要求之一所述的封装(2)，其中，所述第一外部端子(211)和所述第二外部端子(212)中的每一个从所述封装主体(20)的内部延伸到所述封装主体(20)的外部。
11.根据前述权利要求之一所述的封装(2)，其中，所述第一功率半导体管芯(11)和所述第二功率半导体管芯(12)均通过使各自的正面(115、125)经受包括以下中的一个或多个的多个处理步骤来制造：注入处理步骤、外延处理步骤、扩散处理步骤、沉积处理步骤、光刻处理步骤、蚀刻处理步骤。
12.根据前述权利要求之一所述的封装(2)，其中，所述第二功率半导体管芯(12)在其正面(125)包括有源区域(127)和围绕所述有源区域(127)的边缘终止区域(128)。
13.根据前述权利要求之一所述的封装(2)，其中，
-所述第一功率半导体管芯(11)的正面(115)和所述第二功率半导体管芯(12)的背面(126)都朝向所述封装顶侧(201)；或者其中，
-所述第一功率半导体管芯(11)的正面(115)和所述第二功率半导体管芯(12)的背面(126)都朝向所述封装覆盖区侧(202)。
14.根据前述权利要求1至12之一所述的封装(2)，其中，
-所述第一功率半导体管芯(11)的正面(115)和所述第二功率半导体管芯(12)的背面(126)都朝向所述封装覆盖区侧(202)；以及
-所述封装(2)是顶侧冷却封装，并且其中，所述公共基底(210)具有形成所述封装(2)的冷却顶侧(22)的外表面。
15.一种功率转换器(4)，被配置为从输入电源(40)接收输入功率信号，并将所述输入功率信号转换为输出功率信号，并为负载(49)提供所述输出功率信号，其中，所述功率转换器(4)包括前述权利要求之一所述的至少一个封装(2)。
16.根据权利要求15所述的功率转换器(4)，其中，所述第一外部端子(211)和所述第二外部端子(212)彼此不短路。
17.一种方法(5)，包括：
-提供经处理的第一晶圆(10)，所述第一晶圆(10)具有正面(125)和背面(126)，并且包括通过处理其正面(125)而在所述第一晶圆(10)内实现的多个功率半导体管芯(12)，每个所述功率半导体管芯(12)在正面(125)具有第一负载端子(121)，并在背面(126)具有第二负载端子(122)；
-提供(51)未经处理的第二晶圆(30)，所述第二晶圆由电绝缘材料制成并具有第一侧(301)和与其相对的第二侧(302)；
-在所述第二晶圆(30)内形成(53)多个凹槽(310-1、310-2)；
-用导电材料填充(55)所述多个凹槽(310-1、310-2)；
-通过在所述填充步骤(55)之前或之后将所述第二晶圆(30)附着(57)到所述第一晶圆(10)的正面(125)来形成叠层(3)，其中，所述导电材料电接触所述功率半导体管芯(12)的第一负载端子(121)；以及
-确保所述导电材料在所述第二晶圆(30)的第一侧(301)和第二侧(302)之间提供电连接。
18.根据权利要求17所述的方法(5)，还包括将所述第二晶圆(30)配置为耦合层(300)，其中，所述第二晶圆(30)的第一侧(301)和第二侧(302)中的一个被配置为耦合到封装(2)的引线框架结构(21)。
19.根据权利要求18所述的方法(5)，还包括将所述叠层(3)分离(59)成多个叠层单元(31)并将所述叠层单元(31)中的至少一个布置在所述封装(2)的封装主体(20)内，其中，布置所述至少一个叠层单元(31)包括将所述导电材料与所述封装(2)的引线框架结构(21)电连接。
20.根据前述权利要求17至19之一所述的方法(5)，其中，所提供的第一晶圆(10)的所述第一负载端子(121)根据布局结构来布置，并且其中，在所述第二晶圆(30)内形成(53)所述多个凹槽(310-1、310-2)根据所述布局结构来实现。
21.根据前述权利要求17至20之一所述的方法(5)，其中，所述第一负载端子(121)中的每一个由相应的功率半导体管芯(12)的边缘终止区域(128)围绕，并且其中，在执行所述附着步骤(57)时，确保所述边缘终止区域(128)仅由所述第二晶圆(30)的绝缘材料覆盖。
22.根据前述权利要求17至21之一所述的方法(5)，其中，在所述第二晶圆(30)内形成(53)所述多个凹槽(310-1、310-2)包括在用所述导电材料填充(55)所述多个凹槽(310-1、310-2)之前或之后，将所述凹槽(310-1、310-2)转换成(533)贯穿通道(310)。
CN201811363704.XA 2017-11-17 2018-11-16 多管芯封装及方法 Active CN109801892B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017127089.2A DE102017127089B4 (de) 2017-11-17 2017-11-17 Multi-Die-Gehäuse und Leistungswandler
DE102017127089.2 2017-11-17

Publications (2)

Publication Number Publication Date
CN109801892A true CN109801892A (zh) 2019-05-24
CN109801892B CN109801892B (zh) 2024-04-26

Family

ID=66336005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811363704.XA Active CN109801892B (zh) 2017-11-17 2018-11-16 多管芯封装及方法

Country Status (3)

Country Link
US (2) US11081430B2 (zh)
CN (1) CN109801892B (zh)
DE (1) DE102017127089B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610934A (zh) * 2019-09-17 2019-12-24 珠海格力电器股份有限公司 功率半导体器件、其封装结构及其制作方法和封装方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022210965A1 (de) 2022-10-18 2024-04-18 Zf Friedrichshafen Ag Stromrichter für einen elektrischen Achsantrieb eines Kraftfahrzeugs, elektrischer Achsantrieb für ein Kraftfahrzeug, Kraftfahrzeug und Verfahren zum Herstellen eines Stromrichters

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228548B1 (en) * 1998-02-27 2001-05-08 Micron Technology, Inc. Method of making a multichip semiconductor package
CN1649146A (zh) * 2004-01-28 2005-08-03 株式会社瑞萨科技 半导体器件
US20080087913A1 (en) * 2006-10-06 2008-04-17 Infineon Technologies Ag Semiconductor Device and Method for Producing the Same
US20090189259A1 (en) * 2008-01-28 2009-07-30 Infineon Technologies Ag Electronic device and method of manufacturing
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US20140076613A1 (en) * 2012-09-14 2014-03-20 Infineon Technologies Ag Method of Electrophoretic Depositing (EPD) a Film on a System and System Thereof
US20140339694A1 (en) * 2013-05-15 2014-11-20 Infineon Technologies Ag Semiconductor Devices Having a Glass Substrate, and Method for Manufacturing Thereof
US20150001599A1 (en) * 2012-10-18 2015-01-01 International Rectifier Corporation Power Semiconductor Package with Non-Contiguous, Multi-Section Conductive Carrier
CN104377138A (zh) * 2013-08-12 2015-02-25 英飞凌科技股份有限公司 具有背面管芯金属化的模制的半导体封装

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
CN101233531B (zh) * 2005-07-29 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
US7998791B2 (en) * 2008-02-01 2011-08-16 National Semiconductor Corporation Panel level methods and systems for packaging integrated circuits with integrated heat sinks
KR20120100299A (ko) * 2011-03-03 2012-09-12 삼성전자주식회사 제어된 금 함량비를 가지는 연결 부재를 포함하는 반도체 패키지
US9082868B2 (en) * 2013-03-13 2015-07-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
DE102015215024B4 (de) * 2015-08-06 2019-02-21 Infineon Technologies Ag Halbleiterbauelement mit breiter Bandlücke und Verfahren zum Betrieb eines Halbleiterbauelements
US9806014B2 (en) * 2016-01-27 2017-10-31 Advanced Micro Devices, Inc. Interposer with beyond reticle field conductor pads

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228548B1 (en) * 1998-02-27 2001-05-08 Micron Technology, Inc. Method of making a multichip semiconductor package
CN1649146A (zh) * 2004-01-28 2005-08-03 株式会社瑞萨科技 半导体器件
US20080087913A1 (en) * 2006-10-06 2008-04-17 Infineon Technologies Ag Semiconductor Device and Method for Producing the Same
US20090189259A1 (en) * 2008-01-28 2009-07-30 Infineon Technologies Ag Electronic device and method of manufacturing
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US20140076613A1 (en) * 2012-09-14 2014-03-20 Infineon Technologies Ag Method of Electrophoretic Depositing (EPD) a Film on a System and System Thereof
US20150001599A1 (en) * 2012-10-18 2015-01-01 International Rectifier Corporation Power Semiconductor Package with Non-Contiguous, Multi-Section Conductive Carrier
US20140339694A1 (en) * 2013-05-15 2014-11-20 Infineon Technologies Ag Semiconductor Devices Having a Glass Substrate, and Method for Manufacturing Thereof
CN104377138A (zh) * 2013-08-12 2015-02-25 英飞凌科技股份有限公司 具有背面管芯金属化的模制的半导体封装

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610934A (zh) * 2019-09-17 2019-12-24 珠海格力电器股份有限公司 功率半导体器件、其封装结构及其制作方法和封装方法
CN110610934B (zh) * 2019-09-17 2021-11-16 珠海格力电器股份有限公司 功率半导体器件、其封装结构及其制作方法和封装方法

Also Published As

Publication number Publication date
US20210335696A1 (en) 2021-10-28
CN109801892B (zh) 2024-04-26
DE102017127089B4 (de) 2022-05-25
DE102017127089A1 (de) 2019-05-23
US11081430B2 (en) 2021-08-03
US20190157191A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
US9899328B2 (en) Power semiconductor module
CN203165891U (zh) 半导体模块
US10692803B2 (en) Die embedding
US8350376B2 (en) Bondwireless power module with three-dimensional current routing
JP2018022849A (ja) パワーモジュール及びモータ駆動回路
US20220115342A1 (en) Electronic component and semiconductor device
US10319671B2 (en) Semiconductor package with leadframe
CN202042483U (zh) 一种功率半导体器件的封装结构
CN103051312A (zh) 低阻抗栅极控制方法和设备
CN109997223A (zh) 功率半导体模块
CN104347617A (zh) 在芯片背侧具有组合无源器件的半导体器件
CN109801892A (zh) 多管芯封装及方法
CN109473415A (zh) 具有顶侧冷却部的smd封装
CN106158804B (zh) 一种半导体封装结构及其半导体功率器件
US9627955B2 (en) Semiconductor module
CN103151328A (zh) 半导体封装件及其制造方法
CN104241202A (zh) 一种集成功率器件与控制器件的工艺
CN104332464A (zh) 一种功率器件与控制器件的集成工艺
CN210723007U (zh) 一种用于集成功率模块的引线框架
CN110310923B (zh) 功率元件的制造方法及其结构
CN202564280U (zh) 引线框架及半导体模块
CN104241201A (zh) 一种集成功率器件与控制器件的方法
CN109638075A (zh) 功率半导体器件的高电压终止结构
CN104103680B (zh) 芯片和芯片装置
JP2015510697A (ja) パワー半導体における電流センサのための半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant