CN110610934A - 功率半导体器件、其封装结构及其制作方法和封装方法 - Google Patents

功率半导体器件、其封装结构及其制作方法和封装方法 Download PDF

Info

Publication number
CN110610934A
CN110610934A CN201910877562.7A CN201910877562A CN110610934A CN 110610934 A CN110610934 A CN 110610934A CN 201910877562 A CN201910877562 A CN 201910877562A CN 110610934 A CN110610934 A CN 110610934A
Authority
CN
China
Prior art keywords
substrate
electrode
semiconductor device
power semiconductor
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910877562.7A
Other languages
English (en)
Other versions
CN110610934B (zh
Inventor
杨发森
史波
肖婷
郭依腾
敖利波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201910877562.7A priority Critical patent/CN110610934B/zh
Publication of CN110610934A publication Critical patent/CN110610934A/zh
Application granted granted Critical
Publication of CN110610934B publication Critical patent/CN110610934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种功率半导体器件、其封装结构及其制作方法和封装方法。该功率半导体器件包括元胞区和终端区，元胞区包括多个元胞，各元胞包括第一电极和第二电极，第一电极和第二电极位于衬底的相对的两侧，在垂直于衬底的方向上，第一电极远离衬底的一侧表面与第二电极远离衬底的一侧表面的距离为H1，终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2，H1大于H2。在采用上述功率半导体器件的封装工艺中，由于器件中的元胞区与终端区之间具有高度差，从而在采用键合部实现发射极和集电极连接时，能够保证键合部与终端区之间具有一定的安全距离，避免了键合部与终端区接触而形成短路，提高了器件的可靠性。

Description

功率半导体器件、其封装结构及其制作方法和封装方法
技术领域
本发明涉及半导体器件技术领域，具体而言，涉及一种功率半导体器件、其封装结构及其制作方法和封装方法。
背景技术
随着现有技术中功率半导体器件的制造技术及封装技术的不断发展，传统IGBT芯片结构与焊线封装技术已满足不了需求，为了提高可靠性，目前越来越多的人采用铜框架焊接的结合方式将IGBT中发射极和集电极的引出电极键合。上述封装方式通常包括：在发射极的引出电极上形成焊层10＇，并在集电极的引出电极的一侧设置与其接触的导电基板20＇，然后通过铜框架30＇将焊层与导电基板连接，如图1所示。
然而，上述采用铜框架焊接的结合方式会导致铜框架上的线路与芯片上的终端区40＇(环区)接触产生短路，如图1所示，从而产生失效。
发明内容
本发明的主要目的在于提供一种功率半导体器件、其封装结构及其制作方法和封装方法，以解决现有技术中功率半导体器件的封装工艺易导致器件失效的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种功率半导体器件，包括设置于衬底上的元胞区和终端区，元胞区的部分和终端区的部分位于衬底中，终端区环绕元胞区设置，功率半导体器件中的元胞区包括多个元胞，各元胞包括第一电极和第二电极，第一电极和第二电极位于衬底的相对的两侧，在垂直于衬底的方向上，第一电极远离衬底的一侧表面与第二电极远离衬底的一侧表面的距离为H1，终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2，H1大于H2。
进一步地，衬底具有台阶结构，台阶结构具有第一台阶面和第二台阶面，第二台阶面环绕第一台阶面，衬底远离台阶结构的一侧具有第三表面，第一台阶面与第三表面之间的垂直距离为L1，第二台阶面与第三表面之间的垂直距离为L2，L1＞L2，第一电极位于第一台阶面上，终端区中突出于衬底的部分位于第二台阶面上，第二电极位于第三表面上。
进一步地，L1与L2的差值为6～8μm。
进一步地，终端区突出于衬底的部分高度为h2，L1≥h2。
进一步地，第一电极远离衬底的一侧表面与衬底之间的距离为h1，h2与h1的差值为1.5～2μm。
进一步地，终端区包括：多个场限环，位于衬底中；多个场氧化层，位于衬底具有场限环的一侧表面上，且各场限环均对应连接有一个场氧化层。
进一步地，元胞为IGBT元胞，IGBT元胞包括发射极和集电极，第一电极为发射极的引出电极，第二电极为集电极的引出电极。
根据本发明的另一方面，提供了一种功率半导体器件封装结构，一种功率半导体器件封装结构，该功率半导体器件为上述的功率半导体器件，经过功率半导体器件中终端区的键合部与终端区隔离设置。
进一步地，键合部包括：导电基板，设置于第二电极远离衬底一侧表面；引线框架，引线框架与第一电极和导电基板分别连接。
进一步地，键合部还包括位于第一电极远离衬底一侧的焊层，焊层用于连接第一电极和引线框架。
根据本发明的另一方面，还提供了一种上述的功率半导体器件的制作方法，包括以下步骤：形成部分位于衬底中的元胞区和终端区，终端区环绕元胞区，功率半导体器件中的元胞区包括多个元胞，各元胞包括第一电极和第二电极，第一电极和第二电极位于衬底的相对的两侧，在垂直于衬底的方向上，第一电极远离衬底的一侧表面与第二电极远离衬底的一侧表面的距离为H1，终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2，H1大于H2。
进一步地，制作方法包括：对衬底进行减薄处理，以将衬底的一侧形成台阶结构，台阶结构具有第一台阶面和第二台阶面，第二台阶面环绕第一台阶面，衬底远离台阶结构的一侧具有第三表面，第一台阶面与第三表面之间的垂直距离为L1，第二台阶面与第三表面之间的垂直距离为L1，L1＞L2；在第一台阶面上、第三表面上以及衬底中与第一台阶面对应的部分形成元胞区，并在第二台阶面上以及与衬底中与第二台阶面对应的部分形成终端区。
根据本发明的另一方面，还提供了一种功率半导体器件的封装方法，包括以下步骤：采用上述的制作方法得到功率半导体器件；形成连接功率半导体器件中元胞的第一电极和第二电极的键合部，部分键合部位于功率半导体器件中终端区远离功率半导体器件中衬底的一侧。
进一步地，形成键合部的步骤包括：在第一电极远离衬底的一侧形成焊层，并在第二电极远离衬底的一侧形成导电基板；采用引线框架将焊层与导电基板连接。
应用本发明的技术方案，提出了一种功率半导体器件，该功率半导体器件中的各元胞包括第一电极和第二电极，第一电极和第二电极位于衬底的相对的两侧，在垂直于衬底的方向上，第一电极远离衬底的一侧表面与第二电极远离衬底的一侧表面的距离为H1，终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2，H1大于H2。在采用上述功率半导体器件的封装工艺中，由于器件中的元胞区与终端区之间具有高度差，从而在采用键合部实现发射极和集电极连接时，能够保证键合部与终端区之间具有一定的安全距离，避免了键合部与终端区接触而形成短路，提高了器件的可靠性；并且，现有技术中为了避免短路的发生，通常需要在键合部中的引线框架上需做凸点或凹槽绝缘，而本发明直接对功率半导体器件本身的结构进行了改进，从而无需对键合部进行改进，降低了器件的封装成本。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了现有技术中所提供的一种功率半导体器件的局部结构的剖面示意图；
图2示出了本申请实施方式所提供的一种功率半导体器件的局部结构的剖面示意图；
图3示出了本申请实施方式所提供的另一种功率半导体器件的局部结构的剖面示意图；
图4示出了本申请实施方式所提供的一种功率半导体器件封装结构功率半导体器件封装结构。
其中，上述附图包括以下附图标记：
10＇、焊层；20＇、导电基板；30＇、铜框架；40＇、终端区；10、衬底；210、第一电极；220、第二电极；230、栅极；240、第一缓冲层；250、第二缓冲层；260、集电极；30、终端区；310、场限环；320、场氧化层；330、金属场板；40、键合部；410、引线框架；420、焊层；430、导电基板。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，采用铜框架焊接的结合方式会导致铜框架上的线路与芯片上的终端区(环区)接触产生短路，从而产生失效。本发明的发明人针对上述问题进行研究，提出了一种功率半导体器件，如图2所示，包括设置于衬底10上的元胞区和终端区30。
上述元胞区的部分和终端区30的部分位于衬底10中，终端区30环绕元胞区设置，功率半导体器件中的元胞区包括多个元胞，各元胞包括第一电极210和第二电极220，第一电极210和第二电极220位于衬底10的相对的两侧，在垂直于衬底10的方向上，第一电极210远离衬底10的一侧表面与第二电极220远离衬底10的一侧表面的距离为H1，终端区30中与衬底10距离最大的一点与第二电极220远离衬底10的一侧表面的距离为H2，H1大于H2。
在采用上述功率半导体器件的封装工艺中，由于器件中的元胞区与终端区之间具有高度差，从而在采用键合部实现发射极和集电极连接时，能够保证键合部与终端区之间具有一定的安全距离，避免了键合部与终端区接触而形成短路，提高了器件的可靠性；并且，现有技术中为了避免短路的发生，通常需要在键合部中的引线框架上需做凸点或凹槽绝缘，而本发明直接对功率半导体器件本身的结构进行了改进，从而无需对键合部进行改进，降低了器件的封装成本。
在垂直于衬底10的方向上，第一电极210远离衬底10的一侧表面与第二电极远离衬底的一侧表面的距离为H1，终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2，为了实现H1大于H2，在一种优选的实施方式中，如图2所示，衬底10具有台阶结构，台阶结构具有第一台阶面和第二台阶面，第二台阶面环绕第一台阶面，衬底10远离台阶结构的一侧具有第三表面，第一台阶面与第三表面之间的垂直距离为L1，第二台阶面与第三表面之间的垂直距离为L2，L1＞L2，第一电极210位于第一台阶面上，终端区30中突出于衬底10的部分位于第二台阶面上，第二电极220位于第三表面上。
本领域技术人员可以理解的是，上述终端区30中突出于衬底10的部分通常是指终端区30中除形成于衬底10中的场限环310之外，位于衬底上表面的那一部分结构。
在上述优选的实施方式中，通过调整第一台阶面与第二台阶面(即台阶差)之间距离，能够保证器件中的元胞区与终端区之间具有一定高度差，从而在采用键合部实现发射极和集电极连接时，能够保证键合部与终端区之间具有一定的安全距离，避免了键合部与终端区接触而形成短路。优选地，L1与L2的差值为6～8μm。
定义第一电极210远离衬底10的一侧表面与衬底10之间的距离为h1，终端区30突出于衬底10的部分高度为h2，优选地，h2与h1的差值为1.5～2μm，为了进一步保证键合部与终端区之间的安全距离，避免键合部与终端区接触而形成短路，更为优选地，第一台阶面与衬底的第三表面之间的垂直距离L1大于或等于上述h2。
上述终端区30可以为现有技术中常规的结构，如图2所示，上述终端区30可以包括多个场限环310和多个场氧化层320，多个场限环310位于衬底10中；场氧化层320位于衬底10具有场限环310的一侧表面上，且各场限环310均对应连接有一个场氧化层320。
上述终端区30还可以包括至少一个金属场板330，此时，场氧化层320具有注入窗口以使各场限环310的至少部分裸露，各金属场板330中的部分覆盖于场氧化层320远离衬底10的一侧，另一部分填充于注入窗口中，如图3所示。
本发明的上述功率半导体器件可以为IGBT器件，此时元胞区中可以包括多个IGBT元胞，如图2所示，IGBT元胞包括发射极和集电极260，第一电极210为发射极的引出电极，第二电极220为集电极的引出电极。优选地，上述IGBT器件为沟槽式IGBT，此时，IGBT器件的栅极230位于衬底10的沟槽中，如图2所示。
上述功率半导体器件还可以包括第一缓冲层240和第二缓冲层250；本领域技术人员可以根据实际需求对上述发射极、集电极260、第一缓冲层240和第二缓冲层250的掺杂类型进行合理选取，如当集电极260为P+型掺杂层时，上述第一缓冲层240可以为N-型掺杂层，上述第二缓冲层250可以为N+型掺杂层。
需要注意的是，本发明的上述功率半导体器件并不局限于上述种类，本领域技术人员可以根据实际需求对上述功率半导体器件的种类进行合理选取，如上述功率半导体器件还可以为VDMOS器件。
根据本发明的另一方面，还提供了一种功率半导体器件封装结构，如图4所示，包括上述的功率半导体器件和键合部40，该功率半导体器件中的各元胞包括第一电极210和第二电极220，第一电极210和第二电极220位于衬底10的相对的两侧，在垂直于衬底10的方向上，第一电极210远离衬底10的一侧表面与第二电极220远离衬底10的一侧表面的距离为H1，终端区30中与衬底10距离最大的一点与第二电极220远离衬底10的一侧表面的距离为H2，H1大于H2，经过功率半导体器件中终端区30的键合部40与终端区30隔离设置。
在采用上述功率半导体器件的封装工艺中，由于器件中的元胞区与终端区之间具有高度差，从而在采用键合部实现发射极和集电极连接时，能够保证键合部与终端区之间具有一定的安全距离，避免了键合部与终端区接触而形成短路，提高了器件的可靠性；并且，现有技术中为了避免短路的发生，通常需要在键合部中的引线框架上需做凸点或凹槽绝缘，而本发明直接对功率半导体器件本身的结构进行了改进，从而无需对键合部进行改进，降低了器件的封装成本。
在本发明的上述功率半导体器件封装结构中，键合部40可以包括引线框架410和导电基板430，导电基板430设置于第二电极220远离衬底10一侧表面，引线框架410与上述第一电极210和上述导电基板430分别连接，如图4所示。上述导电基板430上做有线路层，以使导电基板430通过上述引线框架410能够分别连接第一电极210和第二电极220。
优选地，键合部40还包括焊层420和/或导电基板430，上述焊层420位于第一电极210远离衬底10的一侧，用于连接第一电极210和键合部40，上述导电基板430位于第二电极220远离衬底10的一侧，用于连接第二电极220和键合部40。本发明的上述功率半导体器件封装结构中的键合部40并不局限于上述种类，本领域技术人员可以根据实际需求对键合部40的结构进行合理选取。需要注意的是，当本发明的上述功率半导体器件封装结构中不具有焊层420时，第一电极210可以采用现有技术中的其他连接方式实现与键合部40的连接，也可以与键合部40直接连接。
根据本发明的另一方面，提供了一种上述功率半导体器件的制作方法，该功率半导体器件如图1所示，上述制作方法包括以下步骤：形成部分位于衬底10中的元胞区和终端区30，终端区30环绕元胞区，功率半导体器件中的元胞区包括多个元胞，各元胞包括第一电极210和第二电极220，第一电极210和第二电极220位于衬底10的相对的两侧，在垂直于衬底10的方向上，第一电极210远离衬底10的一侧表面与第二电极远离衬底的一侧表面的距离为H1，终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2，H1大于H2。
为了实现H1大于H2，为了在一种优选的实施方式中，对衬底10进行减薄处理，以将衬底10的一侧形成台阶结构，台阶结构具有第一台阶面和第二台阶面，第二台阶面环绕第一台阶面，衬底10远离台阶结构的一侧具有第三表面，第一台阶面与第三表面之间的垂直距离为L1，第二台阶面与第三表面之间的垂直距离为L1，L1＞L2。
在上述优选的实施方式中，在第一台阶面上、第三表面上以及衬底10中与第一台阶面对应的部分形成元胞区，并在第二台阶面上以及与衬底10中与第二台阶面对应的部分形成终端区30。
根据本发明的另一方面，还提供了一种功率半导体器件的封装方法，包括以下步骤：首先，采用上述的制作方法得到功率半导体器件，如图2所示；然后，形成连接功率半导体器件中元胞的第一电极210和第二电极220的键合部40，部分键合部40位于功率半导体器件中终端区30远离功率半导体器件中衬底10的一侧，如图4所示。
在一种优选的实施方式中，形成上述键合部40的步骤包括：在第一电极210远离衬底10的一侧形成焊层420，并在第二电极220远离衬底10的一侧形成导电基板430；采用引线框架410将焊层420与导电基板430连接。需要注意的是，本发明的上述功率半导体器件封装结构中的键合部40并不局限于上述种类，本领域技术人员可以根据实际需求对形成键合部40的工艺进行合理设定。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
在采用上述功率半导体器件的封装工艺中，由于器件中的元胞区与终端区之间具有高度差，从而在采用键合部实现发射极和集电极连接时，能够保证键合部与终端区之间具有一定的安全距离，避免了键合部与终端区接触而形成短路，提高了器件的可靠性；并且，现有技术中为了避免短路的发生，通常需要在键合部中的引线框架上需做凸点或凹槽绝缘，而本发明直接对功率半导体器件本身的结构进行了改进，从而无需对键合部进行改进，降低了器件的封装成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种功率半导体器件，包括设置于衬底(10)上的元胞区和终端区(30)，所述元胞区的部分和所述终端区(30)的部分位于所述衬底(10)中，所述终端区(30)环绕所述元胞区设置，所述功率半导体器件中的元胞区包括多个元胞，各所述元胞包括第一电极(210)和第二电极(220)，所述第一电极(210)和所述第二电极(220)位于所述衬底(10)的相对的两侧，其特征在于，在垂直于所述衬底(10)的方向上，所述第一电极(210)远离所述衬底(10)的一侧表面与所述第二电极(220)远离所述衬底(10)的一侧表面的距离为H1，所述终端区(30)中与所述衬底(10)距离最大的一点与所述第二电极(220)远离所述衬底(10)的一侧表面的距离为H2，H1大于H2。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述衬底(10)具有台阶结构，所述台阶结构具有第一台阶面和第二台阶面，所述第二台阶面环绕所述第一台阶面，所述衬底(10)远离所述台阶结构的一侧具有第三表面，所述第一台阶面与所述第三表面之间的垂直距离为L1，所述第二台阶面与所述第三表面之间的垂直距离为L2，L1＞L2，所述第一电极(210)位于所述第一台阶面上，所述终端区(30)中突出于所述衬底(10)的部分位于所述第二台阶面上，所述第二电极(220)位于所述第三表面上。
3.根据权利要求2所述的功率半导体器件，其特征在于，所述L1与所述L2的差值为6～8μm。
4.根据权利要求2或3所述的功率半导体器件，其特征在于，所述终端区(30)突出于所述衬底(10)的部分高度为h2，L1≥h2。
5.根据权利要求4所述的功率半导体器件，其特征在于，所述第一电极(210)远离所述衬底(10)的一侧表面与所述衬底(10)之间的距离为h1，所述h2与所述h1的差值为1.5～2μm。
6.根据权利要求1或2所述的功率半导体器件，其特征在于，所述终端区(30)包括：
多个场限环(310)，位于所述衬底(10)中；
多个场氧化层(320)，位于所述衬底(10)具有所述场限环(310)的一侧表面上，且各所述场限环(310)均对应连接有一个所述场氧化层(320)。
7.根据权利要求1或2所述的功率半导体器件，其特征在于，所述元胞为IGBT元胞，所述IGBT元胞包括发射极和集电极，所述第一电极(210)为所述发射极的引出电极，所述第二电极(220)为所述集电极的引出电极。
8.一种功率半导体器件封装结构，包括功率半导体器件和键合部(40)，其特征在于，
所述功率半导体器件为权利要求1至6中任一项所述的功率半导体器件，经过所述功率半导体器件中终端区(30)的所述键合部(40)与所述终端区(30)隔离设置。
9.根据权利要求8所述的功率半导体器件封装结构，其特征在于，所述键合部(40)包括：
导电基板(430)，设置于所述第二电极(220)远离所述衬底(10)一侧表面；
引线框架(410)，所述引线框架(410)与所述第一电极(210)和所述导电基板(430)分别连接。
10.根据权利要求9所述的功率半导体器件封装结构，其特征在于，所述键合部(40)还包括位于所述第一电极(210)远离所述衬底(10)一侧的焊层(420)，所述焊层(420)用于连接所述第一电极(210)和所述引线框架(410)。
11.一种权利要求1至6中任一项所述的功率半导体器件的制作方法，其特征在于，包括以下步骤：
形成部分位于衬底(10)中的元胞区和终端区(30)，所述终端区(30)环绕所述元胞区，所述功率半导体器件中的元胞区包括多个元胞，各所述元胞包括第一电极(210)和第二电极(220)，所述第一电极(210)和所述第二电极(220)位于所述衬底(10)的相对的两侧，在垂直于所述衬底(10)的方向上，所述第一电极(210)远离所述衬底(10)的一侧表面与所述第二电极(220)远离所述衬底的一侧表面的距离为H1，所述终端区(30)中与所述衬底(10)距离最大的一点与所述第二电极(220)远离所述衬底(10)的一侧表面的距离为H2，H1大于H2。
12.根据权利要求11所述的制作方法，其特征在于，所述制作方法包括：
对所述衬底(10)进行减薄处理，以将所述衬底(10)的一侧形成台阶结构，所述台阶结构具有第一台阶面和第二台阶面，所述第二台阶面环绕所述第一台阶面，所述衬底(10)远离所述台阶结构的一侧具有第三表面，所述第一台阶面与所述第三表面之间的垂直距离为L1，所述第二台阶面与所述第三表面之间的垂直距离为L1，L1＞L2；
在所述第一台阶面上、所述第三表面上以及所述衬底(10)中与所述第一台阶面对应的部分形成所述元胞区，并在所述第二台阶面上以及与所述衬底(10)中与所述第二台阶面对应的部分形成所述终端区(30)。
13.一种功率半导体器件的封装方法，其特征在于，包括以下步骤：
采用权利要求11或12所述的制作方法得到所述功率半导体器件；
形成连接所述功率半导体器件中元胞的第一电极(210)和所述第二电极(220)的键合部(40)，部分所述键合部(40)位于所述功率半导体器件中终端区(30)远离所述功率半导体器件中衬底(10)的一侧。
14.根据权利要求13所述的封装方法，其特征在于，形成所述键合部(40)的步骤包括：
在所述第一电极(210)远离所述衬底(10)的一侧形成焊层(420)，并在所述第二电极(220)远离所述衬底(10)的一侧形成导电基板(430)；
采用引线框架(410)将所述焊层(420)与所述导电基板(430)连接。
CN201910877562.7A 2019-09-17 2019-09-17 功率半导体器件、其封装结构及其制作方法和封装方法 Active CN110610934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910877562.7A CN110610934B (zh) 2019-09-17 2019-09-17 功率半导体器件、其封装结构及其制作方法和封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910877562.7A CN110610934B (zh) 2019-09-17 2019-09-17 功率半导体器件、其封装结构及其制作方法和封装方法

Publications (2)

Publication Number Publication Date
CN110610934A true CN110610934A (zh) 2019-12-24
CN110610934B CN110610934B (zh) 2021-11-16

Family

ID=68891447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910877562.7A Active CN110610934B (zh) 2019-09-17 2019-09-17 功率半导体器件、其封装结构及其制作方法和封装方法

Country Status (1)

Country Link
CN (1) CN110610934B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187382A (zh) * 2011-12-27 2013-07-03 万国半导体(开曼)股份有限公司 应用在功率半导体元器件中的铝合金引线框架
CN103563087A (zh) * 2011-04-05 2014-02-05 克里公司 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法
CN106898580A (zh) * 2015-12-18 2017-06-27 中芯国际集成电路制造(上海)有限公司 芯片保护环、半导体芯片、半导体晶圆及封装方法
CN109801892A (zh) * 2017-11-17 2019-05-24 英飞凌科技奥地利有限公司 多管芯封装及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103563087A (zh) * 2011-04-05 2014-02-05 克里公司 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法
CN103187382A (zh) * 2011-12-27 2013-07-03 万国半导体(开曼)股份有限公司 应用在功率半导体元器件中的铝合金引线框架
CN106898580A (zh) * 2015-12-18 2017-06-27 中芯国际集成电路制造(上海)有限公司 芯片保护环、半导体芯片、半导体晶圆及封装方法
CN109801892A (zh) * 2017-11-17 2019-05-24 英飞凌科技奥地利有限公司 多管芯封装及方法

Also Published As

Publication number Publication date
CN110610934B (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
TWI430407B (zh) 堆疊式雙晶片封裝及其製備方法
JP5004800B2 (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
JP5154000B2 (ja) 半導体装置
US9418918B2 (en) Lead for connection to a semiconductor device
US20060273380A1 (en) Source contact and metal scheme for high density trench MOSFET
US20060273390A1 (en) Gate contact and runners for high density trench MOSFET
JP2014192351A (ja) 半導体装置の製造方法
CN104916614A (zh) 半导体装置及其制造方法
CN104701272A (zh) 一种芯片封装组件及其制造方法
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
CN110610934B (zh) 功率半导体器件、其封装结构及其制作方法和封装方法
US9698103B2 (en) Semiconductor device and manufacturing method therefor
CN110892526B (zh) 半导体装置的制造方法
JP2009164288A (ja) 半導体素子及び半導体装置
JP3845033B2 (ja) 半導体パッケージ及びその製造方法
JPH04247632A (ja) 半導体装置
CN110858611A (zh) 半导体装置
CN111316428B (zh) 半导体装置以及半导体装置的制造方法
CN211017067U (zh) 引线焊接结构及半导体器件
CN117810267B (zh) 一种栅极嵌埋式mosfet器件及其制造方法
CN102832244B (zh) 带有衬底端裸露的器件端电极的半导体器件及其制备方法
CN212033003U (zh) 一种特殊表面金属化的中大功率半导体器件
TWI252585B (en) Semiconductor device
CN103972272A (zh) 高可靠性表面安装器件
JPH041737Y2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant