CN210129512U - 多芯片一体布线焊接的功率模块及功率模组 - Google Patents

多芯片一体布线焊接的功率模块及功率模组 Download PDF

Info

Publication number
CN210129512U
CN210129512U CN201920266403.9U CN201920266403U CN210129512U CN 210129512 U CN210129512 U CN 210129512U CN 201920266403 U CN201920266403 U CN 201920266403U CN 210129512 U CN210129512 U CN 210129512U
Authority
CN
China
Prior art keywords
input
electrode
power
power module
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920266403.9U
Other languages
English (en)
Inventor
周卫国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yitong Power Electronics Co ltd
Original Assignee
Shenzhen Yitong Power Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yitong Power Electronics Co ltd filed Critical Shenzhen Yitong Power Electronics Co ltd
Priority to CN201920266403.9U priority Critical patent/CN210129512U/zh
Application granted granted Critical
Publication of CN210129512U publication Critical patent/CN210129512U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Inverter Devices (AREA)

Abstract

为克服现有技术中功率模块在进行布局布线时，总是采用单一绑定线或者其他电连接件将功率芯片的源极电连接到对应的功率电极，使得其布线非常复杂，且容易出错的问题，本实用新型提供了一种多芯片一体布线焊接的功率模块及功率模组。本实用新型公开的功率模块，因其采用源极连接件替代现有技术中每个功率芯片设置对应绑定线或者其他电连接件的方式，源极连接件采用一体成型，同时连接多个功率芯片，使之形成电流通路，简化了功率模块的布线，降低了功率模块的布线电感，同时方便安装，可以使得其装配工艺更简单，提升产品制作效率，并增强其连接可靠性，降低生产成本。

Description

多芯片一体布线焊接的功率模块及功率模组
技术领域
本实用新型涉及一种功率模块领域。
背景技术
功率模块是功率电子电力器件如MOS管(中文全称：金氧半场效晶体管；英文全称：Metal-Oxide-Semiconductor Field-Effect Transistor)、IGBT(英文全称：InsulatedGate Bipolar Transistor，中文全称：绝缘栅双极型晶体管)，FRD(快恢复二极管)按一定的功能组合封装成的功率开关，其主要用于电动汽车，光伏发电，风力发电，工业变频等各种场合下的功率转换。
以MOS管为例，如图1a所示，其常见由两个上下串联的MOS管组成，形成桥路。上桥中的MOS管漏极D接电源正极P+，源极S与下桥上MOS管的漏极D连接，下桥上MOS管的源极接电源负极P-，上桥MOS管的源极S和下桥MOS管的漏极D作为输出端Out。上桥MOS管和下桥MOS管的G极接控制信号。
然而随着模块中的功率开关被重复地切换，由其结构配置所产生的电感会降低功率模块的可靠性。传统的功率模块由于续流回路面积较大，导致模块的续流回路电感很大，使模块的开关损耗大，可靠性低。
如图1b、图1c所示，功率模块1000主要包括底板2和布置在底板2上的功率单元1(其中，其功率模块1000根据需要控制路数的数量，可以包括多个功率单元1，比如如果用于三相电路中作为控制模块，则可以包括3个功率单元1，如图中所示，分别标记为1U、1V、1W)，功率单元1上布局形成有导电图案层，并在导电图案层上布置功率芯片，实现桥路式的开关控制，该功率单元1通过包括上下两组MOS管或者IGBT的功率电子器件串联而成，两组MOS管或者IGBT之间的电极作为输出电极；功率单元1上连接有第一输入电极3、第二输入电极4和输出电极5；通常第一输入电极3和第二输入电极4分别作为正负电极，分别用于连接(还包括用于固定和引出各绝缘框架，图中未使出)外接电源的正极和负极。
其中作为较优的方式，目前部分技术中提到将两个输入电极(第一输入电极3和第二输入电极4)中所示设置为上下层叠布置，以通过该种布置方式降低其电感。
申请人发现，功率单元中上下两组功率芯片被串接在桥路中，下桥功率芯片组中的功率芯片(为区别起见，称下桥芯片)均为并联连接的关系，其各下桥芯片的源极均通过单一的绑定线或者其他电连接件电连接到负电极，而上桥功率芯片组中的功率芯片(为区别起见，称上桥芯片)均为并联连接的关系，其各上桥芯片的源极均通过单一绑定线或者其他电连接件电连接到输出电极。该种连接方式使得布线非常复杂，且容易出错。
实用新型内容
为克服现有技术中功率模块在进行布局布线时，总是采用单一绑定线或者其他电连接件将功率芯片的源极电连接到对应的功率电极，使得其布线非常复杂，且容易出错的问题，本实用新型提供了一种多芯片一体布线焊接的功率模块及功率模组。
本实用新型一方面提供了一种多芯片一体布线焊接的功率模块，包括底板及设置于底板上的功率单元、输出电极和输入电极；所述输入电极包括第一输入电极、第二输入电极；所述第一输入电极为负电极，第二输入电极为正电极；
所述功率单元包括基板、电路铜层和功率芯片组，所述电路铜层形成在所述基板上，所述功率芯片组布置于所述电路铜层上；
所述电路铜层包括第一输入导电层、第二输入导电层和输出导电层；所述第一输入导电层对应第一输入电极，为正导电层，所述第二输入导电层对应第二输入电极，为负导电层；
所述功率芯片组包括上桥功率芯片组和下桥功率芯片组；所述上桥功率芯片组包括若干上桥芯片，所述下桥功率芯片组包括若干下桥芯片；所述下桥功率芯片组布置于所述负导电层或者输出导电层上；所述上桥功率芯片布置于所述正导电层上；
其中，所述上桥功率芯片组中的上桥芯片的源极通过上桥源极连接件并联连接，且所述上桥源极连接件直接或间接连接至所述输出电极；所述下桥功率芯片组中的下桥芯片通过下桥源极连接件并联连接，且所述下桥源极连接件直接或间接连接至负电极。
本实用新型提供的功率模块，因其采用源极连接件替代现有技术中每个功率芯片设置对应绑定线或者其他电连接件的方式，源极连接件采用一体成型，同时连接多个功率芯片，使之形成电流通路，简化了功率模块的布线，降低了功率模块的布线电感，同时方便安装，可以使得其装配工艺更简单，提升产品制作效率，并增强其连接可靠性，降低生产成本。
进一步地，所述下桥源极连接件包括汇流部和连接于汇流部上的若干焊接桥；
所述焊接桥上形成与下桥芯片的源极进行焊接的焊接部以及焊接部之间拱起形成避让的避让部；
所述汇流部或者焊接桥上设有负电极连接端，所述负电极连接端直接或者间接与所述负电极电连接。
进一步地，所述上桥源极连接件包括汇流部和连接于汇流部上的焊接桥，每个焊接桥上形成与上桥芯片的源极进行焊接的焊接部以及焊接部之间拱起形成避让的避让部；
所述汇流部或者焊接桥上形成有与输出电极直接或者间接电连接的输出电极连接端。
进一步地，所述电路铜层上还包括第一输入引流层；所述第一输入引流层通过电连接件与第一输入电极电连接；
所述下桥芯片布置于所述第一输入导电层上，所述上桥芯片布置于所述第二输入导电层上；
所述下桥源极连接件的负电极连接端电连接所述第一输入导电层，其上的焊接端焊接至各下桥芯片的源极；
所述上桥源极连接件的输出电极连接端电连接所述输出导电层，其上的焊接端焊接至各上桥芯片的源极。
进一步地，所述上桥源极连接件上还包括负极汇流端，所述负极汇流端电连接到所述第一输入导电层。
进一步地，所述上桥源极连接件和上桥源极连接件为E字形。
进一步地，所述上桥源极连接件和上桥源极连接件为王字形。
进一步地，所述上桥源极连接件和下桥源极连接件为一体成型的金属箔。
进一步地，所述上桥源极连接件和下桥源极连接件为铝箔、或者铜箔。
本实用新型第二实用新型提供了一种多芯片一体布线焊接的功率模组，包括功率模块和电容模块，所述功率模块为上述的功率模块。
本实用新型提供的功率模组，因其在功率模块内采用源极连接件替代现有技术中每个功率芯片设置对应绑定线或者其他电连接件的方式，源极连接件采用一体成型，同时连接多个功率芯片，使之形成电流通路，简化了功率模块的布线，降低了功率模块的布线电感，同时方便安装，可以使得其装配工艺更简单，提升产品制作效率，并增强其连接可靠性，降低生产成本。
附图说明
图1a是现有技术中功率模块电路原理示意图；
图1b是现有技术中功率模块的俯视示意图；
图1c是现有技术中功率模块的主视示意图；
图2a是本实用新型具体实施方式中提供的型号为A的功率模块(无绝缘框架)的立体示意图；
图2b是本实用新型具体实施方式中提供的型号为A的功率模块的前视示意图；
图3是本实用新型具体实施方式中提供的型号为A的功率模块(含绝缘框架)的立体示意图；
图4是本实用新型具体实施方式中型号为A的功率模块的俯视示意图；
图5是图2a中A处放大示意图；
图6是图2a中B处放大示意图；
图7是图2b中C处放大示意图；
图8是图4中功率单元的放大示意图；
图9是图8中第二输入导电层示意图；
图10是图8中第一输入导电层示意图；
图11是图8中电路图层中第一输入导电层、第二输入导电层、输出导电层和第一输入引流层的布置示意图；
图12是图2a中第二输入总线母排的立体示意图；
图13是图2a中第一输入总线母排的立体示意图；
图14是图2a中输出电极的立体示意图；
图15是下桥源极连接件的立体示意图；
图16是上桥源极连接件的立体示意图；
图17是本实用新型具体实施方式中提供的型号为A的功率模组(无封装)的立体示意图；
图18是本实用新型具体实施方式中提供的型号为A的功率模组(封装后)的立体示意图；
图19A是本实用新型具体实施方式中提供的型号为B的功率模块(无绝缘框架)的分解示意图；
图19B是本实用新型具体实施方式中提供的型号为B的功率模块(无绝缘框架)的立体示意图；
图20A是本实用新型具体实施方式中提供的型号为B的功率模块(含绝缘框架)的立体示意图；
图20B是本实用新型具体实施方式中提供的型号为B的功率模块上功率单元设置于底板上的俯视示意图；
图20C是图20B中单个功率单元的放大示意图；
图20D是图20C功率单元中的第二输入导电层放大示意图；
图20E是图20C功率单元中的第一输入导电层放大示意图；
图21是本实用新型具体实施方式中提供的型号为B的功率模组(无封装)的立体示意图；
图22是是本实用新型具体实施方式中提供的型号为B的功率模组(含绝缘框架)的立体示意图；
图23是本实用新型具体实施方式中提供的型号为C的功率模块(无绝缘框架)的立体示意图；
图24是本实用新型具体实施方式中提供的型号为C的功率模组(无封装)的立体示意图；
图25是本实用新型具体实施方式中提供的型号为C的功率模组(封装后)的立体示意图；
图26是本实用新型具体实施方式中提供的型号为D的功率模块(无绝缘框架)的立体示意图；
图27是本实用新型具体实施方式中提供的型号为D的功率模块(含绝缘框架)的立体示意图；
图28是本实用新型具体实施方式中提供的型号为D的中的下桥源极连接件立体示意图；
图29是本实用新型具体实施方式中提供的型号为D的中的上桥源极连接件立体示意图；
图30是本实用新型具体实施方式中提供的型号为D的功率模组(封装前)的立体示意图；
图31是是本实用新型具体实施方式中提供的型号为D的功率模组(封装后)的立体示意图。
附图标记如下：
1000、功率模块；2000、电容模块；
1、功率单元；11、电路铜层；12、基板；13、功率芯片；13a、下桥芯片；13b、上桥芯片；14、数据引脚；
111、第一输入引流层；112、第二输入导电层；113、第一输入导电层；114、输出导电层；115、控制导电层；
1121、第二输入连接部；1122、第二输入通路部；1123、第二输入支臂；1124、第一留空区；1125、第二留空区；1131、第一输入连接部；1132、第一输入支臂；1133、第三留空区；
2、底板；
3、第二输入电极；31、第二外接部；32、第二主体部；33、第二内连部；311、第二外接孔；
4、第一输入电极；41、第一外接部；42、第一主体部；43、第一内连部；411、第一外接孔；
30、第二输入总线母排；301、第二母排外接部；302、第二母排主体部；303、第二母排内连部；3011、第二母排外接孔；
40、第一输入总线母排；401、第一母排外接部；402、第一母排主体部；403、第一母排内连部；4011、第一母排外接孔；
5、输出电极；51、输出外接部；52、输出主体部；53、输出内连部；511、输出外接孔；
6、绝缘框架；
7、电容；
8、第二电容电极；81、第二电容电极连接端；810、第二电容电极连接孔；
9、第一电容电极；91、第一电容电极连接端；910、第一电容电极连接孔；911、避让孔；
10、源极连接件；10a、下桥源极连接件；10b、上桥源极连接件；101、焊接桥；102、汇流部；102a、负电极连接端；102b、负极汇流端；103、输出电极连接端；1011、焊接部；1012、避让部。
具体实施方式
为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
在本具体实施方式中，意图通过多个实施例的举例说明，以对说明书附图中所示的五种功率模块1000及其模组进行解释性说明。以对其功率模块1000中改进的电极结构、电路铜层11的优化布局及改进的源极连接件进行解释性说明。
如图1a-1c所示，为使本领域技术人员了解本实用新型，本实用新型中意图保护的实用新型点中具有部分相同的众所周知的技术。其中，本实用新型中欲保护的功率模块1000包括底板2和布置在底板2上的功率单元1，该底板2通常为金属材料，比如铜、铜合金、铝、铝合金、铝碳化硅中的任意一种制成，其目的是将功率单元1中的热量通过该底板2散发出去。
功率单元1包括基板12，在基板12上布局形成有电路铜层11，并在电路铜层11上设置功率芯片13，这些功率芯片13分成两组，分别称为第一桥臂功率芯片组和第二桥臂功率芯片组，简称第一功率芯片组和第二功率芯片组，或者称为上桥功率芯片组和下桥功率芯片组(比如，第二桥臂功率芯片组作为上桥功率芯片组，第一桥臂功率芯片组作为下桥功率芯片组)；实现桥路式的开关控制，该功率单元1通过包括上下两组MOS管或者IGBT的功率电子器件串联而成，分别接在两个输入电极之间，并在两组MOS管或者IGBT之间的引出电极作为输出电极5；
MOS管为公众所知，其包括3个电极：栅极G、源极S和漏极D，其中源极S和漏极D接驱动电源，栅极G作为输入控制极，用于输入控制信号，控制源极S、漏极D间的通断。通过从源极S或漏极D中输出。IGBT同样也为公众所知，也包括三个电极：门极G、集电极C、发射极E；其中，门极G对应MOS管的栅极G，集电极C对应MOS管的漏极D；发射极E对应MOS管的源极S；门极G作为输入控制极，也控制发射极E和集电极C之间的通断；两者控制也基本相同。为方便起见，以下实施例中将以MOS管为例进行具体解释说明。
本实用新型中，并不对其应用等进行具体解释说明，而仅对功率模块1000的电极结构的布置以及电路铜层11的布局、以及各源极进行电连接的结构进行优化设计。因此，以下实施例中也重点通过对不同功率模块1000及其对应功率模组的应用进行具体解释说明。
实施例1
如图2a-图18所示，本例将通过型号为A的功率模块1000和功率模组进行介绍，以将本实用新型所要保护的如下创新点进行具体解释说明，本例中核心实用新型点如下：关于电极的改进设计，功率模块1000中的电路铜层11的布局优化设计以及新实用新型的源极连接件10。
如图2a-图7所示，本例中公开了一种功率模块1000，其包括底板2及布置于底板2上的两个以上的功率单元1，所述功率单元1包括基板12、电路铜层11和功率芯片组，所述电路铜层11形成在所述基板12上，所述功率芯片组布置于所述电路铜层11上；功率芯片组包括第一桥臂功率芯片组、第二桥臂功率芯片组，或者称包括上桥功率芯片组和下桥功率芯片组；通常，还从功率单元1上连接功率电极(或者称功率引脚)，功率电极用来外接输入电源和输出驱动信号，其功率电极功能上通常包括输入电极和一个输出电极5。除上述功率电极(或功率引脚)外，功率单元1上还设有进行采样或者进行控制的数据引脚14。此均为本领域技术人员所公知。为了将上述功率电极和数据引脚14进行固定和绝缘，还包括有将功率引脚和数据引脚14进行封装的绝缘框架6。输入电极通常包括第一输入电极4和第二输入电极3；该第一输入电极4一个作为正电极，另一个则作为负电极。比如，若第一输入电极4作为正电极，则第二输入电极3则作为负电极。若第二输入电极3作为正电极，则第一输入电极4则作为负电极。哪个作为正电极、哪个作为负电极并无特别限定，大部分情况下属于人为规定而已。定义了其中一个输入电极的极性，则另一个输入电极的极性相反，如此而已。本例中，为方便描述起见，以第二输入电极3为正电极，第一输入电极4为负电极。
通常，所述电路铜层11包括第一输入导电层113、第二输入导电层112和输出导电层114；所述功率单元1上连接有第一输入电极4、第二输入电极3和输出电极5；其中，第一输入导电层113和第二输入导电层112通常也作为极性相反的设置，比如，本例中，第一输入导电层113作为负导电层，则第二输入导电层112作为正导电层。当然，也可能极性相反设置。其极性与其进行电连接的输入电极有关联，此为本领域技术人员所公知。
而上述上桥功率芯片组和下桥功率芯片组分别被布置在第一输入导电层113、第二输入导电层112或输入导电层的任意两个铜箔层上，只要其结果使得构成上桥功率芯片组和下桥功率芯片组串联，并从输出导电层114上输出驱动信号即可。通常，上桥功率芯片组一般布置正导电层上，本例中，布置在第二输入导电层112上，而下桥功率芯片组则布置在负导电层或者输出导电层114上，本例中，布置在第一输入导电层113上。
通常一个功率单元1对应一个第一输入电极4和第二输入电极3；如果功率模块1000中有3个功率单元1，则对应的，功率模块1000中设有3个第一输入电极4和3个第二输入电极3以及3个输出电极5。
申请人在研发过程中发现该种方式存在问题：由于电源电极都会引入电感，导致该单元换流回路电感很大，尖峰电压很高，动态损耗很大。
为解决该问题，为减小电源电极电感，并且在大体上不改变模块的外部结构。本例中对现有功率电极的结构进行了改进，其将原有多个功率电极中的相同极性的输入电极合并，形成输入总线母排；比如，将若干第一输入电极4合并形成第一输入总线母排40；将若干第二输入电极3合并形成第二输入总线母排30。第一输入总线母排40和第二输入总线母排30叠层设置。
如图2a-图7中所示，所述第一输入总线母排40和第二输入总线母排30层叠布置，所谓的层叠布置，即使得上述第一输入总线母排40和第二输入总线母排30的布置使得其在空间上处于叠层设置。本例中，第一输入总线母排40位于上部，第二输入总线母排30位于下部。
如图12所示，本例中的第二输入总线母排30包括第二母排主体部302、第二母排内连部303和第二母排外接部301；该第二母排外接部301的个数可以为一个或者多个。优选2个以上，比如，可以为2个，也可以为3个，也可以为4个以上。本例中，第二母排外接部301的个数与功率单元1的个数对应，本例中功率模块1000上设有3个功率单元1(分别标记为1U、1W和1V)，则第二母排外接部301也为3个。
如图5所示，该第二母排内连部303连接到功率单元1上，第二母排外接部301从第二母排主体部302上向功率模块1000外延伸，第二母排外接部301用于与电源的其中一个电极进行电连接(下部实施例中有对功率单元1的具体解释，其具体电连接将在下述实施例中进行具体说明)；
如图13所示，本例中的第一输入总线母排40包括第一母排主体部402、第一母排内连部403和第一母排外接部401；该第一母排外接部401的个数可以为一个或者多个。优选2个以上，比如，可以为2个，也可以为3个，也可以为4个以上。本例中，第一母排外接部401的个数与功率单元1的个数对应，本例中功率模块1000上设有3个功率单元1(分别标记为1U、1W和1V)，则第一母排外接部401也为3个。
如图5所示，该第一母排内连部403连接到功率单元1上，第一母排外接部401从第一母排主体部402上向功率模块1000外延伸，第一母排外接部401用于与电源的其中一个电极进行电连接(下部实施例中有对功率单元1的具体解释，其具体电连接将在下述实施例中进行具体说明)；
其中，如图13所示，输出电极5包括输出主体部52、输出外接部51和输出内连部53；其中，输出外接部51用于对外输出驱动信号；输出内连部53用于与功率单元1电连接(下部实施例中有对功率单元1的具体解释，其具体电连接将在下述实施例中进行具体说明)。本例中，每个输入电极对应一个功率单元1，可以理解，本例中的功率模块1000包括3个功率单元1。则对应的，功率模块1000中包括3个输出电极5。
作为优选的方式，上述第一输入总线母排40上设有3个第一母排外接部401。第二输入总线母排30上设有3个第二母排外接部301。其中，从上下来看，上述第一输入总线母排40和第二输入总线母排30呈上下层叠布置，同时，从水平空间来看，上述第二输入总线母排30的3个第二母排外接部301和第一输入总线母排40的3个第一母排外接部401呈间隔设置；本例中，第一输入总线母排40为负电极，第二输入总线母排30为正电极，如图2a所示，图中从右向左，其第二输入总线母排30的第二母排外接部301和第一输入总线母排40的第一母排外接部401间隔设置的电极极性如下：正极、负极、正极、负极、正极、负极。(当然，也可使其极性相反设置，也可以以第一输入总线母排40为正极，第二输入总线母排30为负极，则其间隔设置的第一母排外接部401和第二母排外接部301的极性如下：负极、正极、负极、正极、负极、正极。)
本例中，作为优选的方式，所述第一输入总线母排40的第一母排外接部401、第二输入总线母排30的第二母排外接部301和输出电极5的输出外接部51上可设置外接孔，通过该外接孔与螺栓与螺帽的配合进行螺纹连接，其中，上述外接孔的个数并不限制，可以为一个或者多个。其中，如图13所示，所述第一输入总线母排40的第一母排外接部401设有第一母排外接孔4011，如图12所示，所述第二输入总线母排30的第二母排外接部301上设有第二母排外接孔3011，如图14所示，所述输出电极5的输出外接部51上设有输出外接孔511。
上述第一输入总线母排40、第二输入总线母排30和输出电极5的形状并不特别限定，作为优选的方式，如图12所示，本例中，该第二输入总线母排30整体呈Z字形，如图13所示，本例中，该第一输入总线母排40呈Z字形，如图14所示，本例中，该输出电极5呈Z字形。
采用本例中上述优选的第一输入总线母排40和第二输入总线母排30，如图所示叠层布置，把三个功率单元1的输入电极并联在一起，把电源分配到三个功率单元1。这样的设计，近似于把三组电源的输入电极的电感并联，大大的降低了模块换流回路电感，减低了模块的损耗。
如图8-图11所示，本例将对本实用新型公开的电路铜层11的优化布局进行进一步解释说明。本例中的电路铜层11包括第二输入导电层112、第一输入导电层113和输出导电层114；例中作为优选的方式，还包括第一输入引流层111和控制导电层115；该第一输入引流层111用来方便与第一输入导电层113上的下桥功率芯片13的源极电连接，控制导电层115用来与各功率芯片13上的门极通过绑定线或者其他电连接件进行电连接，以输入控制信号。然后在上述电路铜层11上设置功率芯片13，形成上桥功率芯片组和下桥功率芯片组，所述上桥功率芯片组包括若干上桥芯片13b，所述下桥功率芯片组包括若干下桥芯片13a；所述下桥功率芯片组布置于所述负导电层或者输出导电层114上；所述上桥芯片13b布置于所述正导电层上。
本例中，在第一输入导电层113上设置功率芯片13(称为下桥芯片13a)，在第二输入导电层112上分别设置功率芯片13(称为上桥芯片13b)。功率芯片13布置于电路铜层11上时，其总是使其下表面的漏极直接与电路铜层11电连接，功率芯片13的上表面上的源极则通过绑定线或者其他电连接件进行电连接。第一输入导电层113上设置多路第一输入连接部1131，各路第一输入连接部1131之间并不连接，以方便调节各部分的电流分布。
现有技术中，第二输入导电层112上通常设有一条通路，用作与第二输入电极3直接或者间接电连接，该种方式只有一个电流通路，使得其电流集中在一边，寄生电感较大。且该种方式无法合理调节各上桥芯片的电流分布。
如图9所示，本例中公开的第二输入导电层112所述第二输入导电层包括多路第二输入连接部1121、多路第二输入通路部1122和第二芯片布置区，所述第二桥臂功率芯片组布置于所述第二芯片布置区上，所述多路第二输入连接部1121与所述第二输入电极4电连接。其中，所述第二芯片布置区包括若干第二输入支臂1123，所述第二桥臂功率芯片组布置于所述若干第二输入支臂1123上。本例中，设有两路第二输入连接部1121用来通过绑定线与第二输入总线母排30的第二母排内连部303进行电连接；也可以设置多路第二输入连接部1121。该左右两侧的两路第二输入连接部1121分别连接第二输入通路部1122，该第二输入通路部1122形成回路连通，并从其上连接若干第二输入支臂1123，所述上桥芯片13b布置在上述第二输入支臂1123上。本例中，由于第二输入总线母排30作为正电极，用来与外接的电源正极进行电连接，因此，从该第二输入导电层112上引入的电流将从其上桥芯片13b的上表面的源极留出至输出电极5。
本例中，该第二输入导电层112内部形成有第一留空区1124，该第一留空区1124主要用来布置第一输入导电层113及其他电路铜层11。本例中，该第二输入导电层112的各第二输入支臂1123之间还设有第二留空区1125，该第二留空区1125用来布置控制导电层115，该控制导电层115将用绑定线或者其他电连接件与上桥芯片13b上的门极进行电连接。
本例中，通过多路第二输入连接部1121输入正极电流，以方便调节各部分的电流分布。还可以通过调节第二输入连接部1121的宽窄和绑定线的多少来调节第二输入导电层112和第二输入电极3之间的电流分布，直接影响其上的寄生电感和每个功率芯片13上的通过的电流分布。
如图10所示，本例中公开的第一输入导电层113包括第一输入连接部1131和第一输入支臂1132，该第一输入连接部1131用来连接输出导电层114或者第二输入导电层112内的上桥芯片13b的源极(因上桥芯片13b的源极也电连接到输出导电层114)，该第一输入支臂1132上布置下桥芯片13a，该下桥芯片13a的漏极直接与所述第一输入导电层113电连接，其源极直接或者间接与外接的负电极(本例中第一输入电极4，优选本例中为第一输入总线母排40上的第一母排内连部403)电连接。本例中，上述各第一输入支臂1132之间留有第三留空区1133，该第三留空区1133用来布置其对应的控制导电层115。
本例中，其为了方便布线，先设置了一第一输入引流层111，该第一输入引流层111作为下桥芯片13a和第一输入总线母排40之间的连接层，第一输入引流层111用来通过绑定线或者其他电连接件与该下桥芯片13a的源极电连接，并通过绑定线或者其他电连接件与第一输入总线母排40的第一母排内连部电连接。
如图11所示，本例中，该第二输入导电层112中的第一留空区1124主要用来布置第一输入导电层113和第一输入引流层111。
如图5所示放大图，其第二输入总线母排30的第二母排内连部303通过绑定线或者其他电连接件(图中未标记)电连接到第二输入导电层112上的多路第二输入连接部1121；第一输入总线母排40的第一母排内连部403通过绑定线或者其他电连接件(图中未标记)电连接到第一输入引流层111。
申请人发现，其第一输入导电层113上的第一输入支臂1132的若干下桥芯片13a，其均为并联连接的关系，其各下桥芯片13a均通过电连接件电连接到第一输入电极4或者本例中的第一输入总线母排40上。现有通常采用单个的绑定线或者其他的金属箔作为电连接件来实现单个下桥芯片13a的源极和第一输入电极4或者第一输入总线母排40的电连接；该种连接方式非常复杂，且容易出错。
如图6中所示放大图，同样的，其第二输入导电层112上第二输入支臂1123上的若干上桥芯片13b，其也均为并联连接的关系，其各上桥芯片13b的源极均通过电连接件直接或者间接电连接到输出电极5或者第一输入导电层113上(如该第一输入导电层113为负时，则该第一输入导电层113和输出导电层114必须电连接)。现有通常采用单个的绑定线或者其他的金属箔作为电连接件来实现单个上桥芯片13b的源极和所述输出电极5或者第一输入导电层113的电连接；该种连接方式非常复杂，且同样容易出错。
申请人在研发过程中，找到了各功率芯片13的连接共性，基于上述连接共性，实用新型了以下改进后的两个源极连接件10；该两个源极连接件10分别用来实现上桥芯片13b的并联连接、下桥芯片13a的并联连接，并将其对应连接相应的输入电极(或者输入母线总排)或者输出电极5。为区别起见，将用于实现上桥芯片13b上源极并联连接的源极连接件10称为上桥源极连接件10b，将用于实现下桥芯片13a上源极并联连接的源极连接件10称为下桥源极连接件10a。
所述上桥功率芯片组中的上桥芯片13b的源极通过一上桥源极连接件10b并联连接，且所述上桥源极连接件10b直接或间接连接至所述输出电极5；所述下桥功率芯片组中的下桥芯片13a通过一下桥源极连接件10a并联连接，且所述下桥源极连接件10a直接或间接连接至负电极。
如图15、16所示，本例中公开的两个源极连接件10均呈E字形。其均包括汇流部102和连接于汇流部102上的焊接桥101，每个焊接桥101上形成与功率芯片13进行焊接的焊接部1011以及焊接部1011之间拱起形成避让的避让部1012。通过该种焊接桥101，可以实现上桥芯片13b之间的并联，并将其通过汇流部102或者焊接桥101与外部的输入电极或者输出电极5进行电连接。
具体的，如图15所示，本例中公开了一种E字形的下桥源极连接件10a；所述下桥源极连接件10a包括汇流部102和连接于汇流部102上的焊接桥101，每个焊接桥101上形成与下桥芯片13a进行焊接的焊接部1011以及焊接部1011之间拱起形成避让的避让部1012。汇流部102上设有负电极连接端102a(或者也可将负电极连接端102a设于焊接桥101上)，如图5所示放大图，该负电极连接端102a焊接到第一输入引流层111上，如此使各下桥芯片13a的源极均通过并联的方式与第一输入引流层111电连接，该第一输入引流层111通过绑定线与第一输入总线母排40电连接。当然，也可以考虑取消该第一输入引流层111，直接将该下桥源极连接件10a的负电极连接端102a直接焊接到所述第一输入总线母排40上或者第一输入电极4(此时第一输入总线母排40或者第一输入电极4为负电极)上。
如图16所示，本例中公开了一种E字形的上桥源极连接件10b；所述上桥源极连接件10b包括汇流部102和连接于汇流部102上的焊接桥101，每个焊接桥101上形成与上桥芯片13b进行焊接的焊接部1011以及焊接部1011之间拱起形成避让的避让部1012；所述汇流部102或者焊接桥101上形成有与输出电极5直接或者间接电连接的输出电极连接端103。
本例中作为优选的方式，在焊接桥101上末端设置该与输出电极5直接或者间接电连接的输出电极连接端103。
本例中，作为优选的方式，汇流部102上还设有负极汇流端102b，如图6所示，该负极汇流端102b焊接到第一输入导电层113上，如此使各下桥芯片13a的源极均通过并联的方式与第一输入导电层113电连接，该输出电极连接端103与输出导电层114焊接连接，该输出导电层114通过绑定线与输出电极5电连接。当然，也可以考虑取消该输出导电层114，直接将该上桥源极连接件10b的输出电极连接端103直接焊接到所述输出电极5上。
上述源极连接件10通过采用金属箔一体制作成型。其一般采用金属箔一体冲压成型。该金属箔的材质优选为铝箔或者铜箔；优选采用铜箔，其延展性和可焊性更好。
采用本例公开的源极连接件10，可以替代现有技术中每个功率芯片13设置对应绑定线或者其他电连接件的方式，源极连接件10采用一体成型，同时连接多个功率芯片，使之形成电流通路，简化了模块的布线，降低了模块的布线电感，同时方便安装，可以使得其装配工艺更简单，提升产品制作效率，并增强其连接可靠性，降低生产成本。
如图17、图18所示，本例将对本实用新型公开的该第一种功率模块1000与电容模块2000组合以后形成的功率模组进行具体解释说明。
本例公开的一种功率模组，如图17、图18所示，该功率模组包括功率模块1000和电容模块2000；
其中所述功率模块1000为本实施例中上部描述的内容，电容模块2000包括电容电极和电容7，所述电容电极包括第一电容电极9和第二电容电极8，所述第一电容电极9和第二电容电极8之间夹设有若干并联连接的电容7，并联的电容7形成电容芯组；所述第一电容电极和所述第二电容电极具有层叠设置的引出部；第一电容电极9和第二电容电极8分别连接上述电容芯组的正负极；
其中，第一电容电极9的引出部上设有突出的第一电容电极连接端91；第二电容电极8的引出部上设有突出的第二电容电极连接端81。该第一电容电极连接端91和第二电容电极连接端81分别与功率模块1000中的第一输入总线母排40和第二输入总线母排30电连接。具体的，该第一输入总线母排40上的第一母排外接端与第一电容电极连接端91电连接；第二输入总线母排30上的第二母排外接端与第二电容电极连接端81电连接。
该第一电容电极9和第二电容电极8均呈Z字形布置，为片状(或板型)结构，其第一电容电极9连接端81和第二电容电极连接端81位于其电容芯组一侧的中部。
如图17、图18所示，第一电容电极连接端91通过固定装置(图中未示出)与第一输入总线母排40的第一母排外接端电连接；第二电容电极连接端81通过固定装置与第二输入总线母排30的第二母排外接端电连接。该固定装置比如可以采用螺栓、螺帽的组合，或者其他任意可替代的紧固固定方式。以螺栓、螺帽的组合为例，该第一电容电极连接端91和第二电容电极连接端81上均设有连接孔(为区别起见，第一电容电极连接端91上的连接孔称为第一电容电极连接孔910；第二电容电极连接端81上的连接孔称为第二电容电极连接孔810；)将螺栓对应贯穿电容电极上的连接孔和输入电极上的外接孔，然后通过螺帽锁紧，以将对应的电容电极和输入电极进行电连接。
其工作过程描述如下，其位于第二输入导电层112上的上桥芯片13b并联成为上桥功率芯片组，第一输入导电层113上的下桥芯片13a并联作为下桥功率芯片组，通过控制上述上桥功率芯片组和下桥功率芯片组中功率芯片13的栅极(G极)控制上述桥臂的通断；其工作过程描述如下：由第二输入电极3流入的工作电流经过绑定线通过第二输入导电层112流入上桥臂，经过上桥臂上的功率芯片13(上桥芯片13b)，经上桥源极连接件10b流至输出导电层114，由输出导电层114经绑定线留出至输出电极5；由第一输入电极4(负极)经绑定线流入的续流电流流入第一输入引流层111、然后通过下桥源极连接件10a分别流入下桥臂上的功率芯片13(下桥芯片13a)，然后流至输出导电层114，从输出导电层114经过绑定线最后流至输出电极5。
实施例2
如图19A-图22所示，本例中将通过型号为B的功率模块1000和功率模组进行介绍，其总体结构上与实施例1中有相类似的设计，但电极的设计与实施例1有差异。通过本实施例对功率模块1000中的电路图层的布局优化设计以及新实用新型的源极连接件10的改进设计进行进一步举例说明。
如图19A、图19B、图20A所示，本例中公开了一种功率模块1000，其中该功率模块1000包括底板2、布置于底板2上的若干功率单元1，每个功率单元1分别连接有第一输入电极4、第二输入电极3和输出电极5；其各功率单元1各自连接有第一输入电极4、第二输入电极3和输出电极5，其与实施例1中的将各功率单元1中的第一输入电极4集成为第一输入总线母排40，将第二输入电极3集成为第二输入总线母排30的方式有差异。
其在个功率单元1中进行上桥芯片13b和下桥芯片13a的连接时，作为改进，其也如实施例1中的方式采用源极连接件10进行电连接。该两个源极连接件10分别用来实现上桥芯片13b的并联连接、下桥芯片13a的并联连接，并将其对应连接相应的输入电极或者输出电极5。为区别起见，将用于实现上桥芯片13b上源极并联连接的源极连接件10称为上桥源极连接件10b，将用于实现下桥芯片13a上源极并联连接的源极连接件称为下桥源极连接件10a。
该上桥源极连接件10b和下桥源极连接件10a与实施例1中的方式基本相同，其差别仅在焊接桥101的桥路的多少，因此，此处不再赘述。
同样的，本例中公开的功率单元与实施例1中的思路相类似，具体结构微有差异，词句结合附图20B-20E进行具体解释说明。
如图20B-图20E所示，本例将对本实用新型公开的电路铜层11的优化布局进行进一步解释说明。如图20B、20C所示，本例中的电路铜层11包括第二输入导电层112、第一输入导电层113和输出导电层114；例中作为优选的方式，还包括第一输入引流层111和控制导电层115；该第一输入引流层111用来方便与第一输入导电层113上的下桥功率芯片13的源极电连接，控制导电层115用来与各功率芯片13上的门极通过绑定线或者其他电连接件进行电连接，以输入控制信号。然后在上述电路铜层11上设置功率芯片13，形成上桥功率芯片组和下桥功率芯片组，所述上桥功率芯片组包括若干上桥芯片13b，所述下桥功率芯片组包括若干下桥芯片13a；所述下桥功率芯片组布置于所述负导电层或者输出导电层114上；所述上桥芯片13b布置于所述正导电层上。
本例中，在第一输入导电层113上设置功率芯片13(称为下桥芯片13a)，在第二输入导电层112上分别设置功率芯片13(称为上桥芯片13b)。功率芯片13布置于电路铜层11上时，其总是使其下表面的漏极直接与电路铜层11电连接，功率芯片13的上表面上的源极则通过绑定线或者其他电连接件进行电连接。第一输入导电层113上设置多路第一输入连接部1131，各路第一输入连接部1131之间并不连接，以方便调节各部分的电流分布。
现有技术中，第二输入导电层112上通常设有一条通路，用作与第二输入电极3直接或者间接电连接，该种方式只有一个电流通路，使得其电流集中在一边，寄生电感较大。且该种方式无法合理调节各上桥芯片的电流分布。
如图20D所示，本例中公开的第二输入导电层112所述第二输入导电层包括3路第二输入连接部1121、3路第二输入通路部1122和第二芯片布置区，所述第二桥臂功率芯片组布置于所述第二芯片布置区上，所述3路第二输入连接部1121与所述第二输入电极4电连接。其中，所述第二芯片布置区包括4路第二输入支臂1123，所述第二桥臂功率芯片组布置于所述4路第二输入支臂1123上。本例中，3路第二输入连接部1121用来通过绑定线与第二输入总线母排30的第二母排内连部303进行电连接；该3路第二输入连接部1121分别连接对应的第二输入通路部1122，并从其上连接若干第二输入支臂1123，所述上桥芯片13b布置在上述第二输入支臂1123上。本例中，由于第二输入总线母排30作为正电极，用来与外接的电源正极进行电连接，因此，从该第二输入导电层112上引入的电流将从其上桥芯片13b的上表面的源极留出至输出电极5。
本例中，该第二输入导电层112内部形成有两个第一留空区1124，该第一留空区1124主要用来布置第一输入导电层113及其他电路铜层11(如控制导电层115和第一输入引流层111)。本例中，该第二输入导电层112的各第二输入支臂1123之间还设有第二留空区1125，该第二留空区1125用来布置控制导电层115，该控制导电层115将用绑定线或者其他电连接件与上桥芯片13b上的门极进行电连接。
本例中，通过3路第二输入连接部1121输入正极电流，以方便调节各部分的电流分布。还可以通过调节第二输入连接部1121的宽窄和绑定线的多少来调节第二输入导电层112和第二输入电极3之间的电流分布，直接影响其上的寄生电感和每个功率芯片13上的通过的电流分布。
如图20E所示，本例中公开的第一输入导电层113包括第一输入连接部1131和第一输入支臂1132，该第一输入连接部1131用来连接输出导电层114或者第二输入导电层112内的上桥芯片13b的源极(因上桥芯片13b的源极也电连接到输出导电层114)，该第一输入支臂1132上布置下桥芯片13a，该下桥芯片13a的漏极直接与所述第一输入导电层113电连接，其源极直接或者间接与外接的负电极(本例中第一输入电极4，优选本例中为第一输入总线母排40上的第一母排内连部403)电连接。本例中，上述各第一输入支臂1132之间留有第三留空区1133，该第三留空区1133用来布置其对应的控制导电层115。
本例中，其为了方便布线，优选设置了一第一输入引流层111，该第一输入引流层111作为下桥芯片13a和第一输入总线母排40之间的连接层，第一输入引流层111用来通过绑定线或者其他电连接件与该下桥芯片13a的源极电连接，并通过绑定线或者其他电连接件与第一输入总线母排40的第一母排内连部电连接。
同样的，采用本例公开的功率模块1000，由于采用源极连接件10，可以替代现有技术中每个功率芯片13设置对应绑定线或者其他电连接件的方式，源极连接件10采用一体成型，同时连接多个芯片，使之形成电流通路，简化了模块的布线，降低了模块的布线电感，同时方便安装，可以使得其装配工艺更简单，提升产品制作效率，并增强其连接可靠性，降低生产成本。
同样的，如图21、图22所示，本例中公开的该功率模组包括功率模块1000和电容模块2000；
其中所述功率模块1000为本实施例中上部描述的内容，电容模块2000包括电容电极和电容7，所述电容电极包括第一电容电极9和第二电容电极8，所述第一电容电极9和第二电容电极8之间夹设有若干并联连接的电容7，所述第一电容电极和所述第二电容电极具有层叠设置的引出部；并联的电容7形成电容芯组；第一电容电极9和第二电容电极8分别连接上述电容芯组的正负极；
其中，第一电容电极9的引出部上设有突出的第一电容电极连接端91；第二电容电极8的引出部上设有突出的第二电容电极连接端81。该第一电容电极连接端91和第二电容电极连接端81分别与功率模块1000中的第一输入电极4和第二输入电极3电连接。具体的，该第一输入电极4的第一外接端与第一电容电极连接端91电连接；第二输入电极3上的第二外接端与第二电容电极连接端81电连接。
该第一电容电极9和第二电容电极8均呈Z字形布置，为片状(或板型)结构，其第一电容电极9连接端81和第二电容电极连接端81位于其电容芯组一侧的中部。
如图21、图22所示，第一电容电极连接端91通过固定装置(图中未示出)与第一输入电极4的第一外接部41电连接；第二电容电极连接端81通过固定装置与第二输入电极3的第二外接部31电连接。
该固定装置比如可以采用螺栓、螺帽的组合，或者其他任意可替代的紧固固定方式。以螺栓、螺帽的组合为例，该第一电容电极连接端91和第二电容电极连接端81上均设有连接孔(为区别起见，第一电容电极连接端91上的连接孔称为第一电容电极连接孔910；第二电容电极连接端81上的连接孔称为第二电容电极连接孔810；)将螺栓对应贯穿电容电极上的连接孔和输入电极上的外接孔，然后通过螺帽锁紧，以将对应的电容电极和输入电极进行电连接。由于该第一电容电极连接端91和第二电容电极连接端81呈层叠布置，使得其位于上部的第一电容电极连接端91对第二电容电极连接端81形成遮挡，为此，需要第二电容电极连接孔810的上方设置避让孔911。
实施例3
如图23-图25所示，本例中将通过型号为C的功率模块1000和功率模组进行介绍，其关于输入电极和输出电极5上与实施例1和实施例2中有相类似的设计，但功率模块1000中的电路图层的布局设计与实施例1和实施例2有差异，且未采用实施例1和实施例2中的源极连接件10。本例主要目的是介绍另一种具备将原有各输入电极转化为输入总线母排的功率模块1000和功率模组。
如图23所示，本例中，如实施例1中相同，本例中对现有功率电极的结构进行了改进，其将原有多个功率电极中的相同极性的输入电极合并，形成输入总线母排；比如，将若干第一输入电极4合并形成第一输入总线母排40；将若干第二输入电极3合并形成第二输入总线母排30。
其中，所述第一输入总线母排40和第二输入总线母排30层叠布置，所谓的层叠布置，即使得上述第一输入总线母排40和第二输入总线母排30的布置使得其在空间上处于上下设置。本例中，第一输入总线母排40位于上部，第二输入总线母排30位于下部。
本例中的第二输入总线母排30包括第二母排主体部302、第二母排内连部303和第二母排外接部301；该第二母排外接部301的个数可以为一个或者多个。优选2个以上，比如，可以为2个，也可以为3个，也可以为4个以上。本例中，第二母排外接部301的个数与功率单元1的个数对应，本例中功率模块1000上设有3个功率单元1(分别标记为1U、1W和1V)，则第二母排外接部301也为3个。
第一输入总线母排40包括第一母排主体部402、第一母排内连部403和第一母排外接部401，该第一母排内连部403连接到功率单元1上，第一母排外接部401从第一母排主体部402上向功率模块1000外延伸，第一母排外接部401用于与电源的其中一个电极进行电连接；
其中，输出电极5包括输出主体部52、输出外接部51和输出内连部53；其中，输出外接部51用于对外输出驱动信号；输出内连部53用于与功率单元1电连接。本例中，每个输入电极对应一个功率单元1，可以理解，本例中的功率模块1000包括3个功率单元1。则对应的，功率模块1000中包括3个输出电极5。
作为优选的方式，上述第一输入总线母排40上设有3个第一母排外接部401。第二输入总线母排30上设有3个第二母排外接部301。其中，从上下来看，上述第一输入总线母排40和第二输入总线母排30呈上下层叠布置，同时，从水平空间来看，上述第二输入总线母排30的3个第二母排外接部301和第一输入总线母排40的3个第一母排外接部401呈间隔设置
本例中，作为优选的方式，所述第一输入总线母排40的第一母排外接部401、第二输入总线母排30的第二母排外接部301和输出电极5的输出外接部51上可设置外接孔，通过该外接孔与螺栓与螺帽的配合进行螺纹连接，其中，上述外接孔的个数并不限制，可以为一个或者多个。
上述第一输入总线母排40、第二输入总线母排30和输出电极5的形状并不特别限定，作为优选的方式，本例中，该第二输入总线母排30整体呈Z字形，该第一输入总线母排40呈Z字形，该输出电极5呈Z字形。
采用本例改进后的第一输入总线母排40和第二输入总线母排30。同样的，其把三个功率单元1的输入电极并联在一起，把电源分配到三个功率单元1。这样的设计，近似于把三组电源的输入电极的电感并联，大大的降低了模块换流回路电感，减低了模块的损耗。
同样的，如图24、图25所示，该功率模组包括功率模块1000和电容模块2000；
其中所述功率模块1000为本实施例中上部描述的内容，电容模块2000包括电容电极和电容7，所述电容电极包括第一电容电极9和第二电容电极8，所述第一电容电极9和第二电容电极8之间夹设有若干并联连接的电容7，并联的电容7形成电容芯组；所述第一电容电极和所述第二电容电极具有层叠设置的引出部；第一电容电极9和第二电容电极8分别连接上述电容芯组的正负极；
其中，第一电容电极9上引出部设有突出的第一电容电极连接端91；第二电容电极8上引出部设有突出的第二电容电极连接端81。该第一电容电极连接端91和第二电容电极连接端81分别与功率模块1000中的第一输入总线母排40和第二输入总线母排30电连接。具体的，该第一输入总线母排40上的第一母排外接端与第一电容电极连接端91电连接；第二输入总线母排30上的第二母排外接端与第二电容电极连接端81电连接。
该第一电容电极9和第二电容电极8均呈Z字形布置，为片状(或板型)结构，其第一电容电极9连接端81和第二电容电极连接端81位于其电容芯组一侧的中部。
如图24、图25所示，第一电容电极连接端91通过固定装置(图中未示出)与第一输入总线母排40的第一母排外接端电连接；第二电容电极连接端81通过固定装置与第二输入总线母排30的第二母排外接端电连接。该固定装置比如可以采用螺栓、螺帽的组合，或者其他任意可替代的紧固固定方式。以螺栓、螺帽的组合为例，该第一电容电极连接端91和第二电容电极连接端81上均设有连接孔(为区别起见，第一电容电极连接端91上的连接孔称为第一电容电极连接孔910；第二电容电极连接端81上的连接孔称为第二电容电极连接孔810；)将螺栓对应贯穿电容电极上的连接孔和输入电极上的外接孔，然后通过螺帽锁紧，以将对应的电容电极和输入总线母排进行电连接。
实施例4
如图26-图31所示，本例中将通过型号为D的功率模块1000和功率模组进行介绍，其总体结构上与实施例1中有相类似的设计，但功率模块1000中的电路图层的布局设计实施例1有差异。以将本实用新型所要保护的如下创新点进行进一步举例说明：关于源极连接件10的优化设计以及输入电极的优化设计。
如图26、图27所示，本例中公开的功率模块1000，同样包括底板2，布置于底板2上的功率单元1，所述功率单元1包括基板12、电路铜层11和功率芯片组，所述电路铜层11形成在所述基板12上，所述功率芯片组布置于所述电路铜层11上；功率芯片组包括上桥功率芯片组和下桥功率芯片组；本例与实施例1采用相类似设计，对现有功率电极的结构进行了改进，其将原有多个功率电极中的相同极性的输入电极合并，形成输入总线母排；比如，将若干第一输入电极4合并形成第一输入总线母排40；将若干第二输入电极3合并形成第二输入总线母排30。
所述第一输入总线母排40和第二输入总线母排30层叠布置，所谓的层叠布置，即使得上述第一输入总线母排40和第二输入总线母排30的布置使得其在空间上处于上下设置。本例中，第一输入总线母排40位于上部，第二输入总线母排30位于下部。
关于上述第一输入总线母排40和第二输入总线母排30，其结构和连接方式与实施例1中的总线母排相同，不再赘述。
同样的，本例中把三个功率单元1的输入电极并联在一起，把电源分配到三个功率单元1。这样的设计，近似于把三组电源的输入电极的电感并联，大大的降低了模块换流回路电感，减低了模块的损耗。
本例中，也如实施例1中一样，采用两个源极连接件10分别用来实现上桥芯片13b的并联连接、下桥芯片13a的并联连接，并将其对应连接相应的输入电极(或者输入母线总排)或者输出电极5。同样的，将用于实现上桥芯片13b上源极并联连接的源极连接件10称为上桥源极连接件10b，将用于实现下桥芯片13a上源极并联连接的源极连接件称为下桥源极连接件10a。
如图26、图27所示，其上桥源极连接件10b和下桥源极连接件10a均呈王字形。具体的，如图28所示，公开了一种王字形的下桥源极连接件10a，其包括位于中间的汇流部102和连接于汇流部102上的焊接桥101，每个焊接桥101上形成与下桥芯片13a进行焊接的焊接部1011以及焊接部1011之间拱起形成避让的避让部1012。其具体连接方式如实施例1中类似，不再赘述。
如图29所示，本例中公开了一种王字形的上桥源极连接件10b；所述上桥源极连接件10b包括汇流部102和连接于汇流部102上的焊接桥101，每个焊接桥101上形成与上桥芯片13b进行焊接的焊接部1011以及焊接部1011之间拱起形成避让的避让部1012，其中，汇流部102上设有负极汇流端102b，该负极汇流端102b与输出导电层114焊接连接，该输出导电层114通过绑定线与输出电极5电连接。当然，也可以考虑取消该输出导电层114，直接将该上桥源极连接件10b的负极汇流端102b直接焊接到所述输出电极5上，或者通过绑定线连接到输出电极5上。
如图30、图31所示，本例中也公开了一种基于本例中上述功率模块1000封装形成的功率模组，本例将对本实用新型公开的该第一种功率模块1000与电容模块2000组合以后形成的功率模组进行具体解释说明。
本例公开的源极连接件10，也可以替代现有技术中每个功率芯片设置对应绑定线或者其他电连接件的方式，源极连接件10采用一体成型，同时连接多个芯片，使之形成电流通路，简化了模块的布线，降低了模块的布线电感，同时方便安装，可以使得其装配工艺更简单，提升产品制作效率，并增强其连接可靠性，降低生产成本。
本例公开的一种功率模组，如图30、图31所示，该功率模组包括功率模块1000和电容模块2000；
其中所述功率模块1000为本实施例中上部描述的内容，电容模块2000包括电容电极和电容7，所述电容电极包括第一电容电极9和第二电容电极8，所述第一电容电极9和第二电容电极8之间夹设有若干并联连接的电容7，并联的电容7形成电容芯组；所述第一电容电极和所述第二电容电极具有层叠设置的引出部；第一电容电极9和第二电容电极8分别连接上述电容芯组的正负极；
其中，第一电容电极9上引出部设有突出的第一电容电极连接端91；第二电容电极8上引出部设有突出的第二电容电极连接端81。该第一电容电极连接端91和第二电容电极连接端81分别与功率模块1000中的第一输入总线母排40和第二输入总线母排30电连接。具体的，该第一输入总线母排40上的第一母排外接端与第一电容电极连接端91电连接；第二输入总线母排30上的第二母排外接端与第二电容电极连接端81电连接。
该第一电容电极9和第二电容电极8均呈Z字形布置，为片状(或板型)结构，其第一电容电极9连接端81和第二电容电极连接端81位于其电容芯组一侧的中部。
如图30、图31所示，第一电容电极连接端91通过固定装置(图中未示出)与第一输入总线母排40的第一母排外接端电连接；第二电容电极连接端81通过固定装置与第二输入总线母排30的第二母排外接端电连接。该固定装置比如可以采用螺栓、螺帽的组合，或者其他任意可替代的紧固固定方式。以螺栓、螺帽的组合为例，该第一电容电极连接端91和第二电容电极连接端81上均设有连接孔(为区别起见，第一电容电极连接端91上的连接孔称为第一电容电极连接孔910；第二电容电极连接端81上的连接孔称为第二电容电极连接孔810；)将螺栓对应贯穿电容电极上的连接孔和输入电极上的外接孔，然后通过螺帽锁紧，以将对应的电容电极和输入电极进行电连接。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种多芯片一体布线焊接的功率模块，包括底板及设置于底板上的功率单元、输出电极和输入电极；所述输入电极包括第一输入电极、第二输入电极；所述第一输入电极为负电极，第二输入电极为正电极；
所述功率单元包括基板、电路铜层和功率芯片组，所述电路铜层形成在所述基板上，所述功率芯片组布置于所述电路铜层上；
所述电路铜层包括第一输入导电层、第二输入导电层和输出导电层；所述第一输入导电层对应第一输入电极，为正导电层，所述第二输入导电层对应第二输入电极，为负导电层；
所述功率芯片组包括上桥功率芯片组和下桥功率芯片组；所述上桥功率芯片组包括若干上桥芯片，所述下桥功率芯片组包括若干下桥芯片；所述下桥功率芯片组布置于所述负导电层或者输出导电层上；所述上桥功率芯片布置于所述正导电层上；
其特征在于，所述上桥功率芯片组中的上桥芯片的源极通过上桥源极连接件并联连接，且所述上桥源极连接件直接或间接连接至所述输出电极；所述下桥功率芯片组中的下桥芯片通过下桥源极连接件并联连接，且所述下桥源极连接件直接或间接连接至负电极。
2.根据权利要求1所述的多芯片一体布线焊接的功率模块，其特征在于，所述下桥源极连接件包括汇流部和连接于汇流部上的若干焊接桥；
所述焊接桥上形成与下桥芯片的源极进行焊接的焊接部以及焊接部之间拱起形成避让的避让部；
所述汇流部或者焊接桥上设有负电极连接端，所述负电极连接端直接或者间接与所述负电极电连接。
3.根据权利要求2所述的多芯片一体布线焊接的功率模块，其特征在于，所述上桥源极连接件包括汇流部和连接于汇流部上的焊接桥，每个焊接桥上形成与上桥芯片的源极进行焊接的焊接部以及焊接部之间拱起形成避让的避让部；
所述汇流部或者焊接桥上形成有与输出电极直接或者间接电连接的输出电极连接端。
4.根据权利要求2或3所述的多芯片一体布线焊接的功率模块，其特征在于，所述电路铜层上还包括第一输入引流层；所述第一输入引流层通过电连接件与第一输入电极电连接；
所述下桥芯片布置于所述第一输入导电层上，所述上桥芯片布置于所述第二输入导电层上；
所述下桥源极连接件的负电极连接端电连接所述第一输入导电层，其上的焊接端焊接至各下桥芯片的源极；
所述上桥源极连接件的输出电极连接端电连接所述输出导电层，其上的焊接端焊接至各上桥芯片的源极。
5.根据权利要求3所述的多芯片一体布线焊接的功率模块，其特征在于，所述上桥源极连接件上还包括负极汇流端，所述负极汇流端电连接到所述第一输入导电层。
6.根据权利要求5所述的多芯片一体布线焊接的功率模块，其特征在于，所述上桥源极连接件和上桥源极连接件为E字形。
7.根据权利要求5所述的多芯片一体布线焊接的功率模块，其特征在于，所述上桥源极连接件和上桥源极连接件为王字形。
8.根据权利要求1所述的多芯片一体布线焊接的功率模块，其特征在于，所述上桥源极连接件和下桥源极连接件为一体成型的金属箔。
9.根据权利要求1所述的多芯片一体布线焊接的功率模块，其特征在于，所述上桥源极连接件和下桥源极连接件为铝箔或者铜箔。
10.一种多芯片一体布线焊接的功率模组，包括功率模块和电容模块，其特征在于，所述功率模块为权利要求1-9中任意一项所述的功率模块。
CN201920266403.9U 2019-03-01 2019-03-01 多芯片一体布线焊接的功率模块及功率模组 Active CN210129512U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920266403.9U CN210129512U (zh) 2019-03-01 2019-03-01 多芯片一体布线焊接的功率模块及功率模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920266403.9U CN210129512U (zh) 2019-03-01 2019-03-01 多芯片一体布线焊接的功率模块及功率模组

Publications (1)

Publication Number Publication Date
CN210129512U true CN210129512U (zh) 2020-03-06

Family

ID=69661101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920266403.9U Active CN210129512U (zh) 2019-03-01 2019-03-01 多芯片一体布线焊接的功率模块及功率模组

Country Status (1)

Country Link
CN (1) CN210129512U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887907A (zh) * 2019-03-01 2019-06-14 深圳市慧成功率电子有限公司 多芯片一体布线焊接的功率模块及功率模组
CN111584434A (zh) * 2020-05-25 2020-08-25 中国人民解放军国防科技大学 兆瓦级光导半导体器件及电极连接与绝缘封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887907A (zh) * 2019-03-01 2019-06-14 深圳市慧成功率电子有限公司 多芯片一体布线焊接的功率模块及功率模组
CN111584434A (zh) * 2020-05-25 2020-08-25 中国人民解放军国防科技大学 兆瓦级光导半导体器件及电极连接与绝缘封装方法
CN111584434B (zh) * 2020-05-25 2021-08-24 中国人民解放军国防科技大学 兆瓦级光导半导体器件及电极连接与绝缘封装方法

Similar Documents

Publication Publication Date Title
CN203165891U (zh) 半导体模块
CN101399262B (zh) 功率半导体装置及其组装方法
CN109360818B (zh) 输入电极对称分支设置的功率模块
JP4640213B2 (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
US9607931B2 (en) Semiconductor device for suppressing a temperature increase in beam leads
CN111106098B (zh) 一种低寄生电感布局的功率模块
CN210129512U (zh) 多芯片一体布线焊接的功率模块及功率模组
JP2004311685A (ja) 電力用半導体装置
US20160295690A1 (en) Semiconductor device
JP3552549B2 (ja) 半導体モジュールの電極端子接続構造
CN210129513U (zh) 一种具有电源总线的功率模组
CN109360820B (zh) 多路分支布局布线的功率模块及功率模组
CN102013422B (zh) 绝缘栅双极型功率管模块
CN109887907A (zh) 多芯片一体布线焊接的功率模块及功率模组
CN109887899A (zh) 多路供电布局布线的功率模块及功率模组
CN112436737B (zh) 适用于分立器件并联和模块化应用的叠层母排结构
CN209515651U (zh) 一种具有电源总线的功率模块
CN211480449U (zh) 一种大功率逆变器的叠层母排
CN209515663U (zh) 多路分支布局布线的功率模块及功率模组
CN209515652U (zh) 输入电极对称分支设置的功率模块
CN209087837U (zh) 一种igbt模块
CN109755229B (zh) 一种igbt模块
CN110060971A (zh) 多路供电布局布线的功率模块及功率模组
CN112234054A (zh) 一种多芯片并联的半桥型igbt模块
CN109427744B (zh) Ipm模块、车辆及ipm模块的制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant