CN111162069B - 一种智能功率模块及其制备方法 - Google Patents

一种智能功率模块及其制备方法 Download PDF

Info

Publication number
CN111162069B
CN111162069B CN201911339709.3A CN201911339709A CN111162069B CN 111162069 B CN111162069 B CN 111162069B CN 201911339709 A CN201911339709 A CN 201911339709A CN 111162069 B CN111162069 B CN 111162069B
Authority
CN
China
Prior art keywords
circuit wiring
electrically connected
circuit
switching device
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911339709.3A
Other languages
English (en)
Other versions
CN111162069A (zh
Inventor
冯宇翔
魏调兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Midea Group Shanghai Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Midea Group Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea White Goods Technology Innovation Center Co Ltd, Midea Group Shanghai Co Ltd filed Critical Midea Group Co Ltd
Priority to CN201911339709.3A priority Critical patent/CN111162069B/zh
Publication of CN111162069A publication Critical patent/CN111162069A/zh
Application granted granted Critical
Publication of CN111162069B publication Critical patent/CN111162069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开了一种智能功率模块及其制备方法，所述智能功率模块包括载板以及设置于载板上的功率开关电路，载板包括依次层叠设置的金属基板、绝缘层以及电路布线层，功率开关电路包括第一开关器件，绝缘层上设置有用于暴露金属基板的开口区，第一开关器件的第一端经开口区电连接金属基板，第二端电连接电路布线层，进而在电路布线层和金属基板之间形成分布电容。本发明中的分布电容能够作为吸收电容以降低智能功率模块的尖峰电压，减少对器件的电压应力，从而减少对整个电路的干扰，并且由于无需额外增加元器件，有利于智能功率模块的小型化，降低制备工艺的难度，有利于提高模块制造的工艺良率。

Description

一种智能功率模块及其制备方法
技术领域
本发明涉及功率驱动控制技术领域，特别涉及一种智能功率模块及其制备方法。
背景技术
智能功率模块(IPM，Intelligent Power Module)是一种将电力电子和集成电路技术结合的功率驱动类产品。智能功率模块把功率开关器件和高压驱动电路集成在一起，与传统分立方案相比，智能功率模块以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是变频调速、冶金机械、电力牵引、伺服驱动、变频家电的一种理想电力电子器件。
本申请的发明人在长期的研发中发现，在智能功率模块开关过程中会因模块寄生电感引起的尖峰电压产生对器件的电压应力，造成对整个电路的干扰，目前可以通过在智能功率模块的上桥臂开关管和下桥臂开关管之间设置吸收电容来实现降低尖峰电压的效果。但是设置吸收电容会增加模块的体积和成本，且上桥臂开关管和下桥臂开关管需相反放置，增大了制造工艺的难度，降低了模块制造工艺良率。
发明内容
本发明提供一种智能功率模块及其制备方法，以解决现有技术中为降低尖峰电压造成智能功率模块体积过大，且制备难度大的技术问题。
为解决上述技术问题，本发明采用的一个技术方案是提供一种智能功率模块，所述智能功率模块包括：载板以及功率开关电路，所述载板包括依次层叠设置的金属基板、绝缘层以及电路布线层，所述功率开关电路设置于所述绝缘层远离所述金属基板的一侧，且包括第一开关器件，所述绝缘层上设置有用于暴露所述金属基板的开口区，所述第一开关器件的第一端经所述开口区电连接所述金属基板，所述第一开关器件的第二端电连接所述电路布线层。
在一具体实施例中，所述开口区为圆柱形孔或圆锥形孔，所述开口区的最小直径大于或等于1mm。
在一具体实施例中，所述开口区形成于所述第一开关器件的周边。在一具体实施例中，所述第一开关器件的第一端为发射极，所述第一开关器件的第二端为集电极。
在一具体实施例中，所述电路布线层包括彼此间隔设置的第一电路布线区和第二电路布线区，所述第一开关器件设置于所述第一电路布线区上，且所述第一开关器件的集电极电连接所述第一电路布线区，所述第一开关器件的发射极经所述开口区电连接所述金属基板，所述第一开关器件的集电极进一步电连接所述第二电路布线区。
在一具体实施例中，所述功率开关电路进一步包括第一二极管，所述第一二极管设置于所述第二电路布线区上，且所述第一二极管的负极电连接所述第二电路布线区，所述第一二极管的正极电连接所述第一电路布线区。
在一具体实施例中，所述第一开关器件作为所述功率开关电路的功率因数调节开关管，所述第一二极管作为所述功率开关电路的快恢复二极管。
在一具体实施例中，所述智能功率模块包括多个第二开关器件和多个第三开关器件，所述电路布线层进一步包括与所述第一电路布线区和第二电路布线区间隔设置且彼此间隔设置的多个第三电路布线区，所述多个第二开关器件设置于所述第二电路布线区上，且所述多个第二开关器件的集电极电连接所述第二电路布线区，所述多个第三开关器件分别设置于对应的所述第三电路布线区上，且每个所述第三开关器件的集电极分别电连接对应的所述第三电路布线区，且所述多个第二开关器件的所述发射极进一步电连接对应的所述第三电路布线区。
在一具体实施例中，所述多个第二开关器件分别作为所述功率开关电路的U相、V相和W相的上桥臂开关管，所述多个第三开关器件分别作为所述功率开关电路的U相、V相和W相的下桥臂开关管。
在一具体实施例中，所述功率开关电路进一步包括多个第二二极管和多个第三二极管，所述多个第二二极管设置于所述第二电路布线区上，且所述多个第二二极管的负极电连接所述第二电路布线区，每个所述第二二极管的正极分别电连接对应的所述第二开关器件的发射极；所述多个第三二极管分别设置于对应的所述第三电路布线区上，且每个所述第三二极管的负极电连接对应的所述第三电路布线区，每个所述第三二极管的正极分别电连接对应的所述第三开关器件的发射极。
在一具体实施例中，所述智能功率模块进一步包括驱动芯片和封装体，其中所述驱动芯片设置于所述载板上，并与所述功率开关电路电连接，所述封装体对所述功率开关电路和所述驱动芯片封装于所述载板上。
为解决上述技术问题，本发明采用的另一个技术方案是提供一种智能功率模块的制备方法，包括：
提供一载板，所述载板包括依次层叠设置的金属基板、绝缘层和电路布线层，所述绝缘层上设置有暴露所述金属基板的开口区；
所述载板上固定第一开关器件；
将所述第一开关器件的第一端经所述开口区电连接至所述金属基板，将所述第一开关器件的第二端电连接至所述电路布线层，进而在所述电路布线层和所述金属基板之间形成分布电容。
在一具体实施例中，所述电路布线层包括彼此间隔设置的第一电路布线层和第二电路布线层；
所述载板上固定第一开关器件的步骤包括：
在所述第一电路布线层上固定所述第一开关器件，并将所述第一开关器件的集电极电连接至所述第一电路布线层；
在所述第二电路布线层上固定第一二极管，并将所述第一二极管的负极电连接至所述第二电路布线层；
所述将所述第一开关器件的第一端经所述开口区电连接至所述金属基板，将所述第一开关器件的第二端电连接至所述电路布线层的步骤包括：
将所述第一开关器件的发射极经所述开口区电连接至所述金属基板，并将所述第一二极管的正极电连接至所述第一电路布线层。
在一具体实施例中，所述电路布线层包括与所述第一电路布线层和第二电路布线层间隔设置且彼此间隔设置的多个第三电路布线层；
所述方法进一步包括：
在所述第二电路布线层上固定多个第二开关器件和多个第二二极管，将所述多个第二开关器件的集电极和所述多个第二二极管的负极电连接至所述第二电路布线层，并将每个所述第二开关器件的发射极电连接对应的所述第二二极管的正极；
在每个所述第三电路布线层上分别固定第三开关器件和第三二极管，将每个所述第三开关器件的集电极和每个所述第三二极管的负极电连接至对应的所述第三电路布线层上，并将每个所述第三开关器件的发射极电连接至对应的第三二极管的正极。
本发明通过在智能功率模块的载板设置依次层叠的金属基板、绝缘层以及电路布线层，并在绝缘层上设置用于暴露金属基板的开口区，并将设置于载板上的功率开关电路的第一开关器件的第一端经开口区与金属基板电连接，第二端电连接电路布线层，以在电路布线层和金属基板之间形成分布电容，分布电容能够作为吸收电容以降低智能功率模块的尖峰电压，减少对器件的电压应力，从而减少对整个电路的干扰，并且由于无需额外增加元器件，有利于智能功率模块的小型化，降低制备工艺的难度，有利于提高模块制造的工艺良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1是本发明智能功率模块实施例的俯视结构示意图；
图2是本发明智能功率模块实施例的剖视结构示意图；
图3是本发明智能功率模块实施例中去除封装体后的俯视结构示意图；
图4是本发明智能功率模块实施例的电路示意图；
图5是本发明智能功率模块的制备方法实施例的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。
本申请中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。而术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
参见图1至图3，本发明智能功率模块实施例包括载板10以及功率开关电路20，载板10包括依次层叠设置的金属基板100、绝缘层200以及电路布线层300，功率开关电路20设置于绝缘层200远离金属基板100的一侧，且包括第一开关器件410，绝缘层200上设置有用于暴露金属基板100的开口区210，第一开关器件410的第一端经开口区210电连接金属基板100，第一开关器件410的第二端电连接电路布线层300，进而在电路布线层300和金属基板100之间形成分布电容。
本发明实施例通过在智能功率模块的载板10设置依次层叠的金属基板100、绝缘层200以及电路布线层300，并在绝缘层200上设置用于暴露金属基板100的开口区210，并将设置于载板10上的功率开关电路20的第一开关器件410的第一端经开口区210与金属基板100电连接，第二端电连接电路布线层300，以在电路布线层300和金属基板100之间形成分布电容，分布电容能够作为吸收电容以降低智能功率模块的尖峰电压，减少对器件的电压应力，从而减少对整个电路的干扰，并且由于无需额外增加元器件，有利于智能功率模块的小型化，降低制备工艺的难度，有利于提高模块制造的工艺良率。
在本实施例中，开口区210可以为圆柱形孔或圆锥形孔，开口区210的最小直径大于或等于1mm，例如1mm，1.5mm或2mm，能够便于连接金属基板100和第一开关器件410的连接线(图中未标出)的插入。在其他实施例中，开口区210也可以为椭圆形孔或多边形孔，在此不做限制。在本实施例中，开口区210通过机械钻孔或化学腐蚀的方式形成于第一开关器件410的周边，通过将开口区210设置于第一开关器件410的周边，能够便于将第一开关器件410与金属基板100电连接，并且能够保证分布电容的耦合效果。
一并参见图4，在本实施例中，第一开关器件410的第一端为发射极，第一开关器件410的第二端为集电极。
在本实施例中，电路布线层300包括彼此间隔设置的第一电路布线区310和第二电路布线区320，第一开关器件410设置于第一电路布线区310上，且第一开关器件410的集电极电连接第一电路布线区310，第一开关器件410的发射极经开口区210电连接金属基板100，第一开关器件410的集电极进一步电连接第二电路布线区320，进而利用第二电路布线区320和金属基板100形成分布电容C，从而使得分布电容C能够作为吸收电容以降低第二电路布线区320和金属基板100之间的电压应力和电磁干扰。
在本实施例中，功率开关电路20进一步包括第一二极管420，第一二极管420设置于第二电路布线区320上，且第一二极管420的负极(图中未标出)电连接第二电路布线区320，第一二极管420的正极(图中未标出)电连接第一电路布线区310。
在本实施例中，第一开关器件410作为功率开关电路20的功率因数调节开关管，例如第一开关器件410可以为IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)。第一二极管420作为功率开关电路20的快恢复二极管(FRD，Fast Recovery diode)，能够提高开关特性，缩短反向恢复时间。
在本实施例中，智能功率模块进一步包括多个第二开关器件430和多个第三开关器件440，电路布线层300进一步包括与第一电路布线区310和第二电路布线区320间隔设置且彼此间隔设置的多个第三电路布线区330，多个第二开关器件430设置于第二电路布线区320上，且多个第二开关器件430的集电极电连接第二电路布线区320，多个第三开关器件440分别设置于对应的第三电路布线区330上，且每个第三开关器件440的集电极分别电连接对应的第三电路布线区330，且多个第二开关器件430的发射极进一步电连接对应的第三电路布线区330。
在本实施例中，多个第二开关器件430分别作为功率开关电路20的U相上桥臂开关管431、V相上桥臂开关管432和W相上桥臂开关管433，多个第三开关器件440分别作为功率开关电路的U相下桥臂开关管441、V相下桥臂开关管442和W相下桥臂开关管443，能够实现智能功率模块的高电流密度、低饱和电压和耐高压等优点。
在本实施例中，功率开关电路20进一步包括多个第二二极管450和多个第三二极管460，多个第二二极管450设置于第二电路布线区上，且多个第二二极管450的负极电连接第二电路布线区320，每个第二二极管450的正极分别电连接对应的第二开关器件430的发射极；多个第三二极管460分别设置于对应的第三电路布线区330上，且每个第三二极管460的负极电连接对应的第三电路布线区330，每个第三二极管460的正极分别电连接对应的第三开关器件440的发射极，能够通过二极管的单向导通性能实现对多个第二开关器件430和多个第三开关器件440的控制。
在本实施例中，开关器件和二极管可以通过焊料层500等电连接层与其所在的电路布线区电连接，并可以通过金属绑线或金属条(图中未标出)与其他电路布线区或器件电连接。例如，第一开关器件410通过焊料层500与第一电路布线区310电连接，并通过金属绑线与第一二极管420电连接。
在本实施例中，智能功率模块进一步包括第一至第九引脚，其中第一引脚610电连接第一电路布线区310，第二引脚620经开口区210电连接金属基板100，第三引脚630电连接第二电路布线区320，第四至第六引脚640-660分别电连接于U相、V相和W相对应的第二开关器件431-433的发射极和对应的第三电路布线区330，第七至第九引脚670-690分别电连接于U相、V相和W相对应的第三开关器件441-443的发射极。
在本实施例中，智能功率模块进一步包括驱动芯片700和封装体800，其中驱动芯片700设置于载板10上，并与功率开关电路20电连接，封装体800对功率开关电路20和驱动芯片700封装于载板10上，通过设置驱动芯片700能够实现对智能功率模块中各个器件的驱动控制。
在本实施例中，驱动芯片700可以为HVIC(High Voltage Integrated Circuit，高压集成电路)。
在本实施例中，封装体800可以为树脂材料。
一并参见图5，本发明智能功率模块的制备方法实施例包括：
S910、提供一载板10，载板10包括依次层叠设置的金属基板100、绝缘层200和电路布线层300，绝缘层200上设置有暴露金属基板100的开口区210；
在本实施例中，可以通过机械钻孔或化学腐蚀的方式在绝缘层上形成开口区210。
S920、载板10上固定第一开关器件410；
S930、将第一开关器件410的第一端经开口区210电连接至金属基板100，将第一开关器件410的第二端电连接至电路布线层300，进而在电路布线层300和金属基板100之间形成分布电容。
本发明实施例通过在电路布线层300和金属基板100之间形成分布电容，分布电容能够作为吸收电容以降低智能功率模块的尖峰电压，减少对器件的电压应力，从而减少对整个电路的干扰，并且由于无需额外增加元器件，有利于智能功率模块的小型化，降低制备工艺的难度，有利于提高模块制造的工艺良率。
在本实施例中，电路布线层300包括彼此间隔设置的第一电路布线层310和第二电路布线层320。
在本实施例中，载板10上固定第一开关器件410的步骤包括：
S921、在第一电路布线层310上固定第一开关器件410，并将第一开关器件410的集电极电连接至第一电路布线层310；
S922、在第二电路布线层320上固定第一二极管420，并将第一二极管420的负极电连接至第二电路布线层320；
通过利用第二电路布线区320和金属基板100形成分布电容C，从而使得分布电容C能够作为吸收电容以降低第二电路布线区320和金属基板100之间的电压应力和电磁干扰。
在本实施例中，将第一开关器件410的第一端经开口区210电连接至金属基板100，将第一开关器件410的第二端电连接至电路布线层300的步骤包括：
S931、将第一开关器件410的发射极经开口区210电连接至金属基板100，并将第一二极管420的正极电连接至第一电路布线层310。
在本实施例中，电路布线层300包括与第一电路布线层310和第二电路布线层320间隔设置且彼此间隔设置的多个第三电路布线层330；
智能功率模块的制备方法进一步包括：
S940、在第二电路布线层320上固定多个第二开关器件430和多个第二二极管450，将多个第二开关器件430的集电极和多个第二二极管450的负极电连接至第二电路布线层320，并将每个第二开关器件430的发射极电连接对应的第二二极管450的正极；
S950、在每个第三电路布线层330上分别固定第三开关器件440和第三二极管460，将每个第三开关器件440的集电极和每个第三二极管460的负极电连接至对应的第三电路布线层330上，并将每个第三开关器件440的发射极电连接至对应的第三二极管460的正极。
通过将第一开关器件410、多个第二开关器件430以及第三开关器件440合理排布，能够实现智能功率模块的高电流密度、低饱和电压和耐高压等优点。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (14)

1.一种智能功率模块，其特征在于，所述智能功率模块包括：载板以及功率开关电路，所述载板包括依次层叠设置的金属基板、绝缘层以及电路布线层，所述功率开关电路设置于所述绝缘层远离所述金属基板的一侧，且包括第一开关器件，所述绝缘层上设置有用于暴露所述金属基板的开口区，所述第一开关器件的第一端经所述开口区电连接所述金属基板，所述第一开关器件的第二端电连接所述电路布线层。
2.根据权利要求1所述的智能功率模块，其特征在于，所述开口区为圆柱形孔或圆锥形孔，所述开口区的最小直径大于或等于1mm。
3.根据权利要求1所述的智能功率模块，其特征在于，所述开口区形成于所述第一开关器件的周边。
4.根据权利要求1所述的智能功率模块，其特征在于，所述第一开关器件的第一端为发射极，所述第一开关器件的第二端为集电极。
5.根据权利要求4所述的智能功率模块，其特征在于，所述电路布线层包括彼此间隔设置的第一电路布线区和第二电路布线区，所述第一开关器件设置于所述第一电路布线区上，且所述第一开关器件的集电极电连接所述第一电路布线区，所述第一开关器件的发射极经所述开口区电连接所述金属基板，所述第一开关器件的集电极进一步电连接所述第二电路布线区。
6.根据权利要求5所述的智能功率模块，其特征在于，所述功率开关电路进一步包括第一二极管，所述第一二极管设置于所述第二电路布线区上，且所述第一二极管的负极电连接所述第二电路布线区，所述第一二极管的正极电连接所述第一电路布线区。
7.根据权利要求6所述的智能功率模块，其特征在于，所述第一开关器件作为所述功率开关电路的功率因数调节开关管，所述第一二极管作为所述功率开关电路的快恢复二极管。
8.根据权利要求6所述的智能功率模块，其特征在于，所述智能功率模块包括多个第二开关器件和多个第三开关器件，所述电路布线层进一步包括与所述第一电路布线区和第二电路布线区间隔设置且彼此间隔设置的多个第三电路布线区，所述多个第二开关器件设置于所述第二电路布线区上，且所述多个第二开关器件的集电极电连接所述第二电路布线区，所述多个第三开关器件分别设置于对应的所述第三电路布线区上，且每个所述第三开关器件的集电极分别电连接对应的所述第三电路布线区，且所述多个第二开关器件的所述发射极进一步电连接对应的所述第三电路布线区。
9.根据权利要求8所述的智能功率模块，其特征在于，所述多个第二开关器件分别作为所述功率开关电路的U相、V相和W相的上桥臂开关管，所述多个第三开关器件分别作为所述功率开关电路的U相、V相和W相的下桥臂开关管。
10.根据权利要求8所述的智能功率模块，其特征在于，所述功率开关电路进一步包括多个第二二极管和多个第三二极管，所述多个第二二极管设置于所述第二电路布线区上，且所述多个第二二极管的负极电连接所述第二电路布线区，每个所述第二二极管的正极分别电连接对应的所述第二开关器件的发射极；所述多个第三二极管分别设置于对应的所述第三电路布线区上，且每个所述第三二极管的负极电连接对应的所述第三电路布线区，每个所述第三二极管的正极分别电连接对应的所述第三开关器件的发射极。
11.根据权利要求1所述的智能功率模块，其特征在于，所述智能功率模块进一步包括驱动芯片和封装体，其中所述驱动芯片设置于所述载板上，并与所述功率开关电路电连接，所述封装体对所述功率开关电路和所述驱动芯片封装于所述载板上。
12.一种智能功率模块的制备方法，其特征在于，包括：
提供一载板，所述载板包括依次层叠设置的金属基板、绝缘层和电路布线层，所述绝缘层上设置有暴露所述金属基板的开口区；
所述载板上固定第一开关器件；
将所述第一开关器件的第一端经所述开口区电连接至所述金属基板，将所述第一开关器件的第二端电连接至所述电路布线层，进而在所述电路布线层和所述金属基板之间形成分布电容。
13.根据权利要求12所述的方法，其特征在于，所述电路布线层包括彼此间隔设置的第一电路布线层和第二电路布线层；
所述载板上固定第一开关器件的步骤包括：
在所述第一电路布线层上固定所述第一开关器件，并将所述第一开关器件的集电极电连接至所述第一电路布线层；
在所述第二电路布线层上固定第一二极管，并将所述第一二极管的负极电连接至所述第二电路布线层；
所述将所述第一开关器件的第一端经所述开口区电连接至所述金属基板，将所述第一开关器件的第二端电连接至所述电路布线层的步骤包括：
将所述第一开关器件的发射极经所述开口区电连接至所述金属基板，并将所述第一二极管的正极电连接至所述第一电路布线层。
14.根据权利要求13所述的方法，其特征在于，所述电路布线层包括与所述第一电路布线层和第二电路布线层间隔设置且彼此间隔设置的多个第三电路布线层；
所述方法进一步包括：
在所述第二电路布线层上固定多个第二开关器件和多个第二二极管，将所述多个第二开关器件的集电极和所述多个第二二极管的负极电连接至所述第二电路布线层，并将每个所述第二开关器件的发射极电连接对应的所述第二二极管的正极；
在每个所述第三电路布线层上分别固定第三开关器件和第三二极管，将每个所述第三开关器件的集电极和每个所述第三二极管的负极电连接至对应的所述第三电路布线层上，并将每个所述第三开关器件的发射极电连接至对应的第三二极管的正极。
CN201911339709.3A 2019-12-23 2019-12-23 一种智能功率模块及其制备方法 Active CN111162069B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911339709.3A CN111162069B (zh) 2019-12-23 2019-12-23 一种智能功率模块及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911339709.3A CN111162069B (zh) 2019-12-23 2019-12-23 一种智能功率模块及其制备方法

Publications (2)

Publication Number Publication Date
CN111162069A CN111162069A (zh) 2020-05-15
CN111162069B true CN111162069B (zh) 2022-04-01

Family

ID=70557815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911339709.3A Active CN111162069B (zh) 2019-12-23 2019-12-23 一种智能功率模块及其制备方法

Country Status (1)

Country Link
CN (1) CN111162069B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291065A (en) * 1991-12-16 1994-03-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of fabricating semiconductor device
CN102437156A (zh) * 2011-12-13 2012-05-02 杭州士兰集成电路有限公司 超低电容瞬态电压抑制器件及其制造方法
CN203165891U (zh) * 2012-02-23 2013-08-28 赛米控电子股份有限公司 半导体模块
CN106298737A (zh) * 2015-06-01 2017-01-04 台达电子工业股份有限公司 功率模块封装结构及其制造方法
CN209545420U (zh) * 2019-04-22 2019-10-25 广东美的制冷设备有限公司 智能功率模块及空调器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673016B1 (ko) * 2005-12-06 2007-01-24 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7291869B2 (en) * 2006-02-06 2007-11-06 Infieon Technologies A.G. Electronic module with stacked semiconductors
JP5407667B2 (ja) * 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
JP5273488B2 (ja) * 2010-11-05 2013-08-28 本田技研工業株式会社 電力変換装置
JP6097557B2 (ja) * 2012-12-26 2017-03-15 日立オートモティブシステムズ株式会社 電力変換装置
EP3442020B1 (en) * 2016-03-24 2020-10-07 Hitachi, Ltd. Power semiconductor module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291065A (en) * 1991-12-16 1994-03-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of fabricating semiconductor device
CN102437156A (zh) * 2011-12-13 2012-05-02 杭州士兰集成电路有限公司 超低电容瞬态电压抑制器件及其制造方法
CN203165891U (zh) * 2012-02-23 2013-08-28 赛米控电子股份有限公司 半导体模块
CN106298737A (zh) * 2015-06-01 2017-01-04 台达电子工业股份有限公司 功率模块封装结构及其制造方法
CN209545420U (zh) * 2019-04-22 2019-10-25 广东美的制冷设备有限公司 智能功率模块及空调器

Also Published As

Publication number Publication date
CN111162069A (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
US10242969B2 (en) Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US9196510B2 (en) Semiconductor package comprising two semiconductor modules and laterally extending connectors
US8115294B2 (en) Multichip module with improved system carrier
JP2013009581A (ja) 電力変換装置
DE102019202038B4 (de) Halbleitergerät, Verfahren für dessen Herstellung und elektrische Leistungswandlervorrichtung
CN108511396B (zh) 电子装置
US9698701B2 (en) Power module packaging structure and method for manufacturing the same
KR20140055514A (ko) 일체형 전력 반도체 모듈
CN109713912B (zh) 用于空调器的功率集成模块及其制造方法
US9275944B2 (en) Semiconductor package with multi-level die block
EP2822032B1 (en) Method of manufacturing a semiconductor device
US12014973B2 (en) Multi-die-package and method
CN111162069B (zh) 一种智能功率模块及其制备方法
CN109546871B (zh) 用于空调器的功率集成模块及其制造方法
CN111613608A (zh) 用于多芯片功率半导体器件的封装
WO2022036993A1 (zh) 一种智能功率模块
US10396018B2 (en) Multi-phase half bridge driver package and methods of manufacture
CN213094567U (zh) 铜排组件及电机控制器
CN210723007U (zh) 一种用于集成功率模块的引线框架
CN111370399B (zh) 智能功率模块、制备方法及装置
CN112435993B (zh) 一种功率模块
CN219123218U (zh) 半导体封装结构
CN219553614U (zh) 一种半导体电路和散热器
CN218548435U (zh) 一种半导体电路及智能功率模块
US20230386966A1 (en) Terminal structure, method for manufacturing terminal structure, and semiconductor apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210715

Address after: Room 1152, area B, 11 / F, building 1, 158 Shuanglian Road, Huangpu District, Shanghai, 201702

Applicant after: Midea Group (Shanghai) Co.,Ltd.

Applicant after: GUANGDONG MEIDI WHITE HOUSEHOLD ELECTRICAL APPLIANCE TECHNOLOGY INNOVATION CENTER Co.,Ltd.

Applicant after: MIDEA GROUP Co.,Ltd.

Address before: 528311 4 Global Innovation Center, industrial road, Beijiao Town, Shunde District, Foshan, Guangdong, China

Applicant before: GUANGDONG MEIDI WHITE HOUSEHOLD ELECTRICAL APPLIANCE TECHNOLOGY INNOVATION CENTER Co.,Ltd.

Applicant before: MIDEA GROUP Co.,Ltd.

GR01 Patent grant
GR01 Patent grant