CN103779339A - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN103779339A
CN103779339A CN201310488724.0A CN201310488724A CN103779339A CN 103779339 A CN103779339 A CN 103779339A CN 201310488724 A CN201310488724 A CN 201310488724A CN 103779339 A CN103779339 A CN 103779339A
Authority
CN
China
Prior art keywords
power semiconductor
load current
current joint
direct voltage
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310488724.0A
Other languages
English (en)
Other versions
CN103779339B (zh
Inventor
彼得·贝克达尔
于尔根·斯蒂格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of CN103779339A publication Critical patent/CN103779339A/zh
Application granted granted Critical
Publication of CN103779339B publication Critical patent/CN103779339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明涉及一种功率半导体模块，该功率半导体模块具有基底，其中，该功率半导体模块具有第一和第二直流电压负载电流接头元件以及第一和第二功率半导体结构元件，并且该第一和第二功率半导体结构元件沿基底的横向的第一方向布置，其中，该功率半导体模块具有薄膜复合结构，该薄膜复合结构具有第一金属薄膜层和结构化的第二金属薄膜层以及布置在第一与第二金属薄膜层之间的电绝缘薄膜层，其中，第一功率半导体结构元件和第二功率半导体结构元件与薄膜复合结构并且与基底导电连接，其中，第一和第二功率半导体结构元件关于第一和第二直流电压负载电流接头元件布置在共同的侧上。本发明还提供了一种功率半导体模块，其具有感应特别低的结构。

Description

功率半导体模块
技术领域
本发明涉及一种功率半导体模块。
背景技术
在由现有技术公知的功率半导体模块中，通常在基底上布置有功率半导体结构元件，例如像功率半导体开关和二极管，并且借助于基底的导体层、接合线和/或薄膜复合结构彼此导电连接。在此，功率半导体开关通常以晶体管的形式，例如像IGBT（Insulated Gate BipolarTransistor，绝缘栅双极型晶体管）或者MOSFET（Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管）或者晶闸管的形式存在。
在此，布置在基底上的功率半导体结构元件通常与一个或多个所谓的半桥电路电连接，这些半桥电路通常用于对电压和电流进行整流和逆变。基底一般直接或间接地与冷却体相连。
由DE10355925A1公知了一种功率半导体模块，其中，功率半导体结构元件借助于薄膜复合结构彼此电连接。
在功率半导体模块的功率半导体结构元件相互之间以及功率半导体结构元件与负载电流接头元件之间的承载负载电流的电连接具有寄生电感，其在功率半导体模块运行时可能导致功率半导体结构元件上的过压。为了使过压最小化，值得期待的是功率半导体模块具有感应特别低的结构。
发明内容
本发明的任务在于，提供了一种功率半导体模块，其具有感应特别低的结构。
该任务通过如下功率半导体模块来解决，该功率半导体模块具有基底，其中，基底具有绝缘材料体和布置在绝缘材料体上的、导电的、结构化的线路层，该线路层构造出彼此电绝缘地布置的导体轨迹，其中，在第一导体轨迹上布置有第一功率半导体结构元件，该第一功率半导体结构元件具有第一和第二负载电流接头，并且该第一功率半导体结构元件的第一负载电流接头与第一导体轨迹导电连接，其中，在第二导体轨迹上布置有第二功率半导体结构元件，该第二功率半导体结构元件具有第一和第二负载电流接头，并且该第二功率半导体结构元件的第一负载电流接头与第二导体轨迹导电连接，其中，该功率半导体模块具有第一和第二直流电压负载电流接头元件，其中，第一和第二功率半导体结构元件沿基底的横向的第一方向布置，并且第一和第二直流电压负载电流接头元件相继布置，其中，该功率半导体模块具有薄膜复合结构，该薄膜复合结构具有第一金属薄膜层和结构化的第二金属薄膜层以及布置在第一与第二金属薄膜层之间的电绝缘薄膜层，其中，第一功率半导体结构元件的第二负载电流接头与第二金属薄膜层导电连接，并且该第二金属薄膜层与第二导体轨迹导电连接，其中，第二功率半导体结构元件的第二负载电流接头与第一金属薄膜层导电连接，其中，第一直流电压负载电流接头元件与第一导体轨迹导电连接，并且第二直流电压负载电流接头元件与第一金属薄膜层导电连接，其中，第一和第二功率半导体结构元件关于第一和第二直流电压负载电流接头元件布置在共同的侧上。
本发明的有利构造方案由从属权利要求得出。
已证明有利的是，第一和第二直流电压负载电流接头元件沿基底的横向的第一方向布置，并且第一和第二直流电压负载电流接头元件沿基底的第一方向相继布置，其中，该第一和第二功率半导体结构元件沿基底的第一方向关于第一和第二直流电压负载电流接头元件布置在共同的侧上。由此，可以实现使功率半导体模块的感应特别低。
已证明有利的是，第一和第二功率半导体结构元件构造为功率半导体开关，因为这是第一和第二功率半导体结构元件的常见构造。
此外，已证明有利的是，在第一导体轨迹上布置有第三功率半导体结构元件，该第三功率半导体结构元件具有第一和第二负载电流接头，并且该第三功率半导体结构元件的第一负载电流接头与第一导体轨迹导电连接，其中，在第二导体轨迹上布置有第四功率半导体结构元件，该第四功率半导体结构元件具有第一和第二负载电流接头，并且该第四功率半导体结构元件的第一负载电流接头与第二导体轨迹导电连接，其中，第三和第四功率半导体结构元件沿基底的第一方向布置，其中，第三功率半导体结构元件的第二负载电流接头与第二金属薄膜层导电连接，其中，第四功率半导体结构元件的第二负载电流接头与第一金属薄膜层导电连接，其中，第一、第二、第三和第四功率半导体结构元件关于第一和第二直流电压负载电流接头元件布置在共同的侧上。由此，能够以低感应的方式实现使技术上常见的半桥电路，该半桥电路具有至少四个功率半导体结构元件。
已证明有利的是，第一、第二、第三和第四功率半导体结构元件沿基底的第一方向关于第一和第二直流电压负载电流接头元件布置在共同的侧上。由此，能够以低感应的方式实现功率半导体模块。
此外，已证明有利的是，第三和第四功率半导体结构元件构造为二极管，因为这是第三和第四功率半导体结构元件的常见构造。
此外，已证明有利的是，第一直流电压负载电流接头元件具有尤其在基底的第一方向上分布的底座和从基底离开地分布的第一区段，其中，该第二直流电压负载电流接头元件经由薄膜复合结构与第一直流电压负载电流接头元件的底座机械连接，这是因为由此可以实现第一和第二直流电压负载电流接头元件的相距特别近的布置并进而可以实现功率半导体模块的感应特别低的结构。
此外，已证明有利的是，第一直流电压负载电流接头元件具有从基底离开地分布的第一区段，其中，第二直流电压负载电流接头元件经由薄膜复合结构与第一导体轨迹机械连接，这是因为由此可以实现第二直流电压负载电流接头元件的灵活的布置。
此外，已证明有利的是，第二直流电压负载电流接头元件具有从基底离开地分布的第一区段，其中，在第一直流电压负载电流接头元件的第一区段与第二直流电压负载电流接头元件的第一区段之间布置有电绝缘元件。通过这些措施实现了第一与第二直流电压负载电流接头元件之间很高的电绝缘强度。
此外，已证明有利的是，绝缘元件以电绝缘薄膜层的区段的形式构成，这是因为由此可以实现功率半导体模块的特别简单的结构。
此外，已证明有利的是，第一直流电压负载电流接头元件具有从基底离开地分布的第一接脚，并且第二直流电压负载电流接头元件具有从基底离开地分布的第二接脚，其中，第二接脚关于第一接脚彼此错开地布置，尤其在基底的横向的第二方向上彼此错开地布置，这是因为由此实现了第一与第二直流电压负载电流接头元件之间很高的电绝缘强度。经由第一和第二接脚可以例如将外部电线路连接到第一和第二直流电压负载电流接头元件上。
此外，已证明有利的是，第二直流电压负载电流接头元件以第一金属薄膜层的区段的形式构成，并且第二直流电压负载电流接头元件与第一金属薄膜层导电连接，其方式是：第二直流电压负载电流接头元件与第一金属薄膜层一体式构成，其中，在第一直流电压负载电流接头元件的第一区段与第二直流电压负载电流接头元件之间布置有电绝缘薄膜层的区段。通过这些措施可以实现功率半导体模块的感应特别低的结构，并且可以实现功率半导体模块的特别简单且特别节省空间的结构。
此外，已证明有利的是，第一和第二直流电压负载电流接头元件和第一和第二功率半导体结构元件在基底上布置在一条线上，并且该线沿着第一方向的方向分布。通过这些措施实现了功率半导体模块的感应特别低的结构。
此外，已证明有利的是，第一和第二直流电压负载电流接头元件的延展尺寸以及薄膜复合结构在第二直流电压负载电流接头元件处的延展尺寸，尤其是在基底的横向的第二方向上，至少相应于第一或者第二或者，在存在的情况下，第三或者第四功率半导体结构元件的延展尺寸，尤其是在基底的横向的第二方向上的延展尺寸，这是因为由此可以实现功率半导体模块的感应特别低的结构。
此外，已证明有利的是，至少与该功率半导体结构元件之一电并联有其他相同类型的功率半导体结构元件，并且该其他相同类型的功率半导体结构元件布置在基底上，其中，第一和第二直流电压负载电流接头元件的延展尺寸以及薄膜复合结构在第二直流电压负载电流接头元件处的延展尺寸，尤其是在基底的横向的第二方向上，至少相应于相应的功率半导体结构元件和所述电并联的其他相同类型的功率半导体结构元件的彼此离得最远的外棱边的间距，尤其在基底的横向的第二方向上的间距。
附图说明
在附图中示出本发明的实施例并且下面对它们进行详细阐述。其中：
图1示出技术上常见的半桥电路的电路图；
图2示出根据本发明的功率半导体模块的构造的示意性剖面图；
图3示出根据本发明的功率半导体模块的构造从上面观察的配属于图2的视图；
图4示出根据本发明的功率半导体模块的另一构造的示意性剖面图；
图5示出根据本发明的功率半导体模块的另一构造的示意性剖面图；
图6示出根据本发明的功率半导体模块的另一构造的示意性剖面图；
图7示出根据本发明的功率半导体模块的另一构造从上面观察的视图；以及
图8示出根据本发明的功率半导体模块的另一构造从上面观察的视图。
具体实施方式
在图1中示出技术上常见的半桥电路的电路图。在图2中示出根据本发明的功率半导体模块1a的构造的示意性剖面图，而在图3中示出根据本发明的功率半导体模块1a的构造从上面观察的配属于图2的视图，其中，图2中所示的剖面沿着图3中所示的线F分布。在这里需要说明的是，在本实施例的框架内，在功率半导体模块1a中实现了图1中所示的技术上常见的半桥电路，这并非必须如此。因此，例如在根据本发明的功率半导体模块中，多个半桥电路、其他类型的半桥电路或者其他电路也可以实现为半桥电路。
根据本发明的功率半导体模块1a具有基底2，该基底在本实施例中以DCB基底的形式存在。基底2具有绝缘材料体4和布置在绝缘材料体4上的导电的、结构化的线路层5，该线路层构造出彼此之间电绝缘地布置的导体轨迹5a和5b。优选地，第一基底2具有导电的、优选非结构化的第二线路层3，其中，绝缘材料体4布置在结构化的第一线路层5与第二线路层3之间。基底2的结构化的第一线路层5可以例如由铜构成。基底2可以例如像本实施例中那样以DCB基底的形式或者以绝缘金属基底的形式存在。在DCB基底的情况下，第一绝缘材料体4可以例如由陶瓷构成，而第一基底的第二线路层可以例如由铜构成。在绝缘金属基底的情况下，第一绝缘材料体4可以例如由聚酰亚胺层或者环氧树脂层构成，而第一基底的第二线路层3可以由金属成型体构成。金属成型体可以例如由铝或者铝合金构成。
在第一导体轨迹5a上布置有第一功率半导体结构元件T1，该第一功率半导体结构元件T1具有第一和第二负载电流接头C和E，并且第一功率半导体结构元件T1的第一负载电流接头C与第一导体轨迹5a例如借助于钎焊层或者烧结层6a导电连接。在这里需要说明的是，出于概览原因，在图2、图4、图5和图6中，在功率半导体结构元件中仅钎焊层或者烧结层6a和7a（第一功率半导体结构元件T1借助于该钎焊层或者烧结层与其他元件相连）设有附图标记，而在图4至图6中，关于功率半导体结构元件的负载电流接头，仅第一功率半导体结构元件T1的第一和第二负载电流接头设有附图标记。在第二导体轨迹5b上布置有第二功率半导体结构元件T2，该第二功率半导体结构元件T2具有第一和第二负载电流接头C和E，并且第二功率半导体结构元件T2的第一负载电流接头C与第二导体轨迹5b例如借助于钎焊层或者烧结层导电连接。
在本实施例中，在第一导体轨迹5a上布置有第三功率半导体结构元件D1，该第三功率半导体结构元件具有第一和第二负载电流接头K和A，并且第三功率半导体结构元件D1的第一负载电流接头K与第一导体轨迹5a例如借助于钎焊层或者烧结层导电连接，并且在第二导体轨迹5b上布置有第四功率半导体结构元件D2，该第四功率半导体结构元件具有第一和第二负载电流接头K和A，并且第四功率半导体结构元件D2的第一负载电流接头K与第二导体轨迹5b例如借助于钎焊层或者烧结层导电连接。
如下负载电流流过负载电流接头，该负载电流不同于控制电流可以具有很高的电流强度。
在这里需要说明的是，在本实施例的框架内，第一和第二功率半导体结构元件作为功率半导体开关并且尤其以IGBT的形式存在，并且相应的功率半导体开关的第一负载电流接头C以相应的IGBT的集电极的形式存在，而相应的功率半导体开关的第二负载电流接头E以相应的IGBT的发射极的形式存在。在本实施例中，功率半导体开关的控制接头G以相应的IGBT的栅极的形式存在。
此外，在这里还需要说明的是，在本实施例的框架内，第三和第四功率半导体结构元件作为二极管存在，并且相应的二极管的第一负载电流接头K以相应的二极管的负极的形式存在，而相应的二极管的第二负载电流接头A以相应的二极管的正极的形式存在。
此外，功率半导体模块1a具有第一和第二直流电压负载电流接头元件14和15，其中，第一、第二、第三和第四功率半导体结构元件以及第一和第二直流电压负载电流接头元件14和15沿基底2的横向的第一方向X布置，并且第一和第二直流电压负载电流接头元件14和15沿基底2的第一方向X相继布置。第一和第二直流电压负载电流接头元件14和15优选用于使功率半导体模块1a与外部环境实现直流电压负载电流连接，其中，在功率半导体模块1a运行时，直流电压Ud存在于第一与第二直流电压负载电流接头元件14与15之间。
此外，功率半导体模块1a还具有薄膜复合结构11，该薄膜复合结构具有第一金属薄膜层8和结构化的第二金属薄膜层10以及布置在第一与第二金属薄膜层8与10之间的电绝缘薄膜层9。这些薄膜层借助于例如粘接连接彼此相连。第二金属薄膜层10基于其结构具有中断部30，从而使第二金属薄膜层10构造出彼此电绝缘地布置的导体轨迹。第一金属薄膜层8同样可以结构化地构成。第一功率半导体结构元件T1的第二负载电流接头E与第二金属薄膜层10借助于例如钎焊层或者烧结层7a导电连接，并且第二金属薄膜层10与第一导体轨迹5a借助于例如钎焊层或者烧结层6c导电连接。
此外，第二功率半导体结构元件T2的第二负载电流接头E与第一金属薄膜层8经由例如钎焊层或者烧结层并且经由导电的穿通接触部18导电连接，其中，钎焊层或者烧结层将第二功率半导体结构元件T2的第二负载电流接头E与第二金属薄膜层10导电连接，穿通接触部18将第一和第二金属薄膜层8和10彼此导电连接。
此外，第三功率半导体结构元件D1的第二负载电流接头A借助于例如钎焊层或者烧结层与第二金属薄膜层10导电连接，而第四功率半导体结构元件D2的第二负载电流接头A与第一金属薄膜层8经由例如钎焊层或者烧结层并且经由导电的第一穿通接触部18导电连接，其中，钎焊层或者烧结层将第四功率半导体结构元件D2的第二负载电流接头A与第二金属薄膜层10导电连接，第一穿通接触部18将第一和第二金属薄膜层8和10彼此导电连接。在附图中，出于概览的原因，仅一个第一穿通接触部18设有附图标记。
第一功率半导体结构元件T1的第二负载电流接头E经由第二金属薄膜层10与第三功率半导体结构元件D1的第二负载电流接头A导电连接，而第二功率半导体结构元件T2的第二负载电流接头E经由第二金属薄膜层10与第四功率半导体结构元件D2的第二负载电流接头A导电连接。第一功率半导体结构元件T1的第二负载电流接头E和第三功率半导体结构元件D1的第二负载电流接头A经由第二金属薄膜层10并且经由第二导体轨迹5b与第二功率半导体结构元件T2的第一负载电流接头C和第四功率半导体结构元件D2的第一负载电流接头K导电连接。
布置在薄膜复合结构11下面的、从图3的角度来看不可见的功率半导体结构元件T1、T2、D1和D2在图3中以虚线示出。
此外，第一直流电压负载电流接头元件14与第一导体轨迹5a借助于例如钎焊层或者烧结层6b导电连接，而第二直流电压负载电流接头元件15与第一金属薄膜层8借助于例如钎焊层或者烧结层7c导电连接，其中，第一、第二、第三和第四功率半导体结构元件T1、T2、D1和D2沿基底2的第一方向X关于第一和第二直流电压负载电流接头元件14和15布置在共同的侧SE上。在根据图2的图示中的实施例中，第一、第二、第三和第四功率半导体结构元件T1、T2、D1和D2以这样的方式布置在第一和第二直流电压负载电流接头元件14和15右边。直流电压负载电流接头元件14和15以这样的方式沿基底2的第一方向X并没有布置在第一、第二、第三和第四功率半导体结构元件T1、T2、D1和D2之间。优选地，第一和第二直流电压负载电流接头元件14和15以及第一、第二、第三和第四功率半导体结构元件T1、T2、D1和D2沿基底2的第一方向X在基底2上布置在沿着第一方向X的方向分布的线B上。优选地，交流电压负载电流接头元件17也沿基底2的第一方向X布置并且尤其优选在基底2上布置在沿着第一方向X的方向分布的线B上。
通过使负载电流以根据本发明的相距很近的面状构造的电线路引导的方式流过根据本发明的功率半导体模块或者引导正负电位的电线路，实现了根据本发明的功率半导体模块的感应非常低的结构。
在本实施例的框架内，第一直流电压负载电流接头元件14形成功率半导体模块1a的正电位负载电流接头，而第二直流电压负载电流接头元件15形成功率半导体模块1a的负电位负载电流接头。
此外，在本实施例的框架内，根据本发明的功率半导体模块具有交流电压负载电流接头元件17，该交流电压负载电流接头元件与第二导体轨迹5b例如借助于钎焊层或者烧结层6d导电连接。
在本实施例的框架内，第一薄膜层8为了连接在本实施例中构造成功率半导体开关的第一和第二功率半导体结构元件T1和T2的控制接头G（栅极）具有框架状的凹口19（参见图3），其中，第一薄膜层8的布置在相应凹口中间的面状件经由第二穿通接触部20与相应的功率半导体开关的控制接头G导电连接。第一薄膜层8的布置在相应凹口中间的面状件以这样的方式与其余的第一薄膜层8电绝缘地布置。出于概览的原因，在附图中仅一个第二凹口19和仅一个与相关功率半导体开关导电连接的第二穿通接触部20设有附图标记。
在这里需要说明的是，薄膜复合结构11在需要时可以具有一个或多个其他导电的、结构化或者非结构化的薄膜层，这些薄膜层分别经由其他电绝缘的薄膜层彼此分离开。其他导电的薄膜层可以例如用于引导控制线路。
在本实施例的框架内，第一直流电压负载电流接头元件14具有在基底2的第一方向X上分布的底座26和从基底2离开地，尤其是垂直地从基底2离开地（方向Z）分布的第一区段27，其中，第二直流电压负载电流接头元件15经由薄膜复合结构11与底座26机械连接。为此，第二直流电压负载电流接头元件15与第一金属薄膜层8借助于例如钎焊层或者烧结层7c导电连接，并且第二金属薄膜层10借助于例如钎焊层或者烧结层7b与底座26导电连接。
在实施例的框架内，第二直流电压负载电流接头元件15具有从基底2离开地，尤其是垂直地从基底2离开地（方向Z）分布的第一区段28，其中，在第一直流电压负载电流接头元件14的第一区段27与第二直流电压负载电流接头元件15的第一区段28之间布置有电绝缘元件13。电绝缘元件13可以例如构造成塑料元件，并且不需要一定在第一直流电压负载电流接头元件14的整个第一区段27上和/或在第二直流电压负载电流接头元件15的整个第一区段28上布置在第一和第二直流电压负载电流接头元件14和15的第一区段27与第一区段28之间。代替电绝缘元件13或者附加于电绝缘元件13，也可以将电绝缘的灌封件12（例如由硅酮或者环氧树脂构成）布置在第一直流电压负载电流接头元件14的第一区段27与第二直流电压负载电流接头元件15的第一区段28之间。
优选地，在基底2的横向的第二方向Y上，第一和第二直流电压负载电流接头元件14和15的延展尺寸AG以及薄膜复合结构11在第二直流电压负载电流接头元件15处的延展尺寸AF至少相应于第一、第二、第三或者第四功率半导体结构元件在基底2的横向的第二方向Y上的延展尺寸AL。基底2的横向的第二方向Y优选垂直于基底2的横向的第一方向X地分布。
为了实现用于将第一直流电压负载电流接头元件14、第二直流电压负载电流接头元件15和交流电压负载电流接头元件17与外部电线路导电连接的螺纹连接，第一直流电压负载电流接头元件14具有通孔16a，第二直流电压负载电流接头元件15具有通孔16b，而交流电压负载电流接头元件17具有通孔16c。在此，通孔16a、16b和16c分别优选布置在相应的负载电流接头元件在第一方向X的方向上分布的相应的第二区段中。
在图4中示出根据本发明的功率半导体模块1b的另一构造的示意性剖面图，该功率半导体模块与根据图2和图3的根据本发明的功率半导体模块1a除如下区别外彼此一致，即，绝缘元件以电绝缘薄膜层9的区段31的形式构成。
在图5中示出根据本发明的功率半导体模块1c的另一构造的示意性剖面图，该功率半导体模块1c与根据图2和图3的根据本发明的功率半导体模块1a除如下区别外彼此一致，即，第二直流电压负载电流接头元件15经由薄膜复合结构11与第一导体轨迹5a机械连接。为此，第二直流电压负载电流接头元件15与第一金属薄膜层8借助于例如钎焊层或者烧结层7c导电连接，并且第二金属薄膜层10借助于例如钎焊层或者烧结层6e与第一导体轨迹5a导电连接。
在图6中示出根据本发明的功率半导体模块1d的另一构造的示意性剖面图，该功率半导体模块1d与根据图2和图3的根据本发明的功率半导体模块1a除如下区别外彼此一致，即，第二直流电压负载电流接头元件15以第一金属薄膜层8的区段35的形式构成，并且第二直流电压负载电流接头元件15与第一金属薄膜层8导电连接，其方式是：第二直流电压负载电流接头元件15与第一金属薄膜层8一体式构成，其中，在第一直流电压负载电流接头元件14的第一区段27与第二直流电压负载电流接头元件15之间布置有电绝缘薄膜层9的区段31。在此，电绝缘薄膜层9的区段31优选布置在第一直流电压负载电流接头元件14的第一区段27上。在此优选地，电绝缘薄膜层9的区段31例如借助于粘接层32与第一直流电压负载电流接头元件14的第一区段27连接。此外优选地，第二金属薄膜层10借助于例如钎焊层或者烧结层7b与第一直流电压负载电流接头元件14的底座26导电连接。作为备选或附加，第二金属薄膜层10可以借助于例如钎焊层或者烧结层6e（类似于根据图5的实施例）与第一导体轨迹5a导电连接。
在图7中示出根据本发明的功率半导体模块1e的另一构造的示意性剖面图，该功率半导体模块1e与根据图2和图3的根据本发明的功率半导体模块1a除如下区别外彼此一致，即，第一直流电压负载电流接头元件14具有从基底2离开地，尤其是垂直地从基底2离开地分布的第一接脚21a，并且第二直流电压负载电流接头元件15具有从基底2离开地，尤其是垂直地从基底2离开地分布的第二接脚21b，其中，第二接脚21b关于第一接脚21a在基底2的横向的第二方向Y上优选为了提高电绝缘强度彼此错开地布置。出于概览的原因，在图7中仅一个第一接脚21a和一个第二接脚21b设有附图标记。优选地，交流电压负载电流接头元件17具有从基底2离开地，尤其是垂直地从基底2离开地分布的第三接脚21c，其中，出于概览的原因，在图7中仅一个第三接脚21c设有附图标记。
尤其为了提高根据本发明的功率半导体模块的载流能力，还可以为一个或多个功率半导体结构元件分别电并联一个或多个其他相应的相同类型的功率半导体结构元件并且布置在基底2上。在图8中示出根据本发明的功率半导体模块1f的这样的另一构造的实施例从上面观察的视图，其中，与第一功率半导体结构元件T1借助于薄膜复合结构11和第一导体轨迹5a电并联有另一第一功率半导体结构元件T1'，并且其中,与第二功率半导体结构元件T2借助于薄膜复合结构11和第二导体轨迹5b电并联有另一第二功率半导体结构元件T2'，并且其中，与第三功率半导体结构元件D1借助于薄膜复合结构11和第一导体轨迹5a电并联有另一第三功率半导体结构元件D1'，并且其中，与第四功率半导体结构元件D2借助于薄膜复合结构11和第二导体轨迹5b电并联有另一第四功率半导体结构元件D2'。在此，分别彼此电并联的功率半导体结构元件是相同类型的，也就是说，如果例如第一功率半导体结构元件T1是功率半导体开关，那么另一第一功率半导体结构元件T1'同样是功率半导体开关，如果例如第三功率半导体结构元件D1是二极管，那么另一第三功率半导体结构元件D1'同样是二极管。
在基底2的横向的第二方向Y上，第一和第二直流电压负载电流接头元件14和15的延展尺寸AG以及薄膜复合结构11在第二直流电压负载电流接头元件15处的延展尺寸AF至少相应于相应的功率半导体结构元件T1、T2、D1或者D2和电并联的其他相同类型的功率半导体结构元件T1'、T2'、D1'或者D2'的彼此离得最远的外棱边33和34在基底2的横向的第二方向Y上的间距AB。
在其他方面，根据图8的实施例相应于根据图2和图3的实施例，其中，根据图8的实施例也可以与所有其他实施例相结合。
此外，在这里还需要说明的是，在本发明的意义上，将“两个元件导电连接”的表达不仅理解为两个元件借助于例如在两个元件之间形成的焊接连接、钎焊连接或者烧结连接的直接导电连接，而且也理解为借助于例如一个或多个将两个元件彼此电连接的线路元件、线路层和/或穿通接触部的间接导电连接，从而可以在两个彼此导电连接的元件之间实现双向电流。尤其在烧结连接的情况下，在两个彼此导电连接的元件之间除了烧结层之外还可以布置一个或多个增附剂层（例如由贵金属尤其是由银构成），并且布置在两个彼此导电连接的元件之一上或者布置在它们两者上。
此外，还需要说明的是，第一和第二直流电压负载电流接头元件14和15在基底2上优选布置在基底2的第一端部区域E1中。
此外，还需要说明的是，交流电压负载电流接头元件17在基底2上优选布置在基底2的第二端部区域E2中，其中，第一、第二、第三和第四功率半导体结构元件在基底2上布置在第一与第二端部区域E1与E2之间。
此外，还需要说明的是，第一和第二直流电压负载电流接头元件14和15的第一区段27和28的在第一方向X的方向上分布的厚度优选小于第一和第二直流电压负载电流接头元件14和15的延展尺寸AG。第一和第二直流电压负载电流接头元件14和15的第一区段27和28优选面状地实施。
此外，在这里还需要说明的是，在本实施例中可以取消第三和第四功率半导体结构元件。
此外，还需要说明的是，在附图中相同元件设有相同的附图标记。
在本实施例中，第一和第二直流电压负载电流接头元件14和15沿基底2的横向的第一方向X布置，并且第一和第二直流电压负载电流接头元件14和15沿基底2的第一方向X相继布置，其中，第一和第二功率半导体结构元件T1和T2沿基底2的第一方向X关于第一和第二直流电压负载电流接头元件14和15布置在共同的侧SE上。这并非必须如此。概括来说足够的是，在本发明中，第一直流电压负载电流接头元件14和15相继布置，其中，第一和第二功率半导体结构元件T1和T2关于第一和第二直流电压负载电流接头元件14和15布置在共同的侧SE上。因此，例如在图3、图7和图8中，第一和第二直流电压负载电流接头元件14和15也可以在基底2上以例如90°转动地布置（转动轴垂直穿过基底2）。此外，第一和第二直流电压负载电流接头元件14和15可以例如关于根据图3、图7和图8的图示也布置在第一功率半导体结构元件T1和/或第三功率半导体结构元件D1的上面或者下面。
此外，在这里还需要说明的是，像本实施例中那样，优选第二直流电压负载电流接头元件15同样具有底座50，其中，第二直流电压负载电流接头元件15经由薄膜复合结构11与第一直流电压负载电流接头元件的底座26机械连接，其方法是：第二直流电压负载电流接头元件15的底座50经由薄膜复合结构11与第一直流电压负载电流接头元件的底座26机械连接，或者第二直流电压负载电流接头元件15经由薄膜复合结构11与第一导体轨迹5a机械连接，其方法是：第二直流电压负载电流接头元件15的底座50经由薄膜复合结构11与第一导体轨迹5a机械连接。
此外，还需要说明的是，在第二直流电压负载电流接头元件15与导电的、结构化的线路层5之间布置有电绝缘装置，该电绝缘装置优选以薄膜复合结构11的绝缘薄膜层9的区段的形式存在。第二直流电压负载电流接头元件15借助于该电绝缘装置与导电的、结构化的线路层5电绝缘地布置。

Claims (15)

1.一种功率半导体模块，所述功率半导体模块具有基底（2），其中，所述基底（2）具有绝缘材料体（4）和布置在所述绝缘材料体（4）上的、导电的、结构化的线路层（5），所述线路层（5）构造出彼此电绝缘地布置的导体轨迹（5a、5b），其中，在第一导体轨迹（5a）上布置有第一功率半导体结构元件（T1），所述第一功率半导体结构元件具有第一和第二负载电流接头（C、E），并且所述第一功率半导体结构元件（T1）的第一负载电流接头（C）与所述第一导体轨迹（5a）导电连接，其中，在第二导体轨迹（5b）上布置有第二功率半导体结构元件（T2），所述第二功率半导体结构元件具有第一和第二负载电流接头（C、E），并且所述第二功率半导体结构元件（T2）的第一负载电流接头（C）与所述第二导体轨迹（5b）导电连接，其中，所述功率半导体模块（1a、1b、1c、1d、1e、1f）具有第一和第二直流电压负载电流接头元件（14、15），其中，所述第一和第二功率半导体结构元件（T1、T2）沿所述基底（2）的横向的第一方向（X）布置，并且所述第一和第二直流电压负载电流接头元件（14、15）相继布置，其中，所述功率半导体模块（1a、1b、1c、1d、1e、1f）具有薄膜复合结构（11），所述薄膜复合结构具有第一金属薄膜层（8）和结构化的第二金属薄膜层（10）以及布置在所述第一与第二金属薄膜层（8、10）之间的电绝缘薄膜层（9），其中，所述第一功率半导体结构元件（T1）的第二负载电流接头（E）与所述第二金属薄膜层（10）导电连接，并且所述第二金属薄膜层（10）与所述第二导体轨迹（5b）导电连接，其中，所述第二功率半导体结构元件（T2）的第二负载电流接头（E）与所述第一金属薄膜层（8）导电连接，其中，所述第一直流电压负载电流接头元件（14）与所述第一导体轨迹（5a）导电连接，而所述第二直流电压负载电流接头元件（15）与所述第一金属薄膜层（8）导电连接，其中，所述第一和第二功率半导体结构元件（T1、T2）关于所述第一和第二直流电压负载电流接头元件（14、15）布置在共同的侧（SE）上。
2.根据权利要求1所述的功率半导体模块，其特征在于，所述第一和第二直流电压负载电流接头元件（14、15）沿所述基底（2）的横向的第一方向（X）布置，并且所述第一和第二直流电压负载电流接头元件（14、15）沿所述基底（2）的第一方向（X）相继布置，其中，所述第一和第二功率半导体结构元件（T1、T2）沿所述基底（2）的第一方向（X）关于所述第一和第二直流电压负载电流接头元件（14、15）布置在共同的侧（SE）上。
3.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述第一和第二功率半导体结构元件（T1、T2）构造成功率半导体开关。
4.根据前述权利要求之一所述的功率半导体模块，其特征在于，在所述第一导体轨迹（5a）上布置有第三功率半导体结构元件（D1），所述第三功率半导体结构元件具有第一和第二负载电流接头（K、A），并且所述第三功率半导体结构元件（D1）的第一负载电流接头（K）与所述第一导体轨迹（5a）导电连接，其中，在所述第二导体轨迹（5b）上布置有第四功率半导体结构元件（D2），所述第四功率半导体结构元件具有第一和第二负载电流接头（K、A），并且所述第四功率半导体结构元件（D2）的第一负载电流接头（K）与所述第二导体轨迹（5b）导电连接，其中，所述第三和第四功率半导体结构元件（D1、D2）沿所述基底（2）的第一方向（X）布置，其中，所述第三功率半导体结构元件（D1）的第二负载电流接头（A）与所述第二金属薄膜层（10）导电连接，其中，所述第四功率半导体结构元件（D2）的第二负载电流接头（A）与所述第一金属薄膜层（8）导电连接，其中，所述第一、第二、第三和第四功率半导体结构元件（T1、T2、D1、D2）关于所述第一和第二直流电压负载电流接头元件（14、15）布置在共同的侧（SE）上。
5.根据权利要求4所述的功率半导体模块，其特征在于，所述第一、第二、第三和第四功率半导体结构元件（T1、T2、D1、D2）沿所述基底（2）的第一方向（X）关于所述第一和第二直流电压负载电流接头元件（14、15）布置在共同的侧（SE）上。
6.根据权利要求4或5所述的功率半导体模块，其特征在于，所述第三和第四功率半导体结构元件（D1、D2）构造成二极管。
7.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述第一直流电压负载电流接头元件（14）具有底座（26）和从所述基底（2）离开地分布的第一区段（27），其中，所述第二直流电压负载电流接头元件（15）经由所述薄膜复合结构（11）与所述第一直流电压负载电流接头元件（14）的底座（26）机械连接。
8.根据权利要求1至6之一所述的功率半导体模块，其特征在于，所述第一直流电压负载电流接头元件（14）具有从所述基底（2）离开地分布的第一区段（27），其中，所述第二直流电压负载电流接头元件（15）经由所述薄膜复合结构（11）与所述第一导体轨迹（5a）机械连接。
9.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述第二直流电压负载电流接头元件（15）具有从所述基底（2）离开地分布的第一区段（28），其中，在所述第一直流电压负载电流接头元件（14）的第一区段（27）与所述第二直流电压负载电流接头元件（15）的第一区段（28）之间布置有电绝缘元件（13）。
10.根据权利要求9所述的功率半导体模块，其特征在于，所述绝缘元件（13）以所述电绝缘薄膜层（9）的区段（31）的形式构成。
11.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述第一直流电压负载电流接头元件（14）具有从所述基底（2）离开地分布的第一接脚（21a），并且所述第二直流电压负载电流接头元件（15）具有从所述基底（2）离开地分布的第二接脚（21b），其中，所述第二接脚（21b）关于基底（2）的第一接脚（21a）彼此错开地布置。
12.根据权利要求1至6之一所述的功率半导体模块，其特征在于，所述第二直流电压负载电流接头元件（15）以所述第一金属薄膜层（8）的区段（35）的形式构成，并且所述第二直流电压负载电流接头元件（15）与所述第一金属薄膜层（8）通过如下方式导电连接，即，所述第二直流电压负载电流接头元件（15）与所述第一金属薄膜层（8）一体式构成，其中，在所述第一直流电压负载电流接头元件（14）的第一区段（27）与所述第二直流电压负载电流接头元件（15）之间布置有所述电绝缘薄膜层（9）的区段（31）。
13.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述第一和第二直流电压负载电流接头元件（14、15）和所述第一和第二功率半导体结构元件（T1、T2）在所述基底（2）上布置在一条线（B）上，并且所述线（B）沿着所述第一方向（X）的方向分布。
14.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述第一和第二直流电压负载电流接头元件（14、15）的延展尺寸（AG）以及所述薄膜复合结构（11）在所述第二直流电压负载电流接头元件（15）处的延展尺寸（AF）至少相应于所述第一或第二，或者，在存在的情况下，第三或第四功率半导体结构元件（T1、T2、D1、D2）的延展尺寸（AL）。
15.根据权利要求1至13之一所述的功率半导体模块，其特征在于，至少与所述功率半导体结构元件（T1、T2、D1、D2）中的一个电并联有其他相同类型的功率半导体结构元件（T1'、T2'、D1'、D2'），并且所述其他相同类型的功率半导体结构元件布置在所述基底（2）上，其中，所述第一和第二直流电压负载电流接头元件（14、15）的延展尺寸（AG）以及所述薄膜复合结构（11）在所述第二直流电压负载电流接头元件（15）上的延展尺寸（AF）至少相应于相应的功率半导体结构元件（T1、T2、D1、D2）和所述电并联的其他相同类型的功率半导体结构元件（T1'、T2'、D1'、D2'）的彼此离得最远的外棱边（33、34）的间距（AB）。
CN201310488724.0A 2012-10-17 2013-10-17 功率半导体模块 Active CN103779339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201210218868 DE102012218868B3 (de) 2012-10-17 2012-10-17 Leistungshalbleitermodul
DE102012218868.1 2012-10-17

Publications (2)

Publication Number Publication Date
CN103779339A true CN103779339A (zh) 2014-05-07
CN103779339B CN103779339B (zh) 2017-11-17

Family

ID=49384697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310488724.0A Active CN103779339B (zh) 2012-10-17 2013-10-17 功率半导体模块

Country Status (5)

Country Link
US (1) US9196572B2 (zh)
JP (1) JP6216594B2 (zh)
KR (1) KR102055458B1 (zh)
CN (1) CN103779339B (zh)
DE (1) DE102012218868B3 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336051A (zh) * 2017-01-10 2018-07-27 赛米控电子股份有限公司 带有功率半导体结构元件的功率半导体模块
CN111066145A (zh) * 2018-03-07 2020-04-24 富士电机株式会社 半导体装置
US11490516B2 (en) 2018-07-18 2022-11-01 Delta Electronics (Shanghai) Co., Ltd Power module structure

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013104522B3 (de) * 2013-05-03 2014-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
JP6274019B2 (ja) * 2014-06-03 2018-02-07 三菱電機株式会社 半導体装置及びその製造方法
DE102016104283B4 (de) 2016-03-09 2019-05-16 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung mit einem Leistungshalbleitermodul mit einem Gehäuse
JP6493317B2 (ja) * 2016-06-23 2019-04-03 三菱電機株式会社 半導体装置
US11037855B2 (en) * 2016-12-30 2021-06-15 Intel IP Corporation Contoured-on-heat-sink, wrapped printed wiring boards for system-in-package apparatus
WO2018212342A1 (ja) * 2017-05-19 2018-11-22 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
DE102017209515A1 (de) 2017-06-06 2018-12-06 Bayerische Motoren Werke Aktiengesellschaft Leistungsumrichtermodul und Verfahren zu dessen Herstellung
CN109427707B (zh) * 2017-08-31 2020-07-07 华中科技大学 一种功率器件的三维封装结构及封装方法
USD937294S1 (en) 2019-02-18 2021-11-30 Samsung Electronics Co., Ltd. Display screen or portion thereof with graphical user interface
DE102019117476B4 (de) * 2019-06-28 2024-03-14 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einem Anschlusselement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020023341A1 (en) * 1996-09-30 2002-02-28 Siemens Aktiengesellschaft Method for producing a microelectronic component of sandwich construction
US20050127503A1 (en) * 2003-11-29 2005-06-16 Semikron Elektronik Gmbh Power semiconductor module and method for producing it
JP2008270527A (ja) * 2007-04-20 2008-11-06 Mitsubishi Electric Corp 電力用半導体モジュール
CN102386159A (zh) * 2010-08-26 2012-03-21 赛米控电子股份有限公司 具有柔性的连接装置的功率组件
CN102460693A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274322A (ja) * 2000-03-27 2001-10-05 Mitsubishi Electric Corp パワー半導体モジュール
DE102006015198A1 (de) * 2006-04-01 2007-10-11 Semikron Elektronik Gmbh & Co. Kg Verbindungseinrichtung für elektronische Bauelemente
DE102011078806B4 (de) * 2011-07-07 2014-10-30 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren für ein leistungselektronisches System mit einer Kühleinrichtung
DE102013104522B3 (de) * 2013-05-03 2014-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
DE102013010452A1 (de) * 2013-06-21 2014-12-24 Audi Ag Kraftfahrzeug

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020023341A1 (en) * 1996-09-30 2002-02-28 Siemens Aktiengesellschaft Method for producing a microelectronic component of sandwich construction
US20050127503A1 (en) * 2003-11-29 2005-06-16 Semikron Elektronik Gmbh Power semiconductor module and method for producing it
JP2008270527A (ja) * 2007-04-20 2008-11-06 Mitsubishi Electric Corp 電力用半導体モジュール
CN102460693A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
CN102386159A (zh) * 2010-08-26 2012-03-21 赛米控电子股份有限公司 具有柔性的连接装置的功率组件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336051A (zh) * 2017-01-10 2018-07-27 赛米控电子股份有限公司 带有功率半导体结构元件的功率半导体模块
CN108336051B (zh) * 2017-01-10 2023-05-30 赛米控电子股份有限公司 带有功率半导体结构元件的功率半导体模块
CN111066145A (zh) * 2018-03-07 2020-04-24 富士电机株式会社 半导体装置
CN111066145B (zh) * 2018-03-07 2023-09-22 富士电机株式会社 半导体装置
US11490516B2 (en) 2018-07-18 2022-11-01 Delta Electronics (Shanghai) Co., Ltd Power module structure

Also Published As

Publication number Publication date
DE102012218868B3 (de) 2013-11-07
US20140103519A1 (en) 2014-04-17
KR20140049468A (ko) 2014-04-25
JP2014082484A (ja) 2014-05-08
JP6216594B2 (ja) 2017-10-18
US9196572B2 (en) 2015-11-24
CN103779339B (zh) 2017-11-17
KR102055458B1 (ko) 2019-12-12

Similar Documents

Publication Publication Date Title
CN103779339A (zh) 功率半导体模块
US9591755B2 (en) Power semiconductor module comprising module-internal load and auxiliary connection devices of low-inductance configuration
CN105981274B (zh) 电力用半导体模块
CN105390484B (zh) 具有负载电流汇流导轨的低电感的电路装置
CN203165891U (zh) 半导体模块
US20140334203A1 (en) Power converter and method for manufacturing power converter
CN106531727A (zh) 具有抗干扰电容器的电子组件
CN107293534A (zh) 电力用半导体模块以及电力变换装置
CN104078428B (zh) 功率半导体模块和用于制造功率半导体模块的方法
CN107039409A (zh) 包括多个电势面的功率电子开关器件
CN109428498B (zh) 组件结构、功率模块及功率模块组装结构
US8466549B2 (en) Semiconductor device for power conversion
CN103545285A (zh) 半导体模块和用于测定流过负载接口的电流的方法
EP2928057A1 (en) Power converting device and railway vehicle mounted with the same
JP2015225918A (ja) 半導体モジュールおよび半導体スイッチ
CN106449608A (zh) 半导体模块
US10056175B2 (en) Thermistor mounting apparatus and thermistor component
CN103987192A (zh) 线路布置
EP3770962A1 (en) Semiconductor module arrangement
CN105097756B (zh) 半导体模块
CN108352381A (zh) 用于电动机的功率模块
CN104867903A (zh) 电子模块
JP2016195179A (ja) スイッチング素子ユニット
CN104701379A (zh) 功率半导体装置
CN103681552A (zh) 功率半导体模块和用于制造功率半导体模块的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant