CN103681552A - 功率半导体模块和用于制造功率半导体模块的方法 - Google Patents

功率半导体模块和用于制造功率半导体模块的方法 Download PDF

Info

Publication number
CN103681552A
CN103681552A CN201310398050.5A CN201310398050A CN103681552A CN 103681552 A CN103681552 A CN 103681552A CN 201310398050 A CN201310398050 A CN 201310398050A CN 103681552 A CN103681552 A CN 103681552A
Authority
CN
China
Prior art keywords
sheet metal
power semiconductor
facility
semiconductor modular
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310398050.5A
Other languages
English (en)
Other versions
CN103681552B (zh
Inventor
克里斯蒂安·约布尔
于尔根·斯蒂格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of CN103681552A publication Critical patent/CN103681552A/zh
Application granted granted Critical
Publication of CN103681552B publication Critical patent/CN103681552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明涉及一种功率半导体模块和用于制造功率半导体模块的方法。功率半导体模块（1、1’’）具有金属板材设施（4），该金属板材设施（4）具有导电的金属成型体（2）和结构化的、导电的金属板材元件（5），该金属板材设施（4）通过不导电的绝缘层（3）与金属成型体（2）连接，其中，金属板材元件（5）具有向绝缘层（3）方向垂直于绝缘层（3）延伸的侧棱边（14），其中，功率半导体模块（1、1’’）具有封装的功率半导体开关（10a、10b），该封装的功率半导体开关（10a、10b）通过布置在封装的功率半导体开关（10a、10b）与金属板材设施（4）之间的烧结层（9）与金属板材设施（4）连接。本发明创造一种可靠的功率半导体模块（1、1’’）。

Description

功率半导体模块和用于制造功率半导体模块的方法
技术领域
本发明涉及一种功率半导体模块和用于制造功率半导体模块的方法。
背景技术
功率半导体开关，例如像IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）、MOSFET（Metal Oxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效应晶体管）或者晶闸管，此外还例如用于对电压和电流进行整流和逆变，其中，例如为了实现整流器通常将多个功率半导体开关彼此电连接。在此，功率半导体开关通常布置在基底上，该基底通常直接或者间接与冷却体连接。
通常以未封装的功率半导体芯片形式存在的功率半导体开关为了制造功率半导体模块而布置在基底上，并且通常通过钎焊连接与基底连接。基底能够例如以DCB基底或者IMS基底的形式存在。基底具有结构化的、导电的金属层，该金属层由于其结构构造出导体迹线。功率半导体开关通过导体迹线彼此连接，从而流过功率半导体开关的、可能具有很高电流强度的负载电流也流过导电金属层的导体迹线。在此，负载电流例如从功率半导体模块流至与该功率半导体模块连接的负载，例如像电动机。为了制造例如DCB基底，技术上常见的是将统一厚度的金属板材压焊到通常由陶瓷构成的绝缘体上，并且然后从金属板材中蚀刻出导体迹线结构。为了制造IMS基底，技术上常见的是将统一厚度的金属板材经由绝缘层与金属体连接，并且然后从金属板材中蚀刻出导体迹线结构。在此，流过导体迹线的负载电流的可能的高度以并非不显著的程度依赖于金属板材的厚度。厚金属板材允许实现载流能力特别强的导体迹线，这是因为导体迹线具有大的横截面，并且厚金属板材可以实现从功率半导体开关输出的热量的良好的热量扩散。
因为在商业上常见的基底中导体迹线结构是从金属板材中蚀刻而成的，所以导体迹线或者金属板材的可实现的厚度受到界定，这是因为在从金属板材中蚀刻导体迹线结构时，通常以酸的形式存在的蚀刻介质还从金属板材中蚀刻出处于覆盖漆下侧的材料（该覆盖漆覆盖如下部位，在该部位上应该形成导体迹线），或者通过蚀刻形成的空隙具有梯形结构，并因此随着酸的渗入深度增加，空隙的宽度变小，并因此不再提供在由空隙分开的导体迹线之间的可靠的电绝缘。因此，在商业上常见的基底中，金属板材（从所述金属板材中可以蚀刻出导体迹线）的厚度受到界定，并且因此限制了功率半导体模块的载流能力。
此外，通常借助于钎焊连接将功率半导体开关与导体迹线连接。但是，由于焊料的相对低的熔点，所以钎焊连接尤其在出现很高的负载电流的情况下不能持久稳定。
由DE10213648A1公知有用于与DCB基底连接的封装的功率半导体器件的使用。
发明内容
本发明的任务在于，创造一种可靠的功率半导体模块。
该任务通过一种功率半导体模块来解决，其中，该功率半导体模块具有导电的金属成型体和金属板材设施，该金属板材设施具有结构化的、导电的金属板材元件，该金属板材设施通过不导电的绝缘层与金属成型体连接，其中，金属板材元件具有向绝缘层方向垂直于绝缘层延伸的侧棱边，其中，功率半导体模块具有封装的功率半导体开关，该封装的功率半导体开关通过布置在封装的功率半导体开关与金属板材设施之间的烧结层与金属板材设施连接。
此外，该任务通过一种用于制造功率半导体模块的方法来解决，该方法具有下列方法步骤：
a）提供导电的金属成型体和金属板材设施，该金属板材设施具有结构化的、导电的金属板材元件，其中，所述金属板材元件借助于与金属板材元件一体式构造的金属板材元件连接装置彼此连接，
b）通过不导电的绝缘层将金属板材设施与金属成型体连接，
c）借助于烧结连接将封装的功率半导体开关与金属板材设施连接，以及
d）将金属板材元件连接装置从金属板材设施分离开。
本方法的有利的构造类似于功率半导体模块的有利的构造来得知，反之亦然。
本发明的有利的构造由从属权利要求得知。
已表明有利的是，至少一个金属板材元件具有远离绝缘层延伸的区段。通过这种措施，能够以简单的方式和方法实现与金属板材元件一体式构造的负载接头元件、控制接头元件或者辅助接头元件。
此外，已表明有利的是，封装的功率半导体开关在其面向绝缘层的侧上具有导电的接头面，其中，相应的接头面与面向它的相应的金属板材元件连接。由此，可以实现功率半导体开关与金属板材设施的可靠的电联接。
此外，已表明有利的是，功率半导体模块具有电阻抗元件，该电阻抗元件通过布置在阻抗元件与金属板材设施之间的烧结层与金属板材设施连接，这是因为阻抗元件于是特别可靠地与金属板材设施连接。
此外，已表明有利的是，功率半导体模块具有控制接头元件和/或辅助接头元件，其借助于熔焊连接或者烧结连接与金属板材设施连接，这是因为控制接头元件和/或辅助接头元件能够以简单的方式和方法可变地匹配不同控制单元的不同接触连接实施形式，这些控制单元构造用于控制功率半导体模块。
此外，已表明有利的是，金属成型体具有3毫米至10毫米或者更厚的厚度，这是因为金属成型体于是具有很强的吸热能力并且可以实现良好的热量扩散。
此外，已表明有利的是，绝缘层具有20微米至60微米的厚度，这是因为这于是确保了可靠的电绝缘。
此外，已表明有利的是，金属板材设施具有0.5毫米至1毫米或者更厚的厚度，于是功率半导体模块的载流能力很强。
此外，已表明有利的是，封装的功率半导体开关构造为SMD器件，这是因为功率半导体模块于是可以特别小地构建。
此外，已表明有利的是，使至少一个金属板材元件的区段远离绝缘层弯曲。通过这种措施，能够以简单的方式和方法实现与金属板材元件一体式构造的负载接头元件、控制接头元件或者辅助接头元件。
附图说明
在附图中示出本发明的实施例，并且下面对它们进行详细阐述。在此：
图1以示意性立体图示出在执行多个根据本发明的方法步骤之后的功率半导体模块坯件；
图2示出功率半导体模块坯件的属于图1的示意性剖面图；
图3以示意性立体图示出根据本发明的功率半导体模块；以及
图4以示意性立体图示出另一个根据本发明的功率半导体模块。
具体实施方式
下面描述用于制造根据本发明的功率半导体模块的根据本发明的方法。在图1中以示意性立体图示出在执行多个根据本发明的方法步骤之后的功率半导体模块坯件1’。在图2中示出功率半导体模块坯件1’的沿着线A延伸的剖面的属于图1的示意性剖面图。
在第一方法步骤中，提供一种导电的金属成型体2和一种具有结构化的、导电的金属板材元件5的金属板材设施4，其中，金属板材元件5借助于与所述金属板材元件5一体式构造的金属板材元件连接装置16彼此连接。金属成型体可以例如由铝或者铝合金构成。金属成型体可以例如以金属板的形式存在。金属成型体优选具有3毫米至10毫米的厚度，尤其是具有5毫米至10毫米的厚度。金属板材设施4由金属板材构成，从该金属板材中例如借助于冲压或者激光加工将材料从金属板材中移去或者将材料冲压出金属板材，从而金属板材具有空隙，其中，在图1中为了清楚起见仅一个空隙12设有附图标记。这样，金属板材以所谓的引线框架的形式存在。通过空隙，金属板材设施4具有构造出金属板材元件5的结构。金属板材元件5通过空隙彼此分开。金属板材元件5结合空隙构造出电导体迹线。金属板材元件5借助于与金属板材元件5一体式构造的金属板材元件连接装置16彼此连接。金属板材设施4优选由铜或者铜合金构成。金属板材设施4，更准确的说是金属板材元件5，优选具有0.5毫米至1毫米的厚度。
在另一个方法步骤中，通过不导电的绝缘层3将金属板材设施4与金属成型体2连接。不导电的绝缘层3导致金属板材设施4与金属成型体2电绝缘，并且可以例如由聚酰亚胺或者环氧树脂构成。绝缘层3优选具有20微米至60微米的厚度。为了将金属板材设施4与金属成型体2连接，将电绝缘层3覆加到金属成型体2上，然后将金属板材设施4布置在绝缘层3上。
在本实施例的框架内，在另一个方法步骤中，将封装的第一和第二功率半导体开关10a和10b以及电阻抗元件11与金属板材设施4借助于烧结连接进行连接。为此，在本实施例中，在封装的第一和第二功率半导体开关10a和10b应该与金属板材设施4的金属板材元件5连接的部位上覆加有烧结膏体，并且两个封装的功率半导体开关10a和10b以及阻抗元件11布置到金属板材元件5的设有烧结膏体的区域上，并且然后在压力和温度作用下与金属板材元件5连接，从而在封装的第一和第二功率半导体开关10a和10b以及阻抗元件11与金属板材设施4之间布置有烧结层9。功率半导体开关10a和10b具有各一个壳体13，在该壳体中布置有功率半导体芯片，其中，为了清楚起见，功率半导体芯片在图2中并未示出，且壳体13的其他内部部分在图2中并未示出。壳体13可以例如以TO壳体的形式存在。封装的功率半导体开关是现有技术。在本实施例中，封装的功率半导体开关10a和10b以MOSFET的形式存在并且在其面向金属板材元件5的侧上具有电接头面，其用于将布置在壳体13内部部分的功率半导体芯片与外界电连接。在图2中的剖面图中，第一和第二功率半导体开关10a和10b的接头面之一设有附图标记12。在此，封装的功率半导体开关的接头面除了电连接以外还用于将功率半导体开关的热量输出到金属板材设施4上。
在本实施例中，两个封装的功率半导体开关10a和10b各具有三个接头面12。封装的第一功率半导体开关10a的在壳体内部与功率半导体芯片的源极导电连接的接头面12与金属板材元件5a连接。封装的第一功率半导体开关10a的在壳体内部与功率半导体芯片的漏极导电连接的接头面与金属板材元件5b连接，而封装的第一功率半导体开关10a的在壳体内部与功率半导体芯片的栅极导电连接的接头面与金属板材元件5c连接。在此，至相应的金属板材的连接通过烧结层9来实现。在此，接头面通常由铜或者铜合金构成。在这里需要注意的是，封装的功率半导体开关的接头面和/或金属板材设施4或金属板材元件5的面向封装的功率半导体开关的接头面的面必要时可以具有例如由银构成的表面涂层，该表面涂层优选充当烧结连接9的增附剂层。
在这里需要注意的是，封装的功率半导体开关的壳体13不仅可以包含本来的功率半导体芯片（例如MOSFET、IGBT或者晶闸管），而且必要时也可以包含其他的电子器件。在本实施例中，例如在封装的第一和第二功率半导体开关10a和10b的相应的壳体13中，还布置有与相应的功率半导体芯片在电路上非并联地设置的二极管。
封装的功率半导体开关可以例如构造为SMD器件。
由于根据本发明为了制造结构化的金属板材设施4并未使用比如在技术上常见的基底中所使用的蚀刻工艺，所以金属板材元件5具有向绝缘层3方向垂直于绝缘层3延伸的侧棱边。在此，在图2中为了清楚起见金属板材元件5的仅一个侧棱边14设有附图标记。金属板材元件5的侧棱边垂直于金属板材元件5的主面15地延伸。因此，金属板材设施4或者金属板材元件5以及由它们形成的导体迹线在实践中可以具有任意厚度，并因此设计用于很高的负载电流。因此，布置在金属板材元件5之间的空隙12沿着其整个厚度具有统一的宽度，并因此具有恒定的不依赖于金属板材元件5厚度的绝缘强度。由于金属板材设施4或者金属板材元件5的可实现的宽厚度，金属板材设施4可以实现在根据本发明的功率半导体模块的运行中从封装的功率半导体开关输出到金属板材设施4上的热量的良好的热量扩散。
此外，根据本发明，不像技术上常见的基底中那样功率半导体芯片直接与基底连接，而是使用封装的功率半导体开关并且将封装的功率半导体开关与金属板材设施4连接。由此避免了，由于金属板材设施4和功率半导体芯片的不同的热膨胀系数导致功率半导体芯片在温度波动很大的情况下发生损坏，温度波动尤其可能出现在很高的负载电流的负载变换时。
为了建立封装的功率半导体开关与金属板材设施的电连接，通过根据本发明地使用烧结连接来代替技术上常见的钎焊连接实现功率半导体开关与金属板材设施的抗高温连接，该抗高温连接可靠地持久地经受住在很大的负载电流中出现的强加热。
通过金属板材设施的特征、封装的功率半导体开关的使用和用于将封装的功率半导体开关与金属板材设施连接的烧结连接的使用的根据本发明的组合式共同作用，可以实现尤其即使在很高的负载电流下仍然非常可靠的功率半导体模块。
在另一个方法步骤中，将金属板材元件连接装置16从金属板材设施分离开，从而形成在图3中所示的根据本发明的功率半导体模块1。该方法步骤也可以在连接金属板材设施和金属成型体与连接封装的功率半导体开关和金属板材设施之间进行。
优选地，金属板材元件5具有远离绝缘层3延伸的区段，尤其是具有垂直地远离绝缘层3延伸的区段。在本实施例中，为了清楚起见，在图1中仅金属板材元件5的区段6、7和8设有附图标记。在此，区段6形成负载接头元件，功率半导体模块1利用该负载接头元件与外界电连接，并且在功率半导体模块1的运行中，负载电流流过该负载接头元件。在此，区段7形成控制接头元件，利用该控制接头元件功率半导体模块1与外界电连接，并且在功率半导体模块1的运行中，借助于该控制接头元件来控制（也就是说接通和断开）封装的功率半导体开关10a。在此，区段8形成辅助接头元件，利用该辅助接头元件功率半导体模块1与外界电连接，并且在本实施例中，在功率半导体模块1的运行中，借助于该辅助接头元件来测量在封装的功率半导体开关10a上出现的电压。
在本实施例的框架内，电阻抗元件11充当用于测量流过它的负载电流的分流器。
在本实施例中，金属板材设施在根据本发明的方法开始之前就已经相应地弯曲，从而金属板材设施4的金属板材元件5在方法开始时就已经具有远离绝缘层3延伸的区段。
如果金属板材设施在根据本发明的方法开始时没有相应地弯曲，但是应该有至少一个金属板材元件的区段远离绝缘层3，那么可以在附加的方法步骤中，使至少一个金属板材元件的区段远离绝缘层3弯曲，尤其是垂直地远离绝缘层3弯曲。通过这种措施，能够以简单的方式和方法来实现与金属板材元件一体式构造、远离绝缘层地突出的负载接头元件、控制接头元件或者辅助接头元件。附加的方法步骤可以要么直接在连接金属板材设施和金属成型体2之后进行，要么直接在连接封装的功率半导体开关和金属板材设施4之后进行，要么直接在将金属板材元件连接装置16从金属板材设施4分离开之后进行。
在图4中以立体图形式示出另一个根据本发明的功率半导体模块1’’。在此，根据本发明的功率半导体模块1’’相应于根据本发明的功率半导体模块1具有如下不同之处，即，功率半导体模块1’’具有借助于熔焊连接或者烧结连接与金属板材设施连接的控制接头元件和/或辅助接头元件。在本实施例中，控制接头元件和辅助接头元件借助于熔焊连接彼此连接。在图4中，为了清楚起见仅一个控制接头元件7’和一个辅助接头元件8’设有附图标记。因此，控制接头元件和/或辅助接头元件在功率半导体模块1’’中不同于功率半导体模块1并不与相应配属这些接头元件的金属板材元件一体式构造。在本实施例中，控制接头元件和/或辅助接头元件能够以简单的方式和方法可变地匹配不同控制单元的不同接触连接实施形式，这些控制单元构造用于控制功率半导体模块。
在这里需要注意的是，附图中相同的元件设有相同的附图标记。

Claims (10)

1.一种功率半导体模块，其中，所述功率半导体模块（1、1’’）具有导电的金属成型体（2）和金属板材设施（4），所述金属板材设施（4）具有结构化的、导电的金属板材元件（5），所述金属板材设施（4）通过不导电的绝缘层（3）与所述金属成型体（2）连接，其中，所述金属板材元件（5）具有向所述绝缘层（3）方向垂直于所述绝缘层（3）延伸的侧棱边（14），其中，所述功率半导体模块（1、1’’）具有封装的功率半导体开关（10a、10b），所述封装的功率半导体开关（10a、10b）通过布置在所述封装的功率半导体开关（10a、10b）与所述金属板材设施（4）之间的烧结层（9）与所述金属板材设施（4）连接。
2.根据权利要求1所述的功率半导体模块，其特征在于，至少一个金属板材元件（5）具有远离所述绝缘层（3）延伸的区段（6、7、8）。
3.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述封装的功率半导体开关（10a、10b）在其面向所述绝缘层（3）的侧上具有导电的接头面（12），其中，相应的接头面（12）与面向它的相应的金属板材元件（5）连接。
4.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述功率半导体模块（1、1’’）具有电阻抗元件（11），所述电阻抗元件（11）通过布置在所述阻抗元件（11）与所述金属板材设施（4）之间的烧结层（9）与所述金属板材设施（4）连接。
5.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述功率半导体模块（1’’）具有控制接头元件（7’）和/或辅助接头元件（8’），所述控制接头元件（7’）和/或辅助接头元件（8’）借助于熔焊连接或者烧结连接与所述金属板材设施（4）连接。
6.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述金属板材设施（4）具有0.5毫米至1毫米的厚度。
7.根据前述权利要求之一所述的功率半导体模块，其特征在于，所述封装的功率半导体开关（10a、10b）构造为SMD器件。
8.一种用于制造功率半导体模块的方法，其具有下列方法步骤：
a）提供导电的金属成型体（2）和金属板材设施（4），所述金属板材设施具有结构化的、导电的金属板材元件（5），其中，所述金属板材元件（5）借助于与所述金属板材元件（5）一体式构造的金属板材元件连接装置（16）彼此连接；
b）通过不导电的绝缘层（3）将所述金属板材设施（4）与所述金属成型体（2）连接；
c）借助于烧结连接（9）将封装的功率半导体开关（10a、10b）与所述金属板材设施（4）连接；以及
d）将所述金属板材元件连接装置（16）从所述金属板材设施（4）分离开。
9.根据权利要求8所述的方法，其特征在于，将方法步骤d）在方法步骤b）与方法步骤c）之间执行。
10.根据权利要求8或9所述的方法，其特征在于，在方法步骤b）与方法步骤c）之间，或者在方法步骤c）与方法步骤d）之间使至少一个金属板材元件（5）的区段（6、7、8）远离所述绝缘层（3）弯曲。
CN201310398050.5A 2012-09-04 2013-09-04 功率半导体模块和用于制造功率半导体模块的方法 Active CN103681552B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012215656.9 2012-09-04
DE102012215656.9A DE102012215656B4 (de) 2012-09-04 2012-09-04 Verfahren zur Herstellung eines Leistungshalbleitermoduls

Publications (2)

Publication Number Publication Date
CN103681552A true CN103681552A (zh) 2014-03-26
CN103681552B CN103681552B (zh) 2018-01-09

Family

ID=48795417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310398050.5A Active CN103681552B (zh) 2012-09-04 2013-09-04 功率半导体模块和用于制造功率半导体模块的方法

Country Status (4)

Country Link
EP (1) EP2704194B1 (zh)
KR (1) KR102020070B1 (zh)
CN (1) CN103681552B (zh)
DE (1) DE102012215656B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110557077A (zh) * 2018-06-04 2019-12-10 三菱电机株式会社 半导体模块

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014203306A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Herstellen eines Elektronikmoduls

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10213648A1 (de) * 2002-03-27 2003-10-23 Semikron Elektronik Gmbh Leistungshalbleitermodul
DE102004057421A1 (de) * 2004-11-27 2006-06-08 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
US20080283983A1 (en) * 2007-03-26 2008-11-20 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
US20120061815A1 (en) * 2010-09-08 2012-03-15 Vincotech Holdings S.A.R.L. Power semiconductor module having sintered metal connections, preferably sintered silver connections, and production method
CN102468295A (zh) * 2010-10-28 2012-05-23 英飞凌科技股份有限公司 具有插入物的半导体模块以及用于生产具有插入物的半导体模块的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19543920C2 (de) * 1995-11-24 2000-11-16 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
JP3540471B2 (ja) * 1995-11-30 2004-07-07 三菱電機株式会社 半導体モジュール
JP2001068587A (ja) * 1999-08-25 2001-03-16 Hitachi Ltd 半導体装置
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
JP2005116612A (ja) * 2003-10-03 2005-04-28 Murata Mfg Co Ltd フリップチップ実装方法およびこの方法を用いた電子回路装置
JP4905009B2 (ja) 2006-09-12 2012-03-28 豊田合成株式会社 発光装置の製造方法
US8253233B2 (en) * 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10213648A1 (de) * 2002-03-27 2003-10-23 Semikron Elektronik Gmbh Leistungshalbleitermodul
DE102004057421A1 (de) * 2004-11-27 2006-06-08 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
US20080283983A1 (en) * 2007-03-26 2008-11-20 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
US20120061815A1 (en) * 2010-09-08 2012-03-15 Vincotech Holdings S.A.R.L. Power semiconductor module having sintered metal connections, preferably sintered silver connections, and production method
CN102468295A (zh) * 2010-10-28 2012-05-23 英飞凌科技股份有限公司 具有插入物的半导体模块以及用于生产具有插入物的半导体模块的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110557077A (zh) * 2018-06-04 2019-12-10 三菱电机株式会社 半导体模块
CN110557077B (zh) * 2018-06-04 2023-06-30 三菱电机株式会社 半导体模块

Also Published As

Publication number Publication date
CN103681552B (zh) 2018-01-09
KR102020070B1 (ko) 2019-09-09
DE102012215656A1 (de) 2014-03-06
KR20140031124A (ko) 2014-03-12
DE102012215656B4 (de) 2015-05-21
EP2704194A1 (de) 2014-03-05
EP2704194B1 (de) 2019-06-19

Similar Documents

Publication Publication Date Title
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US20140334203A1 (en) Power converter and method for manufacturing power converter
CN105765716B (zh) 功率半导体模块和复合模块
JP6358129B2 (ja) 電力変換装置
CN103779339A (zh) 功率半导体模块
CN103545285A (zh) 半导体模块和用于测定流过负载接口的电流的方法
US20170092574A1 (en) Method for manufacture a power electronic switching device and power electronic switching device
CN203850269U (zh) 功率半导体模块
CN108538825B (zh) 功率模块
US9165927B2 (en) Semiconductor device
WO2015182284A1 (ja) 半導体装置
CN106252332B (zh) 热敏电阻搭载装置及热敏电阻部件
US10229884B2 (en) Semiconductor device
CN103681552A (zh) 功率半导体模块和用于制造功率半导体模块的方法
JP2020519027A (ja) 半導体モジュール
KR101766082B1 (ko) 파워모듈
CN109844939A (zh) 功率模块
CN104867863A (zh) 电子模块的制造
CN108292638B (zh) 电子功率模块
CN106031307A (zh) 用于生产功率印制电路的工艺和通过此工艺获得的功率印制电路
CN107078126A (zh) 半导体模块以及半导体模块用的导电构件
CN104867903B (zh) 电子模块
CN109716877A (zh) 电子组件、尤其是用于混合动力车或者电动车的电子的功率组件
CN108352381A (zh) 用于电动机的功率模块
JP2012238737A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant