CN108336051B - 带有功率半导体结构元件的功率半导体模块 - Google Patents

带有功率半导体结构元件的功率半导体模块 Download PDF

Info

Publication number
CN108336051B
CN108336051B CN201810018262.9A CN201810018262A CN108336051B CN 108336051 B CN108336051 B CN 108336051B CN 201810018262 A CN201810018262 A CN 201810018262A CN 108336051 B CN108336051 B CN 108336051B
Authority
CN
China
Prior art keywords
film
base plate
power semiconductor
load
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810018262.9A
Other languages
English (en)
Other versions
CN108336051A (zh
Inventor
马库斯·克内贝尔
于尔根·斯蒂格
奥利弗·塔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Electronics Co ltd
Original Assignee
Semikron Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Electronics Co ltd filed Critical Semikron Electronics Co ltd
Publication of CN108336051A publication Critical patent/CN108336051A/zh
Application granted granted Critical
Publication of CN108336051B publication Critical patent/CN108336051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种带有功率半导体结构元件的功率半导体模块，其还带有导电的负载衔接元件，其中，功率半导体模块具有不导电的绝缘层和底板，其中，绝缘层布置在迹线与底板的面朝绝缘层的主面之间并且负载衔接元件的接触区域沿与底板的主面的法线方向垂直的方向布置在绝缘层旁，其中，功率半导体结构元件通过复合薄膜与负载衔接元件导电连接，其中，复合薄膜具有背离底板的导电的第一薄膜和布置在第一薄膜与底板之间的不导电的第二薄膜，其中，第二薄膜的第一区域布置在底板与负载衔接元件的接触区域之间，以及第一薄膜的布置在负载衔接元件的接触区域与第二薄膜的第一区域之间的第一区域与负载衔接元件的接触区域导电接触。

Description

带有功率半导体结构元件的功率半导体模块
技术领域
本发明涉及一种带有功率半导体结构元件的功率半导体模块。
背景技术
由DE 10 2012 218 868 B3已知一种功率半导体模块，其具有功率半导体结构元件、基板、复合薄膜以及为了功率半导体模块的外部电衔接具有负载电流衔接元件，其中，复合薄膜具有金属的第一薄膜层和金属的第二薄膜层以及布置在金属的第一薄膜层与第二薄膜层之间的电绝缘的薄膜层，其中，功率半导体结构元件与复合薄膜以及与基板符合电路要求地导电连接。负载电流衔接元件在此布置在基板上并且因此经由基板与其上布置有该基板的冷却体电绝缘地布置。此处的缺陷在于，被功率半导体模块的相对较高的负载电流流过的负载衔接元件和复合薄膜仅经由导热性较差的、与冷却体导热连接的基板冷却。负载衔接元件以及特别是复合薄膜因此被较差地冷却，以及因此可能在功率半导体模块的运行中强烈变热，这可能对功率半导体模块的使用寿命有负面影响。
发明内容
本发明所要解决的技术问题是创造一种功率半导体模块，在该功率半导体模块中，该功率半导体模块的用于导电连接功率半导体模块的元件的复合薄膜和该功率半导体模块的至少一个负载衔接元件在热学方面被有效地冷却。
该技术问题通过一种功率半导体模块解决，其带有布置在导电的迹线上的功率半导体结构元件以及带有导电的负载衔接元件，其中，功率半导体模块具有不导电的绝缘层和底板，其中，绝缘层布置在迹线与底板的面朝该绝缘层的主面之间，以及负载衔接元件的接触区域沿与底板的主面的法线方向垂直的方向布置在绝缘层旁，其中，功率半导体结构元件通过复合薄膜与负载衔接元件导电连接，其中，复合薄膜具有背离底板的导电的第一薄膜和布置在第一薄膜与底板之间的不导电的第二薄膜，其中，第二薄膜的第一区域布置在底板与负载衔接元件的接触区域之间，并且第一薄膜的布置在负载衔接元件的接触区域与第二薄膜的第一区域之间的第一区域与负载衔接元件的接触区域导电接触。
本发明的有利的构造方案将在下文中进一步描述。
被证实有利的是，功率半导体模块具有遮盖绝缘层的边缘区域的且与底板具有机械接触的不导电的围堰(Damm)，其中，该围堰布置在复合薄膜的围堰区域与底板之间。围堰可靠地防止了复合薄膜因绝缘层的侧棱而受损。
此外被证实有利的是，第一薄膜的第一区域与负载衔接元件的接触区域材料锁合地(stoffschlüssig)导电接触或者导电地施压接触。由此保证了在第一薄膜的第一区域与负载衔接元件的接触区域之间的可靠的导电连接。
此外被证实有利的是，复合薄膜具有面朝底板的导电的第三薄膜，其中，第二薄膜布置在第一薄膜与第三薄膜之间，这是因为复合薄膜因此具有多个通过第二薄膜被彼此电绝缘布置的导电的层。
就此而论被证实有利的是，第三薄膜的与复合薄膜的所有在功率半导体模块运行中处于电压下的区域电绝缘地布置的冷却板薄膜区域被布置在第二薄膜的第一区域与底板之间，其中，第三薄膜的冷却板薄膜区域与底板材料锁合地连接或者布置成压靠到底板上。由此实现了复合薄膜以及因此负载衔接元件到底板上的良好导热的接驳。
此外被证实有利的是，第三薄膜的接触区域与功率半导体结构元件或者与迹线材料锁合地导电接触或者导电地施压接触。由此保证了第三薄膜的接触区域与功率半导体结构元件或与迹线的可靠的导电连接。
就此而论被证实有利的是，第三薄膜的接触区域与第一薄膜导电连接。由此实现了第三薄膜到第一薄膜或反过来的电流流动。
此外被证实有利的是，负载衔接元件呈L形地构造且具有平行于绝缘层延伸的支脚和远离底板延伸的负载衔接元件区段，其中，支脚构造成负载衔接元件的接触区域，这是因为该接触区域因此具有用于和第一薄膜电接触的较大的接触面积。
此外被证实有利的是，底板是冷却体的一体的组成部分，其中，冷却体具有从底板出发的隆起。由此实现了对复合薄膜和负载衔接元件的良好的冷却。
就此而论被证实有利的是，隆起被构造为冷却肋或冷却销，这是因为由此确保了冷却体到包围该冷却体的液态或气态的介质的有效的热量输出。
附图说明
接下来参考下面的附图详细阐释本发明的实施例。其中：
图1示出按本发明的功率半导体模块的剖视图。
具体实施方式
在图1中示出了按本发明的功率半导体模块1的剖视图，其中，更准确地说，在图1中，在细节视图的范围内，示出了功率半导体模块1的截面，该截面示出了若干用于理解本发明的主要的元件。图1是示意图，在该示意图中，元件的尺寸尤其是不符合比例的。为清楚起见，在图1中没有示出可能存在的钎焊或烧结金属层。
按本发明的功率半导体模块1具有唯一一个或如在实施例中那样具有多个功率半导体结构元件2，功率半导体结构元件布置在功率半导体模块1的导电的迹线3上。功率半导体结构元件2在此与迹线3优选通过布置在功率半导体结构元件2与迹线3之间的钎焊或烧结金属层导电连接。迹线3由导电的结构化的第一线路层构造。各功率半导体结构元件2优选以功率半导体开关或二极管的形式存在。功率半导体开关在此优选以晶体管的形式存在，如IGBT(绝缘栅双极型晶体管)或MOSFET(金属氧化物半导体场效应晶体管)。
此外，功率半导体模块1具有不导电的绝缘层15和底板9，其中，绝缘层15布置在迹线3与底板9的面朝绝缘层15的主面9'之间。迹线3与绝缘层15连接。在本实施例的范围中，在绝缘层15与底板9之间布置着导电的优选非结构化的第二线路层12，该第二线路层与绝缘层15连接。绝缘层15优选以陶瓷体的形式存在。各迹线3、第二线路层12和绝缘层15被一起优选由直接覆铜基板13(DCB基板)构造。
底板9可以构造成一件式或多件式。底板9优选仅由一种或多种金属制成。底板9可以例如由叠置的子底板构成。第二线路层12可以材料锁合地例如通过布置在该第二线路层12与底板9之间的钎焊或烧结金属层与底板9连接或被布置成压靠到底板9上。如果第二线路层12被布置成压靠到底板9上，那么在第二线路层12与底板9之间可以布置导热膏。
底板9可以例如借助力锁合的(kraftschlüssig)连接(例如螺纹连接)或者借助材料锁合的连接与冷却体连接。底板9可以替选是冷却体11的一体的组成部分，其中，冷却体11具有从底板9出发的、优选金属的隆起10，隆起例如可以构造为冷却肋或冷却销。隆起10在图1中用虚线绘出。如果底板9借助力锁合的连接与冷却体连接或者普遍而言布置成压靠到冷却体上，那么可以在底板9与冷却体之间布置导热膏。
功率半导体模块1具有导电的负载衔接元件4。负载衔接元件4用于功率半导体模块1的外部的电衔接。与功率半导体模块1的在图1中为清楚起见没有示出的控制衔接元件相反的是，负载衔接元件4导引功率半导体1的负载电流。在图1所示的剖视图中示出了仅一个唯一的负载衔接元件4。功率半导体模块1的其余的负载衔接元件4优选与所示的负载衔接元件4一致地构造且优选以和所示的负载衔接元件4类似的方式布置以及符合电路要求地与复合薄膜导电接触。各负载衔接元件4可以构造成一件式或多件式。接下来涉及到为图1所示的负载衔接元件4所作的陈述，优选以类似的方式也适用于功率半导体模块1的其余的负载衔接元件4。
各负载衔接元件4的接触区域4'沿与底板9的主面9'的法线方向N垂直的方向布置在绝缘层15旁以及因此沿与底板9的主面9'的法线方向N垂直的方向布置在基板13旁。
各负载衔接元件4优选呈L形地构造且具有平行于绝缘层15延伸的支脚和远离底板9延伸的负载衔接元件区段4”，其中，支脚构造成各负载衔接元件4的接触区域4'。
功率半导体结构元件2通过复合薄膜5与负载衔接元件4符合电路要求地导电连接。
复合薄膜5具有背离底板9的导电的第一薄膜6和布置在第一薄膜6与底板9之间的不导电的第二薄膜7。第二薄膜7的第一区域7'布置在底板9与负载衔接元件4的接触区域4'之间，以及第一薄膜6的布置在负载衔接元件4的接触区域4'与第二薄膜7的第一区域7'之间的第一区域6'与负载衔接元件4的接触区域4'导电接触。第一薄膜6与第二薄膜7材料锁合地连接。
通过在本发明中将各负载衔接元件4的接触区域4'沿与底板9的主面9'的法线方向N垂直的方向布置在绝缘层15旁以及因此沿与底板9的主面9'的法线方向N的垂直方向布置在基板13旁，以及由复合薄膜5、特别是在所述实施例中由不导电的第二薄膜7造成各负载衔接元件4的电绝缘并且因此不是由导热较差的基板13造成各负载衔接元件4的电绝缘，使得无论是复合薄膜5还是各负载衔接元件4，都在热学方面被非常有效地冷却。无论是复合薄膜5还是各负载衔接元件4因此在本发明中都极为良好导热地接驳到底板9上或冷却体11上，因而它们在功率半导体模块1运行中不那么强烈地变热并且提高了功率半导体模块1的使用寿命。此外，基板13的面积可以设计得较小，由此降低了用于制造功率半导体模块1的成本。
第二薄膜7的第一区域7'可以与底板9材料锁合地例如借助布置在第二薄膜7的第一区域7'与底板9之间的粘接层连接。第二薄膜7的第一区域7'替选可以布置成压靠到底板9上。
第一薄膜6的第一区域6'可以与负载衔接元件4的接触区域4'材料锁合地例如借助布置在第一薄膜6的第一区域6'与负载衔接元件4的接触区域4'之间的钎焊或烧结层导电接触。第一薄膜6的第一区域6'替选可以与负载衔接元件4的接触区域4'导电地施压接触。
复合薄膜5优选具有面朝底板9的导电的第三薄膜8，其中，第二薄膜7布置在第一薄膜6与第三薄膜8之间。第三薄膜8与第二薄膜7材料锁合地连接。
关于复合薄膜5要注意下列说明。第一薄膜6优选被构造为金属薄膜。第一薄膜6可以非结构化地或是结构化地构造，并且由于它的结构而构造成多条彼此电绝缘布置的迹线。第二薄膜7优选构造为塑料薄膜。优选存在的第三薄膜8优选构造为金属薄膜。第三薄膜8可以非结构化地或结构化地构造并且由于它的结构而构造成多条彼此电绝缘布置的迹线。复合薄膜5当然还可以具有一个或多个其它结构化的或非结构化的导电的薄膜(例如金属薄膜)，在这些薄膜之间分别布置非导电的薄膜(例如塑料薄膜)。各金属薄膜可以具有一个唯一的或多个叠置的金属层。特别是为了优选在负载衔接元件4的接触区域4'中机械地增强第一薄膜6和/或第三薄膜8，可以在各薄膜6或8上布置导电的附加层，该附加层的表面构造成各接触面。要注意的是，按照本发明，这种导电的附加层被视作是该导电的附加层布置在其上的各薄膜6或8的一体的组成部分。各薄膜的导电的附加层例如以至少一块金属薄板的形式存在，其布置在薄膜6或8的其余各部分上。各薄膜6或8的导电的附加层优选材料锁合地(例如通过烧结或钎焊连接)与复合薄膜5的薄膜6或8的其余各部分连接。
第三薄膜8的与复合薄膜5的所有在功率半导体模块1的运行中处于电压下的区域电绝缘布置的冷却板薄膜区域8'优选布置在第二薄膜7的第一区域7'与底板9之间，其中，第三薄膜8的冷却板薄膜区域8'可以与底板9材料锁合地例如借助布置在第三薄膜8的冷却板薄膜区域8'与底板9之间的钎焊或烧结层连接，或者可以布置成压靠到底板9上。由此达到了复合薄膜5到底板9上的特别良好的热和机械的接驳。
第三薄膜8的各接触区域8”优选与各功率半导体结构元件2或与各迹线3材料锁合地例如通过钎焊或烧结层导电接触。替选地，第三薄膜8的各接触区域8”可以优选与各功率半导体结构元件2或与各迹线3导电地施压接触。第三薄膜8的各接触区域8”可以借助通孔敷镀结构20与第一薄膜6导电连接。
功率半导体模块1优选具有遮盖绝缘层15的边缘区域的且与底板9具有机械接触的不导电的围堰16，其中，围堰16布置在复合薄膜5的围堰区域5'与底板9之间。围堰16优选由硅酮制成，其可以例如以交联的液体硅橡胶或交联的固体硅橡胶的形式存在。围堰16可靠地防止了复合薄膜5由于绝缘层15的侧棱而受损。
为了实现上面说明的各导电的施压接触，和/或第三薄膜8的冷却板薄膜区域8'布置成压靠到底板9上或者第二薄膜7的第一区域7'布置成压靠到底板9上，功率半导体模块1优选可以具有以能沿底板9的主面9'的法线方向N运动的方式构造的施压装置17。施压装置17在本实施例的框架内具有施压体18和从该施压体18朝着各功率半导体结构元件2和/或朝着各负载衔接元件4的方向凸出的各弹性的施压元件19，其中，各施压元件19压向底板9方向以及因此促成了上面说明的各导电的施压接触，和/或将第三薄膜8的冷却板薄膜区域8'或第二薄膜7的第一区域7'压靠到底板9上。为了产生施压，由在图1中为清楚起见没有示出的力产生装置产生沿底板9的主面9'的法线方向N朝着底板9方向作用的力F。力产生装置可以例如以螺纹连接的形式存在，其将施压体18与底板9连接起来。
各施压元件19在最简单的情况下可以通过如下方式压向底板9方向，即，由重力产生为此所需的压力F，当施压装置17相对于地球重心布置在底板9上方时，压力将施压装置17压向底板9方向。
各施压元件19优选由弹性体制成。弹性体优选构造为硅酮。硅酮优选以交联的液体硅橡胶的形式或交联的固体硅橡胶的形式存在。
在此要注意的是，本发明的不同的实施例的特征只要特征不是相互排斥的，当然可以相互任意组合。

Claims (8)

1.功率半导体模块，其带有布置在导电的迹线(3)上的功率半导体结构元件(2)以及带有导电的负载衔接元件(4)，其中，所述功率半导体模块(1)具有不导电的绝缘层(15)和底板(9)，其中，所述绝缘层(15)布置在所述迹线(3)与所述底板(9)的面朝所述绝缘层(15)的主面(9')之间并且所述负载衔接元件(4)的接触区域(4')沿与所述底板(9)的主面(9')的法线方向(N)垂直的方向布置在所述绝缘层(15)旁，其中，所述功率半导体结构元件(2)通过复合薄膜(5)与所述负载衔接元件(4)导电连接，其中，所述复合薄膜(5)具有背离所述底板(9)的导电的第一薄膜(6)和布置在所述第一薄膜(6)与所述底板(9)之间的不导电的第二薄膜(7)，其中，所述第二薄膜(7)的第一区域(7')布置在所述底板(9)与所述负载衔接元件(4)的接触区域(4')之间，以及所述第一薄膜(6)的布置在所述负载衔接元件(4)的接触区域(4')与所述第二薄膜(7)的第一区域(7')之间的第一区域(6')与所述负载衔接元件(4)的接触区域(4')导电接触，其中，所述复合薄膜(5)具有面朝所述底板(9)的导电的第三薄膜(8)，其中，所述第二薄膜(7)布置在所述第一薄膜(6)与所述第三薄膜(8)之间，其中，所述第三薄膜(8)的与所述复合薄膜(5)的所有在所述功率半导体模块(1)运行中处于电压下的区域电绝缘地布置的冷却板薄膜区域(8')被布置在所述第二薄膜(7)的第一区域(7')与所述底板(9)之间，其中，所述第三薄膜(8)的冷却板薄膜区域(8')与所述底板(9)材料锁合地连接或布置成压靠到所述底板(9)上。
2.按照权利要求1所述的功率半导体模块，其特征在于，所述功率半导体模块(1)具有遮盖所述绝缘层(15)的边缘区域的且与所述底板(9)具有机械接触的不导电的围堰(16)，其中，所述围堰(16)布置在所述复合薄膜(5)的围堰区域(5')与所述底板(9)之间。
3.按照权利要求1或2所述的功率半导体模块，其特征在于，所述第一薄膜(6)的第一区域(6')与所述负载衔接元件(4)的接触区域(4')材料锁合地导电接触或导电地施压接触。
4.按照权利要求1或2所述的功率半导体模块，其特征在于，所述第三薄膜(8)的接触区域(8”)与所述功率半导体结构元件(2)或与所述迹线(3)材料锁合地导电接触或导电地施压接触。
5.按照权利要求4所述的功率半导体模块，其特征在于，所述第三薄膜(8)的接触区域(8”)与所述第一薄膜(6)导电连接。
6.按照权利要求1或2所述的功率半导体模块，其特征在于，所述负载衔接元件(4)呈L形地构造且具有平行于绝缘层(15)延伸的支脚和远离所述底板(9)延伸的负载衔接元件区段(4”)，其中，所述支脚构造成所述负载衔接元件(4)的接触区域(4')。
7.按照权利要求1或2所述的功率半导体模块，其特征在于，所述底板(9)是冷却体(11)的一体的组成部分，其中，所述冷却体(11)具有从所述底板(9)出发的隆起(10)。
8.按照权利要求7所述的功率半导体模块，其特征在于，所述隆起(10)构造成冷却肋或冷却销。
CN201810018262.9A 2017-01-10 2018-01-09 带有功率半导体结构元件的功率半导体模块 Active CN108336051B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017100328.2A DE102017100328B4 (de) 2017-01-10 2017-01-10 Leistungshalbleitermodul mit einem Leistungshalbleiterbauelement
DE102017100328.2 2017-01-10

Publications (2)

Publication Number Publication Date
CN108336051A CN108336051A (zh) 2018-07-27
CN108336051B true CN108336051B (zh) 2023-05-30

Family

ID=62636445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810018262.9A Active CN108336051B (zh) 2017-01-10 2018-01-09 带有功率半导体结构元件的功率半导体模块

Country Status (2)

Country Link
CN (1) CN108336051B (zh)
DE (1) DE102017100328B4 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1898466A2 (de) * 2006-06-14 2008-03-12 Semikron Elektronik GmbH & Co. KG Patentabteilung Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung
CN103779339A (zh) * 2012-10-17 2014-05-07 赛米控电子股份有限公司 功率半导体模块
CN104157622A (zh) * 2013-05-14 2014-11-19 赛米控电子股份有限公司 功率电子开关装置和具有该功率电子开关装置的布置结构
CN105551977A (zh) * 2014-10-27 2016-05-04 赛米控电子股份有限公司 用于生产具有防潮电绝缘盖的开关器件的方法以及用于生产具有该开关器件的装置的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013108185B4 (de) * 2013-07-31 2021-09-23 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102014114808B4 (de) * 2014-10-13 2018-03-08 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102015111204B4 (de) * 2015-07-10 2019-03-07 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches Modul mit Lastanschlusselementen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1898466A2 (de) * 2006-06-14 2008-03-12 Semikron Elektronik GmbH & Co. KG Patentabteilung Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung
CN103779339A (zh) * 2012-10-17 2014-05-07 赛米控电子股份有限公司 功率半导体模块
CN104157622A (zh) * 2013-05-14 2014-11-19 赛米控电子股份有限公司 功率电子开关装置和具有该功率电子开关装置的布置结构
CN105551977A (zh) * 2014-10-27 2016-05-04 赛米控电子股份有限公司 用于生产具有防潮电绝缘盖的开关器件的方法以及用于生产具有该开关器件的装置的方法

Also Published As

Publication number Publication date
CN108336051A (zh) 2018-07-27
DE102017100328A1 (de) 2018-07-12
DE102017100328B4 (de) 2020-03-19

Similar Documents

Publication Publication Date Title
CN106952897B (zh) 半导体装置及其制造方法
EP3107120B1 (en) Power semiconductor module
JP5701377B2 (ja) パワー半導体モジュール及びパワーユニット装置
KR102237875B1 (ko) 전력 반도체 모듈 및 이를 포함하는 장치
KR102354246B1 (ko) 전력 반도체 디바이스
KR102154874B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
CN111916411A (zh) 对用电器进行可控的电功率供应的功率模块
JP2016066700A (ja) パワー半導体モジュール
CN107768356B (zh) 包括基底和负载电流端子元件的功率半导体装置
KR101988064B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
CN107644858B (zh) 功率电子开关装置、其布置结构及制造开关装置的方法
US10164026B2 (en) Power electronic switching device, arrangement herewith and methods for producing the switching device
CN106486439B (zh) 包括两部分式壳体的功率电子子模块
CN107180806B (zh) 具有壳体的功率半导体模块
US10079120B2 (en) Power electronic switching device, arrangement herewith and methods for producing the switching device
JP6809294B2 (ja) パワーモジュール
JP2007116172A (ja) パワー半導体モジュール
JP2012064677A (ja) 半導体モジュール
JP2014013878A (ja) 電子装置
JP2013149762A (ja) 半導体モジュール
KR102020070B1 (ko) 전력반도체 모듈 및 전력반도체 모듈의 제조 방법
CN107393892B (zh) 功率半导体装置
CN111354710B (zh) 半导体装置及其制造方法
CN108336051B (zh) 带有功率半导体结构元件的功率半导体模块
JP2013033876A (ja) 半導体モジュール及びスペーサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant