CN111066145A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111066145A
CN111066145A CN201980004103.6A CN201980004103A CN111066145A CN 111066145 A CN111066145 A CN 111066145A CN 201980004103 A CN201980004103 A CN 201980004103A CN 111066145 A CN111066145 A CN 111066145A
Authority
CN
China
Prior art keywords
pin
semiconductor device
pattern layer
circuit pattern
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980004103.6A
Other languages
English (en)
Other versions
CN111066145B (zh
Inventor
仲村秀世
堀元人
稻叶祐树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111066145A publication Critical patent/CN111066145A/zh
Application granted granted Critical
Publication of CN111066145B publication Critical patent/CN111066145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种降低电感的半导体装置。本实施方式的半导体装置具备：第一电路基板在(3)，其具有第一电路图案层(3c)；半导体元件(5)，其搭载于第一电路图案层(3c)；第二电路基板(9)，其具有第二电路图案层(9b)；连接销(7)，其连接半导体元件(5)与第二电路图案层(9b)；销状端子(17)，其与第二电路图案层(9b)电连接；密封部件(2)，其树脂密封第一电路基板(3)、半导体元件(5)、第二电路基板(9)以及连接销(7)；以及外部端子(27)，其具有平板部(27s)、以及从平板部(27s)弯曲而向与第二电路基板(9)分离的方向延伸的延伸部(27t)，平板部(27s)与销状端子(17)连接并与第二电路图案层(9b)平行地配置，并且，延伸部(27t)设置在密封部件(2)的短边方向上的宽度的范围内。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
功率半导体装置(简称为半导体装置)例如构成为如下。即，在两面设置有铜(Cu)、铝(Al)等导电箔的陶瓷制的电路基板的主面上搭载绝缘栅双极型晶体管(IGBT)、金属氧化物半导体场效应管(MOSFET)等半导体元件。在半导体元件之上重叠印刷基板，通过插入到该印刷基板的多个销状端子而将半导体元件的表面电极与形成于主面的导电箔的电路图案电连接，并且在该电路图案上立设外部端子。利用环氧树脂等热固化性树脂进行塑模而将电路基板密封于硬质的壳体内，并且使外部端子的前端突出而将电极从壳体导出，从而使电路基板的另一面从壳体露出(例如，参照专利文献1)。在这样的半导体装置中，通过利用印刷基板和插入到该印刷基板的销状端子来代替键合线而将半导体元件与电路基板上的电路图案电连接，从而使半导体装置小型化，布线路径随此变短，因此布线电感变小，进而能够高速动作。另外，通过将各部分结构密封于硬质的壳体内，从而提高功率循环等可靠性。
例如在专利文献2至专利文献4中公开了如下结构：为了使半导体装置大容量化，使用母线将一个输出功率大的半导体装置与多个输出功率小的半导体装置并联连接，使具有能够螺纹紧固的外部端子的盖体以覆盖整个这些多个半导体装置的方式进行覆盖的结构。
现有技术文献
专利文献
专利文献1：国际公开第2014/061211号
专利文献2：国际公开第2013/145619号
专利文献3：国际公开第2013/146212号
专利文献4：国际公开第2013/145620号
发明内容
技术问题
然而，如专利文献2至专利文献4那样，存在如下问题：在电流流通于在横穿横向并列的多个半导体模块之间的方向上配置的母线，并且模块内的导体的电流沿半导体模块的长边方向流通的情况下，母线的电流方向与模块内的导体的电流正交，不能够降低这两个方向的电流之间的互感。
另外，发明者发现从半导体模块上表面突出而与外部端子连接的销状端子由于与外部端子相比截面积小，所以若该部分的布线长度长则电感容易变大。
技术方案
(项目1)
在本发明的一个方式中，提供一种半导体装置。半导体装置可以具备具有第一电路图案层的第一电路基板。半导体装置可以具备搭载于第一电路图案层的半导体元件。半导体装置可以具备具有第二电路图案层的第二电路基板。半导体装置可以具备将半导体元件与第二电路图案层连接的连接销。半导体装置可以具备与第二电路图案层电连接的销状端子。半导体装置可以具备树脂密封第一电路基板、半导体元件、第二电路基板以及连接销的密封部件。半导体装置可以具备外部端子，所述外部端子具有平板部、以及从平板部弯曲而向与第二电路基板分离的方向延伸的延伸部。平板部可以与销状端子连接，并与第二电路图案层平行地配置。延伸部可以设置在密封部件的短边方向上的宽度的范围内。
根据上述构成，因为能够使第二电路图案层的电流方向与外部端子的平板部的电流方向平行，所以能够降低该部分的互感。
另外，由于能够使与外部端子连接的销状端子更短，所以也能够更加降低在销状端子产生的电感。由于销状端子短，所以密封部件变得更薄。由此，能够减少树脂的使用量而降低材料成本，能够降低因树脂部件的热膨胀系数与电路基板的热膨胀系数之间的不同而产生的弯曲应力。
(项目2)
在平板部流通的电流的电流变化率的符号可以是与在第二电路图案层流通的电流的电流变化率的符号相反的符号。
(项目3)
平板部与第二电路图案层可以沿着相同方向平行地流通电流。
(项目4)
半导体装置可以具备与第一电路图案层电连接，并且具有与延伸部平行地配置的其他延伸部的其他外部端子。
(项目5)
多个销状端子可以分别与密封部件的短边方向上的平板部的对置的侧边附近连接。
(项目6)
半导体装置可以具备盖体，所述盖体具有供延伸部插通的多个贯通孔。
(项目7)
盖体可以具有收容螺母的螺母收容部。
外部端子可以在延伸部的与平板部相反侧的一端具备贯通孔。外部端子可以以使贯通孔配置在螺母的上方的方式使延伸部弯折。
(项目8)
半导体装置可以具有多个外部端子，所述多个外部端子具有平板部、以及从平板部弯曲而向与第二电路基板分离的方向延伸的延伸部。半导体装置可以具备盖体，所述盖体具有供延伸部插通的多个贯通孔。半导体装置可以具备从盖体或密封部件延伸而设置在平板部的外周的绝缘壁。平板部可以配置在盖体、密封部件以及绝缘壁所包围的空间。
(项目9)
绝缘壁可以具有从密封部件延伸的密封部件侧绝缘壁。绝缘壁可以具有从盖体延伸的盖体侧绝缘壁。密封部件侧绝缘壁的侧面可以与盖体侧绝缘壁的侧面相接触。
(项目10)
在密封部件的长边方向上，外部端子的平板部的长度可以比其他外部端子的其他平板部的长度长。
(项目11)
半导体装置可以具备与第一电路基板相邻地配置，并且与其他外部端子连接的其他第一电路基板。外部端子的平板部可以延伸到其他第一电路基板的上方。
应予说明，上述发明内容并没有列举本发明的全部特征。另外，这些特征的子组合也能够另外成为发明。
附图说明
图1A是示出本实施方式的半导体装置的俯视下的结构的图。
图1B是示出与图1A的基准线BB相关的半导体装置的侧视下的截面结构的图。
图1C是示出与图1B的基准线CC相关的半导体装置的主视下的截面结构的图。
图1D是示出与图1B的基准线DD相关的半导体装置的俯视下的截面结构的图。
图1E是示出主体的俯视下的结构的图。
图2A示出本实施方式的半导体装置的电路结构。
图2B是组合了本实施方式的半导体装置的三相变换器与马达的电路结构的一例，是示出切换时的电流的图。
图2C是组合了本实施方式的半导体装置的三相变换器与马达的电路结构的一例，是示出其他切换时的电流的图。
图3A是示出图2B所示的切换时的、与互感化有关的通电部分中的电流的流向的图。
图3B是示出图2C所示的其他切换时的、与互感化有关的通电部分中的电流的流向的图。
图4A是示出将外部端子与主体的销状端子连接后的状态的图。
图4B是关于图4A的基准线BB而示出将主体的销状端子与外部端子连接的状态的图。
图5A是示出将盖体覆盖于主体的状态的图。
图5B是关于图5A的基准线BB而示出将盖体覆盖于主体的状态的图。
符号说明
1 半导体装置
2 壳体(密封部件的一例)
2a 空间
2b 空间
2c 空间
2d 贯通孔
2e 绝缘壁(密封部件侧绝缘壁)
2f 绝缘壁(密封部件侧绝缘壁)
3 电路基板(第一电路基板的一例)
3a 绝缘板
3b 金属层
3c 电路图案层(第一电路图案层的一例)
4 电路基板(第一电路基板的一例)
4a 绝缘板
4b 金属层
4c 电路图案层(第一电路图案层的一例)
4c1 电路图案层(第一电路图案层的一例)
4c2 与销状端子17a连接的电路图案层
4c3 与销状端子17b连接的电路图案层
5 半导体元件
6 半导体元件
7 连接销
8 连接销
9 印刷基板(第二电路基板的一例)
9a 绝缘板
9b 电路图案层(第二电路图案层的一例)
9b1 将连接销7与连接销11之间连接的电路图案层(第二电路图案层的一例)
9b2 将连接销8与销状端子17之间连接的电路图案层(第二电路图案层的一例)
9b3 成为栅极布线的电路图案层
9b4 成为栅极布线的电路图案层
10 主体
11 连接销
12 二极管
13 二极管
14 连接销
15 连接销
16 销状端子
16a 销状端子
16b 销状端子
17 销状端子
17a 销状端子
17b 销状端子
18 销状端子
18a 销状端子
18b 销状端子
19 销状端子
19a 销状端子
19b 销状端子
19c 销状端子
19d 销状端子
20 盖体
20a 切口
20c 绝缘壁(盖体侧绝缘壁)
20d 绝缘壁(盖体侧绝缘壁)
21 螺母收容部
21a 螺母孔
21b 贯通孔
22 螺母收容部
22a 螺母孔
22b 贯通孔
23 螺母收容部
23a 螺母孔
23b 贯通孔
26 外部端子
26a 贯通孔
26b 螺母
26s 平板部
26t 延伸部
27 外部端子
27a 贯通孔
27b 螺母
27s 平板部
27t 延伸部
28 外部端子(其他的外部端子的一例)
28a 贯通孔
28b 螺母
28s 平板部(其他平板部的一例)
28t 延伸部(其他延伸部的一例)
29s 凸部
30 马达
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
图1A、图1B、图1C、图1D、以及图1E示出本实施方式的半导体装置1的结构。在此，图1A示出半导体装置1的俯视下的结构，图1B示出与图1A的基准线BB相关的半导体装置1的侧视下的截面结构，图1C示出与图1B的基准线CC相关的半导体装置1的主视下的截面结构，图1D示出与图1B的基准线DD相关的半导体装置1的俯视下的截面结构，图1E示出主体的俯视下的结构。应予说明，将图1A、图1D、以及图1E中的上下方向、图1B中的纸面垂直方向、以及图1C中的左右方向设为纵向，将图1A、图1B、图1D、以及图1E中的左右方向以及图1C中的纸面垂直方向设为横向，将图1A、图1D、以及图1E中的纸面垂直方向以及图1B和图1C中的上下方向设为高度方向。应予说明，关于这些图以及其他相关联的图，为了简化图示，针对同样的多个部件中的一部分而省略符号。
半导体装置1的目的在于，提供如下半导体装置：通过将盖体20安装于具有与电流容量对应的最小限度的厚度的一个半导体模块主体10，从而在任意位置配设外部端子26、27、28而成为一定规格的大小和形状。
应予说明，在本说明书中，“连接”除非特别指明，否则作为包括能够通电地电连接的意思的词，也包括在其间有其他电子部件的情况。
关于本发明的一个方式的半导体装置1，开始对其要点进行说明。半导体装置1具备：第一电路基板3，其具有第一电路图案层3c；半导体元件5，其搭载于所述第一电路图案层3c；第二电路基板9，其具有第二电路图案层9b；连接销7，其连接所述半导体元件5与所述第二电路图案层9b；销状端子17，其与所述第二电路图案层9b电连接；密封部件2，其树脂密封所述第一电路基板3、所述半导体元件5、所述第二电路基板9以及所述连接销7；以及外部端子27，其具有平板部27s、以及从所述平板部27s弯曲而向与所述第二电路基板9分离的方向延伸的延伸部27t，所述平板部27s与所述销状端子17连接，并与所述第二电路图案层9b平行地配置，并且，所述延伸部27t设置在所述密封部件2的短边方向上的宽度的范围内。
在所述平板部27s流通的电流的电流变化率的符号可以是与在所述第二电路图案层9b流通的电流的电流变化率的符号相反的符号。
半导体装置1可以具备其他外部端子28，所述其他外部端子28与所述第一电路图案层3c电连接，并且具有与所述延伸部27t平行地配置的其他延伸部28t。
多个所述销状端子17可以分别与所述密封部件2的短边方向上的、所述平板部27s的对置的侧边附近连接。
半导体装置1具备盖体20，该盖体20具有使所述延伸部27t、28t插通的多个贯通孔22b、23b。
所述盖体20具有收容螺母27b的螺母收容部22，所述外部端子27在所述延伸部27t的与所述平板部27s相反侧的一端具备贯通孔，并且，以使所述贯通孔配置在所述螺母27b的上方的方式使所述延伸部27t弯折。
半导体装置1具备：多个外部端子26、27、28，其具有平板部26s、27s、28s、以及从所述平板部26s、27s、28s弯曲而向与所述第二电路基板9分离的方向延伸的延伸部26t、27t、28t；盖体20，其具有使所述延伸部26t、27t、28t插通的多个贯通孔21b、22b、23b；以及绝缘壁2e、2f、20d，其从所述盖体20或所述密封部件2延伸而设置在所述平板部26s、27s、28s的外周，所述平板部26s、27s、28s配置在被所述盖体20、所述密封部件2以及所述绝缘壁2e、2f、20d所包围的空间2a、2b、2c。
所述绝缘壁2e、2f、20d具有从所述密封部件2延伸的密封部件侧绝缘壁2f、以及从所述盖体20延伸的盖体侧绝缘壁20d，所述密封部件侧绝缘壁2f的侧面与所述盖体侧绝缘壁20d的侧面相接触。
在所述密封部件2的长边方向上，所述外部端子27的所述平板部27s的长度可以比所述其他外部端子28的其他平板部28s的长度更长。
半导体装置1具备其他第一电路基板4，所述其他第一电路基板4与所述第一电路基板3相邻地配置，并且与所述其他外部端子28连接，所述外部端子27的所述平板部27s延伸到所述其他第一电路基板4的上方。
主体10是半导体装置1的主体部分，所述主体10具有壳体(密封部件)2、电路基板(第一电路基板)3和电路基板(第一电路基板)4、半导体元件5和半导体元件6、连接销7和连接销8、印刷基板(第二电路基板)9、以及销状端子16～销状端子19。
壳体(密封部件的一例)2是如下部件：将电路基板3和电路基板4的上主面(简称为主面)侧，即支承于电路基板3和电路基板4的主面上的半导体装置1的各部分结构，以使销状端子16、17、18、19的上端向上方突出，并使电路基板3和电路基板4的下主面与壳体2的底面在同一平面内露出的方式塑模密封于内部。壳体2通过使用例如环氧树脂那样的热固化性树脂而塑模成型，从而成型为具有以一个轴向(即，横向)为长边的八边形的上表面的立体状。
在此，在壳体2的横向两端形成有沿高度方向贯通的贯通孔2d。通过从上方将螺栓等固定件(未图示)插入贯通孔2d，从而能够将半导体装置1的电路基板3和电路基板4固定于外部装置等的板。
应予说明，在壳体2的横向的两端可以配置形成有对应于贯通孔2d的开口的金属板。另外，可以将在横向两端形成有开口的一个金属板抵接配置在后述的电路基板3、电路基板4的背面。在金属板可以设置与塑模部件啮合的部分。通过使用金属板，从而在插入螺栓等固定件(未图示)而将半导体装置1固定在外部装置等时，不会因过度的加压而使壳体2破损。
另外，在壳体2的上表面立设(即，沿高度方向延伸地形成)：在左侧的贯通孔2d与销状端子16之间、以及右侧的贯通孔2d与销状端子19之间分别配置的U字形的绝缘壁2e；确保销状端子16、17、18间绝缘的密封部件侧绝缘壁(只要不特别引起混乱，就简称为绝缘壁)2f；以及沿密封部件2的上表面的外周配置并且与绝缘壁2f的两端和绝缘壁2e的端部相连接的绝缘壁2g。
绝缘壁2e以在俯视下各绝缘壁2e的端部朝向横向外侧，并各绝缘壁2e的弯曲部朝向横向内侧的方式配设在壳体2的上表面上的横向的两端，贯通孔2d分别配置在弯曲的绝缘壁2e的内侧。
绝缘壁2f在销状端子16与销状端子17之间、以及销状端子17与销状端子18之间沿纵向延伸。
绝缘壁2g分别沿壳体2的两个长侧面延伸设置，并且将各个端部分别与左右的绝缘壁2e的端部连接。
由此，例如从图1E中可知，通过附图左侧的绝缘壁2e和绝缘壁2f以及上下的绝缘壁2g而在壳体2的上表面上划分出空间2a，通过左右的绝缘壁2f和上下的绝缘壁2g而划分出空间2b，通过附图右侧的绝缘壁2e和绝缘壁2f以及上下的绝缘壁2g而划分出空间2c。应予说明，绝缘壁2e、2f、2g的高度是任意的，在本实施方式中作为一例，使绝缘壁2e和绝缘壁2f的高度相等，相对于此而降低绝缘壁2g。
电路基板(第一电路基板的一例)3和电路基板(第一电路基板的一例)4分别是搭载半导体元件5和半导体元件6的基板，并且能够采用例如陶瓷基覆铜板(DCB)基板(DirectCopper Bonding基板)、活性金属钎焊(AMB)基板(Active Metal Brazing基板)等。
电路基板3包括绝缘板3a、金属层3b、以及电路图案层3c。绝缘板3a是例如材质为氮化铝、氮化硅、氧化铝等绝缘性陶瓷，厚度为0.2mm以上且1mm以下的板状部件。金属层3b是例如材质为铜、铝等导电性金属，厚度为0.1mm以上且1mm以下的金属层，所述金属层3b设置在绝缘板3a的下表面。应予说明，在防锈等目的上，可以在金属层3b的表面进行镀镍等处理。电路图案层3c是与金属层3b同样地，材质为铜、铝等导电性金属，所述电路图案层3c设置在绝缘板3a的主面。
电路基板4构成为与电路基板3同样的材质和厚度，所述电路基板4包括绝缘板4a、设置在绝缘板4a的下表面的金属层4b、以及设置在绝缘板4a的主面的电路图案层4c。其中，进一步从图1D可知，电路图案层4c在绝缘板4a上的左侧具有T字形的电路图案4c1、以及以隔着电路图案4c1中央的宽度变窄的部分的方式配设的两个电路图案4c2、4c3。电路图案4c2与后述的销状端子17b的下端电连接。电路图案4c3与销状端子17a的下端电连接。
半导体元件5和半导体元件6是例如由SiC(Silicon Carbide：碳化硅)等化合物半导体形成的开关元件，能够采用在正面和背面分别具有电极的纵型的绝缘栅双极型晶体管(IGBT)、金属氧化物半导体场效应管(MOSFET)等。半导体元件5和半导体元件6在是IGBT(或MOSFET)的情况下，在正面具有发射电极(或源电极)和栅电极(总称为正面电极)、在背面具有集电极(或漏电极(全部未图示))。半导体元件6利用焊料等接合材料(未图示)搭载在电路图案4c1上，从而在半导体元件6的背面与电路基板4的主面接合。同样地，半导体元件5利用焊料等接合材料(未图示)搭载在电路图案3c上，从而在半导体元件5的背面与电路基板3的主面接合。应予说明，在本实施方式中，作为一例，使用IGBT作为半导体元件5和半导体元件6。
应予说明，半导体元件5、6和二极管12、13可以分别与多个半导体元件和二极管分开而并列地连接。
二极管12、13是作为续流二极管(FWD)而搭载在电路基板3和电路基板4上并且分别与半导体元件5和半导体元件6反向并联的整流元件，所述二极管12、13使用例如由SiC等化合物半导体形成的肖特基势垒二极管(SBD)等。二极管12的下表面与电路图案层3c电连接。二极管13的下表面与电路图案层4c1电连接。连接销14将二极管12的上表面电极与电路图案层9b1电连接。连接销15将二极管13的上表面电极与电路图案层9b2电连接。
应予说明，作为上述半导体元件5与二极管12、或者半导体元件6与二极管13的替代，可以使用将半导体元件与二极管反向并联地内置于一个芯片的反向导通IGBT(RC-IGBT)芯片。
连接销7和连接销8是将电路基板3和电路基板4各自的电路图案层3c和电路图案层4c、或分别搭载在电路基板3和电路基板4的半导体元件5和半导体元件6的正面电极(在本实施方式中，作为一例是半导体元件5和半导体元件6的正面电极)与后述的印刷基板9的电路图案层9b之间电连接的销状的导电部件，作为一例使用铜、铝等导电性金属而成型为圆柱等销状。应予说明，连接销7和连接销8利用焊料等接合材料(未图示)将其下端与半导体元件5和半导体元件6连接从而立设在半导体元件5和半导体元件6的正面电极上，并且利用焊接、钎接、或者铆接与印刷基板9的电路图案层9b连接。
连接销7和连接销8各自包括多个接线柱，作为一例各自包括三个接线柱。其中，连接销7和连接销8各自的两个接线柱立设在半导体元件5和半导体元件6的发射电极上，与印刷基板9的电路图案层9b的发射极侧布线(电路图案层9b1、9b2)连接。连接销7和连接销8各自余下的一个接线柱立设在半导体元件5和半导体元件6的栅电极上，与印刷基板9的电路图案层9b的栅极布线(电路图案层9b3、9b4)连接。
印刷基板(第二电路基板的一例)9包括绝缘板9a和在绝缘板9a的主面形成电路图案的电路图案层9b(第二电路图案层的一例)。详细而言，电路图案层9b包括：电路图案层9b1，其将连接销7与后述的连接销11之间连接；电路图案层9b2，其将连接销8与销状端子17之间连接；电路图案层9b3，其成为半导体元件5的栅极布线；以及电路图案层9b4，其成为半导体元件6的栅极布线。
电路图案层9b1经由连接销7与半导体元件5的发射电极(在MOSFET的情况下是源电极)电连接。
电路图案层9b2经由连接销8与半导体元件6的发射电极(在MOSFET的情况下是源电极)电连接。
印刷基板(第二电路基板的一例)9是设置有将半导体元件5和半导体元件6的电极与销状端子16～销状端子19连接的布线的基板，与半导体元件5和半导体元件6分离地配置在电路基板3和电路基板4的主面侧。在本实施方式中，印刷基板9配置在电路基板3和电路基板4的主面与连接于后述的销状端子16、17、18的外部端子26、27、28各自的平板部26s、27s、28s之间。绝缘板9a能够采用例如由环氧玻璃材料等构成的刚性基板或由聚酰亚胺材料等构成的柔性基板。在印刷基板9设置有多个供连接销7和连接销8以及销状端子16、17、18、19通过的贯通孔(未图示)。电路图案层9b的材质是铜、铝等导电性金属，并且设置在绝缘板9a的表面。
连接销11将电路图案层9b1与电路图案层4c1电连接。
销状端子16、17、18是用于将导通半导体元件5和半导体元件6的电流在半导体装置1中输入输出的输入输出用端子，销状端子19(19a、19b)是与半导体元件5和半导体元件6的栅电极电连接的栅极端子，销状端子19(19c、19d)是与半导体元件5和半导体元件6的发射电极电连接的辅助发射极端子。这些销状端子16、17、18、19作为一例，使用铜、铝等导电性金属而成型为平板形状、圆柱形状等的销状。
销状端子16的一端与电路基板4的电路图案层4c1连接，另一端从壳体2露出。销状端子16包括多个端子，作为一例包括六个端子，各为三个的端子(第一销状端子和第二销状端子的一例)16a和16b分别立设在电路图案4c1上的纵向的一侧和另一侧，经由印刷基板9的孔部(未图示)而向上方延伸，分别从壳体2的上表面向空间2a内的纵向的一侧和另一侧突出。由此，在主体10(壳体2)的上表面，多个端子16a和端子16b分别横向地排列在纵向的一侧和另一侧，半导体元件6的集电极经由电路图案4c1和销状端子16而与后述的外部端子26连接。另外，半导体元件5的发射电极经由连接销7、印刷基板9的电路图案层9b1、连接销11、电路图案4c1以及销状端子16而与后述的外部端子26连接。
销状端子17包括：销状端子17a，其一端与电路基板4的电路图案层4c3连接，另一端从壳体2露出；以及销状端子17b，其一端与电路基板4的电路图案层4c2连接，另一端从壳体2露出。销状端子17a、17b可以根据输入输出的电力而分别是一条，也可以是多条。如图4A所示，各为三个的销状端子(第一销状端子和第二销状端子的一例)17a和17b分别立设在电路图案4c2上的纵向的一侧和另一侧，经由印刷基板9的孔部(未图示)而向上方延伸，从壳体2的上表面分别向空间2b内的纵向的一侧和另一侧突出。由此，在主体10(壳体2)的上表面，多个销状端子17a和销状端子17b分别横向地排列在纵向的一侧和另一侧，半导体元件6的发射电极经由连接销8、印刷基板9的电路图案层9b2、以及销状端子17a和17b而与后述的外部端子27连接。
销状端子18的一端与电路基板3的电路图案层3c连接，另一端从壳体2露出。销状端子18包括多个端子，作为一例包括六个端子，各为三个的端子(第一销状端子和第二销状端子的一例)18a和18b分别立设在电路图案3c上的纵向的一侧和另一侧，经由印刷基板9的孔部(未图示)而向上方延伸，从壳体2的上表面分别向空间2c内的纵向的一侧和另一侧突出。由此，在主体10(壳体2)的上表面，多个端子18a和端子18b分别横向地排列在纵向的一侧和另一侧，半导体元件5的集电极经由电路图案3c和销状端子18而与后述的外部端子28连接。
销状端子19a、19b的基端与印刷基板9的电路图案层9b各自的栅极布线9b3、9b4连接而经由该栅极布线9b3、9b4与半导体元件5和半导体元件6的栅电极分别电连接，另一端从壳体2露出。销状端子19a、19b从壳体2的上表面隔着绝缘壁2e而分别从壳体2突出。由此，销状端子19a、19b经由成为印刷基板9的栅极布线的电路图案层9b(9b3、9b4)以及连接销7和连接销8而与半导体元件5和半导体元件6的栅电极分别连接，作为栅极端子而起作用。销状端子19c、19d经由印刷基板9等而与半导体元件5和半导体元件6的发射电极电连接，成为辅助发射极端子。
盖体20是安装于主体10，即安装于壳体2的上表面侧而用于使半导体装置1成为一定规格的大小和形状的部件。应予说明，盖体20的厚度是可以任意选择的。盖体20通过使用例如环氧树脂等树脂材料而成型，从而形成为具有以一个轴向(即，横向)为长边的八边形，其中在横向的两端设置有单心半圆的切口20a的上表面的盖体状。在此，在盖体20设置有螺母收容部21～23、贯通孔21b～23b、盖体侧绝缘壁20c、盖体侧绝缘壁20d、以及凸部29s。
螺母收容部21、22、23是分别对应于外部端子26、27、28而收容螺母26b、27b、28b的凸状部分，所述螺母26b、27b、28b是用于固定例如在多个半导体装置1之间将外部端子26、27、28彼此连接的母线等导电性部件的螺母。螺母收容部21、22、23横向地并列设置在盖体20的上表面上。螺母收容部21、22、23在盖体20的上表面上的大致矩形区域沿高度方向向上突出，在该矩形区域的中央的六边形区域向下凹陷，此外，通过在六边形区域的中央的圆形区域进一步向下凹陷，从而在内侧形成螺母孔21a、22a、23a。能够以使内螺纹朝向高度方向的方式将六边形的螺母26b、27b、28b分别插入各螺母孔21a、22a、23a。
如图1A、图1B所示，贯通孔21b、22b、23b是供外部端子26、27、28各自的延伸部26t、27t、28t插通的孔部，所述贯通孔21b、22b、23b分别通过将螺母收容部21和螺母收容部22的横向右侧以及螺母收容部23的横向左侧呈以纵向为长边的矩形形状打开而形成。如图5A、图5B所示，在将L字形的外部端子26、27、28的前端，即将延伸部26t、27t、28t沿高度方向从下侧分别插入贯通孔21b、22b、23b，并且将螺母插入到螺母收容部21后，使所述延伸部26t、27t、28t向螺母收容部21、22、23弯折，从而使外部端子26、27、28固定于螺母收容部21、22、23。由此，外部端子26、27、28的贯通孔26a、27a、28a被定位在收容于螺母孔21a、22a、23a的螺母26b、27b、28b上。
盖体侧绝缘壁(只要不特别引起混乱，就简称为绝缘壁)20c是确保相对于半导体装置1的下侧，即相对于安装有半导体装置1的外部装置等的外部端子26、27、28和销状端子19的绝缘的部分。绝缘壁20c在俯视下成型为单心半圆状地弯曲的板状，并且在高度方向的中央，固定于设置在盖体20的横向的两端的单心半圆状的切口20a内。在将盖体20安装在主体10的上表面上时，绝缘壁20c通过将其下端嵌合到壳体2的上表面上的绝缘壁2e内，从而在内侧形成具有比盖体20的上表面低的上表面的台阶部，并且绝缘壁20c的下端在纵向和横向上与绝缘壁2e重叠，由此壳体2的上表面被隔离于盖体20外侧，而得到从半导体装置1的下侧开始到外部端子26、27、28和销状端子19为止的绝缘距离。
盖体侧绝缘壁(只要不特别引起混乱，就简称为绝缘壁)20d是在半导体装置1的内侧、即在主体10的上表面上确保销状端子16、17、18和与所述销状端子16、17、18连接的外部端子26、27、28之间的绝缘的部分。绝缘壁20d包括沿纵向延伸的两个壁部，所述两个壁部分别在盖体20的内表面上，在螺母收容部21和螺母收容部22之间以及螺母收容部22和螺母收容部23之间，向下(即，朝向壳体2)延伸而形成。绝缘壁20d在将盖体20安装在主体10的上表面上时，通过将其下端与壳体2的上表面上的绝缘壁2f卡合，从而在横向上与绝缘壁2f重叠，由此盖体20与主体10(壳体2)之间的空间对应于螺母收容部21、22、23而间隔为壳体2上的三个空间2a、2b、2c，位于各个空间内的销状端子16、17、18以及与该销状端子16、17、18连接的外部端子26、27、28彼此被隔离。
凸部29s是使销状端子19在盖体20上突出而支承该销状端子19的部分，所述凸部29s在盖体20的上表面，隔着横向右侧的绝缘壁20c在纵向的一侧和另一侧，分别横向地并列设置两个。各凸部29s具有圆筒形状，在其中心形成有沿高度方向贯通的贯通孔(未图示)，在将盖体20安装在主体10的上表面上时，从主体10上表面沿高度方向突出的销状端子19通过贯通孔而探出到盖体20上。
外部端子(外部端子部的一例)26、27、28是分别与主体10的销状端子16、17、18连接，并且在盖体20上表面上延长，从而例如分别作为U端子、N端子、以及P端子而起作用的导电性部件，作为一例，使用铜、铝等导电性金属而成型为板状。外部端子26、27、28分别具有使板状部件弯曲而形成的平板部26s、27s、28s、以及与所述平板部26s、27s、28s的一端连接的延伸部26t～28t。在平板部26s、27s、28s的一端，在宽度方向的两侧形成有(此处是上下各三个)贯通孔(参照图4A、图4B)，该贯通孔分别供销状端子16、17、18中的一个端子所包括的至少一个(此处是上下各三个)销状端子插入。延伸部26t、27t、28t相对于与平板部26s、27s、28s连接的基端而具有窄小的前端，在该前端分别形成有圆形的贯通孔26a、27a、28a。
外部端子26、27、28的平板部26s、27s、28s的横向长度可以彼此不同，也可以一部分平板部的长度与另一部分不同。在本实施方式中，作为一例，外部端子27的平板部27s比外部端子26的平板部26s和外部端子28的平板部28s长。由此，与主体10的销状端子16、17、18的配置无关地，能够与盖体20上的外部端子26、27、28的配置(即，螺母收容部21、22、23的配置)匹配地将销状端子16、17、18分别与外部端子26、27、28连接。而且，由于平行地配置外部端子27的平板部27s与印刷基板9的电路图案层9b1的布线变长，所以能够降低互感。
应予说明，如上所述，外部端子26、27、28分别与电路基板3和电路基板4中的一者连接。在此，外部端子26、27、28中的外部端子27经由销状端子17与电路基板3连接且延伸到另外的电路基板4的上方。由此，与主体10中的销状端子17的配置无关地，即与电路基板3、4的结构和配置无关地，能够与盖体20上的外部端子27的配置(即，螺母收容部22的配置)配合地将外部端子27与电路基板3连接。
外部端子26、27、28通过使平板部26s、27s、28s保持水平，将主体10的销状端子16、17、18插入分别形成的贯通孔(参照图4A、图4B)而与外部端子26、27、28连接，使盖体20覆盖在主体10上，将延伸部26t、27t、28t分别从下侧沿高度方向插入贯通孔21b、22b、23b，并使所述延伸部26t、27t、28t向螺母收容部21、22、23的上方弯折，从而被固定在盖体20的螺母收容部21、22、23。由此，外部端子26、27、28的各平板部26s、27s、28s和延伸部26t、27t、28t的基端在主体10(壳体2)的上表面侧，设置在盖体20的内侧的空间2a、2b、2c内，即设置在这些空间的纵向的宽度的范围内，而彼此绝缘。
另外，外部端子26、27、28的延伸部26t、27t、28t在主体10(壳体2)的上表面侧横向地排列，特别地各自作为N端子和P端子而起作用的外部端子27和外部端子28的、彼此相邻的延伸部27t和延伸部28t彼此对置。在此，有如下情况：外部端子26、27、28中的横向相邻的外部端子(第一或第二外部端子部的一例)28和(第二或第一外部端子部的一例)外部端子27因在半导体装置1的切换动作时产生的回流电流，而使在延伸部27t、28t流通的电流的方向沿着相同的方向平行，电流变化率是彼此相反的符号。由此，延伸部27t、28t的布线被互感化，能够抑制电感。因此，能够进行半导体装置1的高速动作。
另外，外部端子26、27、28的平板部26s、27s、28s与印刷基板9的电路图案层9b的至少一部分对置。其中，例如外部端子27的平板部27s使电流沿着与印刷基板9的电路图案层9b1相同的方向平行地流通。由此，通过互感化而抑制相对于平板部27s和印刷基板9的电路图案层9b1的布线电感，能够进行半导体装置1的高速动作。
另外，各孔部26a、27a、28a被定位于螺母孔21a、22a、23a上，与分别插入到螺母孔21a、22a、23a的螺母26b、27b、28b的内螺纹在高度方向上连通。因此，通过将作为固定件的一例的螺栓(未图示)经由用于与其他的半导体装置等连接的导电性部件(未图示)通过螺母孔21a、22a、23a而与螺母26b、27b、28b的内螺纹螺合，从而能够将导电性部件以能够装卸的方式与外部端子26、27、28连接。
图2A示出半导体装置1的电路结构。在半导体装置1中，半导体元件5和半导体元件6在外部端子27和外部端子28之间串联，外部端子26被连接在半导体元件5与半导体元件6之间。
在此，半导体元件5的集电极经由电路图案层3c、销状端子18而与外部端子28连接。半导体元件5的发射电极经由连接销7、电路图案层9b1、连接销11、电路图案层4c1而与销状端子16连接。另外，销状端子19c与半导体元件5的发射电极电连接。二极管12与半导体元件5反向并联地连接。销状端子16与外部端子26连接。半导体元件6的集电极经由电路图案层4c1而与销状端子16连接。半导体元件6的发射电极经由连接销8、电路图案层9b2而与销状端子17连接。另外，销状端子19d与半导体元件6的发射电极电连接。二极管13与半导体元件6反向并联。销状端子17与外部端子27连接。
图2B和图2C是组装了本实施方式的半导体装置1的三相变换器与马达30的电路结构的一例，是利用箭头示出各种不同的切换时的电流的图。另外，图3A和图3B是示出分别与图2B和图2C所示的状态对应的、与互感化有关的通电部分的电流的流向的图。将各半导体装置1的外部端子28与直流电源的P极侧连接，将各半导体装置1的外部端子27与直流电源的N极侧连接。各半导体装置1的外部端子26分别与三相马达30的U、V、W端子连接。图2B与图2C表示在以脉冲宽度调制(PWM)方式进行导通关断控制时的两个切换状态。
图2B示出切换时的中途的状态，并且利用箭头示出：在左侧的上臂的半导体元件5与中央的下臂的半导体元件6为关断，左侧的下臂的半导体元件6与中央的上臂的半导体元件5为导通的状态下，右侧的上臂的半导体元件5处于开关关断状态，并且右侧的下臂的半导体元件6从开关导通切换到关断的状态时的电流的流向。图3A所示的外部端子28的箭头和电路图案层9b1的箭头相当于图2B所示的箭头A1和箭头A2，图3A所示的外部端子27的平板部27s的箭头和延伸部27t的箭头相当于图2B所示的箭头B1和箭头B2。在图3A中，箭头A1的电流与箭头B2的电流平行地沿着相同方向(上方)流通。箭头A2的电流与箭头B1的电流平行地沿着相同的方向(右侧方向)流通。
在依次经过销状端子16、电路图案层4c1、半导体元件6、连接销8、电路图案层9b2、销状端子17以及外部端子27(平板部27s、延伸部27t)的电流减少且电流的电流变化率(也称为时间变化率dI/dt)为负时，由于通过存储于马达30的W相的线圈的能量而产生维持电流的流通的电流，所以依次经过销状端子16、电路图案层4c1、连接销11、电路图案层9b1、连接销7、二极管12、电路图案层3c、销状端子18以及外部端子28(平板部28s、延伸部28t)的回流电流增加且回流电流的电流变化率(也称为时间变化率)变为正。因此，在平板部27s流通的电流的电流变化率的符号是与在第二电路图案层9b流通的电流的电流变化率的符号相反的符号，并且，在外部端子28的延伸部28t流通的电流的电流变化率的符号是与在外部端子27的延伸部27t流通的电流的电流变化率的符号相反的符号。
图2C示出切换时的中途的状态，并且利用箭头示出：在左侧的上臂的半导体元件5与中央的下臂的半导体元件6为关断，左侧的下臂的半导体元件6与中央的上臂的半导体元件5为导通的状态下，右侧的下臂的半导体元件6处于开关关断状态，并且右侧的上臂的半导体元件5在从开关导通切换到关断的状态时的电流的流向。图3B所示的外部端子28的箭头和电路图案层9b1的箭头相当于图2C所示的箭头A1和箭头A2，图3B所示的外部端子27的平板部27s的箭头和延伸部27t的箭头相当于图2C所示的箭头B1和箭头B2。在图3B中，箭头A1的电流与箭头B2的电流平行地沿着相同方向(下方)流通。箭头A2的电流与箭头B1的电流平行地沿着相同方向(左侧方向)流通。
在依次经过外部端子28(延伸部28t、平板部28s)、销状端子18、电路图案层3c、半导体元件5、连接销7、电路图案层9b1、连接销11、电路图案层4c1以及销状端子16的电流减少时，即在电流的电流变化率为负时，由于通过存储于马达30的W相的线圈的能量而产生维持电流的流通的电流，所以依次经过外部端子27(延伸部27t、平板部27s)、销状端子17、电路图案层9b2、连接销8、二极管13、电路图案层4c1以及销状端子16的回流电流增加，即，回流电流的电流变化率变为正。因此，在平板部27s流通的电流的电流变化率的符号是与在第二电路图案层9b流通的电流的电流变化率的符号相反的符号，并且，在外部端子28的延伸部28t流通的电流的电流变化率的符号是与在外部端子27的延伸部27t流通的电流的电流变化率的符号相反的符号。
在以脉冲宽度调制(Pulse Width Modulation，PWM)方式切换上下臂的半导体元件5、半导体元件6的导通/关断的情况下，在外部端子27的延伸部27t流通的电流相对于在外部端子28的延伸部28t流通的电流，其电流的流通方向也是平行的，并且，电流的电流变化率(也称为时间变化率dI/dt)的符号为彼此相反的符号。同样地，在外部端子27的平板部27s流通的电流相对于印刷基板9的电路图案层9b1的电流是平行的，并且，电流的电流变化率的符号为彼此相反的符号。
对半导体装置1的制造方法进行说明。
首先，分别准备主体10、盖体20、以及外部端子26、27、28。在此，主体10如下那样地组装而成。
首先，将连接销7、8、11、14、15、以及销状端子16、17、18、19插入到印刷基板9的多个贯通孔(未图示)。应予说明，连接销7、8、11、14、15、以及销状端子16、17、18、19由以铜为主要成分的金属构成，在外周面形成有镀锡(Sn)层。接着，在未图示的第一工具上横向并列地配置电路基板3和电路基板4，并且将焊料等接合材料(未图示)涂覆在与半导体元件5、6、二极管12、13、连接销7、8、11、14、15、以及销状端子16、17、18连接的电路基板3和电路基板4的电路图案层3c、4c1、4c2、4c3上的区域。然后，在电路基板3的电路图案层3c和电路基板4的电路图案层4c(电路图案4c1)上搭载有半导体元件5、6和二极管12、13后，将焊料涂覆到半导体元件5、6的正面电极(发射电极和栅电极)。接着，如果需要，则将引导印刷基板9的设置的第二工具放在第一工具上。接着，在搭载有半导体元件5和半导体元件6的电路基板3和电路基板4之上，载置插入了上述连接销等的印刷基板9。
接下来，通过使用反射炉对上述组装体进行反射，将接合材料和镀锡层熔融，在电路基板3的电路图案层3c上接合半导体元件5和二极管12，在电路基板4的电路图案层4c上接合半导体元件6和二极管13，在电路基板4的电路图案4c1、4c2、4c3接合销状端子16、17的下端，在电路基板3的电路图案层3c接合销状端子18、19的下端，在半导体元件5和半导体元件6的正面电极上分别接合连接销7、8的下端，在电路基板4的电路图案4c1的上表面接合连接销11的下端，在二极管12的上表面接合连接销14的下端，在二极管13之上接合连接销15的下端，在印刷基板9的电路图案层9b接合外部端子19(19a、19b、19c、19d)的下端。
最后，对分别搭载有半导体元件5和半导体元件6的电路基板3和电路基板4进行密封。在从上述反射后的内部构造体拆下工具后，将内部构造体配置在模具或成型体内，向其内部注入热固化性树脂等模压材料，从而塑模密封电路基板3和电路基板4的主面侧。由此，电路基板3和电路基板4、半导体元件5和半导体元件6、二极管12、13、连接销7、8、11、14、15、印刷基板9、以及销状端子16、17、18、19被实心地密封在壳体2内。然后，通过从模具中取出而形成壳体2，构成主体10。
接下来，如图4A和图4B所示，将外部端子26、27、28分别与主体10的销状端子16、17、18连接。具体而言，首先，准备将外部端子26、27、28的平板部26s、27s、28s水平地即相对于主体10的上表面平行地保持，并且将延伸部26t、27t、28t向高度方向保持的L字形的外部端子26、27、28。在平板部26s、27s、28s的两侧边附近分别形成多个贯通孔(未图示)。然后，将沿着主体10的长边方向而在两侧边附近并列地向上方突出的销状端子16a、17a、18a和16b、17b、18b的上端插入到平板部26s、27s、28s的各贯通孔。向销状端子16a、17a、18a和16b、17b、18b的上端照射激光，而使各销状端子与外部端子26、27、28连接。由此，多个销状端子16a、17a、18a和16b、17b、18b分别连接在密封部件2的短边方向上的平板部26s、27s、28s的对置的侧边附近。
接下来，如图5A和图5B所示，将盖体20安装在主体10上。首先，将外部端子26、27、28的延伸部26t、27t、28t分别从盖体20的下侧向上插通到盖体20的贯通孔21b、22b、23b。然后，将盖体20覆盖到主体10上。由此，通过将盖体20的侧面的下端与壳体2的上表面上的绝缘壁2g卡合，并且将绝缘壁(盖体侧绝缘壁)20c的下端嵌合到壳体2的上表面上的绝缘壁(密封部件侧绝缘壁)2e内而将盖体20支承在壳体2的上表面周缘上，从而在盖体20与主体10(壳体2)之间形成有相对于盖体20的外侧隔离的空间。此外，通过将绝缘壁(盖体侧绝缘壁)20d的下端与壳体2的上表面上的绝缘壁(密封部件侧绝缘壁)2f卡合，从而盖体20与主体10(壳体2)之间的空间对应于螺母收容部21、22、23而被间隔为壳体2上的三个空间2a、2b、2c，位于各空间内的销状端子16、17、18以及与这些销状端子连接的外部端子26、27、28彼此被隔离。
应予说明，在将外部端子26、27、28分别插入盖体20的贯通孔21b、22b、23b的同时，将销状端子19插入盖体20的凸部29s的贯通孔(未图示)。由此，销状端子19的前端从凸部29s探出到盖体20上，并支承于凸部29s。
接下来，将螺母26b、27b、28b以使这些螺母的内螺纹沿着高度方向的状态插入到螺母孔21a、22a、23a。应予说明，外部端子26、27、28在延伸部26t、27t、28t的、与平板部26s、27s、28s相反侧的一端具备贯通孔。
最后，延伸部26t、27t、28t以使该贯通孔配置在螺母26b、27b、28b的上方的方式向螺母收容部21、22、23的上方弯折。由此，外部端子26、27、28分别固定在盖体20的螺母收容部21、22、23之上，构成半导体装置1(参照图1A至图1C)。
根据本实施方式的半导体装置1，通过采用将盖体20支承在主体10上的结构，从而最优地配置各部分结构而以最小限度的厚度将主体10构成为小型化，并通过适当地选择平板部26s、27s、28s的长度等而能够在盖体20上任意地配置外部端子26、27、28的同时使所述外部端子26、27、28与从主体10上表面突出的销状端子16、17、18连接，从而能够组装成一定规格的大小和形状的半导体装置1。
应予说明，虽然在本实施方式的半导体装置1中，在包括盖体20的螺母收容部21、22、23、连接销7和连接销8、销状端子16、17、18、19、外部端子26、27、28等多个部件的情况下，这些多个部件中彼此同等地或同样地构成，但是也可以至少一部分与其他部分不同地构成。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，显而易见在上述实施方式中能够追加多种变更或改良。根据权利要求书的记载可知，追加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为了方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以该顺序来实施。

Claims (11)

1.一种半导体装置，其特征在于，具备：
第一电路基板(3)，其具有第一电路图案层(3c)；
半导体元件(5)，其搭载于所述第一电路图案层(3c)；
第二电路基板(9)，其具有第二电路图案层(9b)；
连接销(7)，其连接所述半导体元件(5)与所述第二电路图案层(9b)；
销状端子(17)，其与所述第二电路图案层(9b)电连接；
密封部件(2)，其树脂密封所述第一电路基板(3)、所述半导体元件(5)、所述第二电路基板(9)以及所述连接销(7)；以及
外部端子(27)，其具有平板部(27s)、以及从所述平板部(27s)弯曲而向与所述第二电路基板(9)分离的方向延伸的延伸部(27t)，
所述平板部(27s)与所述销状端子(17)连接，并与所述第二电路图案层(9b)平行地配置，并且，
所述延伸部(27t)设置在所述密封部件(2)的短边方向上的宽度的范围内。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述平板部(27s)流通的电流的电流变化率的符号是与在所述第二电路图案层(9b)流通的电流的电流变化率的符号相反的符号。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述平板部(27s)与所述第二电路图案层(9b)沿着相同方向平行地流通电流。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述半导体装置具备其他外部端子(28)，所述其他外部端子(28)与所述第一电路图案层(3c)电连接，并且具有与所述延伸部(27t)平行地配置的其他延伸部(28t)。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
多个所述销状端子(17)分别与所述密封部件(2)的短边方向上的所述平板部(27s)的对置的侧边附近连接。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述半导体装置具备盖体(20)，所述盖体(20)具有供所述延伸部(27t、28t)插通的多个贯通孔(22b、23b)。
7.根据权利要求6所述的半导体装置，其特征在于，
所述盖体(20)具有收容螺母(27b)的螺母收容部(22)，
所述外部端子(27)在所述延伸部(27t)的与所述平板部(27s)相反侧的一端具备贯通孔，并且，以使所述贯通孔配置在所述螺母(27b)的上方的方式使所述延伸部(27t)弯折。
8.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述半导体装置具备：
多个外部端子(26、27、28)，其具有平板部(26s、27s、28s)、以及从所述平板部(26s、27s、28s)弯曲而向与所述第二电路基板(9)分离的方向延伸的延伸部(26t、27t、28t)；
盖体(20)，其具有供所述延伸部(26t、27t、28t)插通的多个贯通孔(21b、22b、23b)；以及
绝缘壁(2e、2f、20d)，其从所述盖体(20)或所述密封部件(2)延伸而设置在所述平板部(26s、27s、28s)的外周，
所述平板部(26s、27s、28s)配置在所述盖体(20)、所述密封部件(2)以及所述绝缘壁(2e、2f、20d)所包围的空间(2a、2b、2c)。
9.根据权利要求8所述的半导体装置，其特征在于，
所述绝缘壁(2e、2f、20d)具有从所述密封部件(2)延伸的密封部件侧绝缘壁(2f)、以及从所述盖体(20)延伸的盖体侧绝缘壁(20d)，
所述密封部件侧绝缘壁(2f)的侧面与所述盖体侧绝缘壁(20d)的侧面相接触。
10.根据权利要求4所述的半导体装置，其特征在于，
在所述密封部件(2)的长边方向上，所述外部端子(27)的所述平板部(27s)的长度比所述其他外部端子(28)的其他平板部(28s)的长度长。
11.根据权利要求4或10所述的半导体装置，其特征在于，
所述半导体装置具备其他第一电路基板(4)，所述其他第一电路基板(4)与所述第一电路基板(3)相邻地配置，并且与所述其他外部端子(28)连接，
所述外部端子(27)的所述平板部(27s)延伸到所述其他第一电路基板(4)的上方。
CN201980004103.6A 2018-03-07 2019-01-23 半导体装置 Active CN111066145B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-041116 2018-03-07
JP2018041116 2018-03-07
PCT/JP2019/002152 WO2019171804A1 (ja) 2018-03-07 2019-01-23 半導体装置

Publications (2)

Publication Number Publication Date
CN111066145A true CN111066145A (zh) 2020-04-24
CN111066145B CN111066145B (zh) 2023-09-22

Family

ID=67846056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980004103.6A Active CN111066145B (zh) 2018-03-07 2019-01-23 半导体装置

Country Status (4)

Country Link
US (1) US11189608B2 (zh)
JP (1) JP6892006B2 (zh)
CN (1) CN111066145B (zh)
WO (1) WO2019171804A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7413720B2 (ja) * 2019-10-28 2024-01-16 富士電機株式会社 半導体モジュール
USD1012871S1 (en) * 2020-06-30 2024-01-30 Roche Molecular Systems, Inc. Circuit board sensor pad

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788626A (en) * 1986-02-15 1988-11-29 Brown, Boveri & Cie Ag Power semiconductor module
CN103779339A (zh) * 2012-10-17 2014-05-07 赛米控电子股份有限公司 功率半导体模块
CN103930990A (zh) * 2011-12-14 2014-07-16 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN104170085A (zh) * 2012-03-28 2014-11-26 富士电机株式会社 半导体装置
CN104919589A (zh) * 2012-10-15 2015-09-16 富士电机株式会社 半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
EP2833404A4 (en) 2012-03-28 2016-01-20 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
WO2013146212A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788626A (en) * 1986-02-15 1988-11-29 Brown, Boveri & Cie Ag Power semiconductor module
CN103930990A (zh) * 2011-12-14 2014-07-16 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN104170085A (zh) * 2012-03-28 2014-11-26 富士电机株式会社 半导体装置
CN104919589A (zh) * 2012-10-15 2015-09-16 富士电机株式会社 半导体装置
CN103779339A (zh) * 2012-10-17 2014-05-07 赛米控电子股份有限公司 功率半导体模块

Also Published As

Publication number Publication date
WO2019171804A1 (ja) 2019-09-12
US20200194415A1 (en) 2020-06-18
JPWO2019171804A1 (ja) 2020-10-01
US11189608B2 (en) 2021-11-30
CN111066145B (zh) 2023-09-22
JP6892006B2 (ja) 2021-06-18

Similar Documents

Publication Publication Date Title
US8115294B2 (en) Multichip module with improved system carrier
US7298027B2 (en) SMT three phase inverter package and lead frame
US10950516B2 (en) Resin encapsulated power semiconductor module with exposed terminal areas
US7859079B2 (en) Power semiconductor device
EP2804212A1 (en) Semiconductor device
CN110785842A (zh) 具有dc端子的同轴布置的半桥模块
US9468087B1 (en) Power module with improved cooling and method for making
US8040707B2 (en) Power converter
US9159715B2 (en) Miniaturized semiconductor device
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
US6646884B1 (en) Sandwich-structured intelligent power module
CN113875006A (zh) 三电平功率模块
CN111066145B (zh) 半导体装置
CN111816572A (zh) 芯片封装及其形成方法、半导体器件及其形成方法、半导体装置及其形成方法、三相系统
CN115117011A (zh) 功率半导体模块和生产功率半导体模块的方法
US20210225734A1 (en) Electronic module including a semiconductor package connected to a fluid heatsink
CN110880496B (zh) 电机用模制智能电源模块
US10903149B2 (en) Semiconductor module, electric vehicle, and power control unit
WO2013105456A1 (ja) 回路基板および電子デバイス
US20230069967A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
EP4270477A2 (en) Power module and method for manufacturing a power module
JP7035868B2 (ja) 半導体装置
CN117913064A (zh) 全桥封装功率模块
KR20160111831A (ko) 전력모듈패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant