CN209675287U - 一种dbc板封装结构 - Google Patents

一种dbc板封装结构 Download PDF

Info

Publication number
CN209675287U
CN209675287U CN201920735096.4U CN201920735096U CN209675287U CN 209675287 U CN209675287 U CN 209675287U CN 201920735096 U CN201920735096 U CN 201920735096U CN 209675287 U CN209675287 U CN 209675287U
Authority
CN
China
Prior art keywords
chip
welding layer
dbc
terminal welding
dbc substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920735096.4U
Other languages
English (en)
Inventor
郭新华
傅金源
金宇航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinfeng Technology Co Ltd
Original Assignee
Zhejiang Xinfeng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Xinfeng Technology Co Ltd filed Critical Zhejiang Xinfeng Technology Co Ltd
Priority to CN201920735096.4U priority Critical patent/CN209675287U/zh
Application granted granted Critical
Publication of CN209675287U publication Critical patent/CN209675287U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Power Conversion In General (AREA)

Abstract

本实用新型提供了一种DBC板封装结构，属于模块封装技术领域。它解决了现有的DBC板空间利用率低且装配效率低的问题。本DBC板封装结构，包括DBC基板、两个IGBT芯片和两个FRD芯片，所述DBC基板的上表面具有相互独立的两个芯片焊接层、两个端子焊接层和两个信号端子焊接层，其中一个芯片焊接层位于DBC基板的左上方、另一个芯片焊接层位于DBC基板的右下方，其中一个端子焊接层位于DBC基板的左下方、另一个端子焊接层位于DBC基板的右上方，两个信号端子焊接层分别位于DBC基板的左右侧，且信号端子焊接层位于端子焊接层和芯片焊接层之间，每个芯片焊接层上均设置有所述IGBT芯片和所述FRD芯片。本DBC板封装结构比较紧凑，并且显著提高了DBC板的组装效率。

Description

一种DBC板封装结构
技术领域
本实用新型属于模块封装技术领域，特别是一种DBC板封装结构。
背景技术
绝缘栅双极型晶体管，是由BJT和MOS组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小，IGBT综合了以上两种器件的优点，驱动功率小而饱和压降降低，IGBT以其优异的性能得到了广泛的应用，极大的提升了电力电子装置和系统的性能。
目前，传统的IGBT一般包括DBC和外壳，由于外壳是标准件，外壳的尺寸都是固定的，外壳的尺寸有大有小，一般是将DBC的尺寸设计成与外壳的尺寸相匹配，这样才能够将DBC与外壳装配在一起，在传统的封装结构中，为了提高IGBT模块的性能，一般采用将多个DBC模块并联封装，例如中国专利网公开了一种插接功率模块封装装置【授权公告号：CN207602558U】，包括主端子下半部分、DBC板、铜板、第一芯片、第二芯片、主端子上半部分和塑料壳体；DBC板焊接在铜板上，主端子下半部分、第一芯片、第二芯片分别焊接在所述DBC板上的对应位置，铜板上表面的四周涂覆一层厚度均匀的硅橡胶，主端子上半部分和塑料壳体以及螺母注塑为一体，主端子上半部分与主端子下半部分平配合且可插接在一起。装配时，需要将两块DBC板分别焊接到铜板上，参照附图1可知，由于有一个功率端子的两个引脚分别焊接在两块DBC板上，两块DBC板必须对齐，这样才能保证该功率端子的引脚准确无误的焊接在DBC板上，导致对DBC板在铜板上的焊接精度要求较高，焊接时两块DBC板的对齐操作需要花费较多的时间，影响装配效率，并且上述专利的封装结构使得DBC板上的空间位置没有得到充分利用。
发明内容
本实用新型的目的是针对现有的技术存在上述问题，提出了一种DBC板封装结构，本实用新型所要解决的技术问题是：如何使得DBC板封装结构的体积更加紧凑的同时提高装配效率。
本实用新型的目的可通过下列技术方案来实现：
一种DBC板封装结构，包括DBC基板、两个IGBT芯片和两个FRD芯片，所述IGBT芯片的上表面具有栅极和发射极、下表面为集电极，所述FRD芯片的上表面为阳极、下表面为阴极，其特征在于，所述DBC基板呈长条状，所述DBC基板的上表面具有相互独立的两个芯片焊接层、两个端子焊接层和两个信号端子焊接层，其中一个芯片焊接层位于DBC基板的左上方、另一个芯片焊接层位于DBC基板的右下方，其中一个端子焊接层位于DBC基板的左下方、另一个端子焊接层位于DBC基板的右上方，两个信号端子焊接层分别位于DBC基板的左右侧，且信号端子焊接层位于端子焊接层和芯片焊接层之间，每个芯片焊接层上均设置有所述IGBT芯片和所述FRD芯片，且IGBT芯片的下表面和FRD芯片的下表面均与芯片焊接层焊接连接，所述FRD芯片的阳极和IGBT芯片的发射极均通过键合线与同侧的端子焊接层连接，所述IGBT芯片的栅极通过键合线与同侧的信号端子焊接层连接。
采用上述封装结构后，将两个并联的DBC单元集成在一块DBC基板上，装配时只需将该DBC基板直接与铜板连接即可，大大提高了装配效率，其中的一组芯片位于DBC基板的左上方，另一组芯片位于DBC基板的右下方，两组芯片沿横向错开设置，键合线与键合线之间不存在交叉的情况，避免两组芯片在焊接在DBC基板上时发生干涉问题，使得两组芯片在DBC基板上的布局合理、结构紧凑，因此，本芯片焊接层、端子焊接层和信号端子焊接层是根据DBC基板长条形的形状而采用上述布局方式的，该布局方式使得两组芯片能够集成在同一块DBC基板上，在保证模块能够实现基本功能的同时，使得DBC基板的空间位置得到充分利用，大大减小了DBC基板尺寸，进而大大缩小了DBC封装结构的体积。
在上述的一种DBC板封装结构中，所述端子焊接层呈长条状并沿横向设置，位于左下方的端子焊接层的右端具有向上弯折的弯折部，位于右上方的端子焊接层的左端具有向下弯折的弯折部，两弯折部相对设置，两芯片焊接层分别位于弯折部的左右侧，且两弯折部上均焊接有功率端子。弯折部的设置相当于提供一个功率端子的焊接区域，该焊接区域位于DBC基板的中部，充分利用DBC基板上的位置空间，方便功率端子的焊接，且焊接区域的面积较大，使得功率端子焊接在弯折部上固定牢靠。
在上述的一种DBC板封装结构中，位于左下方的端子焊接层的左端和位于右上方的端子焊接层的右端均开设有信号端子焊接孔。组装时，信号端子插入到该信号端子焊接孔内，方便对信号端子焊接前进行定位，最后将信号端子焊接在端子焊接层上。
在上述的一种DBC板封装结构中，所述芯片焊接层呈矩形状，位于左上方的芯片焊接层的左下角和位于右下方的芯片焊接层的右下角均具有缺口，两信号端子焊接层分别位于相应的缺口内。
在上述的一种DBC板封装结构中，位于左上方的芯片焊接层的左上角和位于右下方的芯片焊接层的右下角处均焊接有功率端子。
在上述的一种DBC板封装结构中，所述信号端子焊接层上开设有信号端子焊接孔。组装时，信号端子插入到该信号端子焊接孔内，方便对信号端子焊接前进行定位，最后将信号端子焊接在端子焊接层上。
与现有技术相比，本实用新型的DBC板封装结构具有以下优点：本芯片焊接层、端子焊接层和信号端子焊接层是根据DBC基板长条形的形状而采用上述布局方式的，该布局方式使得两组芯片能够集成在同一块DBC基板上，在保证模块能够实现基本功能的同时，大大减小了DBC基板尺寸大小，本DBC基板能够安装至较小体积的塑料外壳内，进而大大缩小了模块的体积。
附图说明
图1是本实用新型的俯视结构示意图。
图2是本实用新型的立体结构示意图。
图3是本实用新型焊接有功率端子的立体结构示意图。
图中，1、DBC基板；2、IGBT芯片；3、FRD芯片；4、芯片焊接层；41、缺口；5、端子焊接层；51、弯折部；6、信号端子焊接层；7、键合线；8、功率端子；9、信号端子焊接孔。
具体实施方式
以下是本实用新型的具体实施例并结合附图，对本实用新型的技术方案作进一步的描述，但本实用新型并不限于这些实施例。
如图1、图2和图3所示，本DBC板封装结构，包括DBC基板1、两个IGBT芯片2和两个FRD芯片3，IGBT芯片2的上表面具有栅极和发射极、下表面为集电极，FRD芯片3的上表面为阳极、下表面为阴极，DBC基板1呈长条状，DBC基板1的上表面具有相互独立的两个芯片焊接层4、两个端子焊接层5和两个信号端子焊接层6，其中一个芯片焊接层4位于DBC基板1的左上方、另一个芯片焊接层4位于DBC基板1的右下方，其中一个端子焊接层5位于DBC基板1的左下方、另一个端子焊接层5位于DBC基板1的右上方，两个信号端子焊接层6分别位于DBC基板1的左右侧，且信号端子焊接层6位于端子焊接层5和芯片焊接层4之间，每个芯片焊接层4上均设置有IGBT芯片2和FRD芯片3，且IGBT芯片2的下表面和FRD芯片3的下表面均与芯片焊接层4焊接连接，FRD芯片3的阳极和IGBT芯片2的发射极均通过键合线7与同侧的端子焊接层5连接，IGBT芯片2的栅极通过键合线7与同侧的信号端子焊接层6连接。端子焊接层5呈长条状并沿横向设置，位于左下方的端子焊接层5的右端具有向上弯折的弯折部51，位于右上方的端子焊接层5的左端具有向下弯折的弯折部51，两弯折部51相对设置，两芯片焊接层4分别位于弯折部51的左右侧，且两弯折部51上均焊接有功率端子8，位于左下方的端子焊接层5的左端和位于右上方的端子焊接层5的右端均开设有信号端子焊接孔9，信号端子焊接层6上开设有信号端子焊接孔9，芯片焊接层4呈矩形状，位于左上方的芯片焊接层4的左上角和位于右下方的芯片焊接层4的右下角处均焊接有功率端子8，位于左上方的芯片焊接层4的左下角和位于右下方的芯片焊接层4的右下角均具有缺口41，两信号端子焊接层6分别位于相应的缺口41内。
采用上述封装结构后，将两个并联的DBC单元集成在一块DBC基板1上，其中一组芯片位于DBC基板1的左上方，另一组芯片位于DBC基板1的右下方，两组芯片沿横向错开设置，且键合线7与键合线7之间不存在交叉的情况，避免两组芯片在焊接在DBC基板1上时发生干涉问题，其中两个功率端子焊接处位于DBC基板1的中部，第三个功率端子焊接处位于DBC基板1的左上角，第四个功率端子焊接处位于DBC基板1的右下角，每个功率端子焊接处与功率端子8的接触面积较大，保证功率端子8焊接牢靠、不易脱落，并且功率端子8焊接后不会对键合线7和芯片的布置造成干涉问题；由于芯片焊接层4的一个角上有缺口41，信号端子焊接层6设置在该缺口41内后使得该缺口41的位置得到填充，信号端子焊接层6和芯片焊接层4组合后外轮廓的形状为长方形，避免了缺口41处的空间浪费，使得DBC基板1上的空间得到充分利用。本结构中的芯片焊接层4、端子焊接层5和信号端子焊接层6形状和布置方式都是根据DBC基板1长条形的形状而设计的，通过上述的布局方式使得DBC基板1上的空间位置得到充分利用，使得两组芯片能够集成在同一块DBC基板1上，两组芯片在DBC基板1上的布局合理、结构紧凑，在保证模块能够实现基本功能的同时，大大减小了DBC基板1尺寸，进而大大缩小了DBC封装结构的体积。
本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。

Claims (6)

1.一种DBC板封装结构，包括DBC基板(1)、两个IGBT芯片(2)和两个FRD芯片(3)，所述IGBT芯片(2)的上表面具有栅极和发射极、下表面为集电极，所述FRD芯片(3)的上表面为阳极、下表面为阴极，其特征在于，所述DBC基板(1)呈长条状，所述DBC基板(1)的上表面具有相互独立的两个芯片焊接层(4)、两个端子焊接层(5)和两个信号端子焊接层(6)，其中一个芯片焊接层(4)位于DBC基板(1)的左上方、另一个芯片焊接层(4)位于DBC基板(1)的右下方，其中一个端子焊接层(5)位于DBC基板(1)的左下方、另一个端子焊接层(5)位于DBC基板(1)的右上方，两个信号端子焊接层(6)分别位于DBC基板(1)的左右侧，且信号端子焊接层(6)位于端子焊接层(5)和芯片焊接层(4)之间，每个芯片焊接层(4)上均设置有所述IGBT芯片(2)和所述FRD芯片(3)，且IGBT芯片(2)的下表面和FRD芯片(3)的下表面均与芯片焊接层(4)焊接连接，所述FRD芯片(3)的阳极和IGBT芯片(2)的发射极均通过键合线(7)与同侧的端子焊接层(5)连接，所述IGBT芯片(2)的栅极通过键合线(7)与同侧的信号端子焊接层(6)连接。
2.根据权利要求1所述的一种DBC板封装结构，其特征在于，所述端子焊接层(5)呈长条状并沿横向设置，位于左下方的端子焊接层(5)的右端具有向上弯折的弯折部(51)，位于右上方的端子焊接层(5)的左端具有向下弯折的弯折部(51)，两弯折部(51)相对设置，两芯片焊接层(4)分别位于弯折部(51)的左右侧，且两弯折部(51)上均焊接有功率端子(8)。
3.根据权利要求2所述的一种DBC板封装结构，其特征在于，位于左下方的端子焊接层(5)的左端和位于右上方的端子焊接层(5)的右端均开设有信号端子焊接孔(9)。
4.根据权利要求1所述的一种DBC板封装结构，其特征在于，所述芯片焊接层(4)呈矩形状，位于左上方的芯片焊接层(4)的左下角和位于右下方的芯片焊接层(4)的右下角均具有缺口(41)，两信号端子焊接层(6)分别位于相应的缺口(41)内。
5.根据权利要求4所述的一种DBC板封装结构，其特征在于，位于左上方的芯片焊接层(4)的左上角和位于右下方的芯片焊接层(4)的右下角处均焊接有功率端子(8)。
6.根据权利要求1或4所述的一种DBC板封装结构，其特征在于，所述信号端子焊接层(6)上开设有信号端子焊接孔(9)。
CN201920735096.4U 2019-05-21 2019-05-21 一种dbc板封装结构 Active CN209675287U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920735096.4U CN209675287U (zh) 2019-05-21 2019-05-21 一种dbc板封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920735096.4U CN209675287U (zh) 2019-05-21 2019-05-21 一种dbc板封装结构

Publications (1)

Publication Number Publication Date
CN209675287U true CN209675287U (zh) 2019-11-22

Family

ID=68575309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920735096.4U Active CN209675287U (zh) 2019-05-21 2019-05-21 一种dbc板封装结构

Country Status (1)

Country Link
CN (1) CN209675287U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634818A (zh) * 2019-09-25 2019-12-31 湖南大学 一种由igbt和mosfet构成的混合功率模块的封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634818A (zh) * 2019-09-25 2019-12-31 湖南大学 一种由igbt和mosfet构成的混合功率模块的封装结构

Similar Documents

Publication Publication Date Title
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
CN105283956A (zh) 具有竖直堆叠的半导体芯片的集成化多路输出电源转换器
CN101819965A (zh) 半导体装置
CN105514095A (zh) 一种凸台高度可变的压接式igbt模块
CN102693969B (zh) 一种igbt功率模块
CN102983114A (zh) 具有超薄封装的高性能功率晶体管
CN219017646U (zh) 一种用于高压buck开关电源芯片的封装体
CN101789420A (zh) 一种半导体器件的系统级封装结构及其制造方法
CN108428677A (zh) 一种压接型igbt弹性压装结构及压接型igbt封装结构
CN202695428U (zh) 一种igbt功率模块
CN209675287U (zh) 一种dbc板封装结构
CN102169873B (zh) 一种应用于功率切换器电路的半导体封装结构
WO2020215737A1 (zh) 一种功率器件封装结构及其方法
CN110416200A (zh) 一种功率模块封装结构及制作方法
CN111681997B (zh) 功率封装模块及电子装置
CN202495446U (zh) 一种新型结构晶闸管
CN202749363U (zh) 大功率整晶圆igbt封装结构
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN220400580U (zh) 高效散热单元式分立器件
CN211295085U (zh) 一种多芯片串联封装结构
CN216928548U (zh) Igbt模块用覆铜陶瓷板
CN220065678U (zh) 功率模块封装结构
CN214848616U (zh) 一种高压硅堆
CN218918871U (zh) 一种垂直型mosfet芯片的封装结构
CN220041858U (zh) 双基岛引线框架芯片封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant