JP4826845B2 - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP4826845B2 JP4826845B2 JP2009028418A JP2009028418A JP4826845B2 JP 4826845 B2 JP4826845 B2 JP 4826845B2 JP 2009028418 A JP2009028418 A JP 2009028418A JP 2009028418 A JP2009028418 A JP 2009028418A JP 4826845 B2 JP4826845 B2 JP 4826845B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pattern
- power semiconductor
- wiring conductor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Inverter Devices (AREA)
Description
図1に本発明の実施の形態1のパワー半導体モジュールの主要部の概略斜視図を示す。また、図2(a)にはその平面図、図2(b)には断面図を示す。図2では、図1に示された構成要素のうちの、さらに主要な構成要素のみが示されている。また、図2には、説明のため、各IGBTには、番号が付してある。以下、図1および図2を用いて説明する。図において、1はモジュール底面に配置された基板で、モジュール外部でヒートシンク等と接続される。3は第1電極パターン(以下、コレクタパターンと称す)で、パワー半導体素子(IGBT)9は、コレクタパターン3上に搭載される。図では1つのコレクタパターン3上に3つのIGBT9が搭載されていが、搭載されるIGBTの数は2つでもよいし、4つ以上でもよい。また、図示していないが、IGBTモジュールでは通常、IGBT9と逆並列に接続されたダイオードが同じコレクタパターン3上に搭載される。
図3は本発明の実施の形態2によるパワー半導体モジュールを示す斜視図である。図において、2枚の絶縁層2を軸線8を隔てて並べて設け、同一の絶縁層2上に1つのコレクタパターン3及び1つのエミッタパターン4が配置されてある。すなわち、図1におけるエミッタパターン4が軸線8を中央にして分かれて2つのエミッタパターン4になっており、軸線8を中心にして左右それぞれの部材が対称となるよう配置されている。2つのエミッタパターン4にそれぞれ接続されるようにエミッタ配線導体13は軸線8に平行な部位であるエミッタアーム14を2つ有しており、それぞれがコレクタパターン3側に張り出している。またそれぞれのエミッタアーム14の長さは、IGBTと、エミッタパターン4との接続箇所の配列の長さの1/2以上になっている。図では、コレクタ配線導体およびコレクタアームは図1と同様であるため省略している。図のような構成にすることにより、図1のものと同様な効果が得られる。
図4は本発明の実施の形態3のパワー半導体モジュールを示す図である。図4(a)は、パワー半導体素子の配列に平行な軸線方向から見た側面図であり、図4(b)は軸線を含む面での断面図である。図のように、エミッタアーム14の幅をさらに広くし、コレクタパターン3と対向させることにより、エミッタアーム14とコレクタパターン3間の相互インダクタンスをさらに大きくすることができる。
図5は、本発明の実施の形態4のパワー半導体モジュールを示す平面図および側面図である。また、本実施の形態4は実施の形態3の変形例であり、エミッタアーム14がコレクタパターン3側に張り出しているが、コレクタパターン3とエミッタパターン4間にのみに配置されている。エミッタアーム14の最適幅、最適位置は、半導体素子の配置、エミッタパターン4、コレクタパターン3等の他の各部材との位置関係等により決定される。このように、本発明のパワー半導体モジュールによれば、エミッタアーム14とコレクタパターン3およびエミッタパターン4間の相互インダクタンスを利用して、回路の寄生インダクタンスを低減し、かつ並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを均等化できる。
図6に、本発明の実施の形態5のパワー半導体モジュールを示す。これまでの実施の形態で述べたように、本発明によるパワー半導体モジュールでは、主配線導体のアームとコレクタパターンおよびエミッタパターン間の相互インダクタンスの作用を利用して、回路の寄生インダクタンスを低減し、かつ並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを均等化している。この目的のためには、アームと各電極パターン間の距離はできるだけ近いほどよい。アームと電極パターン間の高さ方向の距離を制限するものは、ボンディングワイヤであり、コレクタアームとボンディングワイヤ間の距離としては、モジュールの定格電圧に応じた絶縁距離を確保する必要がある。したがって、ボンディングワイヤにできるだけ近づけて、各電極パターンとの相互インダクタンスを大きくするには、電位が等しい、エミッタアームの方が好適である。これまでの実施の形態では、そのような視点に基づき、電極パターンとエミッタアーム間の相互インダクタンスを利用する構成になっている。また、これまでの実施の形態では、コレクタアームとエミッタアームの高さ方向の配置としては、電極パターンとの相互インダクタンスが大きくなるように、エミッタアームの方が低く、電極パターンに近くなるように配置されている。
図7は本発明の実施の形態6によるパワー半導体モジュールを示す平面図および側面図である。図7に示すように、コレクタアーム17の一部をコレクタパターン3とエミッタパターン4間に配置し、コレクタ配線導体12とコレクタパターンとの接続個所をコレクタパターン3上のIGBTとの接続箇所(IGBT下面と同一箇所)の配列の中間点(図中A)よりも一端側に偏った箇所に設け、軸線に平行な部位すなわちコレクタアーム17の他端19が、配列の中間点Aの反対側に偏った箇所に設ける構成であっても、実施の形態5と同様に相互インダクタンスによる回路の寄生インダクタンスを低減、および並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを均等化する効果が得られる。
図8に本発明の実施の形態7によるパワー半導体モジュールの主要部の斜視図を示す。図において、20はコレクタ(第1電極)外部端子、21はエミッタ(第2電極)外部端子であり、軸線8を含み基板1に垂直な面(軸線面と定義する)に対して鏡面対称な位置に配置されている。また、コレクタアーム17には、軸線8と平行な部位22と、軸線面に対して垂直な部位23が設けてある。コレクタアームの軸線と平行な部位の長さ(図中B)は、コレクタ外部端子20とエミッタ外部端子21間の距離(図中C)の1/2よりも長くなっている。エミッタアーム14、コレクタパターン3およびエミッタパターン4、IGBT、ボンディングワイヤ11等は図1と同様なので説明は省略する。
図10は実施の形態8によるパワー半導体モジュールを示す斜視図である。コレクタアーム17の、軸線に平行な部位の配置を、図10のようにエミッタ外部端子21側に片寄って配置することによっても、左右のコレクタパターン3に対する寄生インダクタンスを均等化することができる。この場合、実施の形態7(図9)のパワー半導体モジュールのように、コレクタアーム17の、軸線に平行な部位22の長さを、コレクタ外部端子20とエミッタ外部端子21間の距離の1/2以上に設定する必要はない。
図11は、本発明の実施の形態9によるパワー半導体モジュールを示す斜視図である。コレクタアームを含むコレクタ配線導体形状に起因する左右のコレクタパターンを経由する回路上の寄生インダクタンスのアンバランスを、エミッタアームを含むエミッタ配線導体形状に起因する左右のコレクタパターンを経由する回路上の寄生インダクタンスのアンバランスを利用して、互いに相殺させることによってバランスさせることができる。図11において、図3と同様、二組みのコレクタパターン3とエミッタパターン4の対が、軸線8に対して、対称に配置されており、軸線8と平行なエミッタアーム14は、軸線8に対して対称に配置されている左右それぞれのエミッタパターン4上に配置され、同一のコレクタパターン3上で並列に接続される各半導体素子に対する並列配線の寄生インダクタンスが均等化される。また、エミッタアーム14は軸線面に対して垂直な部分24を有しており、この部分はコレクタアーム17の軸線面に垂直な部位23と平行に対向している。エミッタアーム14の軸線面に対して垂直な部分と、軸線面に対して左右に配置される軸線に対して平行な2つの部分が、並列に接続されるような構成になっている。
図12は、本発明の実施の形態10のパワー半導体モジュールを示す平面図および側面図である。これまで述べてきた実施の形態では、エミッタアーム接続点と、コレクタアーム接続点が、パワー半導体素子の配列の中間点に対して、互いに反対側に配置されていた。しかし、モジュールの組立性や他の部品配置との関係上、このような配置ができず、コレクタアームおよびエミッタアームの接続点を同じ側に設ける必要がある場合は、例えば、図12のような構成にすることにより、回路インダクタンスの低減と、各半導体素子に対する寄生インダクタンスの均等化が可能である。図において、コレクタパターン3、コレクタパターン3上のIGBT1〜6、エミッタパターン4、エミッタ配線導体12等については図1と同様なので、説明は省略する。
図13は本発明による実施の形態11のパワー半導体モジュールを示す平面図および断面図である。これまでの実施の形態では、一対のコレクタおよびエミッタ配線導体に対して、2つのコレクタパターンと1つのエミッタパターンが接続される例について説明したが、本発明によるパワー半導体モジュールの構成はこれに限定されるものではない。図13に示す例では、コレクタ配線導体12と、3つのIGBT9を搭載する1つのコレクタパターン3が接続され、エミッタ配線導体13と、IGBTのエミッタ電極とボンディングワイヤによって接続される1つのエミッタパターン4が接続される構成となっている。実施の形態1と同様、エミッタアーム14がエミッタパターン4の軸線8と平行な部分を有し、しかもコレクタパターン3に張り出している。また、エミッタ配線導体13とエミッタパターン4との接続点は、エミッタパターン4上の、エミッタ電極から配線が接続されている接続点の配列の中間点から偏った点となっており、コレクタ配線導体12とコレクタパターン3の接続点も、3つのIGBT9の配列の中央から軸線8と平行な方向の一方の方向に偏った点になっている。このような構成であっても、他の実施の形態と同様にエミッタアーム14とコレクタパターン3およびエミッタパターン4間の相互インダクタンスの効果が得られ、回路の寄生インダクタンスの低減および、並列接続される各パワー半導体素子の並列配線における寄生インダクタンスの均等化が可能である。
図14は本発明による実施の形態12のパワー半導体モジュールを示す平面図である。これまでの実施の形態では、一対のコレクタ配線導体およびエミッタ配線導体と接続される各構成要素の構造について述べた。モジュール定格電流が大きく、複数の外部接続端子対が必要な場合は、これまでの実施の形態で述べた構成からなるユニットをモジュール内に複数個配置すればよい。そのような実施の形態によるパワー半導体モジュールの平面図を図14に示す。図では、基板1上に図8に示した構成からなるユニット25、26が配置されているが、他の実施の形態で述べた構成によるユニットであってもよい。また、図では2つのユニットが設けられているが、さらに電流容量が大きくなる場合には、3つ以上設けられていてもよい。このようにすることによって、大容量のモジュールであっても、回路のインダクタンスが低く、かつ並列接続される各パワー半導体素子に対する並列回路配線上の寄生インダクタンスが均等化された、パワー半導体モジュールが得られる。
4:第2電極パターン 8:軸線
9:パワー半導体素子(IGBT) 11:導線
12:第1電極配線導体 13:第2電極配線導体
14:第2電極(エミッタ)アーム
15:第2電極(エミッタ)配線接続箇所
17:第1電極(コレクタ)アーム
18:第1電極(コレクタ)配線接続箇所
20:第1電極(コレクタ)外部端子
21:第2電極(エミッタ)外部端子
25、26:ユニット
Claims (3)
- 基板上に第1電極パターンと、長手方向に軸線を有する第2電極パターンとを並べて設け、上記第1電極パターンの上に、下面に第1電極、上面に第2電極を有するパワー半導体素子を、上記第1電極を上記第1電極パターンと電気的に接続して、上記軸線とほぼ平行に複数個並べ、上記第2電極と上記第2電極パターンを導線により接続したパワー半導体モジュールにおいて、
一端が上記第2電極パターンと接続され他端が外部接続端子となる第2電極配線導体と、一端が上記第1電極パターンと接続され他端が外部接続端子となる第1電極配線導体とを備え、
上記第1電極配線導体の外部接続端子近傍および上記第2電極配線導体の外部接続端子近傍では、上記軸線を含み上記基板に垂直な軸線面に直交する電流成分を有するように、上記第1電極配線導体の外部接続端子と上記第2電極配線導体の外部接続端子とが、互いに上記軸線面をへだてて逆側に位置して設けられ、
上記第2電極パターンの、上記第2電極からの上記導線が接続された接続個所の配列の中間点から、上記軸線方向の一方向に偏った点で上記第2電極配線導体を接続し、上記第1電極パターンの、上記パワー半導体素子が接続された接続個所の配列の中間点から、上記軸線方向の一方向とは逆方向に偏った点で上記第1電極配線導体を接続し、
上記第2電極配線導体が、上記軸線とほぼ平行な方向に伸びた第2電極アームを有し、この第2電極アームの上記軸線と平行な部分の長さが上記パワー半導体素子が並んだ配列の長さの2分の1以上であり、
上記第2電極アームが、上記第1電極パターンと上記第2電極パターンとの間の上方に張り出していることを特徴とするパワー半導体モジュール。 - 基板上に第1電極パターンと、長手方向に軸線を有する第2電極パターンとを並べて設け、上記第1電極パターンの上に、下面に第1電極、上面に第2電極を有するパワー半導体素子を、上記第1電極を上記第1電極パターンと電気的に接続して、上記軸線とほぼ平行に複数個並べ、上記第2電極と上記第2電極パターンを導線により接続したパワー半導体モジュールにおいて、
一端が上記第2電極パターンと接続され他端が外部接続端子となる第2電極配線導体と、一端が上記第1電極パターンと接続され他端が外部接続端子となる第1電極配線導体とを備え、
上記第1電極配線導体の外部接続端子近傍および上記第2電極配線導体の外部接続端子近傍では、上記軸線を含み上記基板に垂直な軸線面に直交する電流成分を有するように、上記第1電極配線導体の外部接続端子と上記第2電極配線導体の外部接続端子とが、互いに上記軸線面をへだてて逆側に位置して設けられ、
上記第2電極パターンの、上記第2電極からの上記導線が接続された接続個所の配列の中間点から、上記軸線方向の一方向に偏った点で上記第2電極配線導体を接続し、上記第1電極パターンの、上記パワー半導体素子が接続された接続個所の配列の中間点から、上記軸線方向の一方向とは逆方向に偏った点で上記第1電極配線導体を接続し、
上記第1電極配線導体が、上記軸線とほぼ平行な方向に伸びた第1電極アームを有し、この第1電極アームの上記軸線と平行な部分の長さが上記パワー半導体素子が並んだ配列の長さの2分の1以上であり、
上記第1電極アームが、上記第1電極パターンと上記第2電極パターンとの間の上方に張り出していることを特徴とするパワー半導体モジュール。 - 請求項1または2に記載のパワー半導体モジュールをユニットとして、複数のユニットを並べたことを特徴とするパワー半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009028418A JP4826845B2 (ja) | 2009-02-10 | 2009-02-10 | パワー半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009028418A JP4826845B2 (ja) | 2009-02-10 | 2009-02-10 | パワー半導体モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27848799A Division JP4292652B2 (ja) | 1999-09-30 | 1999-09-30 | パワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009105454A JP2009105454A (ja) | 2009-05-14 |
JP4826845B2 true JP4826845B2 (ja) | 2011-11-30 |
Family
ID=40706774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009028418A Expired - Lifetime JP4826845B2 (ja) | 2009-02-10 | 2009-02-10 | パワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4826845B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103545282A (zh) * | 2013-11-05 | 2014-01-29 | 株洲南车时代电气股份有限公司 | 绝缘栅双极晶闸管模块及电极功率端子 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5707302B2 (ja) * | 2011-11-02 | 2015-04-30 | 株式会社 日立パワーデバイス | パワー半導体モジュール |
WO2014192118A1 (ja) * | 2013-05-30 | 2014-12-04 | 三菱電機株式会社 | 半導体装置 |
WO2015121900A1 (ja) * | 2014-02-11 | 2015-08-20 | 三菱電機株式会社 | 電力用半導体モジュール |
JP6245377B2 (ja) | 2014-10-10 | 2017-12-13 | 富士電機株式会社 | 半導体装置及びバスバー |
JP6430240B2 (ja) * | 2014-12-26 | 2018-11-28 | 株式会社東芝 | 回転整流器及び交流発電システム |
JP2017050488A (ja) * | 2015-09-04 | 2017-03-09 | 株式会社東芝 | 半導体パッケージ |
DE112018007676T5 (de) * | 2018-05-30 | 2021-02-18 | Mitsubishi Electric Corporation | Halbleitermodul und leistungswandler |
CN112635407A (zh) * | 2020-11-06 | 2021-04-09 | 赛晶亚太半导体科技(浙江)有限公司 | 一种igbt芯片排布结构 |
CN115910985B (zh) * | 2022-11-10 | 2023-10-27 | 北京智慧能源研究院 | 一种功率半导体模块 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59304797D1 (de) * | 1992-08-26 | 1997-01-30 | Eupec Gmbh & Co Kg | Leistungshalbleiter-Modul |
JP3228839B2 (ja) * | 1994-09-07 | 2001-11-12 | 株式会社日立製作所 | 電力用半導体装置 |
JP3480771B2 (ja) * | 1995-12-20 | 2003-12-22 | 三菱電機株式会社 | 半導体装置 |
JPH1197598A (ja) * | 1997-09-19 | 1999-04-09 | Toshiba Corp | 半導体装置 |
-
2009
- 2009-02-10 JP JP2009028418A patent/JP4826845B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103545282A (zh) * | 2013-11-05 | 2014-01-29 | 株洲南车时代电气股份有限公司 | 绝缘栅双极晶闸管模块及电极功率端子 |
CN103545282B (zh) * | 2013-11-05 | 2016-04-20 | 株洲南车时代电气股份有限公司 | 绝缘栅双极晶闸管模块及电极功率端子 |
Also Published As
Publication number | Publication date |
---|---|
JP2009105454A (ja) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4826845B2 (ja) | パワー半導体モジュール | |
JP4292652B2 (ja) | パワー半導体モジュール | |
JP6366612B2 (ja) | 電力用半導体モジュール | |
JP6623283B2 (ja) | パワー半導体モジュール | |
US9795049B2 (en) | Semiconductor device | |
JP6400201B2 (ja) | パワー半導体モジュール | |
JP2020515034A (ja) | ゲートパスインダクタンスが低いパワー半導体モジュール | |
KR102156867B1 (ko) | 반도체 장치 | |
JP4532303B2 (ja) | 半導体モジュール | |
JP6096614B2 (ja) | パワー半導体モジュールおよびそれを用いた電力変換装置 | |
US9041052B2 (en) | Semiconductor device, semiconductor unit, and power semiconductor device | |
JP2008091809A (ja) | 半導体モジュール | |
JP2020013987A (ja) | パワーモジュール構造 | |
US20230225044A1 (en) | Stray inductance reduction in power semiconductor device modules | |
US10536090B2 (en) | Bus bar structure and power conversion device using same | |
JP5710555B2 (ja) | 半導体装置 | |
US20160360620A1 (en) | Thermistor mounting apparatus and thermistor component | |
JP5138714B2 (ja) | 電力用半導体装置 | |
JP5429413B2 (ja) | 半導体装置 | |
US12068290B2 (en) | Power semiconductor module with low inductance gate crossing | |
JP4142539B2 (ja) | 電力用半導体装置 | |
JPH05235258A (ja) | トランジスタモジュール | |
JP7192235B2 (ja) | 半導体装置 | |
US20230345637A1 (en) | Semiconductor device | |
JP2022190215A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4826845 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |