DE112018007676T5

DE112018007676T5 - Halbleitermodul und leistungswandler

Info

Publication number: DE112018007676T5
Application number: DE112018007676.8T
Authority: DE
Inventors: Shinya Yano
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-05-30
Filing date: 2018-05-30
Publication date: 2021-02-18
Also published as: JP6541896B1; JPWO2019229894A1; US11348903B2; CN112204733A; US20210098428A1; WO2019229894A1

Abstract

Ein Halbleitermodul (1) weist Folgendes auf: ein Oberzweig-Modul (3) mit einem Halbleiterchip (7, 9, 11); und ein Unterzweig-Modul (13) mit einem Halbleiterchip (7, 9, 11). Das Unterzweig-Modul (13) ist versehen mit: einem zugewandten Bereich (81), in dem ein Leiterrahmen (31) und ein Leiterrahmen (32), die jeweils eine Streifenform haben, so angeordnet sind, dass eine Hauptoberfläche des Leiterrahmens (31) und eine Hauptoberfläche des Leiterrahmens (32) einander zugewandt sind; und einem nicht-zugewandten Bereich (83), in dem der Leiterrahmen (31) und der Leiterrahmen (32) so angeordnet sind, dass die Hauptoberfläche des Leiterrahmens (31) und die Hauptoberfläche des Leiterrahmens (32) einander nicht zugewandt sind.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich auf ein Halbleitermodul und einen Leistungswandler, insbesondere auf ein Halbleitermodul mit einer direkten Leitungsbondstruktur und einen Leistungswandler, in dem das Halbleitermodul angebracht ist.
STAND DER TECHNIK
In den letzten Jahren ist unter den Gesichtspunkten der Langzeitzuverlässigkeit und der Verlustreduzierung eines Halbleitermoduls auch die Nachfrage nach Hochgeschwindigkeitsanwendung gestiegen. Eine der Lösungen unter diesen beiden Gesichtspunkten ist eine Direct Lead Bonding (DLB)-Struktur, bei der ein Leiterrahmen direkt mit einem Halbleiterchip durch ein Verbindungsmaterial wie Lot verbunden wird.
Im Vergleich zu einer Drahtbonding-Struktur ermöglicht die DLB-Struktur im Allgemeinen eine längere Lebensdauer und ermöglicht auch eine einfache Reduzierung der parasitären Induktivität, die das Betreiben mit hoher Geschwindigkeit behindert, aber die Designeinschränkungen im Vergleich zu einer Drahtbonding-Struktur erhöht. Beispielsweise verursachen parallel geschaltete Halbleiterchips das Problem, dass der Strom zwischen den parallel geschalteten Halbleiterchips aufgrund von Einflüssen wie unterschiedlichen parasitären Induktivitäten in einer Stromschleife für jeden Halbleiterchip eher unterschiedlich ist.
Patentdokument 1 schlägt ein Halbleitermodul zur Lösung des oben genannten Problems vor. Bei dem in Patentdokument 1 vorgeschlagenen Halbleitermodul sind die Verdrahtungsleiter so angeordnet, dass sie sich vollständig gegenüberliegen, um die parasitäre Induktivität zu verringern und auch die parasitäre Induktivität in einer Stromschleife zwischen den elektrisch parallel geschalteten Halbleiterchips auszugleichen und dadurch den Strom zwischen den Halbleiterchips auszugleichen.
STAND DER TECHNIK
Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2015-018 943A
KURZBESCHREIBUNG DER ERFINDUNG
Mit der Erfindung zu lösende Probleme
Nach der konventionellen Methode kann durch zwei elektrisch parallel geschaltete Halbleiterchips ein Ausgleichseffekt des Stromes zwischen den Halbleiterchips erreicht werden. Drei oder mehr in derselben Richtung elektrisch parallel geschaltete Halbleiterchips können jedoch einen Bereich mit einer zu großen Gegeninduktivität oder im Gegenteil einen Bereich mit einer zu kleinen Gegeninduktivität erzeugen. Dadurch kann es schwierig werden, den Strom zwischen den Halbleiterchips auszugleichen, was eine Beseitigung der Stromabweichung zwischen den elektrisch parallel geschalteten Halbleiterchips verhindern kann.
Die vorliegende Erfindung soll die oben beschriebenen Probleme lösen. Ein Gegenstand der vorliegenden Erfindung ist die Bereitstellung eines Halbleitermoduls, das die Beseitigung von Stromabweichungen zwischen Halbleiterchips ermöglicht. Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung eines Leistungswandlers, in welchem das Halbleitermodul verwendet wird.
Mittel zum Lösen der Probleme
Ein Halbleitermodul nach der vorliegenden Erfindung beinhaltet ein Basiselement, eine Vielzahl von Halbleiterchips, einen ersten Verdrahtungsleiter und einen zweiten Verdrahtungsleiter. Das Basiselement hat eine Hauptoberfläche und enthält mindestens einen Leiter und einen Isolator. Die Halbleiterchips sind auf der Hauptoberfläche des Basiselements angebracht. Der erste Verdrahtungsleiter ist elektrisch mit jedem der Halbleiterchips in einem Zustand verbunden, in dem die Halbleiterchips elektrisch parallel geschaltet sind. Der zweite Verdrahtungsleiter ist elektrisch mit dem ersten Verdrahtungsleiter verbunden. Der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter weisen Folgendes auf: einen zugewandten Bereich, in dem der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter einander gegenüberliegend angeordnet sind; und einen nicht zugewandten Bereich, in dem der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter einander nicht gegenüberliegend angeordnet sind.
Der Leistungswandler gemäß der vorliegenden Erfindung weist Folgendes auf: eine Hauptwandlerschaltung zum Umwandeln empfangener elektrischer Leistung und Ausgeben umgewandelter elektrischer Leistung, wobei die Hauptwandlerschaltung das Halbleitermodul enthält; und eine Steuerschaltung zum Ausgeben eines Steuersignals an die Hauptwandlerschaltung zum Steuern der Hauptwandlerschaltung.
Effekt der Erfindung
Bei dem Halbleitermodul der vorliegenden Erfindung schließen der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter den zugewandten Bereich und den nicht-zugewandten Bereich ein, um dadurch eine Angleichung des durch jeden der mehreren Halbleiterchips fließenden Stroms zu ermöglichen.
Entsprechend der Leistungswandlervorrichtung der vorliegenden Erfindung ist das Halbleitermodul vorgesehen, um dadurch eine Angleichung des durch jeden der mehreren Halbleiterchips fließenden Stroms zu ermöglichen.
Figurenliste

1. ist ein Schaltplan eines Halbleitermoduls nach jeder der Ausführungsformen der vorliegenden Erfindung;
2. ist eine Teildraufsicht des Halbleitermoduls nach der ersten Ausführungsform der vorliegenden Erfindung;
3. ist eine Teil-Schnittansicht entlang der Linie III-III aus 2 der ersten Ausführungsform;
4. ist eine Teil-Schnittansicht, die einen zugewandten Bereich und einen nicht-zugewandten Bereich im Halbleitermodul in der ersten Ausführungsform zeigt;
5 zeigt ein Ersatzschaltbild des Halbleitermoduls in der ersten Ausführungsform;
6. ist eine Teil-Schnittansicht, die das Halbleitermodul in der ersten Ausführungsform mit einem Dichtungsmaterial versiegelt zeigt;
7. ist eine Teil-Schnittansicht eines Halbleitermoduls nach einer Modifikation der ersten Ausführungsform;
8. ist eine Teil-Schnittansicht, die einen zugewandten Bereich und einen nicht-zugewandten Bereich im Halbleitermodul entsprechend der Modifikation der ersten Ausführungsform zeigt;
9. ist eine Teil-Schnittansicht eines Halbleitermoduls nach der zweiten Ausführungsform der vorliegenden Erfindung;
10. ist eine Teil-Schnittansicht, die einen zugewandten Bereich und einen nicht-zugewandten Bereich im Halbleitermodul in der zweiten Ausführungsform zeigt;
11. ist eine Teil-Schnittansicht eines Halbleitermoduls gemäß einer Modifikation in der zweiten Ausführungsform der vorliegenden Erfindung;
12. ist eine Teil-Schnittansicht, die einen zugewandten Bereich und einen nicht-zugewandten Bereich im Halbleitermodul entsprechend der Modifikation in der zweiten Ausführungsform zeigt;
13. ist eine Teildraufsicht eines Halbleitermoduls nach der dritten Ausführungsform der vorliegenden Erfindung;
14. ist eine Teil-Schnittansicht entlang der Linie XIV-XIV in 13 der dritten Ausführungsform;
15. ist eine Teildraufsicht, die einen zugewandten Bereich und einen nicht-zugewandten Bereich im Halbleitermodul in der dritten Ausführungsform zeigt;
16. ist eine Teil-Schnittansicht, die den zugewandten Bereich und den nicht-zugewandten Bereich des Halbleitermoduls entlang der Linie XVI-XVI in 15 der dritten Ausführungsform zeigt, und
17. ist ein Blockschaltbild einer Leistungswandlervorrichtung, in der ein Halbleitermodul nach der vierten Ausführungsform der vorliegenden Erfindung angebracht ist.

BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Zunächst wird ein Schaltplan eines Halbleitermoduls nach jeder der Ausführungsformen beschrieben. 1 zeigt den Schaltplan eines Halbleitermoduls 1. Wie in 1 dargestellt, entspricht das Halbleitermodul 1 einer der Phasen eines dreiphasigen Wechselrichters. Zum Treiben eines Drehstrommotors (nicht dargestellt) sind drei Halbleitermodule 1 elektrisch parallel geschaltet. Darüber hinaus kann das Halbleitermodul 1 auch als einphasiger Wechselrichter oder als einphasiger Umrichter eingesetzt werden.
Das Halbleitermodul 1 hat einen Anschluss P, einen Anschluss N und einen externen Anschluss AC. Der Anschluss P ist elektrisch mit einer Anode eines Netzteils oder einer Anode eines Glättungskondensators verbunden. Anschluss N ist elektrisch mit einer Kathode der Spannungsversorgung oder einer Kathode des Glättungskondensators verbunden. Der externe Anschluss AC ist elektrisch mit einem Motor o.ä. verbunden.
Die Halbleiterchips 7, 9 und 11, die zwischen Anschluss P und externem Anschluss AC elektrisch parallel geschaltet sind, werden als Oberzweigelement 5 bezeichnet. Die Halbleiterchips 7, 9 und 11 bilden ein Oberzweig-Modul 3 als Bereich des Halbleitermoduls 1.
Die Halbleiterchips 17, 19 und 21, die zwischen externem Anschluss AC und Anschluss N elektrisch parallel geschaltet sind, werden als Unterzweig-Element 15 bezeichnet. Die Halbleiterchips 17, 19 und 21 bilden ein Unterzweig-Modul 13 als den anderen Bereich des Halbleitermoduls 1.
In Oberzweigelement 5 und Unterzweig-Element 15 im Halbleitermodul 1 sind jeweils drei Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFET) elektrisch parallel geschaltet. In dem in 1 dargestellten Schaltplan des Halbleitermoduls 1 ist nur je ein MOSFET als Oberzweigelement 5 und ein MOSFET als Unterzweig-Element 15 eingesetzt, jedoch kann zum MOSFET eine Freilaufdiode elektrisch antiparallel geschaltet sein.
Anstelle eines MOSFETs kann auch ein Bipolartransistor mit isoliertem Gate (IGBT) elektrisch antiparallel mit einer Freilaufdiode verbunden werden. Außerdem sind hier im Oberzweigelement 5 und im Unterzweig-Element 15 jeweils drei Halbleiterchips elektrisch parallel geschaltet, aber vier oder mehr Halbleiterchips können elektrisch parallel geschaltet sein.
Wie in 1 dargestellt, haben der MOSFET des Oberzweigelements und der MOSFET des Unterzweig-Elements jeweils eine Gate-Elektrode G und eine Source-Elektrode S als Steuerelektroden. Zusätzlich zur Gate-Elektrode G und Source-Elektrode S kann die Steuerelektrode des MOSFET beispielsweise eine Elektrode enthalten, die mit einer Temperaturerfassungsdiode verbunden ist, um die Temperatur jedes Halbleiterchips zu erfassen, oder auch eine Elektrode, die mit einer Stromerfassungsdiode verbunden ist, um den durch jeden Halbleiterchip fließenden Strom zu erfassen. Im Folgenden wird der Aufbau des Halbleitermoduls 1 im Einzelnen beschrieben. Jede der Ausführungsformen wird der Einfachheit halber mit Bezug auf die X-Y-Z-Koordinatenachsen beschrieben.
Ausführungsform 1
Im Folgenden wird das erste Beispiel des Unterzweig-Moduls 13 als Bereich des Halbleitermoduls 1 beschrieben.
Wie in 2 und 3 dargestellt, beinhaltet das Unterzweig-Modul 13 die Halbleiterchips 17, 19 und 21. Die Halbleiterchips 17, 19 und 21 sind auf einem Substrat 41 angebracht, das als Basiselement dient. Das Substrat 41 enthält z.B. einen Isolator 43, einen Leiter 45 und einen Leiter 47. Der Leiter 45 ist mit einer Oberfläche des Isolators 43 verbunden. Der Leiter 47 ist mit der anderen Oberfläche des Isolators 43 verbunden.
Der Halbleiterchip 17 ist elektrisch und thermisch mit dem Leiter 45 durch ein elektrisch leitendes Verbindungsmaterial 61 verbunden. Der Halbleiterchip 19 ist elektrisch und thermisch mit dem Leiter 45 durch ein elektrisch leitfähiges Verbindungsmaterial 62 verbunden. Der Halbleiterchip 21 ist elektrisch und thermisch mit dem Leiter 45 durch ein elektrisch leitfähiges Verbindungsmaterial 63 verbunden.
Die Leiter 45 und 47 bestehen jeweils aus Metall wie z.B. Kupfer und/oder Aluminium. Das auf den Isolator 43 angeordnete Material ist eine Isolierplatte oder ähnliches, die aus Keramik wie z.B. Siliziumnitrid und Aluminiumnitrid, einem Harz oder ähnlichem gebildet wird. Der Leiter 47 wird unter dem Gesichtspunkt der Langzeit-Zuverlässigkeit und der Wärmeableitung erwünscht, aber nicht notwendigerweise benötigt. Als Material für die Verbindungsmaterialien 61, 62 und 63 wird z.B. Lot, Silber, Kupfer o.ä. verwendet.
Ein Leiterrahmen 33 ist elektrisch mit dem Leiter 45 durch ein Verbindungsmaterial 68 verbunden. Der Leiterrahmen 33 ist elektrisch mit einem externen Anschluss AC verbunden (siehe 1). Der Leiterrahmen 33 besteht aus Metall wie z.B. Kupfer. Das als Verbindungsmaterial 68 verwendete Material ist z.B. Lot, Silber, Kupfer oder ähnliches. Der Leiterrahmen 33 kann anstelle des Verbindungsmaterials 68 direkt mit dem Leiter 45 durch Ultraschallwellen oder Laser verbunden werden. Ferner kann anstelle des Leiterrahmens 33 ein Draht, Band oder dergleichen aus Metall verwendet werden.
Ein Leiterrahmen 32 ist durch ein Verbindungsmaterial 64 elektrisch mit der Oberseite des Halbleiterchips 17 verbunden. Der Leiterrahmen 32 ist mit der Oberseite des Halbleiterchips 19 durch ein Verbindungsmaterial 65 elektrisch verbunden. Der Leiterrahmen 32 ist mit der Oberseite des Halbleiterchips 21 durch ein Verbindungsmaterial 66 elektrisch verbunden. Der Leiterrahmen 32 wird als erster Verdrahtungsleiter verwendet. Das als Verbindungsmaterialien 64, 65 und 66 verwendete Material ist z.B. Lot, Silber, Kupfer oder ähnliches. Der Leiterrahmen 32 wird aus Metall wie z.B. Kupfer gebildet.
Ein Leiterrahmen 31 ist durch ein Verbindungsmaterial 67 elektrisch mit dem Leiterrahmen 32 verbunden. Der Leiterrahmen 31 ist mit einem Bereich des Leiterrahmens 32 verbunden, der sich in der Mitte zwischen den Halbleiterchips 19 und 21 befindet. Der Leiterrahmen 31 wird als zweiter Verdrahtungsleiter verwendet. Das auf das Verbindungsmaterial 67 angeordnete Material ist z.B. Lot, Silber, Kupfer oder ähnliches. Der Leiterrahmen 31 wird aus Metall wie z.B. Kupfer gebildet. Jeder der Leiterrahmen 31 und 32 hat eine Breite und erstreckt sich streifenförmig. Anstelle der Leiterrahmen 31 und 32 kann ein Band oder ähnliches aus Metall verwendet werden.
Jeder der drei MOSFETs (Halbleiterchips 17, 19 und 21) ist mit einer Steuerelektrode versehen (nicht abgebildet). Die Steuerelektrode ist durch einen Draht aus Metall wie Aluminium, Kupfer oder Gold elektrisch mit einem Steueranschluss verbunden. Der steuernde Anschluss ist elektrisch mit einem externen Steuersubstrat (nicht abgebildet) oder ähnlichem verbunden.
Das steuernde Substrat hat die Funktion, ein Signal zum Ein- und Ausschalten jedes der MOSFETs als Halbleiterchips 17, 19 und 21 auszugeben. Darüber hinaus hat das steuernde Substrat die Funktion, eine Überspannung oder einen übermäßigen Anstieg der Chip-Temperatur zu erfassen. Das Steuersubstrat kann innerhalb des Halbleitermoduls 1 oder außerhalb des Halbleitermoduls 1 vorgesehen werden.
Der Leiter 47 ist zur Wärmeableitung an einen Kühlkörper 73 angeschlossen. Wenn der Leiter 47 angeschlossen wird, können Verbindungsmaterialien wie Fett, eine Isolierfolie und Lot (jeweils nicht abgebildet) oder Metall zwischen dem Leiter 47 und dem Kühlkörper 73 eingefügt werden. Außerdem kann direkt auf dem Leiter 47 eine Rippe gebildet werden.
Im Halbleitermodul 1 werden Halbleiterchips 17, 19, 21 u.ä. zur Sicherstellung der Isolationsleistung u.ä. mit einem Dichtungsmaterial 71 (siehe 6) versiegelt. Als Dichtungsmaterial 71 werden z.B. Gel, ein Epoxidharz und ähnliches verwendet. Darüber hinaus kann bei Bedarf ein Gehäuse (nicht abgebildet) zur Aushärtung von Dichtungsmaterial 71 vorgesehen werden.
Wie in 2 dargestellt, sind im Unterzweig-Modul 13 die Halbleiterchips 17, 19 und 21 in einem Abstand voneinander angeordnet, so dass sie sich entlang einer X-Achse erstrecken. Die jeweils streifenförmigen Leiterrahmen 31 und 32 sind entsprechend der Anordnung der Halbleiterchips 17, 19 und 21 in X-Achsenrichtung verlaufend angeordnet. Wie in 4 dargestellt, enthält der Unterzweig-Modul 13 einen zugewandten Bereich 81, in dem die streifenförmigen Leiterrahmen 31 und 32 so angeordnet sind, dass die Hauptoberfläche des Leiterrahmens 31 der Hauptoberfläche des Leiterrahmens 32 zugewandt ist.
Andererseits gibt es einen Bereich, in dem der Leiterrahmen 32 nicht auf den Leiterrahmen 31 trifft, der von einem Bereich des Leiterrahmens 31, an dem der Leiterrahmen 31 angeschlossen ist, bis zum Endbereich des Leiterrahmens 32 reicht. Dieser Bereich entspricht einem nicht-zugewandten Bereich 83, in dem die Hauptoberfläche des Leiterrahmens 31 nicht der Hauptoberfläche des Leiterrahmens 32 gegenüberliegt. Die Fläche des zugewandten Bereichs 81, in dem die Hauptoberfläche des Leiterrahmens 31 der Hauptoberfläche des Leiterrahmens 32 zugewandt ist, ist größer als die Fläche des nicht-zugewandten Bereichs 83, in dem die Hauptoberfläche des Leiterrahmens 31 nicht der Hauptoberfläche des Leiterrahmens 32 zugewandt ist.
Im zugewandten Bereich 81 fließt beim Einschalten der Halbleiterchips 17, 19 und 21 ein Strom durch den Leiterrahmen 32 in positiver Richtung der X-Achse und ein Strom durch den Leiterrahmen 31 in negativer Richtung der X-Achse. Mit anderen Worten ist im zugewandten Bereich 81 die Richtung des Stroms, der durch Leiterrahmen 31 fließt, entgegengesetzt zur Richtung des Stroms, der durch den Leiterrahmen 32 fließt.
So sollen sich das Magnetfeld, das durch den durch den Leiterrahmen 31 fließenden Strom erzeugt wird, und das Magnetfeld, das durch den durch den Leiterrahmen 32 fließenden Strom erzeugt wird, gegenseitig aufheben. Die beiden Magnetfelder heben sich gegenseitig auf, so dass die im Halbleitermodul 1 enthaltene parasitäre Induktivität reduziert werden kann.
Die parasitäre Induktivität wird im Folgenden beschrieben. 5 zeigt ein Schaltbild entsprechend dem in 3 dargestellten Verhältnis der Anordnung der Halbleiterchips 7, 9, 11, der Leiterrahmen 31, 32 u.ä. im Unterzweig-Modul 13, zusätzlich unter Einbeziehung der parasitären Hauptinduktivitäten.
Wie in 3 und 5 dargestellt, enthält der Leiterrahmen 32 eine Selbstinduktivität L_A, die aus einem Bereich (einem Bereich A) des Leiterrahmens 32 resultiert, der sich zwischen der Source-Seite des Halbleiterchips 17 und der Source-Seite des Halbleiterchips 19 befindet. Außerdem enthält der Leiterrahmen 32 eine Selbstinduktivität L_B, die sich aus einem Bereich (einem Bereich B) des Leiterrahmens 32 ergibt, der sich zwischen der Source-Seite des Halbleiterchips 19 und einem Bereich des Leiterrahmens 32 befindet, mit dem der Leiterrahmen 31 durch ein Verbindungsmaterial 67 verbunden ist. Darüber hinaus existiert eine Selbstinduktivität L_C, die sich aus einem Bereich des Leiterrahmens 32 ergibt, der zwischen einem Bereich des Leiterrahmens 32, mit dem Leiterrahmen 31 durch ein Verbindungsmaterial 67 verbunden ist, und der Source-Seite von Halbleiterchip 21 liegt.
Darüber hinaus wird in den Leiterrahmen 32 durch den Strom, der durch den Leiterrahmen 31 fließt, eine Spannung induziert. In diesem Fall wird die Komponente der Gegeninduktivität, die sich auf den Bereich A des Leiterrahmens 32 und einen Bereich des Leiterrahmens 31 bezieht, der dem Bereich A entspricht, als Gegeninduktivität M_A definiert. Die Komponente der Gegeninduktivität, die sich auf Bereich B des Leiterrahmens 32 und einen Bereich des Leiterrahmens 31 bezieht, der Bereich B entspricht, wird als Gegeninduktivität M_B definiert. Darüber hinaus gibt es auch eine Gegeninduktivität und Ähnliches, die durch den durch den Leiter 45 fließenden Strom verursacht wird, die jedoch weniger einflussreich ist und daher in diesem Fall ignoriert wird.
Der Strom, der durch jeden der Halbleiterchips 17, 19 und 21 fließt, wird erheblich durch die Höhe der Spannung zwischen dem Gate und der Source zu dem Zeitpunkt beeinflusst, zu dem jeder der Halbleiterchips 17, 19 und 21 eingeschaltet wird. Die Gates der Halbleiterchips 17, 19 und 21 sind elektrisch parallel geschaltet, während die Sources der Halbleiterchips 17, 19 und 21 ebenfalls elektrisch parallel geschaltet sind. Auf der Seite der Source kann die Induktivität in der Schaltung des Unterzweig-Moduls 13 jedoch unterschiedliche induzierte Spannungen verursachen, wenn sich der Strom ändert. Da die Differenz der so erzeugten Induktionsspannungen zu Ungleichmäßigkeiten im Strom führen kann, ist es wünschenswert, dass das Unterzweig-Modul 13 (Halbleitermodul 1) eine Struktur aufweist, die gleichmäßige Source-Potentiale in den Halbleiterchips 17, 19 und 21 ermöglicht.
In diesem Fall wird die Spannung in dem Bereich, an dem der Leiterrahmen 31 mit dem Leiterrahmen 32 verbunden ist, als Referenzspannung V_{s_N} definiert. Der Strom, der durch den Halbleiterchip 17 fließt, ist als I₁₇ definiert, der Strom, der durch den Halbleiterchip 19 fließt, ist als I₁₉ definiert und der Strom, der durch den Halbleiterchip 21 fließt, ist als I₂₁ definiert. Auch die Spannung auf der Source-Seite des Halbleiterchips 17 ist als V_{s_17} definiert, die Spannung auf der Source-Seite des Halbleiterchips 19 ist als V_{s_19} definiert und die Spannung auf der Source-Seite des Halbleiterchips 21 ist als V_{s_21} definiert.
Somit werden die Spannungen auf den jeweiligen Source-Seiten der Halbleiterchips 17, 19 und 21 durch die folgenden Gleichungen (1), (2) bzw. (3) dargestellt: $V_{s_21} - V_{s_N} = L_{C} \cdot d (I_{21}) /dt .$
$V_{s_19} - V_{s_N} = L_{B} \cdot d (I_{17} + I_{19}) /dt - M_{B} \cdot d (I_{17} + I_{19} + I_{21}) /dt .$
$V_{s_17} - V_{s_N} = L_{A} \cdot d (I_{17}) /dt + L_{B} \cdot d (I_{17} + I_{19}) /dt - (M_{A} + M_{B}) \cdot d (I_{17} + I_{19} + I_{21}) /dt .$
Es wird angenommen, dass die Impedanz in der Leitung in einem Steuerungssystem in den Halbleiterchips 17, 19 und 21 gleich ist und die Halbleiterchips 17, 19 und 21 die gleichen Eigenschaften aufweisen. In diesem Fall werden unter der Annahme, dass ein gleichmäßig fließender Strom als I definiert ist, die folgenden Gleichungen (4) und (5) erfüllt: $I_{17} = I_{19} = I_{21} = I$
$V_{s_17} = V_{s_19} = V_{s_21}$
Ausgehend von den Gleichungen (1) bis (5) ergeben sich die Beziehungen der folgenden Gleichungen (6) und (7): $L_{A} = 3 M_{A}$
$L_{C} = 2 L_{B} - 3 M_{B}$
Wenn der Abstand zwischen den Leiterrahmen 31 und 32 so angepasst wird, dass die Gleichung (6) erfüllt ist, wird auch die folgende Gleichung (8) auf der Grundlage der Struktur des Unterzweig-Moduls 13 erfüllt. $L_{B} = 3 M_{B}$
Wenn die Gleichung (8) in die Gleichung (7) eingesetzt wird, erhält man die Beziehung der folgenden Gleichung (9). $L_{C} = 2 L_{B} - 3 M_{B} = L_{B}$
Unter der oben genannten Idealbedingung wird zunächst der Abstand zwischen den Leiterrahmen so eingestellt, dass die Gleichung (6) erfüllt ist. Außerdem wird der Leiterrahmen 31 mit dem Leiterrahmen 32 durch ein Verbindungsmaterial 67 in der Mitte zwischen den Halbleiterchips 19 und 21 verbunden, so dass die Gleichung (9) erfüllt ist.
Durch diese Anordnung der Leiterrahmen 31 und 32 kann der durch die Halbleiterchips 17, 19 und 21 fließende Ströme vollständig ausgeglichen werden.
Tatsächlich kann jedoch die optimale Position des Verbindungsbereichs, an welchem der Leiterrahmen 31 mit dem Leiterrahmen 32 verbunden wird, aufgrund der Differenz zwischen den Impedanzen auf den Steuerleitungen, der unterschiedlichen Eigenschaften der Halbleiterchips oder ähnlichem vom Mittelpunkt abweichen. Es kann jedoch im Allgemeinen nicht passieren, dass der Verbindungsbereich zu dem Endbereich, auf dem der Halbleiterchip 21 angeordnet ist, oder zu dem Endbereich, auf dem der Halbleiterchip 17 angeordnet ist, verschoben werden muss.
So wird auch im Falle von Eigenschaftsschwankungen u.ä. der Halbleiterchips 17, 19 und 21 ein nicht-zugewandter Bereich 83 vorgesehen, in dem der Leiterrahmen 31 einem Bereich des Leiterrahmens 32 nicht gegenüberliegt, so dass dieser nicht-zugewandte Bereich 83 als Anpassungsspielraum für die Eigenschaftsschwankungen u.ä. der Halbleiterchips 17, 19 und 21 dient und damit einen Ausgleich der durch die Halbleiterchips 17, 19 und 21 fließenden Ströme ermöglicht. Zum Beispiel wird in dem Fall, in dem aus fertigungstechnischen Gründen L_A > 3 M_A und L_B > 3 M_B ist, die Position, an der das Verbindungsmaterial 67 angebracht wird, in der X-Achse in die negative Richtung verschoben, um L_C zu erhöhen und dadurch eine Anpassung zur Erzielung einer gleichmäßigen parasitären Induktivität zu ermöglichen.
Auf diese Weise wird das Unterzweig-Modul 13 (Halbleitermodul 1) mit zugewandtem Bereich 81 und nicht-zugewandtem Bereich 83 als Anordnungsstruktur der Leiterrahmen 31 und 32 versehen, und dadurch können die Unterschiede der Ströme in den elektrisch parallel geschalteten Halbleiterchips 17, 19 und 21 unterdrückt werden, wobei eine DLB-Struktur mit hervorragender Langzeitzuverlässigkeit und hervorragenden Eigenschaften hinsichtlich der parasitären Induktivität geschaffen wird. Das Oberzweig-Modul 3 ist ebenfalls mit Halbleiterchips 7, 9 und 11 (siehe 1) und Leiterrahmen (nicht dargestellt) wie im Unterzweig-Modul 13 ausgestattet.
Das Halbleitermodul 1 wurde oben im Hinblick auf den Fall beschrieben, dass die Leiterrahmen 31 und 32 durch ein Verbindungsmaterial 67 miteinander verbunden sind, wobei für die Verbindung jedoch auch ein aus zwei miteinander integrierten Leiterrahmen gebildeter Leiterrahmen verwendet werden kann.
Ebenfalls wie in 6 dargestellt, sorgt im oben erwähnten Halbleitermodul 1 das Dichtungsmaterial 71 als Isolationsmaterial für die Abdichtung, und dieses Dichtungsmaterial 71 befindet sich zwischen den Leiterrahmen 31 und 32. Somit kann auch in dem Fall, dass sich der Leiterrahmen 31 in der Nähe des Leiterrahmens 32 befindet, die elektrische Isolationsleistung gewährleistet werden.
Wenn der Strom, der durch den Leiterrahmen 31 fließt, und der Strom, der durch den Leiterrahmen 32 fließt, in entgegengesetzter Richtung fließen, wird dadurch die Wirkung der Aufhebung des Magnetfeldes verstärkt, so dass die parasitäre Induktivität verringert werden kann. Zusätzlich kann zwischen den Leiterrahmen 31 und 32 ein Isolationsmaterial aus einem anderen Material als das Dichtungsmaterial 71 vorgesehen werden.
Wie in 2 und 3 dargestellt, stehen sich die Leiterrahmen 31 und 32 oberhalb vom Leiter 45 gegenüber. Dadurch kann das Unterzweig-Modul 13 verkleinert werden, während der Leiter 45 in der Länge reduziert werden kann, so dass die parasitäre Induktivität reduziert werden kann. Mit anderen Worten, der zugewandte Bereich 81 ist in Bezug auf die Halbleiterchips 17, 19 und 21 auf der dem Substrat 41 gegenüberliegenden Seite angeordnet, so dass die parasitäre Induktivität reduziert werden kann.
Darüber hinaus kann, wie in 7 und 8 dargestellt, anstelle des Leiterrahmens 31 auch ein Leiterrahmen 34 angewendet werden. Der Leiterrahmen 34 ist im Gegensatz zur Form des Leiterrahmens 31 mit einem gebogenen Bereich versehen. Durch das Anbringen einer Biegung im Leiterrahmen 34 werden im zugewandten Bereich 81 zwei verschiedene Abstände als Abstand zwischen den Leiterrahmen 34 und 32 über den Halbleiterchips 17, 19 und 21 eingestellt.
Dabei können die gegenseitigen Induktivitäten M_A und M_B zwischen den Leiterrahmen 34 und 32 getrennt eingestellt werden, wodurch eine detailliertere Anpassung der Selbstinduktivität möglich ist. Neben der Einstellung des Abstands zwischen dem Leiterrahmen 32 und dem Leiterrahmen 34, der einen gebogenen Bereich aufweist, können die Breiten der Leiterrahmen 31 und 32 zur Einstellung der Selbstinduktivitäten L_A, L_B und L_C eingestellt werden (siehe 5).
Weiterhin wurde oben das Halbleitermodul 1 (Unterzweig-Modul 13) anhand eines Beispiels beschrieben, bei dem die Halbleiterchips 17, 19 und 21 in einer Reihe in einer Richtung (in X-Achsenrichtung) angeordnet sind. Die Halbleiterchips können nicht nur in einer Reihe, sondern auch in mehreren Reihen angeordnet sein, solange drei oder mehr Halbleiterchips in einer Richtung angeordnet sind.
Beispiele für den Halbleiterchip sind solche Halbleiterchips, die einen Breitband-Halbleiter mit breiter Bandlücke aufweisen, der im Vergleich zum Fall von Silizium (Si) eine breite Bandlücke aufweist. Ein Halbleitermodul, in dem ein Breitband-Halbleiter mit breiter Bandlücke angeordnet ist, wird oft in einem Zustand verwendet, in dem eine große Anzahl kleiner Halbleiterchips aus Fertigungsgründen elektrisch parallel geschaltet ist, oder oft mit einer höheren Schaltgeschwindigkeit verwendet, um den Leistungsverlust im Halbleitermodul zu reduzieren.
Dementsprechend wird der in den Gleichungen (1), (2) und (3) jeweils angegebene Wert von dI/dt erhöht. Im Vergleich zu einem Halbleiterchip aus Silizium (Si) neigt die Konfiguration des herkömmlichen Halbleitermoduls also dazu, Schwankungen des durch jeden Halbleiterchip fließenden Stroms zu verursachen, was zu einem ungleichmäßigen Strom führt. Daher ist das oben erwähnte Halbleitermodul 1 in dem Fall effektiver, wenn ein Halbleiterchip, in dem ein Breitband-Halbleiter angeordnet ist, dort angebracht ist.
Ausführungsform 2
Im Folgenden wird das zweite Beispiel des Unterzweig-Moduls als Bereich des Halbleitermoduls beschrieben.
Wie in 9 und 10 dargestellt, ist das Unterzweig-Modul 13 mit den Leiterrahmen 35 und 36 versehen. Der Leiterrahmen 35 ist jeweils mit den Halbleiterchips 17, 19 und 21 elektrisch verbunden. Der Leiterrahmen 36 reicht bis zu einem Endbereich des Leiterrahmens 35 auf der Seite des Halbleiterchips 21. Der Leiterrahmen 36 ist mit dem Leiterrahmen 35 in einem Bereich von einem Bereich des Leiterrahmens 35, der sich in der Mitte zwischen den Halbleiterchips 19 und 21 befindet, bis zum Endbereich des Leiterrahmens 35 verbunden.
Der zugewandte Bereich 81 ist als ein Bereich vorgesehen, in dem sich die Leiterrahmen 35 und 36 mit Abstand gegenüberliegen. Der nicht-zugewandte Bereich 83 wird als ein Bereich vorgesehen, in dem der Leiterrahmen 36 mit dem Leiterrahmen 35 in einem Bereich verbunden ist, in dem der Leiterrahmen 35 mit dem Halbleiterchip 21 durch ein Verbindungsmaterial 66 verbunden ist, wobei sich der Bereich von einem Bereich des Leiterrahmens 35 erstreckt, der sich in der Mitte zwischen den Halbleiterchips 19 und 21 befindet. Da es sich bei der anderen als der oben genannten Konfiguration im Übrigen um die gleiche Konfiguration des Halbleitermoduls 1 (Unterzweig-Modul 13) handelt, die in den und dargestellt ist, werden die gleichen Teile mit den gleichen Bezugszeichen bezeichnet, und ihre Beschreibung wird nicht wiederholt, sofern dies nicht erforderlich ist.
Auch für das o.g. Halbleitermodul 1 lassen sich die Spannungen auf den jeweiligen Source-Seiten der Halbleiterchips 17, 19 und 21 zur Ableitung der der Gleichung (6) entsprechenden Beziehung und der der Gleichung (9) entsprechenden Beziehung in gleicher Weise wie beim o.g. Halbleitermodul 1 ermitteln und durch Einstellung des zugewandten Bereichs 81 und des nicht-zugewandten Bereichs 83 auf Basis dieser Beziehungen die durch die Halbleiterchips 17, 19 und 21 fließenden Ströme angleichen.
Das Halbleitermodul 1 wurde oben in Bezug auf die Struktur beschrieben, bei der der Leiterrahmen 36 mit dem Leiterrahmen 35 von einem Bereich des Leiterrahmens 35, der sich in der Mitte zwischen den Halbleiterchips 19 und 21 befindet, bis zu einem Endbereich des Leiterrahmens 35 verbunden wird. Diese Struktur kann durch eine Stromschiene ersetzt werden, die in einen Bereich integriert ist, in dem der Leiterrahmen 36 mit dem Leiterrahmen 35 verbunden ist.
Darüber hinaus kann, wie in den 11 und 12 dargestellt, anstelle des Leiterrahmens 36 ein Leiterrahmen 37 verwendet werden. Durch das Anbringen eines gebogenen Bereichs im Leiterrahmen 37 werden im zugewandten Bereich 81 zwei verschiedene Abstände als Abstand zwischen den Leiterrahmen 37 und 35 über die Halbleiterchips 17, 19 und 21 eingestellt.
Dabei können die gegenseitigen Induktivitäten M_A und M_B zwischen den Leiterrahmen 37 und 35 getrennt eingestellt werden, wodurch eine detailliertere Anpassung der Selbstinduktivität möglich ist. Zusätzlich zur Einstellung des Abstands zwischen dem Leiterrahmen 35 und dem Leiterrahmen 37, der einen gebogenen Bereich aufweist, können die Breiten der Leiterrahmen 37 und 35 zur Einstellung der Selbstinduktivitäten L_A, L_B und L_C eingestellt werden (siehe 5).
Darüber hinaus ist das oben erwähnte Halbleitermodul 1, wie in der ersten Ausführungsform beschrieben, effektiver, wenn darin ein Breitband-Halbleiter verwendet wird.
Ausführungsform 3
Im Folgenden wird das dritte Beispiel des Unterzweig-Moduls als Bereich des Halbleitermoduls beschrieben.
Wie in 13 und 14 dargestellt, ist das Unterzweig-Modul 13 mit den Leiterrahmen 38 und 39 ausgestattet. Der Leiterrahmen 38 setzt sich aus einem ersten Bereich 38a, einem zweiten Bereich 38b und einem dritten Bereich 38c zusammen. Der erste Bereich 38a hat eine Breite in Richtung der Y-Achse und erstreckt sich in Richtung der X-Achse. Der zweite Bereich 38b hat ebenfalls eine Breite in Richtung der Y-Achse und erstreckt sich in Richtung der X-Achse.
Der dritte Bereich 38c hat eine Breite in Richtung der Z-Achse und erstreckt sich in Richtung der X-Achse. Der dritte Bereich 38c ist in Bezug auf den ersten Bereich 38a und den zweiten Bereich 38b um etwa 90° gebogen. Der Leiterrahmen 39 hat eine Breite in Richtung der Z-Achse und erstreckt sich in Richtung der X-Achse.
Der erste Bereich 38a wird mit dem Halbleiterchip 17 durch ein Verbindungsmaterial 64 und mit dem Halbleiterchip 19 durch ein Verbindungsmaterial 65 verbunden. Der zweite Bereich 38b wird durch ein Verbindungsmaterial 66 mit dem Halbleiterchip 21 und durch ein Verbindungsmaterial 66 mit dem Halbleiterchip 21 verbunden. Der dritte Bereich 38c wird mit dem Leiterrahmen 39 durch ein Verbindungsmaterial 69 verbunden.
Wie in den 15 und 16 dargestellt, ist der zugewandte Bereich 81 als ein Bereich vorgesehen, in dem sich der dritte Bereich 38c und der Leiterrahmen 39 gegenüberliegen. Der nicht-zugewandte Bereich 83 ist als ein Bereich vorgesehen, in dem der erste Bereich 38a und der Leiterrahmen 39 so angeordnet sind, dass sie sich schneiden.
Auch für das oben erwähnte Halbleitermodul 1 können die Spannungen auf den jeweiligen Source-Seiten der Halbleiterchips 17, 19 und 21 gewonnen werden, um den der Gleichung (6) entsprechenden Vergleichsausdruck und den der Gleichung (9) entsprechenden Vergleichsausdruck abzuleiten, wie im Halbleitermodul 1 in der ersten Ausführungsform beschrieben. Durch Einstellung des zugewandten Bereichs 81 und des nicht-zugewandten Bereichs 83 auf der Grundlage dieser Beziehungen können die Ströme, die durch die Halbleiterchips 17, 19 und 21 fließen, angeglichen werden.
Darüber hinaus können die Leiterrahmen 38 und 39 unterschiedlich angeordnet sein, so dass eine andere Oberfläche des dritten Bereichs 38c des Leiterrahmens 38 einer anderen Oberfläche des Leiterrahmens 39 gegenüberliegt, und auch die Form des ersten Bereichs 38a des Leiterrahmens 38 kann verändert werden, wodurch sich nicht nur die Vorteile einer einfachen Einstellung der Selbstinduktivität für jeden der Halbleiterchips 17, 19 und 21 ergeben, sondern auch eine einfache Anwendung auf das Oberzweig-Modul.
Auch das Halbleitermodul 1 wurde oben im Hinblick auf den Fall beschrieben, dass der dritte Bereich 38c des Leiterrahmens 38 durch ein Verbindungsmaterial 69 mit dem Leiterrahmen 39 verbunden wird. Der dritte Bereich 38c des Leiterrahmens 38 kann jedoch mit dem Leiterrahmen 39 auch durch Schweißen verbunden werden. Alternativ kann auch ein integrierter Leiterrahmen (eine Stromschiene) verwendet werden.
Darüber hinaus wurde oben das Halbleitermodul 1 (Unterzweig-Modul 13) anhand eines Beispiels beschrieben, bei dem die Halbleiterchips 17, 19 und 21 in einer Reihe in einer Richtung (in X-Achsenrichtung) angeordnet sind. Die Halbleiterchips können aber nicht nur in einer Reihe, sondern auch in mehreren Reihen angeordnet sein, solange drei oder mehr Halbleiterchips in einer Richtung angeordnet sind.
Darüber hinaus ist das oben erwähnte Halbleitermodul 1, wie in der ersten Ausführungsform beschrieben, effektiver, wenn ein Halbleiterchip mit einem Breitband-Halbleiter verwendet wird.
Jede der Ausführungsformen wurde in Bezug auf ein Substrat 41 mit Isolator 43 und Leitern 45, 47 als Beispiel für ein Basiselement beschrieben. Das Basiselement ist nicht auf dieses Substrat 41 beschränkt, sondern kann z.B. eine isolierende Platte, eine elektrisch leitende Platte oder ähnliches sein, solange das Basiselement mindestens einen Leiter und einen Isolator enthält.
Ausführungsform 4
Im Folgenden wird ein Leistungswandler beschrieben, in welchem ein Halbleitermodul 1 nach einer der oben genannten ersten bis dritten Ausführungsformen angewendet wird. Obwohl die vorliegende Erfindung nicht auf eine bestimmte Leistungswandler beschränkt ist, soll im Folgenden die vierte Ausführungsform für den Fall, dass die vorliegende Erfindung auf einen dreiphasigen Wechselrichter angewendet wird, illustrativ erläutert werden.
17 ist ein Blockschaltbild, das eine Konfiguration eines Leistungswandlersystems zeigt, auf das eine Leistungswandlereinrichtung gemäß der vorliegenden Ausführungsform angewendet wird. Das in 17 dargestellte Leistungswandlersystem besteht aus einem Netzteil 100, einer Leistungswandlereinrichtung 200 und einer Last 300. Das Netzteil 100 ist ein Gleichstrom (DC)-Netzteil und liefert Gleichstrom an die Leistungswandlereinrichtung 200. Die Stromversorgung 100 kann aus verschiedenen Komponenten bestehen und kann z.B. aus einem Gleichstromsystem, einer Solarzelle oder einer Speicherbatterie gebildet werden. Die Stromversorgung 100 kann auch aus einer Gleichrichterschaltung bestehen, die an ein Wechselstromsystem (AC) angeschlossen ist, oder aus einem AC/DC-Wandler. Das Netzteil 100 kann auch aus einem DC/DC-Wandler bestehen, der die Gleichstromleistung des Gleichstromsystems in eine vorgeschriebene elektrische Leistung umwandelt.
Der Leistungswandler 200 ist ein dreiphasiger Wechselrichter, der zwischen der Stromversorgung 100 und der Last 300 angeschlossen ist. Der Leistungswandler 200 wandelt die von der Stromversorgung 100 gelieferte Gleichstromleistung in Wechselstromleistung um und liefert dann die umgewandelte Wechselstromleistung an die Last 300. Wie in 17 dargestellt, enthält der Leistungswandler 200: eine Hauptwandlerschaltung 201, die Gleichstrom in Wechselstrom umwandelt und den umgewandelten Wechselstrom ausgibt; und eine Steuerschaltung 203, die ein Steuersignal zur Steuerung der Hauptwandlerschaltung 201 an die Hauptwandlerschaltung 201 ausgibt.
Die Last 300 ist ein dreiphasiger Elektromotor, der mit Wechselstrom angesteuert wird, der vom Leistungswandler 200 geliefert wird. Die Last 300 ist nicht auf eine bestimmte Anwendung beschränkt, sondern ist ein Elektromotor, der in jedem der verschiedenen elektrischen Geräte eingebaut ist und zum Beispiel als Elektromotor für ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Aufzug oder eine Klimaanlage verwendet wird.
Die Einzelheiten des Leistungswandlers 200 werden im Folgenden beschrieben. Die Hauptwandlerschaltung 201 enthält ein Schaltelement und eine Freilaufdiode (jeweils nicht abgebildet). Wenn das Schaltelement geschaltet wird, wird die von der Stromversorgung 100 gelieferte Gleichstromleistung in Wechselstromleistung umgewandelt und dann der Last 300 zugeführt. Während die spezifische Schaltungskonfiguration der Hauptwandlerschaltung 201 von verschiedenen Typen sein kann, handelt es sich bei der Hauptwandlerschaltung 201 nach der vorliegenden Ausführungsform um eine dreiphasige Vollbrückenschaltung in zwei Ebenen, die je nach Bedarf aus sechs Schaltelementen und sechs Freilaufdioden gebildet werden kann, die antiparallel zu den jeweiligen sechs Schaltelementen angeordnet sind.
In mindestens einem der Schaltelemente und den Freilaufdioden in der Hauptwandlerschaltung 201 ist das Halbleitermodul 1 nach einer der oben genannten ersten bis dritten Ausführungsformen als Halbleitermodul 202 vorgesehen. Sechs Schaltelemente sind so konfiguriert, dass jeweils zwei Schaltelemente in Reihe geschaltet sind, um einen oberen Zweig und einen unteren Zweig zu bilden. Jedes der Paare aus Ober- und Unterzweig bildet eine entsprechende Phase (eine U-Phase, eine V-Phase und eine W-Phase) einer Vollbrückenschaltung. Die Ausgangsanschlüsse des oberen und unteren Zweigs, d.h. drei Ausgangsanschlüsse der Hauptwandlerschaltung 201, sind mit der Last 300 verbunden.
Darüber hinaus enthält die Hauptwandlerschaltung 201 eine Treiberschaltung (nicht abgebildet), die jedes Schaltelement ansteuert. Die Ansteuerschaltung kann im Halbleitermodul 202 integriert oder separat vom Halbleitermodul 202 vorgesehen werden. Die Ansteuerschaltung erzeugt ein Ansteuersignal zur Ansteuerung jedes Schaltelements in der Hauptwandlerschaltung 201 und liefert das erzeugte Ansteuersignal an eine Steuerelektrode jedes Schaltelements in der Hauptwandlerschaltung 201. Insbesondere werden gemäß dem später beschriebenen Steuersignal von der Steuerschaltung 203 das Treibersignal, um jedes Schaltelement in einen EIN-Zustand zu bringen, und das Treibersignal, um jedes Schaltelement in einen AUS-Zustand zu bringen, an die Steuerelektrode jedes Schaltelements ausgegeben. Wenn das Schaltelement in einem EIN-Zustand gehalten wird, ist das Ansteuersignal ein Spannungssignal (ein EIN-Signal), das gleich oder größer als eine Schwellenspannung des Schaltelements ist. Wenn das Schaltelement in einem AUS-Zustand gehalten wird, ist das Ansteuersignal ein Spannungssignal (ein AUS-Signal), das gleich oder kleiner als die Schwellenspannung des Schaltelements ist.
Die Steuerschaltung 203 steuert jedes Schaltelement in der Hauptwandlerschaltung 201 so, dass die gewünschte elektrische Leistung der Last 300 zugeführt wird. Insbesondere wird die Zeit (EIN-Zeit), zu der jedes Schaltelement in der Hauptwandlerschaltung 201 in einen EIN-Zustand gebracht werden soll, auf der Grundlage der an die Last 300 zu liefernden elektrischen Leistung berechnet. Zum Beispiel kann die Hauptwandlerschaltung 201 durch Pulsweitenmodulation (PWM) gesteuert werden, um die EIN-Zeit jedes Schaltelements entsprechend der auszugebenden Spannung zu modulieren. Dann wird ein Steuerbefehl (Steuersignal) an die in der Hauptwandlerschaltung 201 enthaltene Treiberschaltung ausgegeben, so dass ein EIN-Signal an das Schaltelement ausgegeben wird, das zu einem entsprechenden Zeitpunkt in einen EIN-Zustand gebracht werden soll, und so, dass ein AUS-Signal an das Schaltelement ausgegeben wird, das zu einem entsprechenden Zeitpunkt in einen AUS-Zustand gebracht werden soll. Entsprechend diesem Steuersignal gibt die Ansteuerschaltung ein EIN-Signal oder ein AUS-Signal als Ansteuersignal an die Steuerelektrode jedes Schaltelements aus.
In der Leistungswandlereinrichtung nach der vorliegenden Ausführungsform wird das Halbleitermodul 1 nach einer der ersten bis dritten Ausführungsformen als Halbleitermodul 202 für mindestens eines der Schaltelemente und Freilaufdioden in der Hauptwandlerschaltung 201 angeordnet, wodurch die Zuverlässigkeit der Leistungswandlereinrichtung verbessert werden kann.
Die vorliegende Ausführungsform wurde im Hinblick auf das Beispiel beschrieben, in dem die vorliegende Erfindung auf einen dreiphasigen, in zwei Ebenen konfigurierten Wechselrichter angewendet wird, aber die vorliegende Erfindung ist nicht darauf beschränkt und kann auf verschiedene Arten von Leistungswandler angewendet werden. In der vorliegenden Ausführungsform wird der Leistungswandler in zwei Ebenen konfiguriert, aber der Leistungswandler kann in drei Ebenen oder in mehreren Ebenen konfiguriert werden. Auch in dem Fall, dass elektrische Energie an eine einphasige Last geliefert wird, kann die vorliegende Ausführungsform auf einen einphasigen Wechselrichter angewendet werden. Wenn elektrische Energie an eine Gleichstromlast oder dergleichen geliefert wird, kann die vorliegende Erfindung auch auf einen DC/DC-Wandler oder einen AC/DC-Wandler anwendbar sein.
Darüber hinaus ist der Leistungswandler, in welchem die vorliegende Erfindung angewendet wird, nicht auf den Fall beschränkt, dass die oben genannte Last ein Elektromotor ist, sondern kann beispielsweise als Stromversorgungsvorrichtung für eine Funkenerosionsmaschine, eine Laserstrahlmaschine, ein Kochgerät mit Induktionserwärmung oder ein kontaktloses Energiezuführungssystem verwendet werden und kann darüber hinaus auch als Leistungskonditionierer für ein Solarenergieerzeugungssystem, ein Energiespeichersystem oder ähnliches verwendet werden.
Die in den einzelnen Ausführungsformen beschriebenen Halbleitermodule können je nach Bedarf unterschiedlich miteinander kombiniert werden.
Die hier beschriebenen Ausführungsformen dienen lediglich als Beispiel und sind nicht darauf beschränkt. Der Umfang der vorliegenden Erfindung erfasst auch alle Äquivalente.
Die vorliegende Erfindung wird effektiv für ein Halbleitermodul mit einer direkten Leitungsbonding-Struktur genutzt.
Bezugszeichenliste

1: Halbleitermodul
3: Oberzweig-Modul
5: Oberzweigelement
7, 9, 11, 17, 19, 21: Halbleiterchip
13: Unterzweig-Modul
15: Unterzweig-Element
31, 32, 33, 34, 35, 36, 37, 38, 39: Leiterrahmen
41: Substrat
43: Isolator
45,47: Leiter
61, 62, 63, 64, 65, 66, 67, 68, 69: Verbindungsmaterial
71: Dichtungsmaterial
73: Kühlkörper
81: zugewandter Bereich
83: nicht zugewandter Bereich
P: P-Terminal
N: N-Terminal
AC: Außen-Terminal
G: Gate-Elektrode
S: Source-Elektrode

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2015018943 A [0005]

Claims

Halbleitermodul, das Folgendes aufweist: ein Basiselement mit einer Hauptoberfläche, das mindestens einen Leiter und/oder einen Isolator enthält; eine Vielzahl von Halbleiterchips, die auf der Hauptoberfläche des Basiselements angebracht sind; einen ersten Verdrahtungsleiter, der elektrisch mit jedem der Halbleiterchips in einem Zustand verbunden ist, in dem die Halbleiterchips elektrisch parallel geschaltet sind; und einen zweiten Verdrahtungsleiter, der elektrisch mit dem ersten Verdrahtungsleiter verbunden ist, wobei der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter Folgendes aufweisen: einen zugewandten Bereich, in dem der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter einander gegenüberliegend angeordnet sind, und einen nicht-zugewandten Bereich, in dem der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter so angeordnet sind, dass sie einander nicht gegenüberliegend angeordnet sind,.
Halbleitermodul nach Anspruch 1, wobei im zugewandten Bereich und im nicht-zugewandten Bereich ein Bereich eines Bereichs, in dem der erste und der zweite Leiter einander gegenüberliegen, größer ist als ein Teil eines Bereichs, in dem der erste und der zweite Leiter einander nicht gegenüberliegen.
Halbleitermodul nach Anspruch 1, wobei der Bereich sich in Bezug auf die Halbleiterchips auf einer dem Grundkörper gegenüberliegenden Seite befindet.
Halbleitermodul nach Anspruch 1, wobei die Halbleiterchips auf der Hauptoberfläche des Basiselements so angeordnet sind, dass sie sich in eine Richtung erstrecken, und in einer Draufsicht auf die Hauptoberfläche der erste Leiter und der zweite Leiter so angeordnet sind, dass sie sich in diese eine Richtung erstrecken.
Halbleitermodul nach Anspruch 1, wobei in einer Draufsicht auf die Hauptoberfläche des Basiselements der zugewandte Bereich und der nicht-zugewandter Bereich so angeordnet sind, dass sie sich in eine Richtung erstrecken.
Halbleitermodul nach Anspruch 1, wobei der erste Verdrahtungsleiter Folgendes aufweist: einen ersten Bereich des ersten Verdrahtungsleiters, wobei sich der erste Bereich auf einer ersten ebenen Fläche befindet, und einen zweiten Bereich des ersten Verdrahtungsleiters, wobei sich der zweite Bereich auf einer zweiten ebenen Fläche befindet, die sich mit der ersten ebenen Fläche schneidet, wobei sich der zweite Verdrahtungsleiter auf einer dritten ebenen Fläche befindet, die der zweiten ebenen Fläche zugewandt ist, wobei sich im zugewandten Bereich der zweite Bereich des ersten Verdrahtungsleiters und der zweite Verdrahtungsleiter einander gegenüber stehen, und im nicht-zugewandten Bereich der erste Bereich des ersten Verdrahtungsleiters und der zweite Verdrahtungsleiter so angeordnet sind, dass sie sich schneiden.
Halbleitermodul nach Anspruch 6, wobei im zugewandten Bereich der zweite Bereich des ersten Verdrahtungsleiters und der zweite Verdrahtungsleiter so angeordnet sind, dass sie sich mit der Hauptoberfläche des Basiselements schneiden, und im nicht-zugewandten Bereich sich der erste Bereich des ersten Verdrahtungsleiters parallel zur Hauptoberfläche des Basiselements befindet.
Halbleitermodul nach Anspruch 1, wobei ein Isolator einen Zwischenraum zwischen dem ersten Verdrahtungsleiter und dem zweiten Verdrahtungsleiter ausfüllt.
Halbleitermodul nach Anspruch 1, wobei der zugewandte Bereich Folgendes aufweist: einen ersten Bereich, in dem der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter in einem ersten Abstand voneinander getrennt sind, und einen zweiten Bereich, in dem der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter in einem zweiten Abstand voneinander getrennt sind, wobei sich der zweite Abstand vom ersten Abstand unterscheidet.
Halbleitermodul nach Anspruch 1, wobei die Halbleiterchips einen Breitband-Halbleiter aufweisen.
Leistungswandler, der Folgendes aufweist: eine Hauptwandlerschaltung zum Umwandeln einer empfangenen elektrischen Leistung und zum Ausgeben der umgewandelten elektrischen Leistung, wobei die Hauptwandlerschaltung das Halbleiter-Leistungsmodul nach einem der Ansprüche 1 bis 10 enthält; und eine Steuerschaltung zur Ausgabe eines Steuersignals an die Hauptwandlerschaltung zur Steuerung der Hauptwandlerschaltung.