JP4977407B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4977407B2
JP4977407B2 JP2006161618A JP2006161618A JP4977407B2 JP 4977407 B2 JP4977407 B2 JP 4977407B2 JP 2006161618 A JP2006161618 A JP 2006161618A JP 2006161618 A JP2006161618 A JP 2006161618A JP 4977407 B2 JP4977407 B2 JP 4977407B2
Authority
JP
Japan
Prior art keywords
bus bar
low
voltage
wiring board
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006161618A
Other languages
English (en)
Other versions
JP2007329428A (ja
Inventor
文朋 高野
信也 渡邉
司 合葉
穣二 中島
浩 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006161618A priority Critical patent/JP4977407B2/ja
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to EP10158345.8A priority patent/EP2202792B1/en
Priority to PCT/JP2007/060563 priority patent/WO2007142038A1/ja
Priority to CN2010101775292A priority patent/CN101819965B/zh
Priority to EP20100158346 priority patent/EP2202793A3/en
Priority to EP20070743997 priority patent/EP2028692A4/en
Priority to CN200780021119.5A priority patent/CN101467252B/zh
Priority to US12/303,865 priority patent/US8129836B2/en
Publication of JP2007329428A publication Critical patent/JP2007329428A/ja
Application granted granted Critical
Publication of JP4977407B2 publication Critical patent/JP4977407B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Description

本発明は半導体装置に関し、特に、電動車両の駆動用モータを駆動する駆動回路に使用されるIGBTモジュール等を含む半導体装置に関する。
電気自動車等の電動車両では、その駆動用モータを駆動するためインバータ装置が使用されている。このインバータ装置は、スイッチング素子をブリッジ回路構成で接続した電気回路を含んでいる。インバータ装置は、ブリッジ回路のスイッチング素子を適宜にオン・オフ動作させ、駆動用モータに流す電流の切り替えを行っている。ブリッジ回路を構成するスイッチング素子としては、パワートランジスタ、IGBT、FET、IEGT等が広く使用されている。かかるインバータ装置は、通常、複数個のスイッチング素子を1つのパッケージに収納したモジュール構造で構成される。
電動車両の駆動用モータを動作させる場合、ブリッジ回路を構成するスイッチング素子には大電流が流れると共に、オン・オフ動作に起因してサージ電圧が生じるという特性を有している。このために、インバータ装置において、複数個のスイッチング素子を1つのパッケージの内部に実装する際に電流経路となる配線の長さをなるべく短くすることによって、配線の抵抗を小さくすると共に、交流電流の電気的特性であるインダクタンスの値を低減するという工夫がなされている。
上記のインバータ装置のごときモジュール構造を有した半導体装置については、従来、例えば特許文献1に記載された半導体装置が知られている。特許文献1に記載された半導体装置は、高圧用外部電力端子と低圧用外部電力端子と出力用外部電力端子の3つの電力端子を有する。これらの3つの電力端子は、それぞれ平面形状が長方形であるプレート形状を有し、平行な配置関係になるように隙間をあけて重ねられた状態で配置されている。高圧用外部電力端子と低圧用外部電力端子の間に出力用外部電力端子が配置される。さらに3つの電力端子のうち、隣り合う2つの電力端子間に半導体チップ(スイッチング素子等)が挟まれる構造となっている。高圧用外部電力端子と低圧用外部電力端子は同じ一方の端部側に延設されるように形成され、さらに、これらの間の出力用外部電力端子は反対側の他方の端部側に延設されるように形成されている。
特開2002−26251号公報
特許文献1に記載された半導体装置では、半導体チップと電力端子との間の接続を短距離で行うようにしたため、内部配線に起因する電圧降下が低減される。また当該半導体装置では、高圧用外部電力端子に流れる電流の方向と低圧用外部電力端子に流れる電流の方向を反対向きにしたため、それぞれの電流で生じる磁界の向きが反対になり、インダクタンスを低減できるという特性を有している。
ところで、三相モータの場合のインバータ装置は、U相、V相、W相のそれぞれについてハイサイド(高圧側)の半導体チップとローサイド(低圧側)の半導体チップを備え、合計で6個の半導体チップを内蔵している。このインバータ装置では、同相ごとに、ハイサイドとローサイドの2個の半導体チップをパッケージングした半導体モジュールを備えている。この半導体モジュールでは、モータ制御として使用される場合、ハイサイドの半導体チップとローサイドの半導体チップを短絡させることがないため、高圧電力端子と低圧電力端子に同時に電流が流れることはない。すなわち、ブリッジ回路において、高圧電力端子から半導体チップを通して出力電力端子に流れる電流経路、また出力電力端子から半導体チップを通して低圧電力端子に流れる電流経路のうちのいずれかである。このため、三相モータのインバータ装置でモータ制御を行う場合には、上記の特許文献1に記載された半導体装置の構成を適用しても、インダクタンスを低減することは難しいという問題を提起する。
本発明の目的は、上記の課題を解決することにあり、複数個の半導体チップを1つのパッケージにて実装する半導体モジュール構造において主回路のインダクタンスを低減することができる半導体装置を提供することにある。
本発明に係る半導体装置は、上記目的を達成するために、次のように構成される。
第1の半導体装置(請求項1に対応)は、インバータ装置のブリッジ回路を構成するハイサイドとローサイドの半導体チップであって、同一平面上に並置した一対の半導体チップと、一方の半導体チップの一面に接合されると共に高圧端子を有する高圧バスバーと、他方の半導体チップの一面に接合されると共に低圧端子を有する低圧バスバーと、一方の半導体チップの他面に接合される第1金属配線板と、他方の半導体チップの他面に接合される第2金属配線板と、第1金属配線板と第2金属配線板のそれぞれの端部から延在する出力端子を有する出力バスバーと、を備えるように構成される。
上記において、上記の半導体チップの電力用半導体素子がIGBT素子(Nチャンネル型)である場合、一方の半導体チップの一面はコレクタ側の面、他面はエミッタ側の面であり、他方の半導体チップの一面はエミッタ側の面、他面はコレクタ側の面である。
上記の半導体装置では、インバータ装置のブリッジ回路を構成するハイサイドとローサイドの半導体チップからなる半導体素子モジュールの上記構造によって、ハイサイド側の電流経路とローサイド側の電流経路のそれぞれで電流が反対方向に流れて往復する構成とし、高圧バスバーと第1金属配線板の周りに発生する磁界が打ち消され、同様に低圧バスバーと第2金属配線板の周りに発生する磁界が打ち消される。これにより半導体モジュール構造における主回路のインダクタンスが低減される。
の半導体装置(請求項に対応)は、上記の構成において、更に、高圧バスバーの高圧端子と低圧バスバーの低圧端子は同一側に配置され、出力バスバーの出力端子は、高圧端子と低圧端子の間の電流経路の中間位置に配置されることを特徴とする。
の半導体装置(請求項に対応)は、上記の構成において、更に高圧バスバー、低圧バスバー、第1金属配線板第2金属配線板及び出力バスバーそれぞれ別部材として形成し、第1金属配線板と第2金属配線板との接合部に出力バスバーが接合されることを特徴とする。この構成では、組立て性が向上し、また半導体チップに応力がかからないように接合することが可能となる。
の半導体装置(請求項に対応)は、上記の構成において、好ましくは、高圧端子から一方の半導体チップを経由した出力端子までの電流経路の長さと、低圧端子から他方の半導体チップを経由した出力端子までの電流経路の長さとを実質的に等しくしたことを特徴とする。この構成では、ハイサイド側の半導体チップの電気的特性とローサイド側の半導体チップの電気的特性が等しくなる。
の半導体装置(請求項に対応)は、上記の構成において、好ましくは、一対の半導体チップの各々は電力用半導体素子と整流用半導体素子を備え、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、一方の半導体チップの電力用半導体素子は高圧バスバーで高圧端子に対して遠い側に配置され、他方の半導体チップの電力用半導体素子は第2金属配線板で低圧端子に対して遠い側に配置され、また整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、一方の半導体チップの電力用半導体装置は高圧バスバーで高圧端子に対して近い側に配置され、他方の半導体チップの電力用半導体素子は第2金属配線板で低圧端子に対して近い側に配置されていることを特徴とする。この構成では、主に力行運転するモータの場合に電力用半導体素子に流れる電流が多くなるが、高圧端子から電力用半導体素子までのバスバー部分を長くすることにより、平行する部分を長くし、インダクタンスの低減をさらに図ることが可能となる。また回生や弱め界磁等では整流用半導体素子へ流れる電流も多くなるが、この場合にも同様にインダクタンスの低減を図ることができる。
本発明によれば、インバータ装置のブリッジ回路を構成するハイサイドとローサイドの半導体チップからなる半導体素子モジュールにおいて、高圧端子からハイサイドの半導体チップまで配線経路部分と当該半導体チップから出力端子までの配線経路部分を平行に配置し、かつそれぞれでの電流が反対方向に流れて往復する構成としたため、高圧バスバー等の回路のインダクタンスを低減することができる。また同半導体素子モジュールにおいて、出力端子からローサイドの半導体チップまで配線経路部分と当該半導体チップから低圧端子までの配線経路部分を平行に配置し、かつそれぞれでの電流が反対方向に流れて往復する構成としたため、低圧バスバー等の回路のインダクタンスを低減することができる。上記のように半導体素子モジュールの主回路でのインダクタンスを低減できるため、インバータ装置でのスイッチング動作時に発生するサージ電圧およびスイッチング損失を低減することができる。
以下に、本発明の好適な実施形態(実施例)を添付図面に基づいて説明する。
図1〜図5を参照して本発明に係る半導体装置の代表的な実施形態を説明する。図1は本実施形態に係る半導体装置の外観図を示し、IGBTモジュールのモジュール構造を示している。図2は図1中のA−A線断面図、図3は図1中のB−B線断面図である。図4は図1で示したIGBTモジュールの電気回路の回路構成図を示し、図5は当該IGBTモジュールの配線の特徴的関係を示すものである。
本実施形態で説明する半導体装置は、電力用半導体装置であって、代表的に電動車両の駆動用三相モータを駆動するためのインバータ装置である。図1に示したIGBTモジュールはインバータ装置の要部を示している。まず、図4を参照してIGBTモジュールの電気回路の構成を説明する。
図4はインバータ装置のブリッジ回路の一相分(U相、V相、W相のうちのいずれか1つ)の電気回路部分を示している。図4に示した電気回路は、高圧端子401側に配置されるハイサイド側IGBT素子402と、低圧端子403側に配置されるローサイド側IGBT素子404とが含まれる。なお本実施形態に係る半導体装置で使用される半導体素子は、IGBT素子に限られず、電力用半導体素子であれば、任意のものを使用することができる。また上記インバータ装置のブリッジ回路は、6個の電力半導体素子で構成されるが、上下一対の電力半導体素子で1つのモジュールが形成される。
IGBT素子402のコレクタ(C)が高圧端子401に接続されている。IGBT素子402のエミッタ(E)がIGBT素子404のコレクタ(C)に接続され、この接続点が出力端子405に接続されている。さらにIGBT素子404のエミッタ(E)は上記低圧端子403に接続されている。
上記の2つのIGBT素子402,404の各々のゲート(G)とエミッタ(E)の間に信号コネクタ406,407が接続される。各信号コネクタ406,407の入力端子間には、適宜なタイミングでIGBT素子402,404をオン・オフ動作させるための駆動制御用矩形パルス信号408が入力される。また2つのIGBT素子402,404の各々のエミッタ(E)とコレクタ(C)の間に整流用のダイオード素子409,410が接続されている。
次に図1〜図3を参照して、上記の電気回路構成を有するIGBTモジュールの物理的な構造を説明する。
図1において、一点鎖線で示されたブロック11は、IGBTモジュール12を形成するパッケージの外観形状を示している。ブロック11は実質的には樹脂によるモールド部分である。図1で実線で示されている部分が配線板の物理的構造部分である。なお図4で説明した電気回路の各要素と実質的に同一の要素には同一の符号を付している。
図1において、符号401で示す部分が上記高圧端子、符号403で示す部分が上記低圧端子、符号405で示す部分が上記出力端子である。また符号406,407はそれぞれ上記の信号コネクタである。さらに符号402,404の部分が上記IGBT素子であり、符号409,410の部分が上記ダイオード素子である。図1〜図3で、IGBT素子402,404は縦型構造を有し、上面にエミッタとゲートが形成され、下面にコレクタが形成され、またダイオード素子409,410は上面にアノードが形成され、下面にカソードが形成されている。
高圧端子401は、高圧バスバー21の一端部をなし、ブロック11の外側に延設された高圧バスバー21の外側端部である。高圧バスバー21は、全体として長方形のプレート形状をなす配線部材であり、高圧端子401側に配置される配線部材である。高圧バスバ−21は、図1および図3に示されるごとく、高圧端子401よりも所定距離分だけ平坦プレート状の形状に形成され、途中から下方へ折り曲げられており、さらに図3中右半部は平坦プレート状の形状に形成されている。図3等に示されるように、高圧バスバー21の高圧端子401の箇所には孔21aが形成され、右半部21bは絶縁層22の上に固定されている。絶縁層22は、例えばエポキシまたは絶縁酸化膜である。
低圧端子403は、低圧バスバー23の一端部をなし、ブロック11の外側に延設された低圧バスバー23の外側端部である。低圧バスバー23は、同様に全体として長方形のプレート形状をなす配線部材であり、低圧端子403側に配置される配線部材である。低圧バスバ−23は、図1および図2に示されるごとく、低圧端子403よりも所定距離分だけ平坦プレート状の形状に形成され、途中から若干下方へ折り曲げられており、さらに図2中右半部はほぼ平坦プレート状の形状に形成されている。図2等に示されるように、低圧バスバー23の低圧端子403の箇所には孔23aが形成されている。
出力端子405は、出力バスバー24の一端部をなし、ブロック11の外側に延設された出力バスバー24の外側端部である。出力バスバー24は、全体としてほぼ長方形のプレート形状を成している。出力バスバ−24は、後述する第1金属配線板25および第2金属配線板26の各端部の出力端として設けられている。また出力バスバー24の出力端子405の箇所には孔24aが形成されている。
上記において、高圧バスバー21のプレート形状の高圧端子401、低圧バスバー23のプレート形状の低圧端子403、出力バスバー24のプレート形状の出力端子405は、IGBTモジュール12における同一側の箇所にて、同一平面上に配置されるように並置されている。さらに出力端子405は、高圧端子401と低圧端子403の間の電流経路の中間位置に位置するように配置されている。これにより、高圧端子401からハイサイドのIGBT要素402を通って出力端子405に至るまでの電流経路の長さと、出力端子405からローサイドのIGBT素子404を通って低圧端子403に至るまでの電流経路の長さとがほぼ等しくなる。これにより、さらに高圧側と低圧側の電気特性がほぼ等しくなり、モータの出力特性が良くなるという利点が生じる。また、仮に出力端子405を、高圧端子401および低圧端子403に対して反対側に配置しようとすると、出力端子405を折り曲げて反対側に延長する必要がある。そのため、出力端子を形成する部材が長くなり、インダクタンスの低減に関係ない配線長が長くなるため、抵抗が大きくなるという不具合をもたらす。本実施形態の出力端子405では、このような不具合を生じないという利点を有する。
なお上記の高圧バスバー21、低圧バスバー23、出力バスバー24の各バスバーのプレート形状については、幅が例えば20mmであり、厚みは例えば0.5mmである。
次にIGBT素子402,404とダイオード素子409,410の接続関係について説明する。
高圧側(ハイサイド)のIGBT素子402とダイオード素子409は、高圧バスバー21の上に取り付けられている。IGBT素子402とダイオード素子409の各々の下面、すなわちIGBT素子402のコレクタ側の面とダイオード素子409のカソード側の面は、高圧バスバー21に半田等で接合されている。ダイオード素子409は高圧端子401に近い位置に配置され、IGBT素子402は高圧端子401から遠い位置に配置されている。高圧バスバー21は高圧端子401に接続される配線部材であり、高圧バスバー21にはダイオード素子409のカソードとIGBT素子402のコレクタのそれぞれが電気的に接続される。上記のダイオード素子409とIGBT素子402の上側に第1金属配線板25が配置される。第1金属配線板25はほぼプレート形状を有し、ダイオード素子409のアノードとIGBT素子402のエミッタおよびゲートとのそれぞれに半田接合で接続されている。第1金属配線板25とダイオード素子409とは下方へ折り曲げられた両側の側片部25aで電気的に接続され、第1金属配線板25とIGBT素子402とは下方に折り曲げられた端部片25bで電気的に接続されている。また第1金属配線板25の一端部は上記の出力バスバー24に接続されている。第1金属配線板25と出力バスバー24とは、ビスまたはネジ31で接続してもよいし、半田付けで接合してもよい。さらに、この固定部には超音波接合やカシメを用いることができる。なお第1金属配線板25と出力バスバー24を一体的金属板で作ることもできる。
低圧側(ローサイド)のIGBT素子404とダイオード素子410は、絶縁層22の上に固定された第2金属配線板26の上に取り付けられており、かつ低圧バスバー23の下側位置に配置されている。IGBT素子404とダイオード素子410の各々の下面、すなわちIGBT素子404のコレクタ側の面とダイオード素子410のカソード側の面は、第2金属配線板26に半田等で接合されている。ダイオード素子410は低圧端子403に近い位置に配置され、IGBT素子404は低圧端子403から遠い位置に配置されている。低圧バスバー23は低圧端子403に接続される配線部材であり、低圧バスバー23にはダイオード素子410の上面のアノードとIGBT素子404の上面のエミッタおよびゲートとのそれぞれが半田接合等で接続される。低圧バスバー23とダイオード素子410とは下方へ折り曲げられた両側の側片部23bで電気的に接続され、低圧バスバー23とIGBT素子404とは下方に折り曲げられた端部片23cで電気的に接続されている。また第2金属配線板26はほぼプレート形状を有し、ダイオード素子410のアノードとIGBT素子404のコレクタのそれぞれに半田接合で電気的に接続されている。第2金属配線板26の一端部は、折り曲げられ、上記の出力バスバー24に接続されている。第2金属配線板26と出力バスバー24とは、ビスまたはネジ31で接続してもよいし、半田付けで接合してもよい。なお図1で符号33は半田付け接合した場合の接合部の吹き出しを示している。またこの固定部についても、上記と同様に、超音波接合やカシメを用いることができる。なお、第2金属配線板26と、出力バスバー24および第1金属配線板25とを一体的金属板で作ることもできる。
上記の構造によれば、出力バスバー24は、第1金属配線板25と第2金属配線板26の各々から延設された形で設けられている。
ハイサイドのIGBT素子402とダイオード素子409の高圧端子401に対する配置関係、ローサイドのIGBT素子404とダイオード素子410の低圧端子403に対する配置関係は、各々の端子に対して同じ遠近位置関係にある。
この場合に、ダイオード素子に比べてIGBT素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、一方の半導体チップのIGBT素子は高圧バスバーで高圧端子に対して遠い側に配置され、他方の半導体チップのIGBT素子は第2金属配線板で低圧端子に対して遠い側に配置される。他方、ダイオード素子に比べてIGBT素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合には、一方の半導体チップのIGBT素子は高圧バスバーで高圧端子に対して近い側に配置され、他方の半導体チップのIGBT素子は第2金属配線板で低圧端子に対して近い側に配置されることになる。
なお図2および図3に示すように、絶縁層22の下側、すなわちIGBTモジュール12を形成するブロック11の下側にはヒートシンク32が設けられている。ヒートシンク32は図1では省略されている。
上記構造を有するIGBTモジュール12において、高圧端子401側のIGBT素子402とダイオード素子409は高圧(ハイサイド)側の半導体チップを形成し、低圧端子403側のIGBT素子404とダイオード素子410は低圧(ローサイド)側の半導体チップを形成している。これらの一対の半導体チップは、物理的な位置関係として、同一平面上に並置された関係にある。
上記構造では、各半導体チップに対して平行に配置された高圧バスバー21および低圧バスバー23と、第1金属配線板25および第2金属配線板26とは、すべて平行な位置関係になり、かつそれらの距離も最小に設定されている。さらに高圧側アームのバスバー構造と低圧側アームのバスバー構造とは、半導体チップに対して上下関係を逆にしており、対称的な配置関係になっている。このため、回路インダクタンスや回路抵抗等の電気的特性が高圧側アームと低圧側アームで共に同じとなっている。
さらに、高圧バスバー21、低圧バスバー23、出力バスバー24、第1金属配線板25、および第2金属配線板26による配線経路を示すと、図5のごとくなる。図5で明らかなように、高圧側の半導体チップ(IGBT素子402とダイオード素子409)と低圧側の半導体チップ(IGBT素子404とダイオード素子410)のそれぞれで、配線経路に流れる電流の向きが逆になるように配線されている。
IGBTモジュール12における上記の配線板経路の構成によって、主回路のインダクタンスを大幅に低減し、相互インダクタンスによる無誘導の効果を生じさせている。
次に、上記のIGBTモジュール12の製造方法の一例を概説する。この例では、出力バスバー24が2分割のタイプであるとする。従って、出力バスバー24および出力端子405は、第1金属配線板25と第2金属配線板26の延在部分として形成される。
(1)セット工程
まず高圧側の半導体チップ(IGBT素子402とダイオード素子409)の下面と高圧バスバー21とを半田ペーストを介してセットし、さらに併せて当該半導体チップの上面と第1金属配線板25を半田ペーストを介してセットする。
次に、低圧側の半導体チップ(IGBT素子404とダイオード素子410)の下面と第2金属配線板26とを半田ペーストを介してセットし、さらに併せて当該半導体チップの上面と低圧バスバー23を半田ペーストを介してセットする。
次に、第1金属配線板25と第2金属配線板26を半田ペーストを介してセットする。このときにおいて、高圧バスバー21の下面と第2金属配線板26の下面との面位置を同一平面になるように一致させる。この場合、精度の高い台座がセット用ツールとして使用される。
(2)接合工程
上記のようにセットされたセット物をリフロー炉に入れ、そこで半田付け処理を行う。セット物の各要素は接合される。
(3)組付け・仕上げ工程
次に、ヒートシンク32の上面に絶縁層22を介して高圧バスバー21と第2金属配線板26をセットする。
次に、ヒートシンク32の上面に信号コネクタ406,407を接着する。
次に、信号コネクタ406,407との間で所要の信号ワイヤをワイヤ・ボンディングする。
最後に樹脂モールド(ブロック11)を行う。
図6は本発明に係る半導体装置の他の実施形態の要部構成を示す。図6は図2と同様な図であり、図6において上記実施形態で説明した要素と同じ要素には同一の符号を付している。この実施形態のIGBTモジュール12によれば、低圧バスバー23の平坦部に下方に突出する突起部23dを形成し、この突起部23dをダイオード素子410の端子に接続している。その他の構造は上記の実施形態で説明した構造と同じである。
なお上記の実施形態の説明では、高圧端子等からIGBT素子等までの高圧バスバー等の平行部分を長くすることによりインダクタンスを低減するようにしたが、平行部分の長さは無制限に長くできるものではなく、設計上望ましい最適な長さに設定される。
また上記の実施形態の説明では、半導体装置で使用される電力用半導体素子をNチャンネル型のIGBT素子とした。この場合、同一平面に並置された一対の半導体チップの関係において、各半導体チップの電力用半導体素子がIGBT素子(Nチャンネル型)であり、さらに、一方の半導体チップの一面はコレクタ側の面、他面はエミッタ側の面となり、他方の半導体チップの一面はエミッタ側の面、他面はコレクタ側の面となる。
また電力用半導体素子としてIGBT素子の以外のその他の任意の電力用半導体素子を使用する場合には、その一面と他面は、上記IGBT素子の上記の各面に対して機能的に対応する面となる。例えばNチャンネルのMOS−FETの場合には、IGBT素子のコレクタは「ドレイン」に対応し、IGBT素子のエミッタは「ソース」に対応する。
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成(材質)については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
本発明は、電動車両の駆動用モータを駆動するインバータ装置の半導体素子モジュール構造として利用される。
本発明の実施形態に係る半導体装置の外観を示し、特にIGBTモジュールのモジュール構造の外観図である。 図1中のA−A線断面図である。 図1中のB−B線断面図である。 図1で示したIGBTモジュールの電気回路の回路構成図である。 図1で示したIGBTモジュールの配線の特徴的関係をイメージ的に示した回路図である。 本発明に係る半導体装置の他の実施形態の要部構成を示し、図2と同様な要部断面図である。
符号の説明
11 ブロック(樹脂モールド)
12 IGBTモジュール
21 高圧バスバー
22 絶縁膜
23 低圧バスバー
24 出力バスバー
25 第1金属配線板
26 第2金属配線板
402,404 IGBT素子
409,410 ダイオード素子

Claims (3)

  1. 同一平面上に並置した一対の半導体チップと、
    一方の前記半導体チップの一面に接合されると共に高圧端子を有する高圧バスバーと、
    他方の前記半導体チップの一面に接合されると共に低圧端子を有する低圧バスバーと、
    前記一方の半導体チップの他面に接合される第1金属配線板と、
    前記他方の半導体チップの他面に接合される第2金属配線板と、
    前記第1金属配線板と前記第2金属配線板のそれぞれの端部から延在する出力端子を有する出力バスバーと、
    を備え
    前記高圧バスバーの前記高圧端子と前記低圧バスバーの前記低圧端子は同一側に配置され、前記出力バスバーの前記出力端子は、前記高圧端子と前記低圧端子の間の電流経路の中間位置に配置され、
    前記高圧バスバー、前記低圧バスバー、前記第1金属配線板、前記第2金属配線板及び前記出力バスバーをそれぞれ別部材として形成し、前記第1金属配線板と前記第2金属配線板との接合部に前記出力バスバーが接合されることを特徴とする半導体装置。
  2. 前記高圧端子から前記一方の半導体チップを経由した前記出力端子までの電流経路の長さと、前記低圧端子から前記他方の半導体チップを経由した前記出力端子までの電流経路の長さとを実質的に等しくしたことを特徴とする請求項1記載の半導体装置。
  3. 一対の前記半導体チップの各々は電力用半導体素子と整流用半導体素子を備え、
    前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、前記一方の半導体チップの前記電力用半導体素子は前記高圧バスバーで前記高圧端子に対して遠い側に配置され、前記他方の半導体チップの前記電力用半導体素子は前記第2金属配線板で前記低圧端子に対して遠い側に配置され、
    前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、前記一方の半導体チップの前記電力用半導体装置は前記高圧バスバーで前記高圧端子に対して近い側に配置され、前記他方の半導体チップの前記電力用半導体素子は前記第2金属配線板で前記低圧端子に対して近い側に配置されている、
    ことを特徴とする請求項1または2に記載の半導体装置。
JP2006161618A 2006-06-09 2006-06-09 半導体装置 Expired - Fee Related JP4977407B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006161618A JP4977407B2 (ja) 2006-06-09 2006-06-09 半導体装置
PCT/JP2007/060563 WO2007142038A1 (ja) 2006-06-09 2007-05-17 半導体装置
CN2010101775292A CN101819965B (zh) 2006-06-09 2007-05-17 半导体装置
EP20100158346 EP2202793A3 (en) 2006-06-09 2007-05-17 Semiconductor device
EP10158345.8A EP2202792B1 (en) 2006-06-09 2007-05-17 Semiconductor device
EP20070743997 EP2028692A4 (en) 2006-06-09 2007-05-17 SEMICONDUCTOR COMPONENT
CN200780021119.5A CN101467252B (zh) 2006-06-09 2007-05-17 半导体装置
US12/303,865 US8129836B2 (en) 2006-06-09 2007-05-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006161618A JP4977407B2 (ja) 2006-06-09 2006-06-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2007329428A JP2007329428A (ja) 2007-12-20
JP4977407B2 true JP4977407B2 (ja) 2012-07-18

Family

ID=38929679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006161618A Expired - Fee Related JP4977407B2 (ja) 2006-06-09 2006-06-09 半導体装置

Country Status (1)

Country Link
JP (1) JP4977407B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658344B2 (en) 2018-09-14 2020-05-19 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5451994B2 (ja) * 2008-07-30 2014-03-26 本田技研工業株式会社 電力変換装置の導体配置構造
WO2010131679A1 (ja) * 2009-05-14 2010-11-18 ローム株式会社 半導体装置
JP5703008B2 (ja) * 2010-12-16 2015-04-15 新電元工業株式会社 フレーム組立体、半導体装置及びその製造方法
JP5793295B2 (ja) * 2010-12-16 2015-10-14 新電元工業株式会社 半導体装置
KR101246651B1 (ko) 2011-04-13 2013-03-25 서울특별시도시철도공사 전동차 추진제어장치의 igbt 스택
US11271491B2 (en) 2017-09-27 2022-03-08 Aisin Corporation Inverter module
JP6852011B2 (ja) * 2018-03-21 2021-03-31 株式会社東芝 半導体装置
CN112204733A (zh) * 2018-05-30 2021-01-08 三菱电机株式会社 半导体模块以及电力变换装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4192396B2 (ja) * 2000-04-19 2008-12-10 株式会社デンソー 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP4277169B2 (ja) * 2003-01-06 2009-06-10 富士電機デバイステクノロジー株式会社 電力用半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658344B2 (en) 2018-09-14 2020-05-19 Kabushiki Kaisha Toshiba Semiconductor device
US10957673B2 (en) 2018-09-14 2021-03-23 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2007329428A (ja) 2007-12-20

Similar Documents

Publication Publication Date Title
JP4829690B2 (ja) 半導体装置
JP4977407B2 (ja) 半導体装置
JP4878520B2 (ja) 半導体装置
US8129836B2 (en) Semiconductor device
JP6188902B2 (ja) 電力用半導体モジュール及び電力変換装置
US8045335B2 (en) Semiconductor device
US8829534B2 (en) Power semiconductor device
JP5289348B2 (ja) 車載用電力変換装置
JP2019135793A (ja) 半導体モジュール
WO2014061211A1 (ja) 半導体装置
WO2014002442A1 (ja) 半導体装置および半導体装置の接続構造
WO2013002249A1 (ja) 半導体モジュール
JP5893369B2 (ja) 半導体装置
JP6836201B2 (ja) 電力変換装置
JPWO2013118415A1 (ja) 半導体装置
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
WO2020021843A1 (ja) 半導体装置
WO2020008874A1 (ja) パワーモジュール
JP4820233B2 (ja) 半導体装置
JP4977430B2 (ja) 半導体装置
JP4349364B2 (ja) 半導体装置
JP7050732B2 (ja) 半導体装置
JP4695041B2 (ja) 半導体装置
US11069602B2 (en) Package and terminal arrangement for semiconductor module
TWI729037B (zh) 電馬達用的功率模組

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4977407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees