CN112204733A - 半导体模块以及电力变换装置 - Google Patents

半导体模块以及电力变换装置 Download PDF

Info

Publication number
CN112204733A
CN112204733A CN201880093510.4A CN201880093510A CN112204733A CN 112204733 A CN112204733 A CN 112204733A CN 201880093510 A CN201880093510 A CN 201880093510A CN 112204733 A CN112204733 A CN 112204733A
Authority
CN
China
Prior art keywords
wiring conductor
lead frame
semiconductor
semiconductor module
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880093510.4A
Other languages
English (en)
Inventor
矢野新也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112204733A publication Critical patent/CN112204733A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

半导体模块(1)具备：上支路模块(3)，包括半导体芯片(7、9、11)；以及下支路模块(13)，包括半导体芯片(7、9、11)。在下支路模块(13)中，设置有：相对配置部(81)，引线框架(31)和引线框架(32)以使带状的引线框架(31)的主面和带状的引线框架(32)的主面相互相对的方式配置；以及非相对配置部(83)，引线框架(31)和引线框架(32)以使引线框架(31)的主面和引线框架(32)的主面不相对的方式配置。

Description

半导体模块以及电力变换装置
技术领域
本发明涉及半导体模块以及电力变换装置，特别涉及具有直接引线键合构造的半导体模块和应用该半导体模块的电力变换装置。
背景技术
近年来，根据半导体模块的长期的可靠性和损耗降低的观点，高速驱动的要求也变大。作为同时实现它们的解决方式之一，有将引线框架利用焊料等接合材料直接接合到半导体芯片的DLB(Direct Lead Bonding，直接引线键合)构造。
在DLB构造的情况下，一般相比于线键合构造，可长寿命化，成为高速驱动的妨碍的寄生电感也易于降低，但相比于线键合构造，设计上的制约更多。例如，在并联连接的半导体芯片中，存在如下课题：由于在每个半导体芯片的电流环路中寄生的电感分别不同等的影响，易于在并联连接的半导体芯片之间的电流中发生偏移。
在专利文献1中提出解决这样的课题的半导体模块。在专利文献1提出的半导体模块中，通过使布线导体全面地相对，降低寄生电感，并且使并联地电连接的半导体芯片之间的电流环路中的寄生电感均等化，从而使半导体芯片之间的电流均匀化。
现有技术文献
专利文献
专利文献1：日本特开2015-018943号公报
发明内容
在以往的手法中，在电并联的半导体芯片的数量是2个的情况下，能够得到使半导体芯片之间的电流均匀化的效果。然而，在相同的方向使3个以上的半导体芯片并联地电连接的情况下，有时会形成互感过大的部位。另外，相反地，有时会形成互感过小的部位。因此，难以使半导体芯片之间的电流均等化，有时无法消除并联地电连接的半导体芯片之间的电流的偏移。
本发明是为了解决上述问题而完成的，一个目的在于提供能够消除半导体芯片之间的电流的偏移的半导体模块，另一目的在于提供应用这样的半导体模块的电力变换装置。
本发明所涉及的半导体模块具有基材、多个半导体芯片、第1布线导体以及第2布线导体。基材具有主面，包括导体以及绝缘体中的至少任意材料。多个半导体芯片分别搭载于基材的主面。第1布线导体以将多个半导体芯片并联地电连接的方式与多个半导体芯片各自电连接。第2布线导体与第1布线导体电连接。在第1布线导体以及第2布线导体中，设置有第1布线导体和第2布线导体以相互相对的方式配置的相对配置部和第1布线导体和第2布线导体以不相互相对的方式配置的非相对配置部。
本发明所涉及的电力变换装置具备：主变换电路，具有上述半导体模块，变换被输入的电力而输出；以及控制电路，将控制主变换电路的控制信号输出给主变换电路。
根据本发明所涉及的半导体模块，在第1布线导体以及第2布线导体中，设置有相对配置部和非相对配置部，从而能够实现在多个半导体芯片各自流过的电流的均匀化。
根据本发明所涉及的电力变换装置，通过具有上述半导体模块，能够实现在多个半导体芯片各自流过的电流的均匀化。
附图说明
图1是本发明的各实施方式所涉及的半导体模块的电路图。
图2是本发明的实施方式1所涉及的半导体模块的部分顶视图。
图3是在该实施方式中沿图2所示的剖面线III-III的部分剖面图。
图4是示出在该实施方式中半导体模块中的相对配置部和非相对配置部的部分剖面图。
图5是示出在该实施方式中半导体模块的等价电路的概要的图。
图6是示出在该实施方式中利用密封材料密封的半导体模块的部分剖面图。
图7是在该实施方式中变形例所涉及的半导体模块的部分剖面图。
图8是示出在该实施方式中变形例所涉及的半导体模块中的相对配置部和非相对配置部的部分剖面图。
图9是本发明的实施方式2所涉及的半导体模块的部分剖面图。
图10是示出在该实施方式中半导体模块中的相对配置部和非相对配置部的部分剖面图。
图11是在该实施方式中变形例所涉及的半导体模块的部分剖面图。
图12是示出在该实施方式中变形例所涉及的半导体模块中的相对配置部和非相对配置部的部分剖面图。
图13是本发明的实施方式3所涉及的半导体模块的部分顶视图。
图14是在该实施方式中沿图13所示的剖面线XIV-XIV的部分剖面图。
图15是示出在该实施方式中半导体模块中的相对配置部和非相对配置部的部分俯视图。
图16是示出在该实施方式中图15所示的剖面线XVI-XVI中的半导体模块的相对配置部和非相对配置部的部分剖面图。
图17是本发明的实施方式4所涉及的应用半导体功率模块的电力变换装置的框图。
(符号说明)
1：半导体模块；3：上支路模块；5：上支路元件；7、9、11、17、19、21：半导体芯片；13：下支路模块；15：下支路元件；31、32、33、34、35、36、37、38、39：引线框架；41：基板；43：绝缘体；45、47：导体；61、62、63、64、65、66、67、68、69：接合材料；71：密封材料；73：散热器；81：相对配置部；83：非相对配置部；P、N：端子；AC：外部端子；G：栅极电极；S：源极电极。
具体实施方式
首先，说明各实施方式所涉及的半导体模块的电路图。图1示出半导体模块1的电路图。如图1所示，半导体模块1与3相逆变器的1相量相当。通过并联地电连接3个半导体模块1，使3相马达(未图示)驱动。另外，半导体模块1还能够用作单相的逆变器或者单相的转换器。
半导体模块1具有端子P、端子N以及外部端子AC。端子P与电源的阳极或者平滑用电容器的阳极电连接。端子N与电源的阴极或者平滑用电容器的阴极电连接。外部端子AC与马达等电连接。
在端子P与外部端子AC之间并联地电连接的半导体芯片7、9、11被称为上支路元件5。通过半导体芯片7、9、11，作为半导体模块1的一部分，构成上支路模块3。
在外部端子AC与端子N之间并联地电连接的半导体芯片17、19、21被称为下支路元件15。通过半导体芯片17、19、21，作为半导体模块1的另一部分，构成下支路模块13。
在半导体模块1中的上支路元件5以及下支路元件15各自中，并联地电连接3个MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。在图1所示的半导体模块1的电路图中，作为上支路元件5以及下支路元件15各自，仅应用MOSFET，但也可以反并联地电连接MOSFET和续流用的二极管。
另外，也可以代替MOSFET，反并联地电连接IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)和续流用的二极管。进而，在上支路元件5以及下支路元件15各自中，并联地电连接3个半导体芯片，但也可以并联地电连接4个以上的半导体芯片。
如图1所示，在上支路元件以及下支路元件各自的MOSFET中，作为控制用的电极，具有栅极电极G以及源极电极S。作为MOSFET的控制用的电极，除了栅极电极G以及源极电极S以外，例如，也可以具有与用于检测半导体芯片的温度的温度传感用二极管连接的电极。或者，也可以具有与用于检测在半导体芯片流过的电流的电流检测用二极管连接的电极。以下，具体地说明半导体模块1的构造。此外，在各实施方式中，为便于说明，使用X-Y-Z坐标轴进行说明。
实施方式1.
在此，说明作为半导体模块1的一部分的下支路模块13的第1例。
如图2以及图3所示，在下支路模块13中，具备半导体芯片17、19、21。半导体芯片17、19、21搭载于作为基材的基板41。基板41例如具备绝缘体43、导体45以及导体47。导体45接合到绝缘体43的一方的表面。导体47接合到绝缘体43的背面。
半导体芯片17通过导电性的接合材料61与导体45热连接且电连接。半导体芯片19通过导电性的接合材料62与导体45热连接且电连接。半导体芯片21通过导电性的接合材料63与导体45热连接且电连接。
导体45以及导体47各自例如由铜、铝等金属形成。绝缘体43例如应用由氮化硅、氮化铝等陶瓷或者树脂等形成的绝缘片材等。导体47根据长期可靠性和散热性的观点最好使用，但并非一定需要。作为接合材料61、62、63，例如应用焊料、银、铜等材料。
对导体45，利用接合材料68电连接有引线框架33。引线框架33与外部端子AC(参照图1)电连接。引线框架33例如由铜等金属形成。接合材料68例如应用焊料、银、铜等材料。也可以代替接合材料68，使用超声波或者激光将引线框架33直接接合到导体45。另外，也可以代替引线框架33，使用由金属构成的线或者带等。
在半导体芯片17的上表面，通过接合材料64电连接有引线框架32。在半导体芯片19的上表面，通过接合材料65电连接有引线框架32。在半导体芯片21的上表面，通过接合材料66电连接有引线框架32。引线框架32被用作第1布线导体。接合材料64、65、66例如应用焊料、银、铜等材料。引线框架32例如由铜等金属形成。
对引线框架32，通过接合材料67电连接有引线框架31。引线框架31连接到引线框架32中的、位于半导体芯片19和半导体芯片21的中间的部位。引线框架31被用作第2布线导体。接合材料67例如应用焊料、银、铜等材料。引线框架31例如由铜等金属形成。引线框架31以及引线框架32各自具有宽度而按照带状延伸。也可以代替引线框架31以及引线框架32，使用由金属形成的带等。
在3个MOSFET(半导体芯片17、19、21)各自中，形成有控制用的电极(未图示)。控制用的电极通过铝、铜或者金等金属制的线，与控制用的端子电连接。控制用的端子与外部的控制用基板(未图示)等电连接。
控制用基板具有输出使作为半导体芯片17、19、21的MOSFET导通-断开的信号的功能。另外，控制用基板具有探测过电压或者芯片温度的过度上升的功能。控制用基板既可以设置于半导体模块1的内部，也可以设置于半导体模块1的外部。
导体47与散热用的散热器73连接。在连接导体47时，在导体47与散热器73之间，既可以介有润滑脂、绝缘片材、焊料等接合用部件(都未图示)，也可以介有金属等。另外，也可以设为在导体47直接形成翼片的构造。
在半导体模块1中，为了确保绝缘性等，通过密封材料71密封半导体芯片17、19、21等(参照图6)。作为密封材料71，例如，使用凝胶、环氧树脂等。另外，也可以根据需要，设置在使密封材料71硬化时使用的壳体(未图示)。
如图2所示，在下支路模块13中，半导体芯片17、19、21相互隔开间隔沿着X轴配置。带状的引线框架31和引线框架32被配置成与半导体芯片17、19、21的配置对应地在X轴方向延伸。如图4所示，在下支路模块13中，设置有引线框架31和引线框架32以使带状的引线框架31的主面和带状的引线框架32的主面相互相对的方式配置的相对配置部81。
另一方面，从引线框架31中的、引线框架31接合到引线框架32的部分至引线框架32的端部，引线框架32未与引线框架31相对。该部分成为引线框架31的主面和引线框架32的主面未相对的非相对配置部83。在相对配置部81中引线框架31的主面和引线框架32的主面相对的面积大于在非相对配置部83中引线框架31的主面和引线框架32的主面未相对的面积。
在相对配置部81中，在半导体芯片17、19、21导通时，在引线框架32在X轴的正方向流过电流。另一方面，在引线框架31在X轴的负方向流过电流。即，在相对配置部81中，在引线框架31流过的电流的朝向和在引线框架32流过的电流的朝向成为反向。
因此，由在引线框架31流过的电流产生的磁场和由在引线框架32流过的电流产生的磁场相互抵消。通过双方的磁场相互抵消，能够降低半导体模块11具有的寄生电感。
在此，说明寄生电感。在图5中，以追记主要的寄生电感的方式示出与图3所示的下支路模块13中的半导体芯片7、9、11以及引线框架31、32等的配置关系对应的电路图。
如图3以及图5所示，在引线框架32中，存在位于半导体芯片17的源极侧与半导体芯片19的源极侧之间的引线框架32的部分(部分A)所引起的自感LA。另外，在引线框架32中，存在位于半导体芯片19的源极侧与引线框架31通过接合材料67接合的部分之间的引线框架32的部分(部分B)所引起的自感LB。进而，存在位于引线框架31通过接合材料67接合的部分与半导体芯片21的源极侧之间的引线框架32的部分所引起的自感LC。
另外，在引线框架32中通过在引线框架31流过的电流而感应出电压。此时，将与引线框架32的部分A和对应于该部分A的引线框架31的部分关联的互感的分量设为互感MA。将与引线框架32的部分B和对应于该部分B的引线框架31的部分关联的互感的分量设为互感MB。除此以外，还存在通过在导体45流过的电流发生的互感等，但影响小，所以在此忽略。
在半导体芯片17、19、21各自中流过的电流较强地受到半导体芯片17、19、21导通时的栅极与源极之间的电压的大小的影响。半导体芯片17、19、21各自的栅极并联地电连接，并且源极也并联地电连接。但是，在源极侧，由于下支路模块13的电路具有的电感，在电流变化时，有时发生分别不同的感应电压。发生的感应电压的差会引起电流的不均匀，所以在下支路模块13(半导体模块1)中，最好为半导体芯片17、19、21各自的源极电位变得均匀的构造。
在此，将引线框架31接合到引线框架32的部分的电压设为基准的电压Vs_N。将在半导体芯片17流过的电流设为I17，将在半导体芯片19流过的电流设为I19，将在半导体芯片21流过的电流设为I21。将半导体芯片17的源极侧的电压设为Vs_17，将半导体芯片19的源极侧的电压设为Vs_19，将半导体芯片21的源极侧的电压设为Vs_21。
由此，半导体芯片17、19、21各自的源极侧的电压通过以下的式(1)、式(2)以及式(3)表示。
Vs_21-Vs_N＝LC·d(I21)/dt…(1)
Vs_19-Vs_N＝LB·d(I17+I19)/dt-MB·d(I17+I19+I21)/dt…(2)
Vs_17-Vs_N＝LA·d(I17)/dt+LB·d(I17+I19)/dt-(MA+MB)·d(I17+I19+I21)/dt…(3)
在认为在半导体芯片17、19、21各自中控制系统的布线具有的阻抗相同，并认为半导体芯片17、19、21各自的特性相同时，在均匀地流过电流的情况下，在将该均匀地流过的电流设为I时，满足下述的式(4)以及式(5)。
I17＝I19＝I21＝I…(4)
Vs_17＝Vs_19＝Vs_21…(5)
根据式(1)～式(5)，得到接下来的式(6)以及式(7)的关系。
LA＝3MA…(6)
LC＝2LB-3MB…(7)
在以满足式(6)的方式调节引线框架31与引线框架32之间的距离时，根据下支路模块13的构造，还满足接下来的式(8)。
LB＝3MB…(8)
在式(7)中代入式(8)时，得到接下来的式(9)的关系。
LC＝2LB-3MB＝LB…(9)
在上述理想的条件中，首先，以满足式(6)的方式设定引线框架的间隔。进而，以满足式(9)的方式在半导体芯片19和半导体芯片21的中点将引线框架31通过接合材料67接合到引线框架32。通过这样配置引线框架31和引线框架32，能够使在各半导体芯片17、19、21中流过的电流完全均匀化。
但是，实际上，由于控制布线的阻抗的差或者半导体芯片的特性的偏差等，接合引线框架31和引线框架32的接合部分的最佳位置有时偏离中点。然而，通常，不会在必须使接合部分移动至配置有半导体芯片21的一侧的端部或者配置有半导体芯片17的一侧的端部的条件下使用。
因此，即使在半导体芯片17、19、21的特性等中有偏差的情况下，通过设置使引线框架31和引线框架32的一部分并不相对的非相对配置部83，针对半导体芯片17、19、21的特性等的偏差，非相对配置部83成为调整余量，能够使在各半导体芯片17、19、21流过的电流均匀化。例如，在由于制造上的理由等成为LA>3MA、LB>3MB的情况下，使接合材料67的连接位置在X轴的负方向移动来增大LC，从而能够以使寄生电感变得均匀的方式调整。
这样，在下支路模块13(半导体模块1)中，作为引线框架31以及引线框架32的配置构造，设置相对配置部81和非相对配置部83，从而能够采用在长期可靠性和寄生电感的方面优良的DLB构造，并且抑制并联地电连接的半导体芯片17、19、21的电流的偏差。上支路模块3也与下支路模块13同样地配置有半导体芯片7、9、11(参照图1)以及引线框架(未图示)。
在上述半导体模块1中，说明了引线框架31和引线框架32通过接合材料67接合的情况，但也可以使用使2个引线框架一体化的引线框架来连接。
另外，如图6所示，在上述半导体模块1中，利用作为绝缘材料的密封材料71密封，在引线框架31与引线框架32之间，存在该密封材料71。因此，即使在使引线框架31接近引线框架32的情况下，也能够担保电绝缘性。
由此，在引线框架31流过的电流和在引线框架32流过的电流在相互反向地流过时，抵消磁场的效果变大，能够降低寄生电感。此外，也可以在引线框架31与引线框架32之间设置与密封材料71不同的材料的绝缘材料。
如图2以及图3所示，在导体45的上方使引线框架31和引线框架32相对，从而能够使下支路模块13小型化，并且能够缩短导体45的长度，能够降低寄生电感。即，通过将相对配置部81针对半导体芯片17、19、21配置到与配置有基板41的一侧相反的一侧，能够降低寄生电感。
另外，如图7以及图8所示，也可以代替引线框架31而应用引线框架34。在引线框架34中，相比于引线框架31的形状，设置有折弯部分。通过在引线框架34设置折弯部，在半导体芯片17、19、21上，在相对配置部81中作为引线框架34与引线框架32之间的距离设定2个不同的距离。
由此，能够分别调整引线框架34与引线框架32之间的互感MA和互感MB，能够进行更细的自感的调整。此外，除了调整具有折弯部的引线框架34与引线框架32之间的距离以外，也可以通过调整引线框架31、32的宽度，调整自感LA、LB、LC(参照图5)。
进而，以在上述半导体模块1(下支路模块13)中在一个方向(X轴方向)以1列配置有半导体芯片17、19、21的情况为例子进行了说明。作为半导体芯片的配置，只要在一个方向排列3个以上的半导体芯片，则不限于1列，也可以是将半导体芯片配置多列的构造。
但是，作为半导体芯片，例如，有应用带隙比硅(Si)大的宽带隙半导体的半导体芯片。在应用宽带隙半导体的半导体模块中，由于制造上的理由，将小型的大量的半导体芯片并联地电连接而使用的情形多。另外，为了使半导体模块的电力损耗降低，提高开关速度来使用的情形多。
因此，式(1)、式(2)以及式(3)各自所示的dI/dt的值变大，在以往的半导体模块的结构中，相比于硅(Si)的半导体芯片，在各半导体芯片流过的电流中产生偏差，电流易于变得不均匀。因此，在作为上述半导体模块1搭载有应用宽带隙半导体的半导体芯片的情况下，更有效。
实施方式2.
在此，说明作为半导体模块的一部分的下支路模块的第2例。
如图9以及图10所示，在下支路模块13中，配置有引线框架35和引线框架36。引线框架35与半导体芯片17、19、21各自电连接。引线框架36延伸至引线框架35的半导体芯片21侧的端部。引线框架36从位于半导体芯片19和半导体芯片21的中间的引线框架35的部分至到达引线框架35的端部，接合到引线框架35。
引线框架35和引线框架36隔开距离相互相对的部分成为相对配置部81。引线框架36从位于半导体芯片19和半导体芯片21的中间的引线框架35的部分起经过利用接合材料66接合到半导体芯片21的引线框架35的部分而接合到引线框架35的部位成为非相对配置部83。此外，关于其以外的结构，与图2以及图3所示的半导体模块1(下支路模块13)的结构相同，所以对同一部分附加同一符号，除了必要的情况以外，不反复其说明。
关于上述半导体模块1，也能够与上述半导体模块1的情况同样地，求出半导体芯片17、19、21各自的源极侧的电压，导出与式(6)对应的关系式和与式(9)对应的关系式。通过根据该关系式设定相对配置部81和非相对配置部83，能够使在半导体芯片17、19、21各自流过的电流均匀化。
此外，在上述半导体模块1中，说明引线框架36从位于半导体芯片19和半导体芯片21的中间的引线框架35的部分至到达引线框架35的端部接合到引线框架35的构造。也可以代替这样的构造，应用使引线框架36接合到引线框架35的部位一体化的母线。
另外，也可以如图11以及图12所示，代替引线框架36，应用引线框架37。通过在引线框架37中设置折弯部，在半导体芯片17、19、21上，在相对配置部81中作为引线框架37与引线框架35之间的距离设定2个不同的距离。
由此，能够分别调整引线框架37与引线框架35之间的互感MA和互感MB，能够进行更细的自感的调整。此外，除了调整具有折弯部的引线框架37与引线框架35之间的距离以外，也可以调整引线框架37、35的宽度，从而调整自感LA、LB、LC(参照图5)。
进而，与在实施方式1中说明同样地，在作为上述半导体模块1搭载有应用宽带隙半导体的半导体芯片的情况下，更有效。
实施方式3.
在此，说明作为半导体模块的一部分的下支路模块的第3例。
如图13以及图14所示，在下支路模块13中，配置有引线框架38和引线框架39。引线框架38由第1部38a、第2部38b以及第3部38c形成。第1部38a在Y轴方向具有宽度，在X轴方向延伸。第2部38b也在Y轴方向具有宽度，在X轴方向延伸。
第3部38c在Z轴方向具有宽度，在X轴方向延伸。第3部38c相对第1部38a以及第2部38b折弯约90°。引线框架39在Z轴方向具有宽度，在X轴方向延伸。
第1部38a通过接合材料64接合到半导体芯片17，并且通过接合材料65接合到半导体芯片19。第2部38b通过接合材料66接合到半导体芯片21。第3部38c通过接合材料69接合到引线框架39。
如图15以及图16所示，第3部38c和引线框架39相互相对的部位成为相对配置部81。以使第1部38a和引线框架39交叉的方式配置的部位成为非相对配置部83。
关于上述半导体模块1，也能够与在实施方式1中说明的半导体模块1的情况同样地，求出半导体芯片17、19、21各自的源极侧的电压，导出与式(6)对应的关系式和与式(9)对应的关系式。通过根据该关系式设定相对配置部81和非相对配置部83，能够使在半导体芯片17、19、21各自流过的电流均匀化。
进而，通过变更引线框架38的第3部38c和引线框架39相对的面，并且变更引线框架38的第1部38a的形状，不仅易于针对半导体芯片17、19、21的每一个调整自感，而且还有对上支路模块的应用也变得容易的优点。
另外，在上述半导体模块1中，说明了引线框架38的第3部38c和引线框架39通过接合材料69接合的情况，但也可以通过焊接接合引线框架38的第3部38c和引线框架39。另外，也可以使用一体化的引线框架(母线)。
另外，在上述半导体模块1(下支路模块13)中，以在一个方向(X轴方向)以1列配置有半导体芯片17、19、21的情况为例子进行了说明，但只要在一个方向排列3个以上的半导体芯片，则不限于1列，也可以是将半导体芯片配置多列的构造。
进而，与在实施方式1中说明同样地，在作为上述半导体模块1搭载有应用宽带隙半导体的半导体芯片的情况下，更有效。
此外，在各实施方式中，作为基材，以具有绝缘体43以及导体45、47的基板41为例子进行了说明。作为基材，不限于这样的基板41，包含导体以及绝缘体中的至少任意材料即可，例如既可以是绝缘片材，也可以是导电板等。
实施方式4.
在此，说明应用上述实施方式1～3所涉及的半导体模块1的电力变换装置。本发明不限定于特定的电力变换装置，以下，作为实施方式4，说明在三相的逆变器中应用本发明的情况。
图17是示出应用本实施方式所涉及的电力变换装置的电力变换系统的结构的框图。图17所示的电力变换系统包括电源100、电力变换装置200、负载300。电源100是直流电源，对电力变换装置200供给直流电力。电源100能够由各种电源构成，例如，能够由直流系统、太阳能电池、蓄电池构成。另外，也可以由与交流系统连接的整流电路或者AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为预定的电力的DC/DC转换器构成电源100。
电力变换装置200是连接于电源100与负载300之间的三相的逆变器，将从电源100供给的直流电力变换为交流电力，对负载300供给交流电力。电力变换装置200如图17所示，具备：主变换电路201，将直流电力变换为交流电力而输出；以及控制电路203，将控制主变换电路201的控制信号输出给主变换电路201。
负载300是通过从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300不限于特定的用途，是搭载于各种电气设备的电动机、例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，详细说明电力变换装置200。主变换电路201具备开关元件和续流二极管(都未图示)。通过开关元件开关，将从电源100供给的直流电力变换为交流电力而供给到负载300。主变换电路201的具体的电路结构有各种例子，但本实施方式所涉及的主变换电路201是2电平的三相全桥电路，能够由6个开关元件和根据需要与各个开关元件反并联的6个续流二极管构成。
在主变换电路201的各开关元件以及各续流二极管的至少任意器件中，将上述实施方式1～3中的任意实施方式所涉及的半导体模块1构成为半导体模块202。关于6个开关元件，每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。而且，各上下支路的输出端子、即主变换电路201的3个输出端子与负载300连接。
另外，主变换电路201具备驱动各开关元件的驱动电路(未图示)，但驱动电路既可以内置于半导体模块202，也可以是与半导体模块202独立地具备驱动电路的结构。驱动电路生成驱动主变换电路201的开关元件的驱动信号，供给到主变换电路201的开关元件的控制电极。具体而言，依照来自后述控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路203以对负载300供给期望的电力的方式控制主变换电路201的开关元件。具体而言，根据应供给到负载300的电力，计算主变换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的PWM控制，控制主变换电路201。而且，以在各时间点，向应成为导通状态的开关元件输出导通信号，向应成为截止状态的开关元件输出截止信号的方式，向主变换电路201具备的驱动电路输出控制指令(控制信号)。驱动电路依照该控制信号，向各开关元件的控制电极输出导通信号或者截止信号作为驱动信号。
在本实施方式所涉及的电力变换装置中，在主变换电路201的开关元件以及续流二极管的至少任意器件中，将实施方式1～3中的任意实施方式所涉及的半导体模块1用作半导体模块202，所以能够提高电力变换装置的可靠性。
在本实施方式中，说明了在2电平的三相逆变器中应用本发明的例子，但本发明不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平或者多电平的电力变换装置，在对单相负载供给电力的情况下，也可以在单相的逆变器中应用本发明。另外，在对直流负载等供给电力的情况下，还能够在DC/DC转换器或者AC/DC转换器中应用本发明。
另外，应用本发明的电力变换装置不限定于上述负载是电动机的情况，例如，也能够用作放电加工机、激光加工机、感应加热烹调器或者非接触器供电系统的电源装置，进而还能够用作太阳能发电系统或者蓄电系统等的功率调节器。
此外，关于在各实施方式中说明的半导体模块，能够根据需要进行各种组合。
本次公开的实施方式为例示而非限制性的。本发明不由在上述中说明的范围示出而由权利要求书示出，意图包括与权利要求书均等的意义以及范围内的所有变更。
产业上的可利用性
本发明有效地利用于具有直接引线键合构造的半导体模块。

Claims (11)

1.一种半导体模块，具有：
基材，具有主面，包含导体及绝缘体中的至少任意材料；
多个半导体芯片，分别搭载于所述基材的所述主面；
第1布线导体，以将多个所述半导体芯片并联地电连接的方式与多个所述半导体芯片各自电连接；以及
第2布线导体，与所述第1布线导体电连接，
在所述第1布线导体以及所述第2布线导体中，设置有：
相对配置部，所述第1布线导体和所述第2布线导体以相互相对的方式配置；以及
非相对配置部，所述第1布线导体和所述第2布线导体以不相互相对的方式配置。
2.根据权利要求1所述的半导体模块，其中，
在所述相对配置部以及所述非相对配置部中，所述第1布线导体和所述第2布线导体相互相对的部分的面积大于所述第1布线导体和所述第2布线导体未相互相对的部分的面积。
3.根据权利要求1所述的半导体模块，其中，
所述相对配置部相对于所述半导体芯片位于与所述基材所处的一侧相反的一侧。
4.根据权利要求1所述的半导体模块，其中，
多个所述半导体芯片在所述基材的所述主面沿着一个方向配置，
在俯视所述主面的状态下，所述第1布线导体以及所述第2布线导体沿着所述一个方向配置。
5.根据权利要求1所述的半导体模块，其中，
在俯视所述基材的所述主面的状态下，所述相对配置部和所述非相对配置部沿着一个方向配置。
6.根据权利要求1所述的半导体模块，其中，
所述第1布线导体包括：
第1布线导体第1部，位于第1平面上；以及
第1布线导体第2部，位于与所述第1平面交叉的第2平面上，
所述第2布线导体位于与所述第2平面相对的第3平面上，
在所述相对配置部中，所述第1布线导体第2部和所述第2布线导体相对，
在所述非相对配置部中，所述第1布线导体第1部和所述第2布线导体以相互交叉的方式配置。
7.根据权利要求6所述的半导体模块，其中，
在所述相对配置部中，所述第1布线导体第2部以及所述第2布线导体以与所述基材的所述主面交叉的方式定位，
在所述非相对配置部中，所述第1布线导体第1部与所述基材的所述主面平行地定位。
8.根据权利要求1所述的半导体模块，其中，
在所述第1布线导体和所述第2布线导体之间填充有绝缘体。
9.根据权利要求1所述的半导体模块，其中，
在所述相对配置部中，设置有：
第1部分，所述第1布线导体和所述第2布线导体隔开第1距离；以及
第2部分，所述第1布线导体和所述第2布线导体隔开与所述第1距离不同的第2距离。
10.根据权利要求1所述的半导体模块，其中，
所述半导体芯片包含宽带隙半导体。
11.一种电力变换装置，具备：
主变换电路，具有权利要求1～10中的任意一项所述的半导体功率模块，该主变换电路变换被输入的电力而输出；以及
控制电路，将控制所述主变换电路的控制信号输出给所述主变换电路。
CN201880093510.4A 2018-05-30 2018-05-30 半导体模块以及电力变换装置 Pending CN112204733A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/020825 WO2019229894A1 (ja) 2018-05-30 2018-05-30 半導体モジュールおよび電力変換装置

Publications (1)

Publication Number Publication Date
CN112204733A true CN112204733A (zh) 2021-01-08

Family

ID=67212137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880093510.4A Pending CN112204733A (zh) 2018-05-30 2018-05-30 半导体模块以及电力变换装置

Country Status (5)

Country Link
US (1) US11348903B2 (zh)
JP (1) JP6541896B1 (zh)
CN (1) CN112204733A (zh)
DE (1) DE112018007676T5 (zh)
WO (1) WO2019229894A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060148A (ja) 1998-08-17 2000-02-25 Mitsubishi Electric Corp スイッチングモジュールおよび電力変換装置
JP4603956B2 (ja) * 2005-08-26 2010-12-22 日立オートモティブシステムズ株式会社 電力変換装置
JP4977407B2 (ja) * 2006-06-09 2012-07-18 本田技研工業株式会社 半導体装置
US7767495B2 (en) 2008-08-25 2010-08-03 Infineon Technologies Ag Method for the fabrication of semiconductor devices including attaching chips to each other with a dielectric material
JP4826845B2 (ja) * 2009-02-10 2011-11-30 三菱電機株式会社 パワー半導体モジュール
JP5546892B2 (ja) 2010-02-12 2014-07-09 株式会社日本自動車部品総合研究所 昇圧回路
JP5633581B2 (ja) 2011-01-07 2014-12-03 富士電機株式会社 半導体装置およびその製造方法
CN102254886A (zh) 2011-08-04 2011-11-23 株洲南车时代电气股份有限公司 一种免引线键合igbt模块
CN104838576B (zh) 2013-02-06 2018-02-23 富士电机株式会社 半导体装置
JP6096614B2 (ja) * 2013-07-11 2017-03-15 株式会社 日立パワーデバイス パワー半導体モジュールおよびそれを用いた電力変換装置
WO2016152258A1 (ja) * 2015-03-23 2016-09-29 株式会社日立製作所 半導体装置
JP6719569B2 (ja) 2016-09-21 2020-07-08 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
JP6541896B1 (ja) 2019-07-10
JPWO2019229894A1 (ja) 2020-06-25
DE112018007676T5 (de) 2021-02-18
US11348903B2 (en) 2022-05-31
US20210098428A1 (en) 2021-04-01
WO2019229894A1 (ja) 2019-12-05

Similar Documents

Publication Publication Date Title
US11270984B2 (en) Semiconductor module
US10784214B2 (en) Semiconductor module, electric automobile and power control unit
US20160336251A1 (en) Semiconductor device
US10134718B2 (en) Power semiconductor module
CN110495087B (zh) 半导体模块以及电力变换装置
CN110178304B (zh) 半导体装置
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
CN109417066B (zh) 半导体装置
US10229869B2 (en) Semiconductor device and power conversion device including a bent control side frame
US20210366813A1 (en) Power semiconductor module
US11127603B2 (en) Semiconductor module and power conversion device
JP3896940B2 (ja) 半導体装置
US10804186B2 (en) Semiconductor module and power converter
US20210020551A1 (en) Power Semiconductor Device, Method for Manufacturing Power Semiconductor Device, and Power Conversion Device
CN111133573A (zh) 半导体模块
US11348903B2 (en) Semiconductor module and power conversion device
US20240136399A1 (en) Semiconductor device and power conversion device
US20240234504A9 (en) Semiconductor device and power conversion device
CN111341749B (zh) 半导体模块
US20220230953A1 (en) Semiconductor device and power conversion device
JP2023140778A (ja) 半導体装置および電力変換装置
WO2019102519A1 (ja) 半導体モジュール、電力変換装置、および移動体
CN114144965A (zh) 电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination