JP4977430B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4977430B2
JP4977430B2 JP2006276906A JP2006276906A JP4977430B2 JP 4977430 B2 JP4977430 B2 JP 4977430B2 JP 2006276906 A JP2006276906 A JP 2006276906A JP 2006276906 A JP2006276906 A JP 2006276906A JP 4977430 B2 JP4977430 B2 JP 4977430B2
Authority
JP
Japan
Prior art keywords
terminal
bus bar
semiconductor element
power semiconductor
arm circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006276906A
Other languages
English (en)
Other versions
JP2008098308A (ja
Inventor
司 合葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006276906A priority Critical patent/JP4977430B2/ja
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to EP20070743997 priority patent/EP2028692A4/en
Priority to EP20100158346 priority patent/EP2202793A3/en
Priority to EP10158345.8A priority patent/EP2202792B1/en
Priority to PCT/JP2007/060563 priority patent/WO2007142038A1/ja
Priority to CN200780021119.5A priority patent/CN101467252B/zh
Priority to US12/303,865 priority patent/US8129836B2/en
Priority to CN2010101775292A priority patent/CN101819965B/zh
Publication of JP2008098308A publication Critical patent/JP2008098308A/ja
Application granted granted Critical
Publication of JP4977430B2 publication Critical patent/JP4977430B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)

Description

本発明は半導体装置に関し、特に、電動車両の駆動用モータ等を駆動する駆動回路に使用されるＩＧＢＴモジュールやＥＦＴモジュール等の電力用の半導体装置に関する。
電気自動車等の電動車両では、その駆動用モータを駆動するためインバータ装置が使用されている。このインバータ装置は、スイッチング素子をブリッジ回路構成で接続した電気回路を含んでいる。インバータ装置は、ブリッジ回路のスイッチング素子を適宜にオン・オフ動作させ、駆動用モータに流す電流の切り替えを行っている。ブリッジ回路を構成するスイッチング素子（電力用半導体素子）としては、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等が広く使用されている。かかるインバータ装置は、通常、複数個のスイッチング素子を１つのパッケージに収納したモジュール構造で構成される。
電動車両の駆動用モータを動作させる場合、ブリッジ回路を構成するスイッチング素子には大電流が流れると共に、オン・オフ動作に起因してサージ電圧が生じるという特性を有している。このために、インバータ装置において、複数個のスイッチング素子を１つのパッケージの内部に実装する際に電流経路となる配線の長さをなるべく短くすることによって、配線の抵抗を小さくすると共に、交流電流の電気的特性であるインダクタンスの値を低減するという工夫がなされている。
上記のインバータ装置のごときモジュール構造を有した半導体装置については、従来、例えば特許文献１に記載された半導体装置が知られている。特許文献１に記載された半導体装置は、高圧用外部電力端子と低圧用外部電力端子と出力用外部電力端子の３つの電力端子を有する。これらの３つの電力端子は、それぞれ平面形状が長方形であるプレート形状を有し、平行な配置関係になるように隙間をあけて重ねられた状態で配置されている。高圧用外部電力端子と低圧用外部電力端子の間に出力用外部電力端子が配置される。さらに３つの電力端子のうち、隣り合う２つの電力端子間に半導体チップ（スイッチング素子等）が挟まれる構造となっている。高圧用外部電力端子と低圧用外部電力端子は同じ一方の端部側に延設されるように形成され、さらに、これらの間の出力用外部電力端子は反対側の他方の端部側に延設されるように形成されている。
特開２００２−２６２５１号公報
特許文献１に記載された半導体装置では、半導体チップと電力端子との間の接続を短距離で行うようにしたため、内部配線に起因する電圧降下が低減される。また当該半導体装置では、高圧用外部電力端子に流れる電流の方向と低圧用外部電力端子に流れる電流の方向を反対向きにしたため、それぞれの電流で生じる磁界の向きが反対になり、インダクタンスを低減できるという特性を有している。
ところで、三相モータの場合のインバータ装置は、Ｕ相、Ｖ相、Ｗ相のそれぞれについてハイサイド（高圧側）の半導体チップとローサイド（低圧側）の半導体チップを備え、合計で６個の半導体チップを内蔵している。このインバータ装置では、同相ごとに、ハイサイドとローサイドの２個の半導体チップをパッケージングした半導体モジュールを備えている。この半導体モジュールでは、モータ制御として使用される場合、ハイサイドの半導体チップとローサイドの半導体チップを短絡させることがないため、高圧電力端子と低圧電力端子に同時に電流が流れることはない。すなわち、ブリッジ回路において、高圧電力端子から半導体チップを通して出力電力端子に流れる電流経路、また出力電力端子から半導体チップを通して低圧電力端子に流れる電流経路のうちのいずれかである。このため、三相モータのインバータ装置でモータ制御を行う場合には、上記の特許文献１に記載された半導体装置の構成を適用しても、インダクタンスを低減することは難しいという問題を提起する。
そこで、本発明者らは、上記の問題を解決する観点から、複数個の半導体チップを１つのパッケージにて実装する半導体モジュール構造で主回路のインダクタンスを低減することができる半導体装置を提案した（特願２００６ー１６１６１８号、平成１８年６月９日出願）。
上記のインバータ装置で用いられる半導体装置では高圧バスバー、低圧バスバー、出力バスバー等の複数のバスバーを備える。これらのバスバーはすべて異なる形状を有している。そのため、インバータ装置を製作する上で半導体装置をなす部品の点数が嵩むという問題が生じ、製作作業者にとっても部品の取り扱いが煩雑になる。
本発明の目的は、上記の課題を解決することにあり、複数個の半導体チップを１つのパッケージにて実装する半導体モジュール構造で主回路のインダクタンスを低減することができ、さらに、部品点数を削減でき、金型を省略でき、歩留まりの向上、組立工数の削減、大幅なコストダウンを図ることができる半導体装置を提供することにある。
本発明に係る半導体装置は、上記目的を達成するために、次のように構成される。
第１の半導体装置（請求項１、２、３に対応）は、所定平面の上に配置された電力用半導体素子および整流用半導体素子と、電力用半導体素子および整流用半導体素子の各々の一面に接合される第１接合部、および第１接合部の長手方向に対して直角方向に延設した第１端子を有する第１バスバーと、電力用半導体素子および整流用半導体素子の各々の他面に接合される接続片部を有する第２接合部、および第２接合部の長手方向に対して直角方向であって第１端子とは反対側に延設した第２端子とを有する第２バスバーと、を備える。
上記の半導体装置では、第１バスバーと第２バスバーの周りに発生する磁界が打ち消される。これにより半導体モジュール構造における主回路のインダクタンスが低減される。また上記半導体装置は、基本的な単位要素として利用でき、インバータ装置のブリッジ回路を構成するとき、各アーム用の電気回路部分を同一の構造を有する半導体装置で実現することが可能となる。
第１の半導体装置（請求項１に対応）は、上記の構成において、更に、第１端子と第２端子は、それぞれ表面と裏面を有し、第１端子の表面と第２端子の裏面とが同一平面になるように設けられていることを特徴とし、
第２の半導体装置（請求項２に対応）は、上記の構成において、更に、第１端子と第２端子は、それぞれ表面と裏面を有し、第１端子の表面と第２端子の裏面とが同一平面に沿って位置しかつ重複部分を有するように設けられていることを特徴とし、
第３の半導体装置（請求項３に対応）は、上記の構成において、更に、電力用半導体素子および整流用半導体素子と第１バスバーと第２バスバーとから成る第１アーム用回路部と、電力用半導体素子および整流用半導体素子と第１バスバーと第２バスバーとから成る第２アーム用回路部とを備え、第１アーム用回路部の２バスバーの第２端子と第２アーム用回路部の第１バスバーの第１端子は電気的に接続されて出力端子を形成し、第１アーム用回路部の第１バスバーの第１端子は高圧端子となり、第２アーム用回路部の第２バスバーの第２端子は低圧端子となることを特徴とする。
第４の半導体装置（請求項４に対応）は、上記の構成において、好ましくは、第２バスバーは、第２接合部の代わりに、複数のワイヤを用いて電力用半導体素子および整流用半導体素子と第２端子とを接続する。
第５の半導体装置（請求項５に対応）は、上記の構成において、好ましくは、第１バスバーと第２バスバーは、平面形状で、共通の長手方向の中心線に対して対称的な形状になるように配置されていることを特徴とする。
第６の半導体装置（請求項６に対応）は、上記の構成において、好ましくは、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、電力用半導体素子は第１バスバーで第１端子に対して遠い側に配置され、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、電力用半導体装置は第１バスバーで第１端子に対して近い側に配置される、ことを特徴とする。
第７の半導体装置（請求項７に対応）は、請求項１又は請求項２の構成において、電力用半導体素子および整流用半導体素子と第１バスバーと第２バスバーとから成る第１アーム用回路部と、電力用半導体素子および整流用半導体素子と第１バスバーと第２バスバーとから成る第２アーム用回路部とを備え、第１アーム用回路部の２バスバーの第２端子と第２アーム用回路部の第１バスバーの第１端子は電気的に接続されて出力端子を形成し、第１アーム用回路部の第１バスバーの第１端子は高圧端子となり、第２アーム用回路部の第２バスバーの第２端子は低圧端子となることを特徴とする。
上記の半導体装置では、インバータ装置のブリッジ回路を構成するハイサイド（第１アーム用回路）とローサイド（第２アーム用回路）の半導体チップからなる半導体素子モジュールの構造によって、ハイサイド側の電流経路とローサイド側の電流経路のそれぞれで電流が反対方向に流れて往復する構成とし、高圧バスバーの第１バスバーと出力バスバーの周りに発生する磁界が打ち消され、同様に低圧バスバーの第２バスバーと出力バスバーの周りに発生する磁界が打ち消される。これにより半導体モジュール構造における主回路のインダクタンスが低減される。
第８の半導体装置（請求項８に対応）は、請求項３又は請求項７の構成において、好ましくは、第１アーム用回路部の第２バスバーの第２端子と、第２アーム用回路部の第１バスバーの第１端子は、それぞれ表面と裏面を有し、第１アーム用回路部の第２バスバーの第２端子の裏面と第２アーム用回路部の第１バスバーの第１端子の表面とが同一平面に沿って位置しかつ重複部分を有し、第２端子と第１端子が圧接されることで電気的に接続されることを特徴とする。
第９の半導体装置（請求項９に対応）は、請求項３又は請求項７の構成において、好ましくは、第１アーム用回路部における第１バスバーの第１端子から第２バスバーの第２端子までの電流経路の長さと、第２アーム用回路部における第１バスバーの第１端子から第２バスバーの第２端子までの電流経路の長さとを実質的に等しくしたことを特徴とする。
第１０の半導体装置（請求項１０に対応）は、請求項３又は請求項７の構成において、好ましくは、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、第１アーム用回路部の電力用半導体素子は第１バスバーで第１端子に対して遠い側に配置され、第２アーム用回路部の電力用半導体素子は第２バスバーで第２端子に対して遠い側に配置され、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、第１アーム用回路部の電力用半導体装置は第１バスバーで第１端子に対して近い側に配置され、第２アーム用回路部の電力用半導体素子は第２バスバーで第２端子に対して近い側に配置されていることを特徴とする。
上記の構成では、主に力行運転するモータの場合に電力用半導体素子に流れる電流が多くなるが、高圧端子から電力用半導体素子までのバスバー部分を長くすることにより、平行する部分を長くし、インダクタンスの低減をさらに図ることが可能となる。また回生や弱め界磁等では整流用半導体素子へ流れる電流も多くなるが、この場合にも同様にインダクタンスの低減を図ることができる。
本発明によれば、インバータ装置のブリッジ回路を構成するハイサイド（第１アーム用回路部）とローサイド（第２アーム用回路部）の半導体チップ（電力用半導体素子と整流用半導体素子）からなる半導体素子モジュールにおいて、高圧端子からハイサイドの半導体チップまで配線経路部分と当該半導体チップから出力端子までの配線経路部分を平行に配置し、かつそれぞれでの電流が反対方向に流れて往復する構成としたため、高圧バスバー等の回路のインダクタンスを低減することができる。
また同半導体素子モジュールにおいて、出力端子からローサイドの半導体チップまで配線経路部分と当該半導体チップから低圧端子までの配線経路部分を平行に配置し、かつそれぞれでの電流が反対方向に流れて往復する構成としたため、低圧バスバー等の回路のインダクタンスを低減することができる。上記のように半導体素子モジュールの主回路でのインダクタンスを低減できるため、インバータ装置でのスイッチング動作時に発生するサージ電圧およびスイッチング損失を低減することができる。
さらに、半導体素子モジュールを構成する高圧バスバー、低圧バスバー、出力バスバー等は同形のバスバー部材を利用することができ、２種類のバスバー部材を用意するだけで製作できるようにしたため、インバータ装置の半導体装置を製作する際に、部品点数を削減でき、金型を省略でき、歩留まりの向上、組立工数の削減、大幅なコストダウンを図ることができる。
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
図１〜図３を参照して本発明に係る半導体装置の基本的構成についての実施形態を説明する。図１は本実施形態に係る半導体装置の外観図を示し、ＩＧＢＴモジュールのモジュール構造を示している。図２は平面図、図３は図２中のＡ方向矢視図である。
本実施形態で説明する半導体装置は、電動車両の駆動用三相モータを駆動するためのインバータ装置に利用される基本的な電気回路である。図１に示したＩＧＢＴモジュールはインバータ装置の要部を示している。
なお、本実施形態に係る半導体装置で使用される半導体素子は、ＩＧＢＴ素子に限られず、電力用半導体素子であれば、任意のものを使用することができる。
次に図１〜図３を参照して、上記の電気回路構成を有するＩＧＢＴモジュールの物理的な構造を説明する。
図１および図２において二点鎖線で示されたブロック１１は、ＩＧＢＴモジュール１２を形成するパッケージの外観形状を示している。ブロック１１は、実際には、樹脂によるモールド部分である。図１で実線で示されている部分が配線板の物理的構造部分である。なお樹脂モールド１１は、図１と図２では想像線で示され、図３では実像線で示されている。
図１において、符号２１で示す部分が入力端子、符号２２で示す部分が出力端子である。また符号２３は信号コネクタは示す。さらに符号２４の部分はＩＧＢＴ素子を示し、符号２５の部分がダイオード素子を示している。
図１で、ＩＧＢＴ素子２４は縦型構造を有し、上面にエミッタとゲートが形成され、下面にコレクタが形成されている。またダイオード素子２５は上面にアノードが形成され、下面にカソードが形成されている。
上記入力端子２１は、入力バスバー２６の一端部をなし、ブロック１１の外側に延設された入力バスバー２６の外側端部である。入力バスバー２６は、全体として長方形のプレート形状をなす配線部材であり、入力端子の側に配置される配線部材である。図１および図２に示すごとく、入力端子２１は、入力バスバー２６の一方の端部側で、入力バスバー２６の長手方向に対して左手側の直角な方向に延設されている。
入力バスバ−２６は、入力端子２１の近傍部分よりも所要の距離分だけ平坦プレート状の形状に形成され、図１に示すごとく途中から下方へ折り曲げられており、さらにその先の部分２６ａは平坦プレート状の形状に形成されている。
図１等に示されるように、入力バスバー２６の入力端子２１の箇所には孔２１ａが形成され、さらに下方の平坦プレート部分２６ａは絶縁層２７の上に固定されている。絶縁層２７は、例えばエポキシまたは絶縁酸化膜である。
出力端子２２は、出力バスバー３１の一端部をなし、ブロック１１の外側に延設された出力バスバー３１の外側端部である。出力バスバー３１は、全体としてほぼ長方形のプレート形状をなし、入力バスバー２６の上側にて、入力バスバー２６の各部分に対してほぼ平行な位置関係になるように配置されている。また出力バスバー３１の出力端子２２の箇所には孔２２ａが形成されている。図１および図２に示すごとく、出力端子２２は、出力バスバー３１の一方の端部側で、出力バスバー３１の長手方向に対して右手側の直角な方向に延設されている。さらに出力端子２２は、特に図１に示されるごとく、出力バスバー３１の手前の端部で右手に折り曲げられた形状にて、下方に段差を形成するごとく折り曲げられて形成されている。
出力バスバー３１の出力端子２２と、前述した入力バスバー２６の入力端子２１とは、図３に示すごとく、ほぼ水平になる位置関係にて形成されている。図３において、水平な平面３２に対して、それぞれ平坦プレート状の入力端子２１と出力端子２２は平行になるように配置されて設けられている。この場合において、入力端子２１と出力端子２２の高さ方向の位置関係について、入力端子２１の上面と出力端子２２の下面とが同一の平面３２に一致させることが好ましい。さらには、図３に示すごとく入力端子２１の上面と出力端子２２の下面とが平面３２を基準にして高さ方向で重複部分（オーバーラップ領域）３３が生じるように設けられることが好ましい。
次に、ＩＧＢＴ素子２４、ダイオード素子２５、入力バスバー２６、および出力バスバー３１の間の電気的な接続関係について説明する。
ＩＧＢＴ素子２４とダイオード素子２５は、入力バスバー２６の上に取り付けられている。ＩＧＢＴ素子２４とダイオード素子２５の各々の下面、すなわちＩＧＢＴ素子２４のコレクタ側の面とダイオード素子２５のカソード側の面は、入力バスバー２６に半田等で接合されている。ダイオード素子２５は入力端子２１に近い位置に配置され、ＩＧＢＴ素子２４は入力端子２１から遠い位置に配置されている。入力バスバー２６は入力端子２１につながる配線部材であり、入力バスバー２６にはダイオード素子２５のカソードとＩＧＢＴ素子２４のコレクタのそれぞれが電気的に接続されている。
上記のダイオード素子２５とＩＧＢＴ素子２４の上側に前述の出力バスバー３１が配置される。出力バスバー３１はほぼプレート形状を有し、ダイオード素子２５のアノードとＩＧＢＴ素子２４のエミッタおよびゲートとのそれぞれに半田接合で接続されている。出力バスバー３１とダイオード素子２５とは下方へ折り曲げられた両側の側片部３１ａで電気的に接続され、さらに出力バスバー３１とＩＧＢＴ素子２４とは下方に折り曲げられた端部片３１ｂで電気的に接続されている。
上記において、ダイオード素子２５に比べてＩＧＢＴ素子２４に流れる電流の割合が多くなる半導体装置の駆動を行う場合には、図１および図２に示されるごとく、ＩＧＢＴ素子２４は入力バスバー２６上で入力端子２１に対して遠い側に配置される。反対に、ダイオード素子２５に比べてＩＧＢＴ素子２４に流れる電流の割合が少なくなる半導体装置の駆動を行う場合には、ＩＧＢＴ素子２４は入力バスバー２６上で入力端子２１に対して近い側に配置されることになる。
なお図１等の図示では省略されているが、実際には、絶縁層２７の下側、すなわちＩＧＢＴモジュール１２を形成するブロック１１の下側にはヒートシンクが設けられる。
図２に示すごとく、入力バスバー２６と出力バスバー３１は、平面から見た形状において、共通の長手方向の中心線３４に対して線対称の形状になるように形成され、かつ配置されている。
上記の実施形態の説明では、入力端子２１および入力バスバー２６と、出力端子２２および出力バスバー３１という表現を使用したが、これは説明上の便宜的なものであり、２つの端子および２つのバスバーはいずれも入力用または出力用になり得る。すなわち、本実施形態のＩＧＢＴモジュール１２では、第１および第２の２つのバスバーを有すればよく、さらにそれらの一端部が端子になっていればよい。
上記のＩＧＢＴモジュール１２によれば、インバータ装置を製作する場合において、基本的な単位モジュールを利用して構成することができ、ブリッジ回路における高圧側アーム回路または低圧側アーム回路に同一の構造を有するパワーモジュールを用いることができる。その結果、インバータ装置の製作上、部品点数が少なくなり、組立工数の削減ができ、大幅なコストダウンを達成することができる。
次に、図４〜図９を参照して本発明の更なる実施形態を説明する。
本実施形態に係る半導体装置（ＩＧＢＴモジュール）は、前述した基本のＩＧＢＴモジュール１２を単位の構成要素として利用し、２つのＩＧＢＴモジュール１２を組み合わせて構成される。本実施形態のＩＧＢＴモジュール４１は、２つのＩＧＢＴモジュール１２（図６〜図９では符号１２Ａ，１２Ｂで示している）および図を、同一平面上で、その長手方向が平行になるように横に並べて配置させ、対向しかつ接触する端子同士を重ねて接合することにより構成される。
本実施形態で説明する半導体装置は、電力用半導体装置であって、代表的に電動車両の駆動用三相モータを駆動するためのインバータ装置である。図６に示したＩＧＢＴモジュール４１はインバータ装置の要部を示している。
なお、図７は図６に示したＩＧＢＴモジュール４１の平面図であり、図８は図７中のＢ方向矢視図であり、図９は対向する端子の関係を説明するための端面図である。
また図４は図６で示したＩＧＢＴモジュール４１の電気回路の回路構成図を示し、図５は当該ＩＧＢＴモジュール４１の配線の特徴的関係を示すものである。
まず、図４を参照してＩＧＢＴモジュール４１の電気回路の構成を説明する。
図４はインバータ装置のブリッジ回路の一相分（Ｕ相、Ｖ相、Ｗ相のうちのいずれか１つ）の電気回路部分を示している。図４に示した電気回路は、高圧端子４０１側に配置されるハイサイド側ＩＧＢＴ素子４０２と、低圧端子４０３側に配置されるローサイド側ＩＧＢＴ素子４０４とが含まれる。ハイサイド側ＩＧＢＴ素子４０２を含む回路部分は第１アーム用回路部であり、ローサイド側ＩＧＢＴ素子４０４を含む回路部分は第２アーム用回路である。なお、上記インバータ装置のブリッジ回路は、６個の電力半導体素子で構成されるが、上下一対の電力半導体素子で１つのモジュールが形成される。
ＩＧＢＴ素子４０２のコレクタ（Ｃ）が高圧端子４０１に接続されている。ＩＧＢＴ素子４０２のエミッタ（Ｅ）がＩＧＢＴ素子４０４のコレクタ（Ｃ）に接続され、この接続点が出力端子４０５に接続されている。さらにＩＧＢＴ素子４０４のエミッタ（Ｅ）は上記低圧端子４０３に接続されている。
上記の２つのＩＧＢＴ素子４０２，４０４の各々のゲート（Ｇ）とエミッタ（Ｅ）の間に信号コネクタ４０６，４０７が接続される。各信号コネクタ４０６，４０７の入力端子間には、適宜なタイミングでＩＧＢＴ素子４０２，４０４をオン・オフ動作させるための駆動制御用矩形パルス信号４０８が入力される。また２つのＩＧＢＴ素子４０２，４０４の各々のエミッタ（Ｅ）とコレクタ（Ｃ）の間に整流用のダイオード素子４０９，４１０が接続されている。
次に図６〜図９を参照して、上記の電気回路構成を有するＩＧＢＴモジュール４１の物理的な構造を説明する。
本実施形態の半導体装置に係るＩＧＢＴモジュール４１は、２つのＩＧＢＴモジュール１２Ａ，１２Ｂを、長手方向が平行になるように、同一平面上に並べて配置することによって構成される。２つのＩＧＢＴモジュール１２Ａ，１２Ｂの各々は前述したＩＧＢＴモジュール１２と同じ構造を有している。従ってＩＧＢＴモジュール１２Ａ，１２Ｂの各々は、図１〜図３を参照して説明した前述の入力端子（２１）、入力バスバー（２６）、出力端子（２２）、出力バスバー（３１）、信号コネクタ（２３）、ＩＧＢＴ素子（２４）、ダイオード素子（２５）、絶縁層（２７）、およびブロック（１１）等を備えている。この実施形態に係るＩＧＢＴモジュール４１は、図４で説明した電気回路に対応するものであるので、図４に示した各要素に対応する要素には同一の符号を付し、その他の要素については図１〜図３で示した符号を付し、詳細な説明を省略する。
図６等において、ＩＧＢＴモジュール１２Ａ，１２Ｂの各々は樹脂モールド部であるブロック１１で覆われている。
ＩＧＢＴモジュール１２Ａ，１２Ｂで、符号４０１で示す部分が上記高圧端子、符号４０３で示す部分が上記低圧端子、符号４０５で示す部分が上記出力端子である。また符号４０６，４０７はそれぞれ上記の信号コネクタである。さらに符号４０２，４０４の部分が上記ＩＧＢＴ素子であり、符号４０９，４１０の部分が上記ダイオード素子である。ＩＧＢＴ素子４０２，４０４は前述したＩＧＢＴ素子２４と同じものであり、ダイオード素子４０９，４１０は前述したダイオード素子２５と同じものである。
上記において、出力端子４０５は、ＩＧＢＴモジュール１２Ａ側の出力端子４０５ＡとＩＧＢＴモジュール１２Ｂ側の出力端子４０５Ｂ（ＩＧＢＴモジュール１２では入力端子２１に相当する）とが重なって接触状態になった構造により作られている。
ＩＧＢＴモジュール１２Ａは、下側の高圧バスバー１２１と上側の出力バスバー１２２を備える。高圧バスバー１２１は前述の入力バスバー２６に対応しており、出力バスバー１２２は前述の出力バスバー３１に対応している。従って、高圧端子４０１は、高圧バスバー１２１の一端部をなし、ブロック１１の外側に延設された高圧バスバー１２１の外側端部である。また上記出力端子４０５Ａは出力バスバー１２２の一端部をなし、ブロック１１の外側に延設された出力バスバー１２２の外側端部である。ＩＧＢＴモジュール１２Ａのその他の構造は、前述したＩＧＢＴモジュール１２と同じである。
ＩＧＢＴモジュール１２Ｂは、上側の低圧バスバー１３１と下側の出力バスバー１３２を備える。低圧バスバー１３１は前述の出力バスバー３１に対応しており、出力バスバー１３２は前述の入力スバー２１に対応している。従って、低圧端子４０３は、低圧バスバー１３１の一端部をなし、ブロック１１の外側に延設された低圧バスバー１３１の外側端部である。また上記出力端子４０５Ｂは出力バスバー１３２の一端部をなし、ブロック１１の外側に延設された出力バスバー１３２の外側端部である。ＩＧＢＴモジュール１２Ｂのその他の構造は、前述したＩＧＢＴモジュール１２と同じである。
同一構造の２つのＩＧＢＴモジュール１２Ａ，１２Ｂを並べて構成されたＩＧＢＴモジュール４１は、それらの出力端子４０５Ａと出力端子４０５Ｂが、前述した通り図９に示すように重複部分を有する関係にあるため、図８に示されるごとく圧接した状態で密着した関係で接続される。すなわちＩＧＢＴモジュール１２Ａの出力端子４０５ＡとＩＧＢＴモジュール１２Ｂの出力端子４０５Ｂが重なり合う位置関係になり、締め付け部位が１箇所に一致する。この結果、外部に対する接続箇所は３箇所だけとなり、接続箇所を増すことなく、２アームのパワーモジュールを実現することができる。
さらに２アームの回路を含むパワーモジュールを構成する際に、高圧側と低圧側を同じ構造のＩＧＢＴモジュールで構成することができ、バスバーを共通に用いることができ、かつ出力端子４０５を一箇所で締め付けることができるため、金型を省略でき、歩留まりの向上、組立工数を削減することができ、大幅なコストダウンを達成できる。特に、２つのＩＧＢＴモジュール１２Ａ，１２Ｂからの出力端子４０５Ａ，４０５Ｂは、ＩＧＢＴモジュール１２Ａ，１２Ｂを所定の配置にするだけで自然に押圧される関係になり、接続作業が極めて簡単になる。
さらに上記において、出力端子４０５は、高圧端子４０１と低圧端子４０３の間の電流経路の中間位置に位置するように配置されている。これにより、高圧端子４０１からハイサイドのＩＧＢＴ要素４０２を通って出力端子４０５に至るまでの電流経路の長さと、出力端子４０５からローサイドのＩＧＢＴ素子４０４を通って低圧端子４０３に至るまでの電流経路の長さとがほぼ等しくなる。これにより、さらに高圧側と低圧側の電気特性がほぼ等しくなり、モータの出力特性が良くなるという利点が生じる。
ＩＧＢＴモジュール１２Ａ，１２ＢにおけるＩＧＢＴ素子４０２，４０４とダイオード素子４０９，４１０についての電気的な接続関係については前述した通りである。
ハイサイドのＩＧＢＴ素子４０２とダイオード素子４０９の高圧端子４０１に対する配置関係、ローサイドのＩＧＢＴ素子４０４とダイオード素子４１０の低圧端子４０３に対する配置関係は、各々の端子に対して同じ遠近位置関係にある。
上記構造を有するＩＧＢＴモジュール４１において、高圧端子４０１側のＩＧＢＴ素子４０２とダイオード素子４０９は高圧（ハイサイド）側すなわち第１アーム用回路側の半導体チップを形成し、低圧端子４０３側のＩＧＢＴ素子４０４とダイオード素子４１０は低圧（ローサイド）側すなわち第１アーム用回路側の半導体チップを形成している。これらの一対の半導体チップは、物理的な位置関係として、同一平面上に並置された関係にある。
上記構造では、各半導体チップに対して平行に配置された高圧バスバー１２１、低圧バスバー１３１、２つの出力バスバー１２２，１３２は、すべて平行な位置関係になり、かつそれらの距離も最小に設定されている。このため、回路インダクタンスや回路抵抗等の電気的特性が高圧側アームと低圧側アームで共に同じとなっている。
さらに、高圧バスバー１２１、低圧バスバー１３１、出力バスバー１２２，１３２による配線経路を示すと、図５のごとくなる。図５で明らかなように、高圧側の半導体チップ（ＩＧＢＴ素子４０２とダイオード素子４０９）と低圧側の半導体チップ（ＩＧＢＴ素子４０４とダイオード素子４１０）のそれぞれで、配線経路に流れる電流の向きが逆になるように配線されている。
ＩＧＢＴモジュール４１における上記の配線板経路の構成によって、主回路のインダクタンスを大幅に低減し、相互インダクタンスによる無誘導の効果を生じさせている。
なお上記の実施形態の説明では、高圧端子等からＩＧＢＴ素子等までの高圧バスバー等の平行部分を長くすることによりインダクタンスを低減するようにしたが、平行部分の長さは無制限に長くできるものではなく、設計上望ましい最適な長さに設定される。
図１０には、図１で示したＩＧＢＴモジュール１２の他の変形実施形態を示す。この実施形態に係るＩＧＢＴモジュール５１では、出力バスバー３１の後半部を、プレート状部材ではなく、複数本のワイヤ５２を利用して作っている。その他の構成は図１で説明した構成と同じである。図１０において、図１で説明した要素と同じ要素には同一の符号を付し、その詳細な説明を省略する。この実施形態によるＩＧＢＴモジュール５１であっても、前述の実施形態で説明した作用効果と同様な作用効果が生じる。
上記の実施形態の説明では、半導体装置で使用される電力用半導体素子をＮチャンネル型のＩＧＢＴ素子とした。この場合、同一平面に並置された一対の半導体チップの関係において、各半導体チップの電力用半導体素子がＩＧＢＴ素子（Ｎチャンネル型）であり、さらに、一方の半導体チップの一面はコレクタ側の面、他面はエミッタ側の面となり、他方の半導体チップの一面はエミッタ側の面、他面はコレクタ側の面となる。
また電力用半導体素子としてＩＧＢＴ素子の以外のその他の任意の電力用半導体素子を使用する場合には、その一面と他面は、上記ＩＧＢＴ素子の上記の各面に対して機能的に対応する面となる。例えばＮチャンネルのＭＯＳ−ＦＥＴの場合には、ＩＧＢＴ素子のコレクタは「ドレイン」に対応し、ＩＧＢＴ素子のエミッタは「ソース」に対応する。
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
本発明は、電動車両の駆動用モータを駆動するインバータ装置の半導体素子モジュール構造として利用される。
本発明の実施形態に係る基本構成の半導体装置の外観を示し、特にＩＧＢＴモジュールのモジュール構造の外観図である。 本実施形態に係る半導体装置の平面図である。 図２中のＡ方向矢視図である。 図６に示すＩＧＢＴモジュールの電気回路の回路構成図である。 図６に示すＩＧＢＴモジュールの配線の特徴的関係をイメージ的に示した回路図である。 本発明に係る半導体装置の他の実施形態の構成を示し、図１と同様な外観図である。 図６に示したＩＧＢＴモジュールの平面図である。 図７中のＢ方向矢視図である。 図６に示したＩＧＢＴモジュールの特徴を示す端面図である。 他の実施形態に係るＩＧＢＴモジュールの外観図である。
符号の説明
１１ ブロック（樹脂モールド）
１２ ＩＧＢＴモジュール
２１ 入力端子
２２ 出力端子
２４ ＩＧＢＴ素子
２５ ダイオード素子
２６ 入力バスバー
３１ 出力バスバー
１２Ａ，１２Ｂ ＩＧＢＴモジュール
１２１ 高圧バスバー
１２２ 出力バスバー
１３１ 低圧バスバー
１３２ 出力バスバー
４０１ 高圧端子
４０３ 低圧端子
４０５ 出力端子
４０２，４０４ ＩＧＢＴ素子
４０９，４１０ ダイオード素子

Claims (10)

  1. 所定平面の上に配置された電力用半導体素子および整流用半導体素子と、
    前記電力用半導体素子および前記整流用半導体素子の各々の一面に接合される第１接合部、および前記第１接合部の長手方向に対して直角方向に延設した第１端子を有する第１バスバーと、
    前記電力用半導体素子および前記整流用半導体素子の各々の他面に接合される接続片部を有する第２接合部、および前記第２接合部の長手方向に対して直角方向であって前記第１端子とは反対側に延設した第２端子とを有する第２バスバーと、
    を備え、
    前記第１端子と前記第２端子は、それぞれ表面と裏面を有し、前記第１端子の表面と前記第２端子の裏面とが同一平面になるように設けられていることを特徴とする半導体装置。
  2. 所定平面の上に配置された電力用半導体素子および整流用半導体素子と、
    前記電力用半導体素子および前記整流用半導体素子の各々の一面に接合される第１接合部、および前記第１接合部の長手方向に対して直角方向に延設した第１端子を有する第１バスバーと、
    前記電力用半導体素子および前記整流用半導体素子の各々の他面に接合される接続片部を有する第２接合部、および前記第２接合部の長手方向に対して直角方向であって前記第１端子とは反対側に延設した第２端子とを有する第２バスバーと、
    を備え、
    前記第１端子と前記第２端子は、それぞれ表面と裏面を有し、前記第１端子の表面と前記第２端子の裏面とが同一平面に沿って位置しかつ重複部分を有するように設けられていることを特徴とする半導体装置。
  3. 所定平面の上に配置された電力用半導体素子および整流用半導体素子と、
    前記電力用半導体素子および前記整流用半導体素子の各々の一面に接合される第１接合部、および前記第１接合部の長手方向に対して直角方向に延設した第１端子を有する第１バスバーと、
    前記電力用半導体素子および前記整流用半導体素子の各々の他面に接合される接続片部を有する第２接合部、および前記第２接合部の長手方向に対して直角方向であって前記第１端子とは反対側に延設した第２端子とを有する第２バスバーと、
    前記電力用半導体素子および前記整流用半導体素子と前記第１バスバーと前記第２バスバーとから成る第１アーム用回路部と、
    前記電力用半導体素子および前記整流用半導体素子と前記第１バスバーと前記第２バスバーとから成る第２アーム用回路部とを備え、
    前記第１アーム用回路部の前記２バスバーの前記第２端子と前記第２アーム用回路部の前記第１バスバーの前記第１端子は電気的に接続されて出力端子を形成し、前記第１アーム用回路部の前記第１バスバーの前記第１端子は高圧端子となり、前記第２アーム用回路部の前記第２バスバーの前記第２端子は低圧端子となることを特徴とする半導体装置。
  4. 前記第２バスバーは、前記第２接合部の代わりに、複数のワイヤを用いて前記電力用半導体素子および前記整流用半導体素子と前記第２端子とを接続するようにしたことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１バスバーと前記第２バスバーは、平面形状で、共通の長手方向の中心線に対して対称的な形状になるように配置されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、前記電力用半導体素子は前記第１バスバーで前記第１端子に対して遠い側に配置され、
    前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、前記電力用半導体装置は前記第１バスバーで前記第１端子に対して近い側に配置される、
    ことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記電力用半導体素子および前記整流用半導体素子と前記第１バスバーと前記第２バスバーとから成る第１アーム用回路部と、
    前記電力用半導体素子および前記整流用半導体素子と前記第１バスバーと前記第２バスバーとから成る第２アーム用回路部とを備え、
    前記第１アーム用回路部の前記２バスバーの前記第２端子と前記第２アーム用回路部の前記第１バスバーの前記第１端子は電気的に接続されて出力端子を形成し、前記第１アーム用回路部の前記第１バスバーの前記第１端子は高圧端子となり、前記第２アーム用回路部の前記第２バスバーの前記第２端子は低圧端子となることを特徴とする請求項１または２記載の半導体装置。
  8. 前記第１アーム用回路部の前記第２バスバーの前記第２端子と、前記第２アーム用回路部の前記第１バスバーの前記第１端子は、それぞれ表面と裏面を有し、
    前記第１アーム用回路部の前記第２バスバーの前記第２端子の裏面と前記第２アーム用回路部の前記第１バスバーの前記第１端子の表面とが同一平面に沿って位置しかつ重複部分を有し、前記第２端子と前記第１端子が圧接されることで電気的に接続されることを特徴とする請求項３または７記載の半導体装置。
  9. 前記第１アーム用回路部における前記第１バスバーの前記第１端子から前記第２バスバーの前記第２端子までの電流経路の長さと、前記第２アーム用回路部における前記第１バスバーの前記第１端子から前記第２バスバーの前記第２端子までの電流経路の長さとを実質的に等しくしたことを特徴とする請求項３または７記載の半導体装置。
  10. 前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、前記第１アーム用回路部の前記電力用半導体素子は前記第１バスバーで前記第１端子に対して遠い側に配置され、前記第２アーム用回路部の前記電力用半導体素子は前記第２バスバーで前記第２端子に対して遠い側に配置され、
    前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、前記第１アーム用回路部の前記電力用半導体装置は前記第１バスバーで前記第１端子に対して近い側に配置され、前記第２アーム用回路部の前記電力用半導体素子は前記第２バスバーで前記第２端子に対して近い側に配置されている、
    ことを特徴とする請求項３または７記載の半導体装置。
JP2006276906A 2006-06-09 2006-10-10 半導体装置 Expired - Fee Related JP4977430B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006276906A JP4977430B2 (ja) 2006-10-10 2006-10-10 半導体装置
EP20100158346 EP2202793A3 (en) 2006-06-09 2007-05-17 Semiconductor device
EP10158345.8A EP2202792B1 (en) 2006-06-09 2007-05-17 Semiconductor device
PCT/JP2007/060563 WO2007142038A1 (ja) 2006-06-09 2007-05-17 半導体装置
EP20070743997 EP2028692A4 (en) 2006-06-09 2007-05-17 SEMICONDUCTOR COMPONENT
CN200780021119.5A CN101467252B (zh) 2006-06-09 2007-05-17 半导体装置
US12/303,865 US8129836B2 (en) 2006-06-09 2007-05-17 Semiconductor device
CN2010101775292A CN101819965B (zh) 2006-06-09 2007-05-17 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006276906A JP4977430B2 (ja) 2006-10-10 2006-10-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2008098308A JP2008098308A (ja) 2008-04-24
JP4977430B2 true JP4977430B2 (ja) 2012-07-18

Family

ID=39380859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006276906A Expired - Fee Related JP4977430B2 (ja) 2006-06-09 2006-10-10 半導体装置

Country Status (1)

Country Link
JP (1) JP4977430B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5680516B2 (ja) * 2011-10-27 2015-03-04 トヨタ自動車株式会社 半導体装置
JP2015006116A (ja) * 2013-06-24 2015-01-08 株式会社デンソー 車両用回転電機
WO2015121900A1 (ja) 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
US10128625B2 (en) 2014-11-18 2018-11-13 General Electric Company Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector
JP6523936B2 (ja) * 2015-03-24 2019-06-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7278441B1 (ja) 2022-02-15 2023-05-19 三菱電機株式会社 半導体モジュールおよび電力変換器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236108A (ja) * 2004-02-20 2005-09-02 Toyota Motor Corp 半導体装置

Also Published As

Publication number Publication date
JP2008098308A (ja) 2008-04-24

Similar Documents

Publication Publication Date Title
JP4829690B2 (ja) 半導体装置
JP6753475B2 (ja) 半導体モジュール、電気自動車、及びパワーコントロールユニット
US8129836B2 (en) Semiconductor device
US8045335B2 (en) Semiconductor device
JP4532303B2 (ja) 半導体モジュール
JP4878520B2 (ja) 半導体装置
US8461623B2 (en) Power semiconductor module
JP4977407B2 (ja) 半導体装置
US9312211B2 (en) Semiconductor device and manufacturing method thereof
WO2018135104A1 (ja) 半導体装置
US9123711B2 (en) Wiring member and semiconductor module having the same
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
JP4977430B2 (ja) 半導体装置
US10199953B2 (en) Power conversion device
TW201816973A (zh) 模壓智慧電源模組
US11101241B2 (en) Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals
JP4820233B2 (ja) 半導体装置
CN110880496B (zh) 电机用模制智能电源模块
JP6123722B2 (ja) 半導体装置
US11069602B2 (en) Package and terminal arrangement for semiconductor module
JP7050732B2 (ja) 半導体装置
CN113614917A (zh) 功率半导体装置
US20240178194A1 (en) Semiconductor module
WO2023090072A1 (ja) 半導体装置
US20230411260A1 (en) Semiconductor module and method for manufacturing semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4977430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees