CN104488078A - 功率用半导体模块 - Google Patents

功率用半导体模块 Download PDF

Info

Publication number
CN104488078A
CN104488078A CN201380038280.9A CN201380038280A CN104488078A CN 104488078 A CN104488078 A CN 104488078A CN 201380038280 A CN201380038280 A CN 201380038280A CN 104488078 A CN104488078 A CN 104488078A
Authority
CN
China
Prior art keywords
wiring pattern
power semiconductor
wiring
semiconductor module
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380038280.9A
Other languages
English (en)
Other versions
CN104488078B (zh
Inventor
玉田美子
冈诚次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104488078A publication Critical patent/CN104488078A/zh
Application granted granted Critical
Publication of CN104488078B publication Critical patent/CN104488078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

具备：作为金属散热体的基底板(2)；第一绝缘层(3)，设置于基底板(2)上；以及第一布线图案(4)，设置于第一绝缘层(3)上，在作为第一布线图案(4)上的一部分的规定区域仅隔着树脂制的第二绝缘层(5)层叠第二层的第二布线图案(6)，形成图案层叠区域(X1)。另外，功率用半导体元件(7)搭载于第一布线图案(4)上的图案层叠区域(X1)以外的区域。另外，基底板(2)、第一绝缘层(3)、第一布线图案(4)、第二绝缘层(5)、第二布线图案(6)、功率用半导体元件(7)通过传递模树脂(11)被一体地密封，从而构成功率用半导体模块(1)。

Description

功率用半导体模块
技术领域
本发明涉及使用于逆变器等功率变换装置中的绝缘型的功率用半导体模块。
背景技术
近年来，要求功率变换装置的小型化，使用于功率变换装置中的功率用半导体模块的小型化变得重要。
作为功率用半导体模块的构造，一般在作为散热板的金属板上隔着绝缘层形成布线图案，在其上设置功率用半导体元件并通过引线键合(wire bond)等而与各端子连接，并且用树脂进行密封。
这样的功率用半导体模块大致可分成2种，有用硅凝胶密封的壳体型(case-type)模块和用环氧树脂密封的传递模型(transfer-mold-type)模块(例如前者参照专利文献1，后者参照专利文献2)。在前者的壳体型模块中，作为绝缘层而使用陶瓷绝缘层，在后者的传递模型模块中，作为绝缘层而使用树脂绝缘层的情况较多。
但是，在以大电流、高电压实施开关动作的功率用半导体模块中，通过功率用半导体元件OFF时的电流的时间变化率di/dt和功率变换装置中包含的布线电感L，对功率用半导体元件施加浪涌电压ΔV＝L·di/dt。如果布线电感L大，则发生超过功率用半导体元件的耐压的浪涌电压，有时成为功率用半导体元件劣化的原因。
因此，功率用半导体模块要求小型化，并且低电感化也很重要。
在例如以往的半导体模块中，在陶瓷电路基板上搭载有作为电子零件的半导体元件(例如参照专利文献3)，该陶瓷电路基板具备将3层以上的陶瓷基板层叠并相互接合了的陶瓷多层基板、接合在陶瓷多层基板的上表面以及下表面的表层金属电路板、配置在形成于内层的陶瓷基板的电路贯通孔内的内层金属电路板、以及金属柱，该金属柱通过焊料将一端与内层金属电路板接合、将另一端与其他内层金属电路板或者表层金属电路板接合，该金属柱将内层金属电路板和其他内层金属电路板或者表层金属电路板连接起来。
另外，例如以往的半导体模块通过将模块内部的汇流条设为层叠构造来实现汇流条部分的低电感，从而实现半导体模块的低电感(例如参照专利文献4)。
专利文献1：日本特开平08-316357号公报
专利文献2：日本特开平10-135377号公报
专利文献3：日本特开2011-199275号公报
专利文献4：专利第4430497号公报
发明内容
上述专利文献3记载的以往的半导体模块使用了陶瓷多层基板，所以被认为能够使半导体模块小型化，并且在电路重叠的部分中也能够得到降低电感的效果。但是，在陶瓷多层基板中，由于是多层构造，所以热阻大，存在无法对搭载在陶瓷多层基板的功率用半导体元件开关时等的发热高效地散热的问题。另外，为了连接多层金属电路板彼此而使用金属柱、并作为电流路径的方法不适合于电流容量大的功率模块。
另外，在上述专利文献4记载的以往的半导体模块中，虽然能够在汇流条的层叠部分实现低电感化，但没有关于汇流条的输出端子的形状、汇流条与半导体元件的连接的说明，推测输出端子的形状、与功率用半导体元件的连接构造复杂化。另外，推测在汇流条之间夹着绝缘纸而与壳体插入成型等制造工序繁杂。另外，有如下担忧：壳体的树脂流动性恶化、需要扩大汇流条之间的距离，从而减弱了电感的降低效果。
本发明是为了解决上述那样的课题而完成的，其目的在于，得到一种以简单的结构实现小型化/低电感化，并且抑制了热阻增大的功率用半导体模块。
本发明的功率用半导体模块是在内部收纳多个功率用半导体元件而构成的绝缘型的功率用半导体模块，具备作为金属散热体的基底板、设置在上述基底板上的第一绝缘层、以及设置在上述第一绝缘层上的第一布线图案，上述第一布线图案上的规定区域是仅隔着树脂制的第二绝缘层而层叠第二层的第二布线图案的图案层叠区域。
本发明的功率用半导体模块是在内部收纳多个功率用半导体元件而构成的绝缘型的功率用半导体模块，具备作为金属散热体的基底板、设置在上述基底板上的第一绝缘层、以及设置在上述第一绝缘层上的第一布线图案，上述第一布线图案上的规定区域是仅隔着树脂制的第二绝缘层层叠第二层的第二布线图案的图案层叠区域。因此，能够在图案层叠区域层叠功率用半导体模块中的布线，能够以简单的结构实现功率半导体模块的小型化/低电感化。除此以外，功率用半导体元件能够配置于第一布线图案上的图案层叠区域以外的区域，能够对来自功率用半导体元件的发热高效地散热。
附图说明
图1是示意地示出本发明的实施方式1中的功率用半导体模块的结构的平面图。
图2是图1的平面图中的A1-A2剖面图。
图3是用于说明本发明的实施方式1中的功率用半导体模块的电路结构的电路图。
图4是示意地示出本发明的实施方式2中的功率用半导体模块的结构的平面图。
图5是图4的平面图中的B1-B2剖面图。
图6是示意地示出本发明的实施方式3中的功率用半导体模块的结构的平面图。
图7是图6的平面图中的C1-C2剖面图。
图8是示意地示出本发明的实施方式4中的功率用半导体模块的结构的平面图。
图9是图8的平面图中的D1-D2剖面图。
具体实施方式
实施方式1.
图1是示意地示出本发明的实施方式1中的功率用半导体模块1的结构的平面图，图2是图1的平面图中的A1-A2剖面图。在本实施方式1中，作为一个例子，采用被称为所谓6in 1构造、可应用于3相交流的功率用半导体模块。在6in 1构造的功率用半导体模块中，将逆并联地连接的自消弧型半导体元件和环流用二极管的组串联地连接2组而成的电路作为1相量，将该电路设置3相量。
首先，参照图1、图2，简单地说明功率用半导体模块1的结构。另外，为了便于了解功率用半导体模块1的内部的结构，在图1的平面图中省略了传递模树脂的记载。
功率用半导体模块1是在内部收纳多个功率用半导体元件7而构成的绝缘型的功率用半导体模块，具备：作为金属散热体的基底板2，用于将在功率用半导体模块1中发生的热量向外部散热；第一绝缘层3，设置于基底板2上；以及第一层的第一布线图案4，设置于第一绝缘层3上，由金属箔构成。另外，在作为第一布线图案4上的一部分的规定区域中，层叠隔着第二绝缘层5配设的由金属箔构成第二层的第二布线图案6，形成了2层的第一布线图案4、第二布线图案6层叠的图案层叠区域X1。
在第一布线图案4的、与图案层叠区域X1不同的区域中，搭载有多个功率用半导体元件7，通过焊锡8接合于第一布线图案4。另外，各功率用半导体元件7之间、各功率用半导体元件7与第一、第二布线图案4、6之间等必要的部位通过引线键合9电连接。在第一、第二布线图案4、6上的必要部位，分别设置外部连接用的插口型的端子10，端子10通过焊锡8接合于第一、第二布线图案4、6。棒状的外部端子(未图示)插入连接到端子10的孔部100。
另外，这些各部件(基底板2、第一绝缘层3、第一布线图案4、第二绝缘层5、第二布线图案6、功率用半导体元件7、引线键合9、端子10等)通过传递模树脂11被一体地密封，从而构成功率用半导体模块1。
另外，在本实施方式1中，作为端子10而采用了插入连接外部端子的插口型端子，但只要是螺丝连接用的端子等能够与外部电路连接的端子，则可以是任意的端子。
接下来，说明各部件的材质等。
基底板2能够使用热传导性优良的金属，例如铝、铝合金、铜、铜合金、铁、以及铁合金等、或者作为复合材料的铜/铁-镍合金/铜以及铝/铁-镍合金/铝等。特别是，在功率用半导体元件的电流容量大的情况下，优选使用电气传导性也优良的铜。另外，例如根据功率用半导体元件7的电流容量来适当地决定基底板2的厚度、长度、宽度。功率用半导体元件7的电流容量越大，优选将基底板2的厚度、长度、宽度设定得越大。
在本实施方式1中，作为基底板2而使用了厚度3mm的铝板。
作为第一绝缘层3能够使用例如各种陶瓷、含有无机粉末的树脂绝缘片、含有玻璃纤维的树脂绝缘片等。
作为第二绝缘层5，使用树脂制的绝缘层，能够例如使用含有无机粉末的树脂绝缘片、含有玻璃纤维的树脂绝缘片等。
在本实施方式1中，第一、第二绝缘层3、5都由作为无机粉末而含有氧化铝粉末的环氧树脂绝缘片形成。另外，作为其他无机粉末，可以举出氧化铍(beryllia)、氮化硼、氧化镁、氧化硅、氮化硅、氮化铝等。另外，由树脂绝缘片形成的第一、第二绝缘层3、5的厚度被设定为例如20～400μm左右。
作为形成第一布线图案4以及第二布线图案6的金属箔而使用例如铜箔，铜箔的厚度为0.3mm。
另外，作为引线键合9能够使用铝线、铜线等，此处，作为引线键合9使用了铝线。
另外，根据功率用半导体元件7的电流容量，适当地决定形成第一、第二布线图案4、6的铜箔的厚度、作为引线键合9所使用的金属线的线径/根数，不限于本实施方式1的例子。
接下来，说明功率用半导体模块1的制造方法的一个例子。
首先，在由厚度3mm的铝板构成的基底板2上，载置含有B阶段状态的氧化铝粉末的环氧树脂片而作为第一绝缘层3，进而在其上重叠厚度0.3mm的铜箔(第一层)。另外，B阶段状态是指环氧树脂等热硬化性树脂的硬化中间状态。然后，对重叠基底板2、第一绝缘层3、铜箔(第一层)而得到的结构进行加热/加压，通过第一绝缘层3的硬化来粘合基底板2和铜箔(第一层)。之后，将铜箔(第一层)蚀刻为规定的形状，形成第一层的第一布线图案4。另外，在第一布线图案4中，在规定的位置设置有用于搭载功率用半导体元件7的元件搭载部分。
接下来，在作为第一层的第一布线图案4上的一部分的规定区域，载置含有B阶段状态的氧化铝粉末的环氧树脂片来作为第二绝缘层5，进而在其上重叠与第二绝缘层5大致相同尺寸的厚度0.3mm的铜箔(第二层)。然后，对它们再次进行加热/加压，通过第二绝缘层5的硬化来粘合第一布线图案4和铜箔(第二层)。之后，将铜箔(第二层)蚀刻为规定的形状，形成第二层的第二布线图案6。
这样，形成层叠基底板2、第一绝缘层3、第一布线图案4、第二绝缘层5、第二布线图案6而成的金属电路基板。在本实施方式1中，通过环氧树脂绝缘片形成了第一绝缘层3、第二绝缘层5，所以通过配置到基底板2与第一布线图案4之间、第一布线图案4与第二布线图案6之间，使各部件绝缘，并且还承担作为粘合各部件的粘接剂的作用。
另外，也可以在形成金属电路基板之后，在金属电路基板的表面的任意的场所，形成作为保护第一布线图案4、第二布线图案6的绝缘膜的焊阻层(未图示)。
接下来，分别使用焊锡8，将功率用半导体元件7接合到设置在第一层的第一布线图案4上的规定的场所的元件搭载部分，然后将外部连接用的端子10接合到第一布线图案4、第二布线图案6上的任意的场所。另外，功率用半导体元件7仅配置于第一布线图案4上，未配置于第二布线图案6上。
然后，在第一布线图案4或者第二布线图案6与各功率用半导体元件7之间、以及各功率用半导体元件7之间，用引线键合9连接需要导通的部位。另外，在本实施方式1中，通过引线键合9进行第一、第二布线图案4、6与功率用半导体元件7的连接、以及各功率用半导体元件7之间的连接，但不限于此，只要能够进行电连接，则也可以使用其他方法。
接下来，将搭载了功率用半导体元件7、端子10等的金属电路基板放入模具，对模具内注入填充了例如氧化硅粉末的环氧树脂系传递模树脂11，对搭载有功率用半导体元件7、端子10等的金属电路基板进行密封。
另外，在本实施方式1中，作为成为第二层的绝缘层的第二绝缘层5，使用了含有氧化铝粉末的环氧树脂片，但另外，也可以使用聚酰亚胺等有绝缘性的树脂的膜、片，并且不仅可以利用加热/加压进行加工，而且还可以通过使用双面附着有粘结剂的聚酰亚胺片等来粘接第一布线图案4和第二布线图案6。
但是，一般所称的绝缘基板是指，在金属制的基底板上隔着绝缘层仅配置1层布线图案的结构，这样的绝缘基板正在市面销售等。例如，也可以利用该一般市面销售等的绝缘基板来形成本实施方式1的功率用半导体模块1。即，也可以将一般的绝缘基板的布线图案作为第一层的布线图案，在该布线图案上的一部分的区域中，隔着绝缘层设置第二层的布线图案。
接下来，详细说明实施方式1的功率用半导体模块1中的功率用半导体元件7的配置、以及它们的连接关系。
如上所述，在本实施方式1中，采用了6in 1的功率用半导体模块1，在功率用半导体模块1中，将逆并联地连接了作为功率用半导体元件7的自消弧型半导体元件7a、和作为功率用半导体元件7的环流用二极管7b的组串联地连接2组而成的电路作为1相量，将该电路设置3相量。
在本实施方式1的功率用半导体模块1中，例如，由配置于图1中最左侧的自消弧型半导体元件7a和环流用二极管7b构成正极侧支路70a，由配置在其旁边的自消弧型半导体元件7a和环流用二极管7b构成负极侧支路70b，成为由该正极侧支路70a、负极侧支路70b形成1相量的电路的结构。
另外，作为自消弧型半导体元件7a，其代表性的元件为IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、MOSFET(Metal Oxide Semiconductor Field Effect Transister：金属氧化物半导体场效应晶体管)等。但是，不限于这些，也可以是其他自消弧型半导体元件。在本实施方式1中，作为自消弧型半导体元件7a，采用IGBT，具备作为控制电极的栅电极、作为输入电极的集电极电极、作为输出电极的发射极电极。另外，在采用MOSFET的情况下，一般，漏电极作为输入电极，源电极作为输出电极。
此处，图3示出功率用半导体模块1的3相内的1相量构成2电平功率变换电路时的、包括外部电路的等效电路图。如图3所示，该电路是对成为电容器110的两端的正极端子10p和负极端子10n连接将逆并联地连接了自消弧型半导体元件7a和环流用二极管7b的组串联地连接2组而构成的电路。与电容器110的正极连接的支路是正极侧支路70a，与电容器110的负极连接的支路是负极侧支路70b。另外，正极侧支路70a和负极侧支路70b的中点AC经由负载L与其他相的正极侧支路71a和负极侧支路71b的中点连接。
关于在图1上由最左侧的正极侧支路70a和其旁边的负极侧支路70b构成的1相量的电路，参照图3，说明其连接关系。
首先，用虚线表示图3所示的虚线部分、即正极端子10p和正极侧支路70a的集电极电极侧的点C1的连接路径，并且在图1中用点C1与10P之间的虚线表示该连接路径。如图1所示，在第一布线图案4的第一区域4a上设置正极端子10p、正极侧支路70a，从而正极端子10p和正极侧支路70a的连接路径成为第一层的第一布线图案4上。
接下来，用单点划线表示图3所示的单点划线部分、即负极侧支路70b的发射极电极侧的点E1和负极端子10n的连接路径，并且在图1中，用点E1与10n之间的单点划线表示该路径。如图1所示，在第一布线图案4的第二区域4b上设置负极侧支路70b，负极侧支路70b通过引线键合9b(9)与第二层的第二布线图案6连接。然后，在第二层的第二布线图案6上设置负极端子10n，从而负极侧支路70b和负极端子10n的连接路径主要成为第二层的第二布线图案6上。
另外，经由引线键合9a(9)以及第一布线图案4的第二区域4b，进行正极侧支路70a和负极侧支路70b的连接。
另外，构成正极侧支路70a的自消弧型半导体元件7a的栅电极用的布线形成于作为第一层的第一布线图案4的一部分的第三区域4c，发射极电极的控制用布线形成于配置在第三区域4c的旁边的作为第一布线图案4的一部分的第四区域4d。
如以上所述，经由第一层的第一布线图案4进行正极端子10p和正极侧支路70a的电连接，经由重叠在第一布线图案4的上侧的第二层的第二布线图案6进行负极侧支路70b和负极端子10n的电连接。
这样，通过对第一布线图案4、第二布线图案6进行层叠化，能够使连接正极端子10p与正极侧支路70a之间、负极侧支路70b与负极端子10n之间的主电路中的电流路径平行平板化。因此，能够缩短电路的电流路径，能够降低功率用半导体模块1内部的布线电感。
但是，如上述说明，在以大电流、高电压实施开关动作的功率用半导体模块中，通过作为功率用半导体元件的自消弧型半导体元件OFF时的电流的时间变化di/dt和布线电感L，对自消弧型半导体元件施加浪涌电压ΔV＝L·di/dt。如果布线电感L大，则发生超过自消弧型半导体元件的耐压的浪涌电压，成为自消弧型半导体元件劣化的原因。因此，抑制浪涌电压，关系到有效发挥自消弧型半导体元件的能力。为了抑制浪涌电压，要求减小发生浪涌电压的路径、即作为开关动作时发生电流的时间变化di/dt的路径的换流环路中的布线电感L。
用灰实线(一部分包括虚线、单点划线)表示图3所示的电路中的换流环路R。另外，与图3对应地，在图1上的、由最左侧的正极侧支路70a和其旁边的负极侧支路70b构成的1相量的电路中，也同样地用灰实线(一部分包括虚线、单点划线)表示换流环路R。
上述说明的正极端子10p至正极侧支路70a的路径(虚线部分)、和负极侧支路70b至负极端子10n的路径(单点划线部分)包含于换流环路，成为换流环路的主要部分。如上所述，正极端子10p至正极侧支路70a的路径通过第一布线图案4的第一区域4a，负极侧支路70b至负极端子10n的路径通过重叠在第一布线图案4的第一区域4a部分的第二布线图案6。而且，在重叠的部分的换流环路中，电流的朝向相反，所以相互抵消了通过电流的时间变化di/dt发生的磁通。即，层叠第一布线图案4的第一区域4a部分和第二布线图案6而路径变短，而且抵消了di/dt所致的磁通，所以能够有效地降低换流环路中的布线电感L。
在上述中，说明了第二绝缘层5、第二布线图案6配置于第一布线图案4上的元件搭载部分以外的任意的部位。第二布线图案6的配置在第一布线图案4上的元件搭载部分以外的任意的部位，且如上所述被决定为换流环路的布线层叠、并且其电流的朝向相反那样的配置。
另外，自消弧型半导体元件7a、环流用二极管7b等功率用半导体元件7仅配置于第一布线图案4上，未配置于第二布线图案6上。说明由此得到的效果。
在功率用半导体元件7中，在开关时等发生热量，所以需要对该发生热量高效地散热。一般，与散热器连接来使用功率用半导体模块，但是减小从功率用半导体元件至接触散热器的基底板的所层叠的部件的热阻，关系到提高散热效率。特别是，热传导率比导体低的绝缘体使热阻增大，所以可以说降低绝缘体的热阻这件事提高了散热效率。在设置有第二布线图案6的图案层叠区域X1层叠有2层作为绝缘体的绝缘层，所以热阻变大，但在图案层叠区域以外的部分，绝缘层是单层，第一布线图案4的下部隔着第一绝缘层3直接粘合到基底板2。因此，通过将功率用半导体元件7配置于第一布线图案4上，从功率用半导体元件7发生的热量被高效地传导到基底板2而散热。
如以上那样，本实施方式1的功率用半导体模块1具备在第一层的第一布线图案4上的一部分的区域中仅隔着第二绝缘层5而层叠第二层的第二布线图案6的图案层叠区域X1。因此，能够将作为功率用半导体模块1的主电路的从正极端子10p向正极侧支路70a的布线设置于第一层的第一布线图案4，将从负极侧支路70b向负极端子10n的布线设置于第二层的第二布线图案6，能够使电流路径平行平板化。由此，能够缩短电路的电流路径，能够降低功率用半导体模块1内部的布线电感。
进而，在层叠了第一、第二布线图案4、6的部分的换流环路中，电流的朝向相反，所以能够相互抵消通过电流的时间变化di/dt发生的磁通，能够高效地降低换流环路中的布线电感。
另外，通过层叠第一、第二布线图案4、6，能够缩小布线所需的空间，能够使功率用半导体模块1小型化。
另外，成为热源的功率用半导体元件7配置于第一层的第一布线图案4上，所以能够将来自功率用半导体元件7的发生热量高效地传导到基底板2，能够得到冷却性能高的功率用半导体模块1。
另外，在本实施方式1中，作为一个例子，采用了6in 1构造的功率用半导体模块1，但不限于此，即使是所谓2in 1、1in 1构造的功率用半导体模块，也能够应用本实施方式1，能够得到同样的效果。
另一方面，在本实施方式1所记载的6in 1构造中，层叠第一、第二布线图案4、6，能够有效地降低布线电感，所以特别是负极侧的相间的电感的偏差小。因此，通过在6in 1构造中应用本发明，得到相间的开关速度的偏差、浪涌电压的偏差变小的效果。
实施方式2.
图4是示意地示出本发明的实施方式2中的功率用半导体模块1A的结构的平面图，图5是图4的平面图中的B1-B2剖面图。另外，为了便于了解功率用半导体模块1A的内部的结构，在图4的平面图中省略了传递模树脂11的记载。
在本实施方式2中，也与上述实施方式1同样地采用6in 1构造的功率用半导体模块，将逆并联地连接的自消弧型半导体元件7a和环流用二极管7b的组串联地连接2组而成的电路作为1相量，将该电路设置3相量。各功率用半导体元件7a、7b的配置等基本的结构与上述实施方式1大致相同，但各自消弧型半导体元件7a的栅电极用的布线以及发射极电极的控制用布线的图案配设场所不同。另外，对与上述实施方式1同样的结构附加同一符号而省略说明。
在上述实施方式1中，自消弧型半导体元件7a的栅电极用的布线、发射极电极的控制用布线这两方都设置于第一层的第一布线图案4上(第三区域4c、第四区域4d)。
与此相对，在本实施方式2中，如图4、图5所示，层叠第一层的第一布线图案4和第二层的第二布线图案6的图案层叠区域存在于多个部位，自消弧型半导体元件7a的栅电极用的布线和发射极电极的控制用布线的一方设置于第一层的第一布线图案，另一方设置于第二层的第二布线图案，栅电极用的布线和发射极电极的控制用布线在图案层叠区域中层叠。
具体而言，在本实施方式2中，除了图案层叠区域X1以外，还具有6个部位的图案层叠区域X2～X7。例如，在图4、5中，将配置于最左侧的自消弧型半导体元件7a的发射极电极的控制用布线设置于第一层的第一布线图案4(第一布线图案4的第5区域4e)，将栅电极用的布线设置于图案层叠区域X2中的第二层的第二布线图案6(在第一布线图案4的第5区域4e上隔着第二绝缘层而层叠的第二层的布线图案6)。由此，层叠自消弧型半导体元件7a的栅电极用的布线、和发射极电极的控制用布线。第一布线图案4e(4)、第二布线图案6(X2)经由引线键合9(在图中9c所示的引线键合)分别与自消弧型半导体元件7a的发射极电极、栅电极连接，发射极电极、栅电极分别与控制用的端子10(在图中10a所示的端子)连接。另外，对各端子10a连接外部电路。
另外，关于配置于最左侧的自消弧型半导体元件7a以外的5个自消弧型半导体元件7a也是同样的，成为在各图案层叠区域X3～X7中层叠栅电极用的布线和发射极电极的控制用布线的结构。
如以上那样，在本实施方式2中，通过层叠自消弧型半导体元件7a的栅电极用的布线和发射极电极的控制用布线，栅电极与发射极电极之间的路径变短。因此，除了上述实施方式1的效果以外，还能够降低栅极/发射极之间的路径中的阻抗，能够抑制栅极的振动/振荡等。另外，通过层叠栅电极用的布线、发射极电极的控制用布线，能够使功率用半导体模块1A进一步小型化。
另外，在本实施方式2中，将发射极电极的控制用布线设置于第一层的第一布线图案4，将栅电极用的布线设置于第二层的第二布线图案6，但不限于此，也可以构成为将栅电极用的布线设置于第一层的第一布线图案4，将发射极电极的控制用布线设置于第二层的第二布线图案6。
实施方式3.
图6是示意地示出本发明的实施方式3中的功率用半导体模块1B的结构的平面图，图7是图6的平面图中的C1-C2剖面图。在本实施方式3中，作为一个例子，采用了被称为2in 1构造的功率用半导体模块。
逆并联地连接作为功率用半导体元件7的自消弧型半导体元件7a、和作为功率用半导体元件7的环流用二极管7b的结构并联地连接2个而作为1组，由将该组串联地连接2组而成的电路构成本实施方式3中的功率用半导体模块1B。
本实施方式3的功率用半导体模块1B与上述实施方式1、实施方式2不同，并非用传递模树脂密封的传递模型的功率用半导体模块。本实施方式3的功率用半导体模块1B是比传递模型更广泛普及的壳体型的功率用半导体模块1B。壳体型的功率用半导体模块是指，对树脂制的壳体的内部注入凝胶密封树脂等，对布线图案、功率用半导体元件等进行密封而一体化了的结构。
一般，在壳体型的功率用半导体模块中，作为配置在作为金属散热体的基底板上的绝缘层使用陶瓷制的绝缘层。在本实施方式3中，作为配置在基底板上的第一层的第一绝缘层，也使用陶瓷制的第一绝缘层3B。
首先，参照图6、图7，说明功率用半导体模块1B的结构。另外，对与上述实施方式1同样的结构附加同一符号而省略说明。另外，为便于了解功率用半导体模块1B的壳体内部的结构，在图6的平面图中省略了壳体的记载。
在功率用半导体模块1B中，在作为金属散热体的基底板2B上，设置有作为第一绝缘层的陶瓷制的第一绝缘层3B。实际上，金属箔30B通过锡焊而接合到第一绝缘层3B的下表面，该金属箔30B通过焊锡8与基底板2B接合。由此，在基底板2B上粘合第一绝缘层3B。蚀刻金属箔而形成的第一层的第一布线图案4B通过锡焊等粘合于固定在基底板2B上的第一绝缘层3B的上表面。而且，在作为第一布线图案4B上的一部分的规定区域中，层叠隔着第二绝缘层5B配设的由金属箔构成第二层的第二布线图案6B，形成层叠2层的布线图案4B、6B的图案层叠区域Y1。
在第一布线图案4B上的与图案层叠区域Y1不同的区域中，搭载多个功率用半导体元件7，通过焊锡8与第一布线图案4B接合。另外，各功率用半导体元件7之间、各功率用半导体元件7与第一、第二布线图案4B、6B之间等必要的部位通过引线键合9而电连接。另外，在第一、第二布线图案4B、6B上的任意的部位，设置有多个外部连接用的端子10b，端子10b通过焊锡8与第一、第二布线图案4B、6B接合。另外，在上述实施方式1、2中，作为外部连接用的端子而采用了插口型的端子，但在本实施方式3中，作为端子10而采用了拧紧型的端子10b。
另外，这些各部件(基底板2B、第一绝缘层3B、第一布线图案4B、第二绝缘层5B、第二布线图案6B、功率用半导体元件7、引线键合9、端子10b等)被壳体12覆盖，在壳体12内部填充有凝胶状的密封树脂13。
接下来，说明各结构的材质等。
关于基底板2B，与上述实施方式1的基底板2的情况相同，省略说明。
关于第一绝缘层3B，与上述实施方式1的树脂制的第一绝缘层3不同，采用了陶瓷制的第一绝缘层3B。作为陶瓷，可以举出例如氮化硅、氮化铝等。另外，第一绝缘层3B的厚度被设定为例如300～1000μm左右。另外，关于第二绝缘层5B，与上述实施方式1相同，第二绝缘层5B由作为无机粉末而含有氧化铝粉末的环氧树脂绝缘片形成，其厚度被设定为例如20～400μm左右。
关于第一布线图案4B、第二布线图案6B、引线键合9等，与上述实施方式1的情况相同，省略说明。
此处，说明经常使用于壳体型的功率用半导体模块中的一般所称的陶瓷绝缘基板。陶瓷绝缘基板是在陶瓷制的绝缘层的一侧的面中通过锡焊粘合铜等金属箔、并在另一侧的面中同样地通过锡焊等粘合有蚀刻铜箔等金属箔等而形成的布线图案的结构。
在本实施方式3的功率用半导体模块1B中，作为金属箔30B、第一绝缘层3B、第一布线图案4B，使用一般市面销售等的上述陶瓷绝缘基板，将金属箔30B、第一绝缘层3B、第一布线图案4B作为陶瓷绝缘基板14。
接下来，说明功率用半导体模块1B的制造方法的一个例子。
首先，在由厚度3mm的铝板构成的基底板2B上通过焊锡8粘合陶瓷绝缘基板14。另外，此时，以使陶瓷绝缘基板14的下侧成为金属箔30B、使上侧成为第一布线图案4B的方式，粘合在基底板2B上。
接下来，在作为第一层的第一布线图案4B上的一部分的规定区域中，载置含有B阶段状态的氧化铝粉末的环氧树脂片来作为第二绝缘层5B，进而在其上重叠与第二绝缘层5B大致相同的尺寸的厚度0.3mm的铜箔(第二层)。然后，通过对它们加热/加压，第一布线图案4B和铜箔(第二层)通过第二绝缘层5B的硬化而被经由第二绝缘层5B粘合。之后，将铜箔(第二层)蚀刻为规定的形状，形成第二层的第二布线图案6B。另外，在第一布线图案4B中，在规定的位置设置用于搭载功率用半导体元件7的元件搭载部分，第二绝缘层5B、第二布线图案6B形成于第一布线图案4上的元件搭载部分以外的规定区域。
这样，形成层叠基底板2B、陶瓷绝缘基板14、第二绝缘层5B、第二布线图案6B而成的金属电路基板。另外，也可以在形成金属电路基板之后，在金属电路基板的表面的任意的场所，形成作为保护第一布线图案4B、第二布线图案6B的绝缘膜的焊阻层(未图示)。另外，也可以在粘合基底板2B和陶瓷绝缘基板14之前，预先在陶瓷绝缘基板14上形成焊阻层。
接下来，分别使用焊锡8，将功率用半导体元件7接合到设置在第一层的第一布线图案4B上的规定的场所的元件搭载部分，然后将外部连接用的端子10b接合到第一布线图案4B、第二布线图案6B上的任意的场所。另外，功率用半导体元件7仅配置于第一布线图案4B上，未配置于第二布线图案6B上。
此处，如上所述，将并联地连接2个逆并联地连接有电自消弧型半导体元件7a、和环流用二极管7b的结构作为1组，通过将该组串联地连接2组而成的电路来构成本实施方式3的功率用半导体模块1B。因此，如图6所示，在第一布线图案4上，配置有4组自消弧型半导体元件7a与环流用二极管7b的组，在本实施方式3的功率用半导体模块1B中，例如，由配置于图中左侧一半的2个自消弧型半导体元件7a和2个环流用二极管7b构成负极侧支路70b，由配置于图中右侧一半的2个自消弧型半导体元件7a和2个环流用二极管7b构成了正极侧支路70a。
另外，在第一布线图案4B或者第二布线图案6B与功率用半导体元件7之间、以及各功率用半导体元件7之间，用引线键合9连接需要导通的部位。另外，在本实施方式3中，通过引线键合9来进行各布线图案4B、6B和功率用半导体元件7的连接、以及各功率用半导体元件7之间的连接，但不限于此，只要能够进行电连接，则也可以使用其他方法。
接下来，在基底板2B的上表面的周围部分，通过粘接剂粘合以包围搭载有功率用半导体元件7、端子10b等的金属电路基板的方式设置的壳体12的外周部12a。然后，在其内部填充凝胶状的密封树脂13并加温而使密封树脂13硬化。之后，覆盖壳体12的盖部12b，通过粘接剂粘合外周部12a和盖部12b，形成壳体12。
另外，在本实施方式3中，作为第二绝缘层5B，使用了包含氧化铝粉末的环氧树脂片，另外，也可以使用聚酰亚胺等有绝缘性的树脂的膜、片，并且不仅可以利用加热/加压进行加工，而且还可以通过使用双面附着有粘结剂的聚酰亚胺片等，来粘接第一布线图案4B和第二布线图案6B。
如以上那样，在本实施方式3中，与上述实施方式1不同，采用了壳体型的功率用半导体模块1B，但与上述实施方式1的结构同样地，在第一层的第一布线图案4B上的一部分的区域中具备仅隔着第二绝缘层5B而层叠第二层的第二布线图案6B的图案层叠区域Y1。因此，能够在图案层叠区域Y1中层叠配置作为功率用半导体模块1B的主电路的从正极端子向正极侧支路70a的布线以及从负极侧支路70b向负极端子的布线，能够使电流路径平行平板化。因此，与上述实施方式1同样地，能够得到功率用半导体模块1B内部的布线电感降低、换流环路中的布线电感有效降低、功率用半导体模块1B小型化等的效果。另外，成为热源的功率用半导体元件7配置于第一层的第一布线图案4B上，所以能够将来自功率用半导体元件7的发生热量高效地传导到基底板2B，与上述实施方式1同样地，能够得到冷却性能高的功率用半导体模块1B。
另外，关于冷却性能，在本实施方式3中，作为搭载成为热源的功率用半导体元件7的第一布线图案4B与基底板2B之间的第一绝缘层3B，采用了陶瓷制的绝缘层。氮化硅、氮化铝等陶瓷相比于树脂制的绝缘层，热阻更小，能够将来自功率用半导体元件7的发热更高效地传导到基底板2B，能够进一步提高冷却性能。
另外，也可以在本实施方式3的结构中应用上述实施方式2的结构，还能够层叠自消弧型半导体元件7a的栅电极用的布线、发射极电极的控制用布线。
另外，在本实施方式3中，说明了将并联地连接2个逆并联连接了自消弧型半导体元件7a和环流用二极管7b的结构作为1组、将该组串联地连接了2组的电路，但在一般的2in1构造中，将逆并联连接自消弧型半导体元件7a和环流用二极管7b的结构作为1组、由将该组串联地连接2组的电路来构成的情况也很多，当然在这样的电路中也能够应用本实施方式3。当然，在上述实施方式1那样的6in 1构造的功率用半导体模块、1in 1构造的功率用半导体模块中，也能够应用本实施方式3。另外，在将本实施方式3应用于6in 1构造的情况下，层叠第一、第二布线图案4、6，能够有效地降低布线电感，所以特别是负极侧的相间的电感的偏差小。因此，通过在6in 1构造中应用本发明，能够得到相间的开关速度的偏差、浪涌电压的偏差变小的效果。
实施方式4.
图8是示意地示出本发明的实施方式4中的功率用半导体模块1C的结构的平面图，图9是图8的平面图中的D1-D2剖面图。另外，为了便于了解功率用半导体模块1C的内部的结构的方式，在图8的平面图中省略了传递模树脂11的记载。
在本实施方式4中，与上述实施方式1、2同样地，采用了6in 1构造的功率用半导体模块，将逆并联地连接的自消弧型半导体元件7a和环流用二极管7b的组(支路)串联地连接2组而成的电路作为1相量，将该电路设置3相量。各功率用半导体元件7a、7b的配置等基本的结构与上述实施方式1、2大致相同，但作为各自消弧型半导体元件7a的控制电极的栅电极用的布线、和作为输出电极的发射极电极的控制用布线的图案配设场所不同。另外，对与上述实施方式1同样的结构附加同一符号而省略说明。
如图8、图9所示，本实施方式4的功率用半导体模块1C是依次层叠基底板2C、第一绝缘层3C、第一布线图案4C、第二绝缘层5C、第二布线图案6C而构成的，与此前上述实施方式1的功率用半导体模块1基本上相同。关于基底板2C、第一绝缘层3C、第一布线图案4C、第二绝缘层5C、第二布线图案6C的材质等，也与在上述实施方式1中使用的相同。另外，在本实施方式4中，在层叠第一层的第一布线图案4C和第二层的第二布线图案6C的图案层叠区域Z1上，进一步设置有层叠的第三层的第三布线图案16、第四层的第四布线图案18。
具体而言，在图案层叠区域Z1中的第二布线图案6C上的一部分的区域设置第三绝缘层15，在第三绝缘层15上设置与第二绝缘层15大致相同的尺寸的第三层的第三布线图案16，进而在第三布线图案16上的一部分设置第四绝缘层17，在第四绝缘层17上设置与第四绝缘层17大致相同的尺寸的第四层的第四布线图案18，形成层叠了4层布线图案的4层层叠区域(Z2～Z4)。
另外，在本实施方式4中，作为一个例子，在合计3个部位设置有4层层叠区域(在图中Z2～Z4所示的区域)，构成正极侧支路70a的3个自消弧型半导体元件7a的栅电极用的布线和发射极电极的控制用布线分别设置于4层层叠区域Z2～Z4的第三布线图案16和第四布线图案18。另外，在各第三布线图案16、第四布线图案18上分别设置有外部连接用的端子10c(10)。
例如，在图8中，在构成配置于最左侧的正极侧支路70a的自消弧型半导体元件7a中，将发射极电极的控制用布线设置于包括4层层叠区域Z2的第三层的第三布线图案16，将栅电极用的布线设置于4层层叠区域Z2中的第四层的第四布线图案18。由此，层叠该自消弧型半导体元件7a的栅电极用的布线、和发射极电极的控制用布线。第三布线图案16、第四布线图案18分别经由引线键合9与自消弧型半导体元件7a的发射极电极、栅电极连接，发射极电极、栅电极分别与控制用的端子10c(10)连接。然后，对端子10c(10)连接外部电路。
关于构成正极侧支路70a的自消弧型半导体元件7a中的、配置于最左侧的自消弧型半导体元件7a以外的2个自消弧型半导体元件7a，也同样地，成为在4层层叠区域Z3、Z4中层叠栅电极用的布线和发射极电极的控制用布线的结构。另外，在本实施方式4中，关于构成负极侧支路70b的自消弧型半导体元件7a，与上述实施方式1的情况同样地，栅电极用的布线、发射极电极的控制用布线这两方设置于第一层的第一布线图案4C的规定区域。
另外，作为第三绝缘层15、第四绝缘层17使用树脂制的层，能够例如使用含有无机粉末的树脂绝缘片、含有玻璃纤维的树脂绝缘片等。其中，与第一绝缘层3C、第二绝缘层5C同样地，由作为无机粉末而含有氧化铝粉末的环氧树脂绝缘片形成。因此，如上所述，通过加热/加压而使B阶段状态的第三绝缘层15、第四绝缘层17硬化，从而进行第二布线图案6C和第三布线图案16、第三布线图案16和第四布线图案18的粘合。另外，第三绝缘层15、第四绝缘层17的厚度被设定为例如20～400μm左右。另外，也可以使用聚酰亚胺等有绝缘性的树脂的膜、片，并且不仅可利用加热/加压进行加工，而且还可以通过使用双面附着有粘结剂的聚酰亚胺片等来粘接各布线图案6C、16、18之间。
另外，第三布线图案16、第四布线图案18的材质等与第一布线图案4C、第二布线图案6C相同，通过对例如厚度0.3mm的铜箔进行蚀刻而形成。
如以上那样，在本实施方式4中，具备进一步层叠在第一层、第二层的第一、第二布线图案4、6上的第三层、第四层的第三、第四布线图案16、18，将自消弧型半导体元件7a的发射极电极的控制用布线和栅电极用的布线分别设置并层叠于第三、第四布线图案上。因此，除了上述实施方式1、2的效果以外，在功率用半导体模块1C中，还能够消除仅为了发射极电极的控制用布线、栅电极用的布线而分配的区域，能够使功率用半导体模块1C进一步小型化。
另外，在本实施方式4中，将发射极电极的控制用布线设置于第三层的第三布线图案16，将栅电极用的布线设置于第四层的第四布线图案18，不限于此，也可以构成为将栅电极用的布线设置于第三层的第三布线图案16，将发射极电极的控制用布线设置于第四层的第四布线图案18。
另外，在本实施方式4中，作为一个例子，构成为仅将构成正极侧支路70a的自消弧型半导体元件7a的栅电极用的布线、发射极电极的控制用布线设置层叠于第三布线图案16、第四布线图案18上，但不限于此，还能够适当地设定仅使构成负极侧支路70b的自消弧型半导体元件7a的栅电极用的布线、发射极电极的控制用布线成为层叠构造、或者使所有自消弧型半导体元件7a的栅电极用的布线、发射极电极的控制用布线成为层叠构造等。
在以上的实施方式1～4的功率用半导体模块1、1A～1C中，功率用半导体元件7的半导体材料没有特别限定，一般能够使用硅。但是，作为功率用半导体元件7，如果采用宽带隙半导体材料、例如使用了碳化硅、氮化镓系材料或者金刚石等材料的宽带隙半导体，则能够在维持上述各实施方式1～4中的效果的状态下实现功率用半导体模块1、1A～1C的低损耗化，能够实现使用该功率用半导体模块1、1A～1C而构成的功率变换装置的高效化。
另外，这样的功率用半导体模块1、1A～1C的耐电压性高且容许电流密度也高，所以能够实现功率变换装置的小型化。另外，在多个功率用半导体元件7内，也可以仅在一部分的功率用半导体元件7中使用宽带隙半导体。
进而，宽带隙半导体的耐热性高，所以能够实现高温动作，还能够实现功率变换装置中的散热器的散热片的小型化、水冷部的空冷化，所以能够使功率变换装置进一步小型化。
另外，宽带隙半导体能够实现高速开关，但开关速度和基于布线电感的浪涌电压成比例，所以在开关速度的高速化方面产生界限。即使在这样的情况下，只要应用本实施方式1～4的发明，则通过降低布线电感，能够实现高速开关。
另外，本发明能够在该发明的范围内，自由地组合各实施方式，或者将各实施方式适当地变形、省略。

Claims (9)

1.一种绝缘型的功率用半导体模块，在内部收纳多个功率用半导体元件而构成，其特征在于，具备：
基底板，作为金属散热体；
第一绝缘层，设置于所述基底板上；以及
第一布线图案，设置于所述第一绝缘层上，
所述第一布线图案上的规定区域是仅隔着树脂制的第二绝缘层而层叠第二层的第二布线图案的图案层叠区域。
2.根据权利要求1所述的功率用半导体模块，其特征在于，
所述多个功率用半导体元件搭载于所述第一布线图案上的所述图案层叠区域以外的区域。
3.根据权利要求1或者2所述的功率用半导体模块，其特征在于，
所述多个功率用半导体元件包括具有栅电极、输入电极以及输出电极的自消弧型半导体元件，
所述自消弧型半导体元件的所述栅电极用的布线或者所述输出电极的控制用布线的一方设置于第一布线图案，另一方设置于所述第二布线图案，所述栅电极用的布线和所述输出电极的控制用布线在所述图案层叠区域层叠。
4.根据权利要求1或者2所述的功率用半导体模块，其特征在于，
所述多个功率用半导体元件包括具有栅电极、输入电极以及输出电极的自消弧型半导体元件，
所述功率用半导体模块具备：
第三层的第三布线图案，仅隔着第三绝缘层而层叠在所述第二布线图案上；以及
第四层的第四布线图案，仅隔着第四绝缘层而层叠在所述第三布线图案上，
所述自消弧型半导体元件的所述栅电极用的布线或者所述输出电极的控制用布线的一方设置于所述第三布线图案，另一方设置于所述第四布线图案，所述栅电极用的布线和所述输出电极的控制用布线层叠。
5.根据权利要求1或者2所述的功率用半导体模块，其特征在于，
所述第一布线图案以及所述第二布线图案与所述功率用半导体元件的输入输出电极以及栅电极连接，所述第一布线图案以及所述第二布线图案彼此绝缘。
6.根据权利要求1或者2所述的功率用半导体模块，其特征在于，
所述第一绝缘层是树脂制。
7.根据权利要求1或者2所述的功率用半导体模块，其特征在于，
所述第一绝缘层是陶瓷制。
8.根据权利要求1或者2所述的功率用半导体模块，其特征在于，
所述多个功率用半导体元件包括由宽带隙半导体构成的元件。
9.根据权利要求8所述的功率用半导体模块，其特征在于，
所述宽带隙半导体的材料是碳化硅、氮化镓或者金刚石。
CN201380038280.9A 2012-07-19 2013-07-17 功率用半导体模块 Active CN104488078B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-160113 2012-07-19
JP2012160113 2012-07-19
PCT/JP2013/069380 WO2014014012A1 (ja) 2012-07-19 2013-07-17 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
CN104488078A true CN104488078A (zh) 2015-04-01
CN104488078B CN104488078B (zh) 2017-11-21

Family

ID=49948837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380038280.9A Active CN104488078B (zh) 2012-07-19 2013-07-17 功率用半导体模块

Country Status (5)

Country Link
US (1) US9196604B2 (zh)
JP (2) JP6147256B2 (zh)
CN (1) CN104488078B (zh)
DE (1) DE112013003161T5 (zh)
WO (1) WO2014014012A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105811787A (zh) * 2016-05-18 2016-07-27 珠海格力电器股份有限公司 一种全密封换流组件
CN107464785A (zh) * 2017-08-30 2017-12-12 扬州国扬电子有限公司 一种多支路交错排布的双面散热功率模块
CN111033735A (zh) * 2017-09-04 2020-04-17 三菱电机株式会社 半导体模块以及电力变换装置
CN111418049A (zh) * 2018-06-06 2020-07-14 富士电机株式会社 半导体装置
CN116936561A (zh) * 2020-10-14 2023-10-24 罗姆股份有限公司 半导体模块

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014110967B4 (de) * 2014-08-01 2021-06-24 Infineon Technologies Ag Verkapselte elektronische Chipvorrichtung mit Befestigungseinrichtung und von außen zugänglicher elektrischer Verbindungsstruktur sowie Verfahren zu deren Herstellung
JP6435711B2 (ja) * 2014-08-21 2018-12-12 三菱マテリアル株式会社 放熱板付パワーモジュール用基板及びパワーモジュール
JP2016174055A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
WO2016150391A1 (zh) * 2015-03-23 2016-09-29 广东美的制冷设备有限公司 智能功率模块及其制造方法
JP6466030B2 (ja) * 2015-10-29 2019-02-06 アーベーベー・シュバイツ・アーゲー 半導体モジュール
JP6544222B2 (ja) * 2015-12-11 2019-07-17 住友電気工業株式会社 半導体モジュール及び半導体モジュールユニット
JP6759784B2 (ja) * 2016-07-12 2020-09-23 三菱電機株式会社 半導体モジュール
US11145634B2 (en) 2017-07-21 2021-10-12 Mitsubishi Electric Corporation Power converter
JP6819540B2 (ja) * 2017-10-23 2021-01-27 三菱電機株式会社 半導体装置
CN112119492A (zh) 2018-05-17 2020-12-22 京瓷株式会社 功率半导体模块
JP7233570B2 (ja) * 2019-05-14 2023-03-06 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 低インダクタンスゲート交差部を有するパワー半導体モジュール
JP7392308B2 (ja) 2019-07-19 2023-12-06 富士電機株式会社 半導体装置
US11527456B2 (en) * 2019-10-31 2022-12-13 Ut-Battelle, Llc Power module with organic layers
DE202021004370U1 (de) * 2020-10-14 2023-12-12 Rohm Co., Ltd. HalbleitermoduL

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424579A (en) * 1992-07-21 1995-06-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having low floating inductance
US20030173579A1 (en) * 2001-04-02 2003-09-18 Kazufumi Ishii Power semiconductor device
JP2007067084A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 電力用半導体素子及び半導体電力変換装置
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP2011023570A (ja) * 2009-07-16 2011-02-03 Fuji Electric Systems Co Ltd 半導体パワーモジュール

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316357A (ja) 1995-05-15 1996-11-29 Hitachi Ltd 樹脂封止型パワーモジュール装置
JP2902993B2 (ja) * 1996-05-21 1999-06-07 三洋電機株式会社 混成集積回路
JPH10135377A (ja) 1996-11-01 1998-05-22 Hitachi Ltd モールド型半導体装置
JPH11145376A (ja) * 1997-11-04 1999-05-28 Hitachi Ltd 半導体装置
JP4594477B2 (ja) * 2000-02-29 2010-12-08 三菱電機株式会社 電力半導体モジュール
JP2001274322A (ja) * 2000-03-27 2001-10-05 Mitsubishi Electric Corp パワー半導体モジュール
JP2002043510A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP4064741B2 (ja) * 2002-06-25 2008-03-19 株式会社日立製作所 半導体装置
JP3922698B2 (ja) * 2002-07-26 2007-05-30 株式会社日立製作所 半導体装置
JP2004063681A (ja) * 2002-07-26 2004-02-26 Hitachi Unisia Automotive Ltd 半導体装置
JP2004221552A (ja) * 2002-12-26 2004-08-05 Yamaha Motor Co Ltd 電子基板、パワーモジュール、およびモータ駆動装置
JP4430497B2 (ja) 2004-09-17 2010-03-10 ニチコン株式会社 半導体モジュール
JP4695918B2 (ja) 2005-05-12 2011-06-08 株式会社京三製作所 パワーモジュール
JP5017970B2 (ja) * 2006-09-04 2012-09-05 日産自動車株式会社 電力変換装置
US7564129B2 (en) * 2007-03-30 2009-07-21 Nichicon Corporation Power semiconductor module, and power semiconductor device having the module mounted therein
JP4580997B2 (ja) * 2008-03-11 2010-11-17 日立オートモティブシステムズ株式会社 電力変換装置
JP2009259990A (ja) * 2008-04-16 2009-11-05 Mitsubishi Electric Corp 半導体モジュール
JP4668301B2 (ja) * 2008-06-25 2011-04-13 株式会社日立製作所 電力変換装置
JP5207862B2 (ja) * 2008-07-16 2013-06-12 三菱電機株式会社 半導体モジュール
JP5780777B2 (ja) 2010-02-24 2015-09-16 京セラ株式会社 セラミック回路基板およびそれを用いた電子装置
JP5138714B2 (ja) * 2010-02-24 2013-02-06 三菱電機株式会社 電力用半導体装置
JP5341824B2 (ja) * 2010-06-14 2013-11-13 日立オートモティブシステムズ株式会社 半導体装置
WO2013008424A1 (ja) * 2011-07-11 2013-01-17 三菱電機株式会社 電力用半導体モジュール
JP5960522B2 (ja) 2011-07-29 2016-08-02 京セラ株式会社 セラミック回路基板およびそれを用いた電子装置
KR101255946B1 (ko) * 2011-09-16 2013-04-23 삼성전기주식회사 전력 모듈 패키지
JP2012074730A (ja) * 2011-12-07 2012-04-12 Mitsubishi Electric Corp 電力用半導体モジュール
CN104396011B (zh) * 2012-07-04 2017-06-06 松下知识产权经营株式会社 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424579A (en) * 1992-07-21 1995-06-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having low floating inductance
US20030173579A1 (en) * 2001-04-02 2003-09-18 Kazufumi Ishii Power semiconductor device
JP2007067084A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 電力用半導体素子及び半導体電力変換装置
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP2011023570A (ja) * 2009-07-16 2011-02-03 Fuji Electric Systems Co Ltd 半導体パワーモジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105811787A (zh) * 2016-05-18 2016-07-27 珠海格力电器股份有限公司 一种全密封换流组件
CN107464785A (zh) * 2017-08-30 2017-12-12 扬州国扬电子有限公司 一种多支路交错排布的双面散热功率模块
CN111033735A (zh) * 2017-09-04 2020-04-17 三菱电机株式会社 半导体模块以及电力变换装置
CN111033735B (zh) * 2017-09-04 2023-05-23 三菱电机株式会社 半导体模块以及电力变换装置
CN111418049A (zh) * 2018-06-06 2020-07-14 富士电机株式会社 半导体装置
CN111418049B (zh) * 2018-06-06 2023-12-08 富士电机株式会社 半导体装置
CN116936561A (zh) * 2020-10-14 2023-10-24 罗姆股份有限公司 半导体模块

Also Published As

Publication number Publication date
US9196604B2 (en) 2015-11-24
JP6300978B2 (ja) 2018-03-28
CN104488078B (zh) 2017-11-21
DE112013003161T5 (de) 2015-03-12
JPWO2014014012A1 (ja) 2016-07-07
JP2017108187A (ja) 2017-06-15
JP6147256B2 (ja) 2017-06-14
WO2014014012A1 (ja) 2014-01-23
US20150115288A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
CN104488078A (zh) 功率用半导体模块
JP5975180B2 (ja) 半導体モジュール
US9129933B2 (en) Semiconductor module and an inverter mounting said semiconductor module
US20140334203A1 (en) Power converter and method for manufacturing power converter
US20150380338A1 (en) Semiconductor device
CN106953504B (zh) 电子的线路单元
JP6358129B2 (ja) 電力変換装置
EP3157053B1 (en) Power module
JP2001332679A (ja) パワーモジュール
CN104659012A (zh) 具有在再分配结构和装配结构之间的电子芯片的电子部件
JP2013219267A (ja) パワーモジュール
JP2010129801A (ja) 電力用半導体装置
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2019046899A (ja) 電子装置
TWI779272B (zh) 一種磁性裝置和堆疊式電子結構
KR20210018811A (ko) 열 전도성 전자장치 패키징
JP2021082794A (ja) 電子部品および電子装置
KR102464477B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JP7142784B2 (ja) 電気回路装置
CN220731524U (zh) 功率模块
WO2021199261A1 (ja) 部品モジュール
WO2023149144A1 (ja) 半導体装置
WO2019087540A1 (ja) 半導体モジュール
WO2019221242A1 (ja) パワー半導体モジュール
WO2017086248A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant