DE112013003161T5 - Leistungs-Halbleitermodul - Google Patents

Leistungs-Halbleitermodul Download PDF

Info

Publication number
DE112013003161T5
DE112013003161T5 DE112013003161.2T DE112013003161T DE112013003161T5 DE 112013003161 T5 DE112013003161 T5 DE 112013003161T5 DE 112013003161 T DE112013003161 T DE 112013003161T DE 112013003161 T5 DE112013003161 T5 DE 112013003161T5
Authority
DE
Germany
Prior art keywords
power semiconductor
wiring pattern
wiring
insulating layer
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112013003161.2T
Other languages
English (en)
Inventor
c/o Mitsubishi Electric Corpora Tamada Yoshiko
c/o Mitsubishi Electric Corporati Oka Seiji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112013003161T5 publication Critical patent/DE112013003161T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

Ein Leistungs-Halbleitermodul (1) weist eine Basisplatte (2) als einen metallischen Wärmeabführungs-Körper, eine erste Isolierschicht (3) auf der Basisplatte (2) und ein erstes Verdrahtungsmuster (4) auf der ersten Isolierschicht (3) auf. Auf einem vorbestimmten Bereich, der ein Teil des ersten Verdrahtungsmusters (4) ist, ist ein zweites Verdrahtungsmuster (6) für eine zweite Schicht nur mittels einer zweiten Isolierschicht (5) laminiert, die aus Harz gebildet ist, so dass ein laminierter Musterbereich (X1) gebildet wird. Ein Leistungs-Halbleiterelement (7) ist in einem Bereich angebracht, der verschieden ist von dem laminierten Musterbereich (X1) auf dem ersten Verdrahtungsmuster (4). Die Basisplatte (2), die erste Isolierschicht (3), das erste Verdrahtungsmuster (4), die zweite Isolierschicht (5), das zweite Verdrahtungsmuster (6) und das Leistungs-Halbleiterelement (7) sind integral von einem Transferformungsharz (11) umschlossen, so dass das Leistungs-Halbleitermodul (1) erhalten wird.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Leistungs-Halbleitermodul vom Isoliertyp, das in einer Energie-Umwandlungsvorrichtung, wie z. B. einem Wechselrichter verwendet wird.
  • Stand der Technik
  • Seit jüngster Zeit ist eine Größenreduzierung von Energie-Umwandlungsvorrichtungen erforderlich, so dass es wichtig ist, die Größe eines darin verwendeten Leistungs-Halbleitermoduls zu verringern.
  • Als eine generelle Struktur eines Leistungs-Halbleitermoduls wird ein Verdrahtungsmuster mittels einer Isolierschicht auf einer als Wärmeabführungs-Platte dienenden Metallplatte gebildet, ein Leistungs-Halbleiterelement wird darauf angeordnet und mit jedem Anschluss mittels einer Drahtbond-Verbindung verbunden, und dann werden diese mit einem Harz eingeschlossen.
  • Solche Leistungs-Halbleitermodule können grob in zwei Typen eingeteilt werden: ein Modul vom Gehäusetyp, das mit einem Silikon-Gel verschlossen wird; und ein Modul vom Transferformungstyp, das mit einem Epoxidharz verschlossen wird. (Siehe z. B. Patentdokument 1 für den ersten Typ und Patentdokument 2 für den zweiten Typ). Das erstgenannte Modul vom Gehäusetyp verwendet oftmals eine Keramik-Isolierschicht als Isolierschicht. Das letztgenannte Modul vom Transferformungstyp verwendet oftmals eine Harz-Isolierschicht.
  • Bei einem Leistungs-Halbleitermodul, das einen Schaltvorgang mit großem Strom und hoher Spannung durchführt, bewirken die zeitliche Änderungsrate di/dt des Stroms, wenn das Leistungs-Halbleiterelement ausgeschaltet wird, und eine Verdrahtungsinduktivität L, die in der Energie-Umwandlungsvorrichtung enthalten ist, dass eine Stoßspannung ΔV = L·di/dt auf das Leistungs-Halbleiterelement einwirkt. Wenn in diesem Fall die Verdrahtungsinduktivität L groß ist, dann tritt eine Stoßspannung auf, die die Stehspannung des Leistungs-Halbleiterelements übersteigt, was zu einer Verschlechterung oder Beschädigung des Leistungs-Halbleiterelements führen kann.
  • Daher ist für ein Leistungs-Halbleitermodul eine Größenreduzierung nötig, und auch eine Verringerung der Induktivität ist wichtig.
  • Bei einem herkömmlichen Halbleitermodul gilt beispielsweise Folgendes: Ein Halbleiterelement als elektronische Komponente ist auf einer Keramik-Leiterplatte angebracht, die Folgendes aufweist:
    eine Keramik-Mehrlagenplatte, welche aus drei oder mehr laminierten Keramikplatten aufgebaut ist, die miteinander verbunden sind;
    Metall-Leiterplatten mit Oberflächenschicht, die mit der oberen Fläche und der unteren Fläche der Keramik-Mehrlagenplatte verbunden sind;
    eine Metall-Leiterplatte mit innenliegender Schicht, die in einem Schaltungs-Durchgangsloch angeordnet ist, welches in Keramikplatten mit innenliegender Schicht ausgebildet ist; und
    einen Metallpol, der mit dem einen Ende mit einer Metall-Leiterplatte mit innenliegender Schicht verbunden ist, und der mit dem anderen Ende mit einer weiteren Metall-Leiterplatte mit innenliegender Schicht oder mit einer Metall-Leiterplatte mit Oberflächenschicht mittels eines Lotmaterials verbunden ist, so dass die Metall-Leiterplatte mit innenliegender Schicht mit der anderen Metall-Leiterplatte mit innenliegender Schicht oder der Metall-Leiterplatte mit Oberflächenschicht verbunden ist (siehe z. B. Patentdokument 3).
  • Außerdem ist beispielsweise bei einem herkömmlichen Halbleitermodul eine Busschiene innerhalb des Moduls in einer Laminatstruktur ausgebildet, um die Induktivität im Busschienenbereich zu verringern, so dass eine Verringerung der Induktivität des Halbleitermoduls erzielt wird (siehe z. B. Patentdokument 4).
  • Literaturverzeichnis
  • Patentdokument
    • Patentdokument 1: Japanische Patent-Offenlegungsschrift JP 08-316 357 A
    • Patentdokument 2: Japanische Patent-Offenlegungsschrift JP 10-135 377 A
    • Patentdokument 3: Japanische Patent-Offenlegungsschrift JP 2011-199 275 A
    • Patentdokument 4: Japanisches Patent Nr. 4 430 497
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösende Probleme
  • Bei dem obigen herkömmlichen Halbleitermodul, das im Patentdokument 3 beschrieben ist, gilt Folgendes: Da eine Keramik-Mehrlagenplatte verwendet wird, wird erwogen, dass die Größe des Halbleitermoduls verringert werden kann, und dass außerdem eine dahingehende Wirkung erzielt werden kann, dass die Induktivität in einem Bereich verringert wird, in welchem sich die Schaltungen überlappen. Die Keramik-Mehrlagenplatte weist einen großen Wärmewiderstand infolge ihrer Mehrschichtstruktur auf.
  • Daher ergibt sich das Problem, dass die Wärme nicht effizient abgeführt werden kann, die dann erzeugt wird, wenn z. B. das Leistungs-Halbleiterelement, das auf der Keramik-Mehrlagenplatte angebracht ist, Schaltvorgänge ausführt. Außerdem ist das Verfahren, bei welchem ein Metallpol für die Verbindung zwischen den Mehrlagen-Metallleiterplatten als Metallpol verwendet wird, nicht für ein Leistungsmodul mit einer großen Stromkapazität geeignet.
  • Bei dem obigen herkömmlichen Halbleitermodul, das im Patentdokument 4 beschrieben ist, gilt Folgendes: Obwohl die Induktivität in dem Bereich verringert werden kann, in welchem die Busschiene laminiert ist, wird dort die Form eines Ausgangsanschlusses der Busschiene oder die Verbindung zwischen der Busschiene und dem Halbleiterelement nicht erläutert, und voraussichtlich sind die Form des Ausgangsanschlusses und die Konfiguration der Verbindung mit dem Leistungs-Halbleiterelement komplex.
  • Außerdem ist vermutlich der Herstellungsprozess kompliziert, und zwar infolge eines Prozesses, wie z. B. dem Durchführen eines Einspritzformvorgangs mit einem Gehäuse, während ein Isolierpapier zwischen den Busschienen zwischenliegend angeordnet ist. Außerdem ist die Fließfähigkeit des Harzes des Gehäuses niedrig, und es ist notwendig, den Abstand zwischen den Busschienen zu erweitern, so dass die dahingehende Wirkung, dass die Induktivität verringert wird, vermindert sein kann.
  • Die vorliegende Erfindung wurde konzipiert, um die obigen Probleme zu lösen. Es ist daher Aufgabe der vorliegenden Erfindung, ein Leistungs-Halbleitermodul zu erhalten, mit dem die Verringerung der Größe und die Verringerung der Induktivität mit einem einfachen Aufbau erzielt werden kann, und bei welchem ein Anstieg des Wärmewiderstands unterbunden wird.
  • Wege zum Lösen der Probleme
  • Ein Leistungs-Halbleitermodul gemäß der vorliegenden Erfindung ist ein Leistungs-Halbleitermodul vom Isoliertyp, welches eine Vielzahl von Leistungs-Halbleiterelementen darin aufweist. Das Leistungs-Halbleitermodul weist Folgendes auf: eine Basisplatte als einen metallischen Wärmeabführungs-Körper; eine erste Isolierschicht, die auf der Basisplatte vorgesehen ist; und ein erstes Verdrahtungsmuster, das auf der ersten Isolierschicht vorgesehen ist. Ein vorbestimmter Bereich auf dem ersten Verdrahtungsmuster ist ein laminierter Musterbereich, in welchem ein zweites Verdrahtungsmuster für eine zweite Schicht nur mittels einer aus Harz gebildeten zweiten Isolierschicht laminiert ist.
  • Wirkung der Erfindung
  • Ein Leistungs-Halbleitermodul gemäß der vorliegenden Erfindung ist ein Leistungs-Halbleitermodul vom Isoliertyp, welches eine Vielzahl von Leistungs-Halbleiterelementen darin aufweist. Das Leistungs-Halbleitermodul weist Folgendes auf: eine Basisplatte als einen metallischen Wärmeabführungs-Körper; eine erste Isolierschicht, die auf der Basisplatte vorgesehen ist; und ein erstes Verdrahtungsmuster, das auf der ersten Isolierschicht vorgesehen ist. Ein vorbestimmter Bereich auf dem ersten Verdrahtungsmuster ist ein laminierter Musterbereich, in welchem ein zweites Verdrahtungsmuster für eine zweite Schicht nur mittels einer aus Harz gebildeten zweiten Isolierschicht laminiert ist.
  • Daher können Verdrahtungen in dem Leistungs-Halbleitermodul in dem laminierten Musterbereich laminiert werden, so dass eine Größenreduzierung und eine Reduzierung der Induktivität in dem Leistungs-Halbleitermodul mit einer einfachen Konfiguration erzielt werden können. Außerdem kann ein Leistungs-Halbleiterelement in einem Bereich angeordnet sein, der von dem laminierten Musterbereich verschieden ist, und zwar auf dem ersten Verdrahtungsmuster, so dass Wärme effizient abgeführt werden kann, die von dem Leistungs-Halbleiterelement erzeugt wird.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen zeigen:
  • 1 eine Draufsicht, die schematisch die Konfiguration eines Leistungs-Halbleitermoduls gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • 2 eine Schnittansicht entlang A1-A2 der Draufsicht gemäß 1.
  • 3 ein Schaltungsdiagramm zum Erläutern der Schaltungskonfiguration des Leistungs-Halbleitermoduls gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 4 eine Draufsicht, die schematisch die Konfiguration eines Leistungs-Halbleitermoduls gemäß Ausführungsform 2 der vorliegenden Erfindung zeigt.
  • 5 eine Schnittansicht entlang B1-B2 der Draufsicht gemäß 4.
  • 6 eine Draufsicht, die schematisch die Konfiguration eines Leistungs-Halbleitermoduls gemäß Ausführungsform 3 der vorliegenden Erfindung zeigt.
  • 7 eine Schnittansicht entlang C1-C2 der Draufsicht gemäß 6.
  • 8 eine Draufsicht, die schematisch die Konfiguration eines Leistungs-Halbleitermoduls gemäß Ausführungsform 4 der vorliegenden Erfindung zeigt.
  • 9 eine Schnittansicht entlang D1-D2 der Draufsicht gemäß 8.
  • Ausführungsformen zum Ausführen der Erfindung
  • Ausführungsform 1
  • 1 ist eine Draufsicht, die schematisch die Konfiguration eines Leistungs-Halbleitermoduls gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt. 2 ist eine Schnittansicht entlang A1-A2 der Draufsicht gemäß 1. Bei der vorliegenden Ausführungsform 1 wird als ein Beispiel ein Leistungs-Halbleitermodul mit einer sogenannten 6-in-1-Struktur verwendet, das mit dreiphasigem Wechselstrom verwendbar ist.
  • Das Leistungs-Halbleitermodul mit der 6-in-1-Struktur weist Schaltungen für drei Phasen auf, wobei in jeder davon zwei Paare aus einem Halbleiterelement vom Lichtbogen selbstlöschenden Typ und einer antiparallel geschalteten Umlaufdiode in Reihe geschaltet sind.
  • Zunächst wird unter Bezugnahme auf 1 und 2 die Konfiguration des Leistungs-Halbleitermoduls 1 kurz beschrieben. Um das Verständnis des inneren Aufbaus des Leistungs-Halbleitermoduls 1 zu erleichtern, ist ein Transferformungsharz in der Draufsicht von 1 nicht gezeigt.
  • Das Leistungs-Halbleitermodul 1 ist ein Leistungs-Halbleitermodul vom Isoliertyp, das darin eine Vielzahl von Leistungs-Halbleiterelementen 7 aufweist, und das Folgendes aufweist: eine Basisplatte 2, die ein metallischer Wärmeabführungs-Körper zum Abführen von Wärme nach außerhalb ist, welche in dem Leistungs-Halbleitermodul 1 erzeugt wurde; eine erste Isolierschicht 3, die auf der Basisplatte 2 vorgesehen ist; und ein erstes Verdrahtungsmuster 4 für die erste Schicht, welche auf der ersten Isolierschicht 3 vorgesehen ist und von einer Metallfolie gebildet ist.
  • Auf einem vorbestimmten Bereich, der ein Teil des ersten Verdrahtungsmusters 4 ist, ist ein zweites Verdrahtungsmuster 6 für die zweite Schicht, die von einer Metallfolie gebildet ist, mittels einer zweiten Isolierschicht 5 auflaminiert.
  • Folglich wird ein laminierter Musterbereich X1 ausgebildet, in welchem zwei Schichten für das erste und das zweite Verdrahtungsmuster 4 und 6 laminiert sind.
  • Auf dem ersten Verdrahtungsmuster 4, ist in einem Bereich, der von dem laminierten Musterbereich X1 verschieden ist, die Vielzahl von Leistungs-Halbleiterelementen 7 angebracht und mit dem ersten Verdrahtungsmuster 4 mittels eines Lotes 8 verbunden. Außerdem ist die elektrische Verbindung in der erforderlichen Weise ausgeführt, und zwar mittels einer Drahtbond-Verbindung 9 zwischen den Leistungs-Halbleiterelementen 7, zwischen dem jeweiligen Leistungs-Halbleiterelement 7 und dem ersten bzw. zweiten Verdrahtungsmuster 4 bzw. 6, usw.
  • An jedem notwendigen Bereich auf dem ersten und zweiten Verdrahtungsmuster 4 und 6 ist ein Anschluss 10 vom Sockeltyp für den externen Anschluss vorgesehen. Die Anschlüsse 10 sind mit dem ersten und dem zweiten Verdrahtungsmuster 4 und 6 mittels eines Lotes 8 verbunden. Ein (nicht dargestellter) stabartiger externer Anschluss ist in einen Lochbereich 100 eines jeden Anschlusses 10 eingeführt und damit verbunden.
  • Diese Komponenten (die Basisplatte 2, die erste Isolierschicht 3, das erste Verdrahtungsmuster 4, die zweite Isolierschicht 5, das zweite Verdrahtungsmuster 6, das Leistungs-Halbleiterelement 7, die Drahtbond-Verbindung 9, der Anschluss 10 und dergleichen) sind integral mit einem Transferformungsharz 11 umschlossen, so dass das Leistungs-Halbleitermodul 1 ausgebildet wird.
  • Bei der vorliegenden Ausführungsform 1 ist ein Anschluss vom Sockeltyp, in welchen ein externer Anschluss eingeführt und mit diesem verbunden ist, als Anschluss 10 vorgesehen. Es kann jedoch ein jeglicher Anschluss verwendet werden, der eine Verbindung mit einer externen Schaltung erlaubt, wie z. B. ein Anschluss vom Schrauben-Verbindungstyp.
  • Nachstehend werden die Materialien und weitere Eigenschaften der jeweiligen Komponenten näher beschrieben.
  • Für die Basisplatte 2 kann ein Metall mit ausgezeichneter Wärmeleitfähigkeit verwendet werden, wie z. B. Aluminium, Aluminiumlegierungen, Kupfer, Kupferlegierungen, Eisen, Eisenlegierungen oder ein Verbundmaterial, wie z. B. Kupfer/Eisen-Nickel-Legierung/Kupfer oder Aluminium/Eisen-Nickel-Legierung/Aluminium. Insbesondere kann für den Fall, dass die Stromkapazität des Leistungs-Halbleiterelements groß ist, bevorzugt Kupfer verwendet werden, dessen elektrische Leitfähigkeit ausgezeichnet ist.
  • Außerdem werden die Dicke, die Länge und die Breite der Basisplatte 2 in jeweils geeigneter Weise bestimmt, z. B. in Abhängigkeit der Stromkapazität des Leistungs-Halbleiterelements 7. Es ist bevorzugt, dass, je größer die Stromkapazität des Leistungs-Halbleiterelements 7 ist, desto größer die Dicke, die Länge und die Breite der Basisplatte 2 gewählt werden.
  • Bei der vorliegenden Ausführungsform 1 wird eine Aluminiumplatte mit einer Dicke von 3 mm als Basisplatte 2 verwendet.
  • Für die erste Isolierschicht 3 kann beispielsweise Folgendes verwendet werden: Verschiedene Arten von Keramiken; ein Harz-Isolierflächenkörper, der anorganisches Pulver enthält; ein Harz-Isolierflächenkörper, der Glasfasern enthält, oder dergleichen.
  • Für die zweite Isolierschicht 5 wird ein Harzmaterial verwendet. Beispielsweise kann Folgendes verwendet werden: ein Harz-Isolierflächenkörper, der anorganisches Pulver enthält; ein Harz-Isolierflächenkörper, der Glasfasern enthält, oder dergleichen.
  • Bei der vorliegenden Ausführungsform 1 sind sowohl die erste, als auch die zweite Isolierschicht 3 und 5 aus einem Epoxidharz-Isolierflächenkörper gebildet, welcher Aluminiumoxidpulver als anorganisches Pulver enthält. Weitere Beispiele eines solchen anorganischen Pulvers sind Berylliumoxid, Bornitrid, Magnesiumoxid, Siliciumdioxid, Siliciumnitrid, Aluminiumnitrid und dergleichen.
  • Die Dicken der ersten und der zweiten Isolierschicht 3 und 5, die von einem Harz-Isolierflächenkörper gebildet sind, sind beispielsweise mit ungefähr 20 μm bis 400 μm gewählt.
  • Für die Metallfolien, die das erste Verdrahtungsmuster 4 und das zweite Verdrahtungsmuster 6 bilden, wird beispielsweise eine Kupferfolie verwendet, und die Dicke der Kupferfolie ist mit 0,3 mm gewählt.
  • Außerdem kann für die Drahtbond-Verbindung 9 ein Aluminiumdraht, ein Kupferdraht oder dergleichen verwendet werden. Hier wird ein Aluminiumdraht als Drahtbond-Verbindung 9 verwendet.
  • Es sei angemerkt, dass die Dicke der Kupferfolien, die das erste und zweite Verdrahtungsmuster 4 und 6 bilden, und der Durchmesser und die Anzahl von Metalldrähten, die für die Drahtbond-Verbindung 9 verwendet werden, in geeigneter Weise in Abhängigkeit der Stromkapazität des Leistungs-Halbleiterelements 7 bestimmt werden, und dass sie nicht auf das Beispiel beschränkt sind, das in der vorliegenden Ausführungsform 1 gezeigt ist.
  • Nachstehend wird ein Beispiel eines Herstellungsverfahrens für das Leistungs-Halbleitermodul 1 beschrieben.
  • Zunächst wird auf der Basisplatte 2, die aus einer Aluminiumplatte mit einer Dicke von 3 mm gebildet ist, ein Epoxidharz-Flächenkörper als erste Isolierschicht 3 angeordnet, der Aluminiumoxidpulver im B-Zustand enthält, und dann wird eine Kupferfolie (für die erste Schicht) mit einer Dicke von 0,3 mm darübergelegt.
  • Es sei angemerkt, dass sich der B-Zustand auf den Aushärtungs-Zwischenzustand eines wärmehärtenden Reaktionsharzes bezieht, wie z. B. Epoxidharz. Dann werden die Basisplatte 2, die erste Isolierschicht 3 und die Kupferfolie (für die erste Schicht), die darübergelegt wurden, erwärmt und mit Druck beaufschlagt, und die Basisplatte 2 und die Kupferfolie (für die erste Schicht) haften durch das Härten an der ersten Isolierschicht 3.
  • Danach wird die Kupferfolie (für die erste Schicht) in eine vorbestimmte Form geätzt, so dass das erste Verdrahtungsmuster 4 für die erste Schicht ausgebildet wird. Auf dem ersten Verdrahtungsmuster 4 ist ein Element-Befestigungsbereich zum Anbringen eines jeden Leistungs-Halbleiterelements 7 an einer vorbestimmten Position ausgebildet.
  • Danach wird auf einem vorbestimmten Bereich, der ein Teil des ersten Verdrahtungsmusters 4 für die erste Schicht ist, ein Epoxidharz-Isolierflächenkörper als zweite Isolierschicht 5 angeordnet, der Aluminiumoxidpulver im B-Zustand enthält, und dann wird eine Kupferfolie (für die zweite Schicht) mit einer Dicke von 0,3 mm darübergelegt, die ungefähr die gleiche Größe wie die zweite Isolierschicht 5 aufweist.
  • Dann werden diese abermals erwärmt und mit Druck beaufschlagt, und das erste Verdrahtungsmuster 4 und die Kupferfolie (für die zweite Schicht) haften durch das Härten der zweiten Isolierschicht 5. Danach wird die Kupferfolie (für die zweite Schicht) in eine vorbestimmte Form geätzt, so dass das zweite Verdrahtungsmuster 6 für die zweite Schicht ausgebildet wird.
  • Folglich wird eine metallische Leiterplatte gebildet, und zwar von der Basisplatte 2, der ersten Isolierschicht 3, dem ersten Verdrahtungsmuster 4, der zweiten Isolierschicht 5 und dem zweiten Verdrahtungsmuster 6. Bei der vorliegenden Ausführungsform 1 gilt Folgendes: Da die erste Isolierschicht 3 und die zweite Isolierschicht 5 durch Epoxidharz-Isolierflächenkörper gebildet sind, dienen sie außerdem als Klebstoff zum Verkleben der Teile, während sie die Teile isolieren, indem sie zwischen der Basisplatte 2 und dem ersten Verdrahtungsmuster 4 sowie zwischen dem ersten Verdrahtungsmuster 4 und dem zweiten Verdrahtungsmuster 6 angeordnet werden.
  • Nachdem die metallische Leiterplatte ausgebildet ist, kann ein (nicht dargestelltes) Lötstoppmittel, das eine Isolierschicht zum Schützen des ersten Verdrahtungsmusters 4 und des zweiten Verdrahtungsmusters 6 ist, an einer beliebigen Position auf einer Fläche der metallischen Leiterplatte ausgebildet werden.
  • Wenn ein Lot 8 verwendet wird, werden danach die Leistungs-Halbleiterelemente 7 mit Element-Befestigungsbereichen verbunden bzw. gebondet, die an vorbestimmten Positionen auf dem ersten Verdrahtungsmuster 4 für die erste Schicht vorgesehen sind, und die Anschlüsse 10 für die externe Verbindung werden an beliebigen Positionen auf dem ersten Verdrahtungsmuster 4 und dem zweiten Verdrahtungsmuster 6 verbunden bzw. gebondet. Es sei angemerkt, dass die Leistungs-Halbleiterelemente 7 nur auf dem ersten Verdrahtungsmuster 4 angeordnet sind, jedoch nicht auf dem zweiten Verdrahtungsmuster 6.
  • Dann wird zwischen dem ersten Verdrahtungsmuster 4 oder dem zweiten Verdrahtungsmuster 6 und jedem Leistungs-Halbleiterelement 7 sowie zwischen den Leistungs-Halbleiterelementen 7 eine Verbindung ausgebildet, und zwar mittels Bonddrähten 9 in Bereichen, in welchen eine elektrische Leitung benötigt wird. Bei der vorliegenden Ausführungsform 1 wird die Verbindung zwischen dem ersten und dem zweiten Verdrahtungsmuster 4 bzw. 6 und jedem Leistungs-Halbleiterelement 7 sowie die Verbindung zwischen den Leistungs-Halbleiterelementen 7 mittels Bonddrähten 9 hergestellt, aber die Verbindung ist darauf nicht beschränkt. Jedwedes Verfahren kann verwendet werden, solange eine elektrische Verbindung hergestellt werden kann.
  • Danach wird die metallische Leiterplatte, auf welche die Leistungs-Halbleiterelemente 7, die Anschlüsse 10 und dergleichen angebracht sind, in eine Form eingesetzt. Dann wird z. B. das harz auf Epoxidharzbasis als Transferformungsharz 11, das Siliciumdioxid-Pulver als Füllstoff enthält, in die Form injiziert, so dass die metallische Leiterplatte, auf welcher die Leistungs-Halbleiterelemente 7, die Anschlüsse und dergleichen angebracht sind, umschlossen wird.
  • Bei der vorliegenden Ausführungsform 1 wird ein Aluminiumoxidpulver enthaltender Epoxidharz-Flächenkörper als zweite Isolierschicht 5 verwendet, welche eine Isolierschicht für die zweite Schicht darstellt. Stattdessen kann eine Schicht oder ein Flächenkörper aus Isolierharz, wie z. B. Polyimid verwendet werden. Außerdem können neben einem Erwärmungs- und Druckbeaufschlagungsprozess auch das erste Verdrahtungsmuster 4 und das zweite Verdrahtungsmuster 6 unter Verwendung eines Polyimid-Flächenkörpers verbunden (gebondet) werden, auf dessen beiden Flächen ein Klebemittel aufgebracht ist.
  • Im Allgemeinen wird eine Isolierplatte ausgebildet, indem nur die eine Schicht des Verdrahtungsmusters auf einer metallischen Basisplatte mittels einer Isolierschicht angeordnet wird. Eine solche Isolierplatte ist kommerziell verfügbar. Beispielsweise kann das Leistungs-Halbleitermodul 1 der vorliegenden Ausführungsform 1 ausgebildet werden, indem eine solche kommerziell verfügbare Isolierplatte verwendet wird. Das heißt, ein Verdrahtungsmuster der allgemeinen Isolierplatte kann als Verdrahtungsmuster für die erste Schicht verwendet werden, und dann kann in einem Teilbereich auf diesem Verdrahtungsmuster das Verdrahtungsmuster für die zweite Schicht mittels einer Isolierschicht vorgesehen werden.
  • Nachstehend werden die Anordnung der Leistungs-Halbleiterelemente 7 in dem Leistungs-Halbleitermodul 1 gemäß Ausführungsform 1 und das Verhältnis der Verdrahtungen zueinander ausführlich beschrieben.
  • Wie oben beschrieben, wird bei der vorliegenden Ausführungsform 1 das Leistungs-Halbleitermodul 1 mit einer 6-in-1-Struktur verwendet, und das Leistungs-Halbleitermodul 1 weist Schaltungen für drei Phasen auf. In jeder Phase sind zwei Paare von Schaltungen in Reihe geschaltet, in denen ein Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ als Leistungs-Halbleiterelement 7 und eine Umlaufdiode 7b als Leistungs-Halbleiterelement 7 antiparallel geschaltet sind.
  • In dem Leistungs-Halbleitermodul 1 der vorliegenden Ausführungsform 1 bilden beispielsweise das Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ und die Umlaufdiode 7b, die in 1 am weitesten links angeordnet sind, einen Zweig 70a auf der positiven Seite, und das Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ und die Umlaufdiode 7b, die daran angrenzend angeordnet sind, bilden einen Zweig 70b auf der negativen Seite. Dann bilden der Zweig 70a auf der positiven Seite und der Zweig 70b auf der negativen Seite jeweils die Schaltung für eine Phase.
  • Als Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ wird typischerweise ein IGBT (Bipolartransistor mit isoliertem Gate) oder ein MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) verwendet. Das Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ ist darauf jedoch nicht beschränkt, und es kann auch ein anderer Typ eines Halbleiterelements vom Lichtbogen selbstlöschenden Typ verwendet werden.
  • Bei der vorliegenden Ausführungsform 1 wird ein IGBT als Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ verwendet, und das Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ weist Folgendes auf: eine Gate-Elektrode als Steuerelektrode, eine Kollektor-Elektrode als Eingangselektrode und eine Emitter-Elektrode als Ausgangselektrode. Für den Fall, dass ein MOSFET verwendet wird, entspricht im Allgemeinen die Drain-Elektrode der Eingangselektrode, und die Source-Elektrode entspricht der Ausgangselektrode.
  • Hier zeigt 3 ein Ersatzschaltbild, das eine externe Schaltung für den Fall aufweist, dass die Schaltung für die eine Phase der drei Phasen in dem Leistungs-Halbleitermodul 1 eine Leistungs-Umsetzungsschaltung mit zwei Pegeln bildet. In 3 ist Folgendes gezeigt: In dieser Schaltung sind zwei Paare des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ und der antiparallel geschalteten Umlaufdiode 7b in Reihe geschaltet, und diese Reihenschaltungs-Einheit ist mit einem positiven Anschluss 10p und einem negativen Anschluss 10n verbunden, welche sich an beiden Enden eines Kondensators 110 befinden.
  • Der Zweig, der mit dem positiven Anschluss des Kondensators 110 verbunden ist, ist der Zweig 70a auf der positiven Seite, und der Zweig, der mit dem negativen Anschluss des Kondensators 110 verbunden ist, ist der Zweig 70b auf der negativen Seite. Es sei angemerkt, dass der Mittelpunkt AC zwischen dem Zweig 70a auf der positiven Seite und dem Zweig 70b auf der negativen Seite über eine Last L an einen Mittelpunkt zwischen einem Zweig 71a auf der positiven Seite und einem Zweig 71b auf der negativen Seite einer weiteren Phase angeschlossen ist.
  • Hinsichtlich der Schaltung für die eine Phase, die von dem am weitesten links angeordneten Zweig 70a auf der positiven Seite gebildet wird, der an den Zweig 70b auf der negativen Seite in 1 angrenzt, wird das Verhältnis von deren Verbindungen unter Bezugnahme auf 3 beschrieben.
  • Zunächst ist in 3 ein Verbindungspfad zwischen dem positiven Anschluss 10p und einem Punkt C1 auf Seiten der Kollektor-Elektrode des Zweigs 70a auf der positiven Seite mit einer gepunkteten Linie angezeigt, und in 1 ist der Verbindungspfad mit einer gepunkteten Linie zwischen dem Punkt C1 und 10P angezeigt.
  • In 1 ist Folgendes gezeigt: In einem ersten Bereich 4a auf dem ersten Verdrahtungsmuster 4 sind der positive Anschluss 10p und der Zweig 70a auf der positiven Seite vorgesehen, so dass sich der Verbindungspfad zwischen dem positiven Anschluss 10p und dem Zweig 70a auf der positiven Seite auf dem ersten Verdrahtungsmuster 4 für die erste Schicht befindet.
  • In 3 ist der Verbindungspfad zwischen einem Punkt E1 auf Seiten der Emitter-Elektrode des Zweigs 70b auf der negativen Seite und dem negativen Anschluss 10n mit einer punktiert-gestrichelten Linie angezeigt, und in 1 ist der Pfad mit einer punktiert-gestrichelten Linie zwischen dem Punkt E1 und 10n angezeigt. In 1 ist Folgendes gezeigt: In einem zweiten Bereich 4b auf dem ersten Verdrahtungsmuster 4 ist der Zweig 70b auf der negativen Seite vorgesehen, und der Zweig 70b auf der negativen Seite ist mit dem zweiten Verdrahtungsmuster 6 für die zweite Schicht mittels einer Drahtbond-Verbindung 9b (9) verbunden.
  • Da der negative Anschluss 10n auf dem zweiten Verdrahtungsmuster 6 für die zweite Schicht vorgesehen ist, befindet sich der Verbindungspfad zwischen dem Zweig 70b auf der negativen Seite und dem negativen Anschluss 10n hauptsächlich auf dem zweiten Verdrahtungsmuster 6 für die zweite Schicht.
  • Es sei angemerkt, dass die Verbindung zwischen dem Zweig 70a auf der positiven Seite und dem Zweig 70b auf der negativen Seite mittels einer Drahtbond-Verbindung 9a (9) und dem zweiten Bereich 4b des ersten Verdrahtungsmusters 4 ausgeführt ist.
  • Außerdem ist die Verdrahtung für die Gate-Elektrode des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ, das den Zweig 70a auf der positiven Seite ausbildet, in einem dritten Bereich 4c ausgebildet, der ein Teil des ersten Verdrahtungsmusters 4 für die erste Schicht ist, und die Verdrahtung für die Steuerung der Emitter-Elektrode ist in einem vierten Bereich 4d ausgebildet, der an den dritten Bereich 4c angrenzt und Teil des ersten Verdrahtungsmusters 4 ist.
  • Wie oben beschrieben, ist die elektrische Verbindung zwischen dem positiven Anschluss 10p und dem Zweig 70a auf der positiven Seite mittels des ersten Verdrahtungsmusters 4 für die erste Schicht ausgeführt, und die elektrische Verbindung zwischen dem Zweig 70b auf der negativen Seite und dem negativen Anschluss 10n ist mittels des zweiten Verdrahtungsmusters 6 für die zweite Schicht ausgeführt, die über die Oberseite des ersten Verdrahtungsmusters 4 gelegt ist.
  • Das erste Verdrahtungsmuster 4 und das zweite Verdrahtungsmuster 6 sind folglich auf laminierte Weise ausgebildet, wobei in einer Hauptschaltung der Strompfad, der den positiven Anschluss 10p mit dem Zweig 70a auf der positiven Seite verbindet, sowie der Strompfad, der den Zweig 70b auf der negativen Seite mit dem negativen Anschluss 10n verbindet, in einer parallelen und flachen Plattenform ausgebildet sein können. Daher können die Strompfade in der Schaltung verkürzt werden, und die Verdrahtungsinduktivität innerhalb des Leistungs-Halbleitermoduls 1 kann reduziert werden.
  • Wie ebenfalls oben beschrieben, gilt für ein Leistungs-Halbleitermodul, das einen Schaltvorgang mit großem Strom und hoher Spannung durchführt, Folgendes: Die zeitliche Änderung di/dt des Stroms, wenn ein Leistungs-Halbleiterelement vom Selbstabschaltungstyp, das ein Leistungs-Halbleiterelement ist, ausgeschaltet wird, und die Verdrahtungsinduktivität L bewirken, dass eine Stoßspannung ΔV = L·di/dt auf das Halbleiterelement vom Lichtbogen selbstlöschenden Typ einwirkt.
  • Falls die Verdrahtungsinduktivität L groß ist, dann tritt eine Stoßspannung auf, die die Stehspannung des Halbleiterelements vom Lichtbogen selbstlöschenden Typ übersteigt, was zu einer Verschlechterung oder Beschädigung des Halbleiterelements vom Lichtbogen selbstlöschenden Typ führen kann. Daher führt ein Unterdrücken der Stoßspannung zu einem effizienten Einsatz der Funktion des Halbleiterelements vom Lichtbogen selbstlöschenden Typ.
  • Um die Stoßspannung zu unterdrücken, ist es notwendig, die Verdrahtungsinduktivität L in einer Kommutierungsschleife zu verringern, die ein Pfad ist, in welchem die Stoßspannung auftritt, d. h. ein Pfad, in welchem die zeitliche Änderung di/dt des Stroms auftritt, wenn ein Schaltvorgang ausgeführt wird.
  • Eine Kommutierungsschleife R in der in 3 gezeigten Schaltung ist durch eine graue durchgezogene Linie angegeben (die teilweise eine gepunktete Linie und eine punktiert-gestrichelte Linie umfasst). Außerdem gilt im Zusammenhang mit 3 auf ähnliche Weise in 1 Folgendes: Die Kommutierungsschleife R ist ebenfalls mittels einer grauen durchgezogenen Linie angegeben (die teilweise eine gepunktete Linie und eine punktiert-gestrichelte Linie umfasst), und zwar auf der Schaltung für die eine Phase, die aus dem am weitesten links angeordneten Zweig 70a auf der positiven Seite und dem angrenzenden Zweig 70b auf der negativen Seite gebildet ist.
  • Der oben beschriebe Pfad (der Teil mit der gepunkteten Linie) von dem positiven Anschluss 10p zum Zweig 70a auf der positiven Seite und der oben beschriebe Pfad (der Teil mit der punktiert-gestrichelten Linie) von dem Zweig 70b auf der negativen Seite zum negativen Anschluss 10n sind in der Kommutierungsschleife enthalten, und sie sind ein Hauptteil der Kommutierungsschleife.
  • Wie oben beschrieben, geht der Pfad von dem positiven Anschluss 10p zum Zweig 70a auf der positiven Seite durch den ersten Bereich 4a des ersten Verdrahtungsmusters 4, und der Pfad von dem Zweig 70b auf der negativen Seite zum negativen Anschluss 10n geht durch das zweite Verdrahtungsmuster 6, welches über den Teil des ersten Bereichs 4a des ersten Verdrahtungsmusters 4 gelegt ist. In der Kommutierungsschleife im darübergelegten Teil sind die Stromrichtungen zueinander entgegengesetzt, so dass sich die magnetischen Flüsse, die infolge der zeitlichen Änderungen di/dt der Ströme erzeugt werden, gegenseitig aufheben.
  • Das heißt, aufgrund der Auslöschung der magnetischen Flüsse infolge von der Stromänderung di/dt zusätzlich zu der Verkürzung des Pfades durch die Laminierung des Teils des ersten Bereichs 4a des ersten Verdrahtungsmusters 4 und des zweiten Verdrahtungsmusters 6 kann die Verdrahtungsinduktivität L in der Kommutierungsschleife effizient verringert werden.
  • Oben ist beschrieben, dass die zweite Isolierschicht 5 und das zweite Verdrahtungsmuster 6 an beliebigen Positionen angeordnet sind, die verschieden sind von den Element-Befestigungsbereichen auf dem ersten Verdrahtungsmuster 4. Diese Anordnung des zweiten Verdrahtungsmusters 6 wird so bestimmt, dass sie an einer jeweiligen Position liegt, die verschieden ist von den Element-Befestigungsbereichen auf dem ersten Verdrahtungsmuster 4. Wie oben beschrieben, ist das zweite Verdrahtungsmuster 6 an einer Stelle angeordnet, wo die Verdrahtungen in der Kommutierungsschleife laminiert sind und die Stromrichtungen zueinander entgegengesetzt sind.
  • Die Leistungs-Halbleiterelemente 7, wie z. B. das Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ und die Umlaufdiode 7b sind nur auf dem ersten Verdrahtungsmuster 4 angeordnet, aber sie sind nicht auf dem zweiten Verdrahtungsmuster 6 angeordnet. Die sich dadurch ergebende Wirkung wird nachstehend beschrieben.
  • Bei dem Leistungs-Halbleiterelement 7 gilt Folgendes: Da Wärme beim Schalten oder dergleichen erzeugt wird, ist es notwendig, die erzeugte Wärme effizient abzuführen. Im Allgemeinen wird ein Leistungs-Halbleiterelement verwendet, das mit einem Wärme-Abstrahler verbunden ist, und die Verringerung des Wärmewiderstands der Teile, die zwischen dem Leistungs-Halbleiterelement und einer den Wärme-Abstrahler berührenden Basisplatte laminiert sind, führt zu einem Anstieg der Wärmeabführungs-Effizienz.
  • Insbesondere vergrößert ein Isolierkörper mit geringer Wärmeleitfähigkeit im Vergleich zu einem Leiter den Wärmewiderstand. Daher kann gesagt werden, dass die Verringerung des Wärmewiderstands durch den Isolierkörper die Wärmeabführungs-Effizienz vergrößert. In dem laminierten Musterbereich X1, in welchem das zweite Verdrahtungsmuster 6 vorgesehen ist, gilt Folgendes: Da Isolierschichten, die Isolierkörper darstellen, in zwei Schichten laminiert sind, ist der Wärmewiderstand groß.
  • Andererseits ist in einem Teil, der verschieden ist von dem laminierten Musterbereich, eine einzelne Isolierschicht vorgesehen, und der untere Teil des ersten Verdrahtungsmusters 4 haftet direkt an der Basisplatte 2 über die erste Isolierschicht 3. Daher sind die Leistungs-Halbleiterelemente 7 auf dem ersten Verdrahtungsmuster 4 angeordnet, so dass die Wärme, die von den Leistungs-Halbleiterelementen 7 erzeugt wird, effizient zur Basisplatte 2 übertragen und abgeführt wird.
  • Wie oben beschrieben, weist das Leistungs-Halbleitermodul 1 der vorliegenden Ausführungsform 1 den laminierten Musterbereich X1 auf, in welchem das zweite Verdrahtungsmuster 6 für die zweite Schicht in einem Teilbereich auf dem ersten Verdrahtungsmuster 4 für die erste Schicht laminiert ist, und zwar nur über die zweite Isolierschicht 5.
  • Daher können die Verdrahtung vom positiven Anschluss 10p zum Zweig 70a auf der positiven Seite und die Verdrahtung vom Zweig 70b auf der negativen Seite zum negativen Anschluss 10n, die eine Hauptschaltung des Leistungs-Halbleitermoduls 1 bilden, jeweils an dem ersten Verdrahtungsmuster 4 für die erste Schicht und dem zweiten Verdrahtungsmuster 6 für die zweite Schicht vorgesehen werden, so dass der Strompfad in einer parallelen und flachen Plattenform ausgebildet sein kann. Daher können die Strompfade in der Schaltung verkürzt werden, und die Verdrahtungsinduktivität innerhalb des Leistungs-Halbleitermoduls 1 kann reduziert werden.
  • Ferner sind in der Kommutierungsschleife, in dem Bereich, wo das erste und das zweite Verdrahtungsmuster 4 und 6 laminiert sind, die Stromrichtungen zueinander entgegengesetzt. Daher können die magnetischen Flüsse, die infolge der zeitlichen Änderungen di/dt der Ströme erzeugt werden, einander auslöschen, so dass die Verdrahtungsinduktivität in der Kommutierungsschleife effizient verringert werden kann.
  • Da außerdem das erste und das zweite Verdrahtungsmuster 4 und 6 laminiert sind, kann der Platz verringert werden, der für die Verdrahtung nötig ist, so dass die Größe des Leistungs-Halbleitermoduls 1 verringert werden kann.
  • Da außerdem die Leistungs-Halbleiterelemente 7, die Wärmequellen sind, auf dem ersten Verdrahtungsmuster 4 für die erste Schicht angeordnet sind, kann Wärme, die von dem Leistungs-Halbleiterelement 7 erzeugt wird, effizient zur Basisplatte 2 geleitet werden, und folglich kann ein Leistungs-Halbleitermodul 1 mit großem Kühlvermögen erhalten werden.
  • Bei der vorliegenden Ausführungsform 1 wird beispielhaft das Leistungs-Halbleitermodul 1 mit einer 6-in-1-Struktur verwendet, aber das Leistungs-Halbleitermodul ist darauf nicht beschränkt. Die vorliegende Ausführungsform 1 kann ebenso mit einem Leistungs-Halbleitermodul verwendet werden, das eine sogenannte 2-in-1-Struktur oder eine sogenannte 1-in-1-Struktur hat, so dass die gleiche Wirkung erzielt werden kann.
  • Andererseits gilt für die 6-in-1-Struktur, die bei der vorliegenden Ausführungsform 1 beschrieben ist, Folgendes: Da das erste und das zweite Verdrahtungsmuster 4 und 6 laminiert sind und die Verdrahtungsinduktivität effizient verringert werden kann, ist insbesondere die Schwankung der Induktivität zwischen den Phasen auf der negativen Seite klein. Daher kann, wenn die vorliegende Erfindung mit der 6-in-1-Struktur verwendet wird, eine dahingehende Wirkung erzielt werden, dass Schwankungen der Schaltgeschwindigkeit oder Schwankungen der Stoßspannung zwischen den Phasen verringert werden.
  • Ausführungsform 2
  • 4 ist eine Draufsicht, die schematisch die Konfiguration eines Leistungs-Halbleitermoduls 1A gemäß Ausführungsform 2 der vorliegenden Erfindung zeigt. 5 ist eine Schnittansicht entlang B1-B2 der Draufsicht gemäß 4. Um das Verständnis des inneren Aufbaus des Leistungs-Halbleitermoduls 1A zu erleichtern, ist ein Transferformungsharz 11 in der Draufsicht von 4 nicht gezeigt.
  • Auch bei der vorliegenden Ausführungsform 2 wird – wie bei der obigen Ausführungsform 1 – ein Leistungs-Halbleitermodul mit einer 6-in-1-Struktur verwendet, und das Leistungs-Halbleitermodul weist Schaltungen für drei Phasen auf, wobei in jeder davon die zwei Paare von Halbleiterelementen 7a vom Lichtbogen selbstlöschenden Typ und die antiparallel geschaltete Umlaufdiode 7b in Reihe geschaltet sind.
  • Der grundsätzliche Aufbau, wie z. B. die Anordnung der Leistungs-Halbleiterelemente 7a und 7b, ist annähernd der gleiche wie in der obigen Ausführungsform 1. Die Stellen jedoch, an welchen ein Muster für die Verdrahtung der Gate-Elektrode und ein Muster für die Verdrahtung für die Steuerung der Emitter-Elektrode eines jeweiligen Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ vorgesehen sind, unterscheiden sich von denjenigen in der obigen Ausführungsform 1. Es sei angemerkt, dass die gleichen Komponenten wie in der obigen Ausführungsform 1 mit den gleichen Bezugszeichen bezeichnet sind, so dass deren Beschreibung hier weggelassen wird.
  • In der obigen Ausführungsform 1 sind sowohl die Verdrahtung für die Gate-Elektrode, als auch die Verdrahtung für die Steuerung der Emitter-Elektrode eines jeden Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ in dem ersten Verdrahtungsmuster 4 (in dem ersten Bereich 4c und dem vierten Bereich 4d) für die erste Schicht ausgebildet.
  • Andererseits befinden sich bei der vorliegenden Ausführungsform 2 – wie in den 4 und 5 gezeigt – die laminierten Musterbereiche, wo das erste Verdrahtungsmuster 4 für die erste Schicht und das zweite Verdrahtungsmuster 6 für die zweite Schicht laminiert sind, an einer Vielzahl von Stellen. Die eine von der Verdrahtung für die Gate-Elektrode und der Verdrahtung für die Steuerung der Emitter-Elektrode eines jeden Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ ist in dem ersten Verdrahtungsmuster für die erste Schicht ausgebildet, und die jeweils andere ist in dem zweiten Verdrahtungsmuster für die zweite Schicht ausgebildet. Folglich sind die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Emitter-Elektrode im laminierten Musterbereich laminiert.
  • Genauer gesagt: Bei der vorliegenden Ausführungsform 2 gibt es neben dem laminierten Musterbereich X1 sechs laminierte Musterbereiche X2 bis X7. Beispielsweise ist in 4 und 5 die Verdrahtung für die Steuerung der Emitter-Elektrode des am weitesten links angeordneten Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ in dem ersten Verdrahtungsmuster 4 (in einem fünften Bereich 4e des ersten Verdrahtungsmusters 4) für die erste Schicht ausgebildet, und die Verdrahtung für die Gate-Elektrode ist in dem zweiten Verdrahtungsmuster 6 für die zweite Schicht in dem laminierten Musterbereich X2 (dem Verdrahtungsmuster 6 für die zweite Schicht, die auf dem fünften Bereich 4e des ersten Verdrahtungsmusters 4 über die zweite Isolierschicht laminiert ist) ausgebildet.
  • Folglich sind die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Emitter-Elektrode des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ laminiert. Das erste Verdrahtungsmuster 4e (4) und das zweite Verdrahtungsmuster 6 (X2) sind jeweils mit der Emitter-Elektrode und der Gate-Elektrode des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ mittels Bonddrähten 9 (durch die mit 9c in 4 bezeichneten Bonddrähte) verbunden, und die Emitter-Elektrode und die Gate-Elektrode sind mit den jeweiligen Anschlüssen 10 für die Steuerung (durch die mit 10a in den 4 und 5 bezeichneten Anschlüsse) verbunden. Eine externe Schaltung ist mit jedem Anschluss 10a verbunden.
  • Die fünf Halbleiterelemente 7a vom Lichtbogen selbstlöschenden Typ, die sich von dem am weitesten links angeordneten Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ unterscheiden, haben ebenfalls die gleiche Konfiguration, so dass die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Emitter-Elektrode in jedem der laminierten Musterbereiche X3 bis X7 laminiert sind.
  • Wie oben beschrieben, sind bei der vorliegenden Ausführungsform 2 die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Emitter-Elektrode des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ laminiert, so dass der Pfad zwischen der Gate-Elektrode und der Emitter-Elektrode verkürzt wird. Daher kann zusätzlich zu der Wirkung gemäß Ausführungsform 1 die Impedanz im Gate-Emitter-Pfad verringert werden, und Vibrationen und Schwingungen des Gates und dergleichen können unterbunden werden. Da außerdem die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Emitter-Elektrode laminiert sind, kann die Größe des Leistungs-Halbleitermoduls 1A weiter verringert werden.
  • Bei der vorliegenden Ausführungsform 2 ist die Verdrahtung für die Steuerung der Emitter-Elektrode in dem ersten Verdrahtungsmuster 4 für die erste Schicht gebildet, und die Verdrahtung für die Gate-Elektrode ist in dem zweiten Verdrahtungsmuster 6 für die zweite Schicht gebildet. Die Konfiguration ist darauf jedoch nicht beschränkt. Die Verdrahtung für die Gate-Elektrode kann in dem ersten Verdrahtungsmuster 4 für die erste Schicht ausgebildet sein, und die Verdrahtung für die Steuerung der Emitter-Elektrode kann in dem zweiten Verdrahtungsmuster 6 für die zweite Schicht ausgebildet sein.
  • Ausführungsform 3
  • 6 ist eine Draufsicht, die schematisch die Konfiguration eines Leistungs-Halbleitermoduls 1B gemäß Ausführungsform 3 der vorliegenden Erfindung zeigt. 7 ist eine Schnittansicht entlang C1-C2 der Draufsicht gemäß 6. Die vorliegende Ausführungsform 3 verwendet beispielhaft ein Leistungs-Halbleitermodul mit einer sogenannten 2-in-1-Struktur.
  • Das Leistungs-Halbleitermodul 1B der vorliegenden Ausführungsform 3 ist aus einer Schaltung gebildet, in welcher zwei Paare von Halbleiterelementen 7a vom Lichtbogen selbstlöschenden Typ als Leistungs-Halbleiterelement 7 und die jeweils antiparallel geschaltete Umlaufdiode 7b parallelgeschaltet sind, um eine Einheit zu bilden, und in welcher zwei solche Einheiten in Reihe geschaltet sind.
  • Im Unterschied zu der obigen Ausführungsform 1 oder Ausführungsform 2 ist das Leistungs-Halbleitermodul 1B der vorliegenden Ausführungsform 3 kein Leistungs-Halbleitermodul vom Transferformungstyp, welches mit einem Transferformungsharz verschlossen ist. Das Leistungs-Halbleitermodul 1B der vorliegenden Ausführungsform 3 ist ein Leistungs-Halbleitermodul 1B vom Gehäusetyp, dessen Gebrauch verbreiteter ist als der Transferformungstyp.
  • Ein Leistungs-Halbleitermodul vom Gehäusetyp wird erhalten, indem ein Gel-Einkapselungsharz oder dergleichen in ein Harzgehäuse gefüllt wird, um ein Verdrahtungsmuster, ein Leistungs-Halbleiterelement und dergleichen zu umschließen und sie dadurch zu integrieren.
  • Im Allgemeinen wird bei einem Leistungs-Halbleitermodul vom Gehäusetyp eine Keramik-Isolierschicht als Isolierschicht verwendet, die auf einer Basisplatte angeordnet ist, welche ein metallischer Wärmeabführungs-Körper ist. Auch bei der vorliegenden Ausführungsform 3 wird eine erste Isolierschicht 3B, die aus Keramik hergestellt ist, als erste Isolierschicht für die erste Schicht verwendet, die auf der Basisplatte angeordnet ist.
  • Zunächst wird unter Bezugnahme auf 6 und 7 die Konfiguration des Leistungs-Halbleitermoduls 1B beschrieben. Es sei angemerkt, dass die gleichen Komponenten wie bei der obigen Ausführungsform 1 mit den gleichen Bezugszeichen bezeichnet sind, und dass deren Beschreibung hier weggelassen wird. Um das Verständnis des inneren Aufbaus des Gehäuses des Leistungs-Halbleitermoduls 1B zu erleichtern, ist ein das Gehäuse in der Draufsicht von 6 nicht gezeigt.
  • Bei dem Leistungs-Halbleitermodul 1B ist die erste Isolierschicht 3B, die aus Keramik hergestellt ist, als erste Isolierschicht auf einer Basisplatte 2B vorgesehen, welche ein metallischer Wärmeabführungs-Körper ist. Tatsächlich ist eine Metallfolie 30B mit der unteren Fläche der ersten Isolierschicht 3B mittels Hartlötens verbunden, und die Metallfolie 30B ist mit der Basisplatte 2B mittels eines Lots 8 verbunden. Folglich haftet die erste Isolierschicht 3B an der Basisplatte 2B.
  • Auf der oberen Fläche der ersten Isolierschicht 3B, die auf der Basisplatte 2B befestigt wird, ist ein erstes Verdrahtungsmuster 4B für die erste Schicht, das durch Ätzen einer Metallfolie gebildet ist, mittels Hartlöten oder dergleichen haftend verbunden. Auf einem vorbestimmten Bereich, der ein Teil des ersten Verdrahtungsmusters 4B ist, wird ein zweites Verdrahtungsmuster 6B für die zweite Schicht, die von einer Metallfolie gebildet ist, mittels einer zweiten Isolierschicht 5B auflaminiert. Folglich wird ein laminierter Musterbereich Y1 ausgebildet, in welchem zwei Schichten der Verdrahtungsmuster 4B und 6B laminiert sind.
  • Auf dem ersten Verdrahtungsmuster 4B ist in einem Bereich, der von dem laminierten Musterbereich Y1 verschieden ist, die Vielzahl von Leistungs-Halbleiterelementen 7 angebracht und mit dem ersten Verdrahtungsmuster 4B mittels eines Lotes 8 verbunden. Außerdem ist die elektrische Verbindung in der erforderlichen Weise ausgeführt, und zwar mittels einer Drahtbond-Verbindung 9 zwischen den Leistungs-Halbleiterelementen 7, zwischen dem jeweiligen Leistungs-Halbleiterelement 7 und dem ersten bzw. zweiten Verdrahtungsmuster 4B bzw. 6B usw. Außerdem sind an beliebigen Bereichen des ersten und zweiten Verdrahtungsmusters 4B und 6B eine Vielzahl von Anschlüssen 10b für den externen Anschluss vorgesehen.
  • Die Anschlüsse 10b sind mit dem ersten und dem zweiten Verdrahtungsmuster 4B und 6B mittels eines Lotes 8 verbunden. Obwohl in den obigen Ausführungsformen 1 und 2 ein Anschluss vom Sockeltyp als Anschluss für die externe Verbindung verwendet werden, wird bei der vorliegenden Ausführungsform 3 der Anschluss 10b vom Schrauben-Verbindungstyp als Anschluss verwendet.
  • Diese Komponenten (die Basisplatte 2B, die erste Isolierschicht 3B, das erste Verdrahtungsmuster 4B, die zweite Isolierschicht 5B, das zweite Verdrahtungsmuster 6B, das Leistungs-Halbleiterelement 7, die Drahtbond-Verbindung 9, der Anschluss 10b und dergleichen) sind von einem Gehäuse 12 umschlossen, und das Innere des Gehäuses 12 ist mit einem Einkapselungsharz 13 im Gel-Zustand gefüllt.
  • Nachstehend werden die Materialien und die Eigenschaften der jeweiligen Komponenten näher beschrieben.
  • Die Basisplatte 2B ist die gleiche wie in dem Fall der Basisplatte 2 der obigen Ausführungsform 1, so dass deren erneute Beschreibung hier weggelassen wird.
  • Als erste Isolierschicht 3B wird eine erste Isolierschicht 3B, die aus Keramik hergestellt ist, verwendet, im Unterschied zu der aus einem Harz gebildeten Isolierschicht 3 in der obigen Ausführungsform 1. Beispiele der Keramik umfassen Siliciumnitrid, Aluminiumnitrid und dergleichen. Die Dicke der ersten Isolierschicht 3B wird beispielsweise mit etwa 300 μm bis 1000 μm gewählt.
  • Die zweite Isolierschicht 5B ist die gleiche wie bei der obigen Ausführungsform 1. Das heißt, die zweite Isolierschicht 5B ist von einem Epoxidharz-Isolierflächenkörper gebildet, der Aluminiumoxidpulver als anorganisches Pulver enthält, und deren Dicke wird beispielsweise mit etwa 20 μm bis 400 μm gewählt.
  • Das erste Verdrahtungsmuster 4B, das zweite Verdrahtungsmuster 6B, die Drahtbond-Verbindung 9 und dergleichen sind die gleichen wie in der obigen Ausführungsform 1, so dass deren Beschreibung hier weggelassen wird.
  • Hier wird eine übliche Keramik-Isolierplatte beschrieben, die oftmals in einem Leistungs-Halbleitermodul vom Gehäusetyp verwendet wird. Die Keramik-Isolierplatte wird erhalten, indem eine Metallfolie, wie z. B. eine Kupferfolie auf der einen Fläche einer Keramik-Isolierschicht mittels Hartlötens haftend verbunden wird, und indem ein Verdrahtungsmuster, das beispielsweise durch Ätzen einer Metallfolie, wie z. B. einer Kupferfolie ausgebildet wird, auf der anderen Fläche ebenfalls mittels Hartlötens haftend verbunden wird.
  • Bei dem Leistungs-Halbleitermodul 1B der vorliegenden Ausführungsform 3 wird die obige Keramik-Isolierplatte, die üblich und kommerziell erhältlich ist, als Metallfolie 30B, die erste Isolierschicht 3B und das erste Verdrahtungsmuster 4B verwendet. Die Metallfolie 30B, die erste Isolierschicht 3B und das erste Verdrahtungsmuster 4B entsprechen einer Keramik-Isolierplatte 14.
  • Nachstehend wird ein Beispiel eines Herstellungsverfahrens für das Leistungs-Halbleitermodul 1B beschrieben.
  • Zunächst wird die Keramik-Isolierplatte 14 mit der Basisplatte 2B, die aus einer Aluminiumplatte mit einer Dicke von 3 mm gebildet ist, mittels eines Lotmaterials 8 haftend verbunden. Zu diesem Zeitpunkt haftet die Keramik-Isolierplatte 14 an der Basisplatte 2B, so dass sich die Metallfolie 30B auf der Unterseite der Keramik-Isolierplatte 14 befindet und sich das erste Verdrahtungsmuster 4B auf der Oberseite der Keramik-Isolierplatte 14 befindet.
  • Danach wird auf einem vorbestimmten Bereich, der ein Teil des ersten Verdrahtungsmusters 4B für die erste Schicht ist, ein Epoxidharz-Isolierflächenkörper als zweite Isolierschicht 5B angeordnet, der Aluminiumoxidpulver im B-Zustand enthält, und dann wird eine Kupferfolie (für die zweite Schicht) mit einer Dicke von 0,3 mm darübergelegt, die ungefähr die gleiche Größe wie die zweite Isolierschicht 5 aufweist.
  • Indem sie erwärmt und mit Druck beaufschlagt werden, werden das erste Verdrahtungsmuster 4B und die Kupferfolie (für die zweite Schicht) mittels der zweiten Isolierschicht 5B durch Härten der zweiten Isolierschicht 5B haftend verbunden. Danach wird die Kupferfolie (für die zweite Schicht) in eine vorbestimmte Form geätzt, so dass das zweite Verdrahtungsmuster 6B für die zweite Schicht ausgebildet wird.
  • Auf dem ersten Verdrahtungsmuster 4B sind Element-Befestigungsbereiche zum Anbringen der Leistungs-Halbleiterelemente 7 an vorbestimmten Positionen ausgebildet. Die zweite Isolierschicht 5B und das zweite Verdrahtungsmuster 6B sind in einem vorbestimmten Bereich ausgebildet, der verschieden von den Element-Befestigungsbereichen auf dem ersten Verdrahtungsmuster 4B ist.
  • Folglich wird eine metallische Leiterplatte gebildet, und zwar von der Basisplatte 2B, der Keramik-Isolierplatte 14, der zweiten Isolierschicht 5B, und dem zweiten Verdrahtungsmuster 6B. Nachdem die metallische Leiterplatte ausgebildet wurde, kann ein (nicht dargestelltes) Lötstoppmittel, das eine Isolierschicht zum Schützen des ersten Verdrahtungsmusters 4B und des zweiten Verdrahtungsmusters 6B ist, an einer beliebigen Position auf einer Fläche der metallischen Leiterplatte ausgebildet werden. Außerdem kann, bevor die Basisplatte 2B und die Keramik-Isolierplatte 14 haftend verbunden werden, ein Lötstoppmittel im Voraus auf der Keramik-Isolierplatte 14 ausgebildet werden.
  • Unter Verwendung eines Lotes 8 werden die Leistungs-Halbleiterelemente 7 mit den Element-Befestigungsbereichen verbunden (gebondet), die an vorbestimmten Positionen auf dem ersten Verdrahtungsmuster 4B für die erste Schicht vorgesehen sind, und die Anschlüsse 10b für einen externen Anschluss werden an beliebigen Positionen auf dem ersten Verdrahtungsmuster 4B und dem zweiten Verdrahtungsmuster 6B verbunden (gebondet). Es sei angemerkt, dass die Leistungs-Halbleiterelemente 7 nur auf dem ersten Verdrahtungsmuster 4B angeordnet sind, jedoch nicht auf dem zweiten Verdrahtungsmuster 6B.
  • Das Leistungs-Halbleitermodul 1B der vorliegenden Ausführungsform 3 ist hier, wie oben beschrieben, aus einer Schaltung gebildet, in welcher zwei Paare von Halbleiterelementen 7a vom Lichtbogen selbstlöschenden Typ als Leistungs-Halbleiterelement 7 und die jeweils antiparallel geschaltete Umlaufdiode 7b parallelgeschaltet sind, um eine Einheit zu bilden, und in welcher zwei solche Einheiten in Reihe geschaltet sind.
  • Wie ebenfalls in 6 gezeigt, sind daher auf dem ersten Verdrahtungsmuster 4 vier Paare der Halbleiterelemente 7a vom Lichtbogen selbstlöschenden Typ und der Umlaufdiode 7b vorgesehen. In dem Leistungs-Halbleitermodul 1B der vorliegenden Ausführungsform 3, bilden beispielsweise zwei Halbleiterelemente 7a vom Lichtbogen selbstlöschenden Typ und zwei Umlaufdioden 7b, die in 6 in der linken Hälfte angeordnet sind, den Zweig 70b auf der negativen Seite, und zwei Halbleiterelemente 7a vom Lichtbogen selbstlöschenden Typ und zwei Umlaufdioden 7b, die in 6 in der rechten Hälfte angeordnet sind, bilden den Zweig 70a auf der positiven Seite Dann wird zwischen dem ersten Verdrahtungsmuster 4B oder dem zweiten Verdrahtungsmuster 6B und jedem Leistungs-Halbleiterelement 7 sowie zwischen den Leistungs-Halbleiterelementen 7 eine Verbindung ausgebildet, und zwar mittels Bonddrähten 9 in Bereichen, in welchen eine elektrische Leitung benötigt wird.
  • Bei der vorliegenden Ausführungsform 3 wird die Verbindung zwischen dem ersten und dem zweiten Verdrahtungsmuster 4B bzw. 6B und jedem Leistungs-Halbleiterelement 7 sowie die Verbindung zwischen den Leistungs-Halbleiterelementen 7 mittels Bonddrähten 9 hergestellt, aber die Verbindung ist darauf nicht beschränkt. Jedwedes Verfahren kann verwendet werden, solange eine geeignete elektrische Verbindung hergestellt werden kann.
  • Als nächstes wird ein äußerer Umfangsbereich 12a des Gehäuses 12, der so vorgesehen ist, dass er die metallische Leiterplatte umgibt, auf welcher die Leistungs-Halbleiterelemente 7, die Anschlüsse 10b und dergleichen angebracht sind, an dem Umfang der oberen Fläche der Basisplatte 2B mittels eines Klebstoffs haftend verbunden.
  • Dann wird dessen Inneres mit dem Einkapselungsharz 13 im Gel-Zustand befüllt, und das Einkapselungsharz 13 wird durch Erwärmung gehärtet. Danach wird ein Deckelbereich 12b für das Gehäuse platziert, und der äußere Umfangsbereich 12a und der Deckelbereich 12b werden mittels eines Klebstoffs haftend verbunden, so dass das Gehäuse 12 gebildet wird.
  • Bei der vorliegenden Ausführungsform 3 wird ein Epoxidharz-Flächenkörper, welcher Aluminiumoxidpulver als anorganisches Pulver enthält, als zweite Isolierschicht 5B verwendet. Stattdessen kann eine Schicht oder ein Flächenkörper aus Isolierharz, wie z. B. Polyimid verwendet werden. Außerdem können neben einem Erwärmungs- und Druckbeaufschlagungsprozess auch das erste Verdrahtungsmuster 4B und das zweite Verdrahtungsmuster 6B unter Verwendung eines Polyimid-Flächenkörpers verbunden (gebondet) werden, auf dessen beiden Flächen ein Klebemittel aufgebracht ist.
  • Wie oben beschrieben, gilt bei der vorliegenden Ausführungsform 3 Folgendes: Obwohl das Leistungs-Halbleitermodul 1B vom Gehäusetyp im Unterschied zu der obigen Ausführungsform 1 verwendet wird, ist der laminierte Musterbereich Y1 vorgesehen, in welchem das zweite Verdrahtungsmuster 6B für die zweite Schicht in einem Teilbereich auf dem ersten Verdrahtungsmuster 4B für die erste Schicht laminiert ist, und zwar nur über die zweite Isolierschicht 5B, wie in der obigen Ausführungsform 1.
  • Daher können die Verdrahtung vom positiven Anschluss zum Zweig 70a auf der positiven Seite und die Verdrahtung vom Zweig 70b auf der negativen Seite zum negativen Anschluss, die eine Hauptschaltung des Leistungs-Halbleitermoduls 1B bilden, auf laminierte Weise in dem laminierten Musterbereich Y1 ausgebildet sein, so dass der Strompfad in einer parallelen und flachen Plattenform ausgebildet sein kann.
  • Daher können wie bei der obigen Ausführungsform 1 ähnliche Wirkungen erzielt werden, wie z. B. die Verringerung der Verdrahtungsinduktivität innerhalb des Leistungs-Halbleitermoduls 1B, eine effiziente Verringerung der Verdrahtungsinduktivität in der Kommutierungsschleife und eine Größenreduzierung des Leistungs-Halbleitermoduls 1B.
  • Da die Leistungs-Halbleiterelemente 7, die Wärmequellen sind, auf dem ersten Verdrahtungsmuster 4B für die erste Schicht angeordnet sind, kann Wärme, die von den Leistungs-Halbleiterelementen 7 erzeugt wird, effizient zur Basisplatte 2B geleitet werden, und folglich kann ein Leistungs-Halbleitermodul 1B mit großem Kühlvermögen erhalten werden, wie bei der oben beschriebenen Ausführungsform 1.
  • Was das Kühlvermögen anbelangt, wird bei der vorliegenden Ausführungsform 3 eine Keramik-Isolierschicht als erste Isolierschicht 3B verwendet, und zwar zwischen dem ersten Verdrahtungsmuster 4B, auf welchem die Leistungs-Halbleiterelemente 7, die Wärmequellen sind, angebracht sind, und der Basisplatte 2B.
  • Eine Keramik, wie z. B. Siliciumnitrid oder Aluminiumnitrid hat einen kleinen Wärmewiderstand im Vergleich zu einer Harz-Isolierschicht, und es kann daher auf effizientere Weise die Wärme, die von den Leistungs-Halbleiterelementen 7 erzeugt wird, zur Basisplatte 2B geleitet werden. Dadurch wird das Kühlvermögen weiter verbessert.
  • Außerdem kann die Konfiguration der obigen Ausführungsform 2 auf die Konfiguration der vorliegenden Ausführungsform 3 angewendet werden, so dass die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Emitter-Elektrode des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ laminiert werden können.
  • Bei der vorliegenden Ausführungsform 3 ist eine Schaltung beschrieben, in welcher zwei Paare der Halbleiterelemente 7a vom Lichtbogen selbstlöschenden Typ und der jeweils antiparallel geschalteten Umlaufdiode 7b parallelgeschaltet sind, um eine Einheit zu bilden, und in welcher zwei solche Einheiten in Reihe geschaltet sind.
  • In einer gewöhnlichen 2-in-1-Struktur wird jedoch auch oft eine Schaltung verwendet, in welcher das Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ und die Umlaufdiode 7b antiparallel geschaltet sind, um eine Einheit zu bilden, und wobei dann zwei solche Einheiten in Reihe geschaltet sind.
  • Natürlich kann die vorliegende Ausführungsform 3 auch auf eine solche Schaltung angewendet werden. Selbstverständlich kann die vorliegende Ausführungsform 3 auch mit einem Leistungs-Halbleitermodul mit einer 6-in-1-Struktur wie in der obigen Ausführungsform 1 verwendet werden, oder mit einem Leistungs-Halbleitermodul, das eine 1-in-1-Struktur hat.
  • Für den Fall, dass die obige Ausführungsform 3 auf die 6-in-1-Struktur Anwendung findet, gilt Folgendes: Da das erste und zweite Verdrahtungsmuster 4 und 6 laminiert sind und die Verdrahtungsinduktivität effizient verringert werden kann, ist insbesondere die Schwankung der Induktivität zwischen den Phasen auf der negativen Seite klein.
  • Daher kann, wenn die vorliegende Erfindung mit der 6-in-1-Struktur verwendet wird, eine dahingehende Wirkung erzielt werden, dass Schwankungen der Schaltgeschwindigkeit oder Schwankungen der Stoßspannung zwischen den Phasen verringert werden.
  • Ausführungsform 4
  • 8 ist eine Draufsicht, die schematisch die Konfiguration eines Leistungs-Halbleitermoduls 1C gemäß Ausführungsform 4 der vorliegenden Erfindung zeigt. 9 ist eine Schnittansicht entlang D1-D2 der Draufsicht gemäß 8. Um das Verständnis des inneren Aufbaus des Leistungs-Halbleitermoduls 1C zu erleichtern, ist ein Transferformungsharz 11 in der Draufsicht von 8 nicht gezeigt.
  • Auch bei der vorliegenden Ausführungsform 4, wird – wie bei den obigen Ausführungsformen 1 und 2 – ein Leistungs-Halbleitermodul mit einer 6-in-1-Struktur verwendet, und das Leistungs-Halbleitermodul weist Schaltungen für drei Phasen auf, wobei in jeder davon die zwei Paare (Zweige) von Halbleiterelementen 7a vom Lichtbogen selbstlöschenden Typ und die jeweils antiparallel geschaltete Umlaufdiode 7b in Reihe geschaltet sind. Der grundsätzliche Aufbau, wie z. B. die Anordnung der Leistungs-Halbleiterelemente 7a und 7b, ist annähernd der gleiche wie bei der obigen Ausführungsform 1.
  • Die Stellen jedoch, an welchen ein Muster für die Verdrahtung der Gate-Elektrode und ein Muster für die Verdrahtung für die Steuerung der Emitter-Elektrode, die eine Ausgangselektrode ist, für das jeweilige Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ vorgesehen sind, unterscheiden sich von denjenigen in den obigen Ausführungsformen 1 und 2. Es sei angemerkt, dass die gleichen Komponenten wie in der obigen Ausführungsform 1 mit den gleichen Bezugszeichen bezeichnet sind, und dass deren Beschreibung hier weggelassen wird.
  • Wie in 8 und 9 gezeigt, werden bei dem Leistungs-Halbleitermodul 1C der vorliegenden Ausführungsform 4 eine Basisplatte 2C, eine erste Isolierschicht 3C, ein erste Verdrahtungsmuster 4C, eine zweite Isolierschicht 5C und ein zweites Verdrahtungsmuster 6C in dieser Reihenfolge laminiert, und die Konfiguration ist soweit im Wesentlichen die gleiche wie diejenige des Leistungs-Halbleitermoduls 1 gemäß Ausführungsform 1.
  • Die Materialien und dergleichen der Basisplatte 2C, der ersten Isolierschicht 3C, des ersten Verdrahtungsmusters 4C, der zweiten Isolierschicht 5C und des zweiten Verdrahtungsmusters 6C sind ebenfalls die gleichen wie diejenigen, die bei der obigen Ausführungsform 1 verwendet werden.
  • Bei der vorliegenden Ausführungsform 4 sind ferner auf einem laminierten Musterbereich Z1, in welchem das erste Verdrahtungsmuster 4C für die erste Schicht und das zweite Verdrahtungsmuster 6C für die zweite Schicht laminiert sind, ein drittes Verdrahtungsmuster 16 für die dritte Schicht und ein viertes Verdrahtungsmuster 18 für die vierte Schicht laminiert.
  • Genauer gesagt: In einem Teilbereich auf dem zweiten Verdrahtungsmuster 6C in dem laminierten Musterbereich Z1 wird eine dritte Isolierschicht 15 vorgesehen, und dann wird auf der dritten Isolierschicht 15 das dritte Verdrahtungsmuster 16 für die dritte Schicht angebracht, welches im Wesentlichen die gleiche Größe hat wie die dritte Isolierschicht 15.
  • Ferner wird auf einem Teil des dritten Verdrahtungsmusters 16 eine vierte Isolierschicht 17 vorgesehen, und dann wird auf der vierten Isolierschicht 17 das vierte Verdrahtungsmuster 18 für die vierte Schicht vorgesehen, welches im Wesentlichen die gleiche Größe hat wie die vierte Isolierschicht 17. Folglich wird ein laminierter vierlagiger Bereich (Z2 bis Z4) ausgebildet, in welchem vier Schichten von Verdrahtungsmustern laminiert sind.
  • Bei der vorliegenden Ausführungsform 4 sind beispielsweise solche laminierten vierlagigen Bereiche an insgesamt drei Stellen vorgesehen (Bereiche, die mit Z2 bis Z4 in 8 bezeichnet sind). Die Verdrahtungen für die Gate-Elektroden und die Verdrahtungen für die Steuerung der Emitter-Elektroden der drei Halbleiterelemente 7a vom Lichtbogen selbstlöschenden Typ, die den Zweig 70a auf der positiven Seite bilden, sind in dem dritten Verdrahtungsmuster 16 bzw. in dem vierten Verdrahtungsmuster 18 in den laminierten vierlagigen Bereichen Z2 bis Z4 ausgebildet. Außerdem sind auf jedem dritten Verdrahtungsmuster 16 und jedem vierten Verdrahtungsmuster 18 Anschlüsse 10c (10) für den externen Anschluss vorgesehen.
  • Beispielsweise ist in 8 für das Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ, das den am weitesten links angeordneten Zweig 70a auf der positiven Seite bildet, die Verdrahtung für die Steuerung der Emitter-Elektrode in dem dritten Verdrahtungsmuster 16 für die dritte Schicht ausgebildet, welche den laminierten vierlagigen Bereich Z2 umfasst, und die Verdrahtung für die Gate-Elektrode ist in dem vierten Verdrahtungsmuster 18 für die vierte Schicht in dem laminierten vierlagigen Bereich Z2 ausgebildet.
  • Folglich sind die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Emitter-Elektrode dieses Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ laminiert. Das dritte Verdrahtungsmuster 16 und das vierte Verdrahtungsmuster 18 sind jeweils mit der Emitter-Elektrode und der Gate-Elektrode des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ mittels Bonddrähten 9 verbunden, und die Emitter-Elektrode und die Gate-Elektrode sind mit den jeweiligen Anschlüssen 10c (10) für die Steuerung verbunden. Externe Schaltungen sind mit den Anschlüssen 10c (10) verbunden.
  • Von dem Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ, das die Zweige 70a auf der positiven Seite bildet, sind auch für die zwei Halbleiterelemente 7a vom Lichtbogen selbstlöschenden Typ, die sich von dem am weitesten links angeordneten Halbleiterelement 7a vom Lichtbogen selbstlöschenden Typ unterscheiden, die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Emitter-Elektrode in jedem der laminierten vierlagigen Bereiche Z3 und Z4 laminiert.
  • Bei der vorliegenden Ausführungsform 4 gilt hinsichtlich des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ, das den Zweig 70b auf der negativen Seite bildet, wie in der obigen Ausführungsform 1 Folgendes:
    Sowohl die Verdrahtung für die Gate-Elektrode, als auch die Verdrahtung für die Steuerung der Emitter-Elektrode ist in einem vorbestimmten Bereich des ersten Verdrahtungsmusters 4C für die erste Schicht ausgebildet.
  • Es sei angemerkt, dass die dritte Isolierschicht 15 und die vierte Isolierschicht 17 aus Harz gebildet sind. Beispielsweise kann ein Harz-Isolierflächenkörper verwendet werden, der ein anorganisches Pulver enthält, oder es kann ein Harz-Isolierflächenkörper verwendet werden, der Glasfasern enthält. Hier sind diese aus einem Epoxidharz-Isolierflächenkörper gebildet, welcher Aluminiumoxidpulver als anorganisches Pulver enthält, wie für den Fall der ersten Isolierschicht 3C oder der zweiten Isolierschicht 5C.
  • Daher werden die Haftung zwischen dem zweiten Verdrahtungsmuster 6C und dem dritten Verdrahtungsmuster 16 und die Haftung zwischen dem dritten Verdrahtungsmuster 16 und dem vierten Verdrahtungsmuster 18 von der dritten Isolierschicht 15 und der vierten Isolierschicht 17 in einem B-Zustand durchgeführt, wobei sie mit Druck beaufschlagt und gehärtet werden, wie oben beschrieben.
  • Die Dicke der dritten Isolierschicht 15 und der vierten Isolierschicht 17 wird beispielsweise mit ungefähr 20 μm bis 400 μm gewählt. Außerdem kann eine Schicht oder ein Flächenkörper aus Isolierharz, wie z. B. Polyimid verwendet werden. Außerdem können neben einem Erwärmungs- und Druckbeaufschlagungsprozess auch die Verdrahtungsmuster 6C, 16 und 18 miteinander unter Verwendung eines Polyimid-Flächenkörpers oder dergleichen verbunden (gebondet) werden, auf dessen beiden Flächen ein Klebemittel aufgebracht ist.
  • Außerdem sind die Materialien und dergleichen des dritten Verdrahtungsmusters 16 und des vierten Verdrahtungsmusters 18 die gleichen wie diejenigen des ersten Verdrahtungsmusters 4C und des zweiten Verdrahtungsmusters 6C. Beispielsweise werden das dritte Verdrahtungsmuster 16 und das vierte Verdrahtungsmuster 18 durch Ätzen einer Kupferfolie ausgebildet, die eine Dicke von 0,3 mm aufweist.
  • Wie oben beschrieben, sind bei der vorliegenden Ausführungsform 4 das dritte und das vierte Verdrahtungsmuster 16 und 18 für die dritte Schicht bzw. für die vierte Schicht ferner auf dem ersten und zweiten Verdrahtungsmuster 4 und 6 für die erste Schicht bzw. für die zweite Schicht laminiert, und die Verdrahtung für die Steuerung der Emitter-Elektrode und die Verdrahtung für die Gate Elektrode des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ sind jeweils in dem dritten bzw. vierten Verdrahtungsmuster ausgebildet und folglich laminiert.
  • Daher kann zusätzlich zu den Wirkungen der obigen Ausführungsformen 1 und 2 in dem Leistungs-Halbleitermodul 1C ein solcher Bereich, der nur zur Verdrahtung für die Steuerung der Emitter-Elektrode und die Verdrahtung für die Gate-Elektrode verwendet wird, beseitigt werden, so dass die Größe des Leistungs-Halbleitermoduls 1C weiter verringert werden kann.
  • Bei der vorliegenden Ausführungsform 4 ist ferner die Verdrahtung für die Steuerung der Emitter-Elektrode in dem dritten Verdrahtungsmuster 16 für die dritte Schicht ausgebildet, und die Verdrahtung für die Gate-Elektrode ist in dem vierten Verdrahtungsmuster 18 für die vierte Schicht ausgebildet. Die Konfiguration ist darauf jedoch nicht beschränkt.
  • Die Verdrahtung für die Gate-Elektrode kann in dem dritten Verdrahtungsmuster 16 für die dritte Schicht ausgebildet sein, und die Verdrahtung für die Steuerung der Emitter-Elektrode kann in dem vierten Verdrahtungsmuster 18 für die vierte Schicht ausgebildet sein.
  • Bei der vorliegenden Ausführungsform 4 wird beispielhaft die Konfiguration verwendet, in welcher nur die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Emitter-Elektrode des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ, die den Zweig 70a auf der positiven Seite bilden, in dem dritten Verdrahtungsmuster 16 und dem vierten Verdrahtungsmuster 18 ausgebildet und folglich laminiert sind. Die Konfiguration ist darauf jedoch nicht beschränkt.
  • Beispielsweise kann nur die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Emitter-Elektrode des Halbleiterelements 7a vom Lichtbogen selbstlöschenden Typ, die den Zweig 70b auf der negativen Seite bilden, in einer laminierten Struktur ausgebildet sein, oder die Verdrahtungen für die Gate-Elektroden und die Verdrahtungen für die Steuerung der Emitter-Elektroden aller Halbleiterelemente 7a vom Lichtbogen selbstlöschenden Typ können in einer laminierten Struktur ausgebildet sein, so wie es angemessen ist.
  • Bei den Leistungs-Halbleiterelementen 1 und 1A bis 1C der obigen Ausführungsformen 1 bis 4 bestehen bei dem Halbleitermaterial für das Leistungs-Halbleiterelement 7 keine besonderen Einschränkungen, und es kann grundsätzlich Silicium verwendet werden.
  • Falls als Leistungs-Halbleiterelement 7 jedoch ein Halbleiter mit großer Bandlücke verwendet wird, der ein Halbleitermaterial mit großer Bandlücke, wie z. B. Siliciumcarbid, ein Material auf der Basis von Galliumnitrid oder Diamant verwendet, wird es möglich, die Verluste in den Leistungs-Halbleitermodulen 1 und 1A bis 1C zu verringern, während die vorteilhaften Wirkungen der obigen Ausführungsformen 1 bis 4 beibehalten werden. Dadurch wird es möglich, die Effizienz der Energie-Umwandlungsvorrichtung zu verbessern, die unter Verwendung der Leistungs-Halbleitermodule 1 und 1A bis 1C gebildet wird.
  • Außerdem haben solche Leistungs-Halbleitermodule 1 und 1A bis 1C eine hohe Stehspannung und auch eine hohe zulässige Stromdichte, und daher ermöglichen sie eine Größenreduzierung der Energie-Umwandlungsvorrichtung. Es sei angemerkt, dass ein Halbleiter mit großer Bandlücke nur für einige der Vielzahl von Leistungs-Halbleiterelementen 7 verwendet werden kann.
  • Da ferner ein Halbleiter mit großer Bandlücke einen großen Wärmewiderstand hat, kann ein Betrieb bei hohen Temperaturen durchgeführt werden, und bei der Energie-Umwandlungsvorrichtung können auch eine Größenreduzierung einer Wärme-Abführungsrippe eines Kühlkörpers und ein Wechsel von einem Wasserkühlungstyp auf einen Luftkühlungstyp ermöglicht werden, so dass die Dimensionen der Energie-Umwandlungsvorrichtung weiter verringert werden können.
  • Obwohl ein Halbleiter mit großer Bandlücke ein Schalten mit hoher Geschwindigkeit durchführen kann, gilt Folgendes: Da die Stoßspannung infolge der Verdrahtungsinduktivität proportional zu der Schaltgeschwindigkeit ist, ergibt sich eine Begrenzung der Schaltgeschwindigkeit. Sogar in einem solchen Fall verringert die Anwendung der Erfindung gemäß den vorliegenden Ausführungsformen 1 bis 4 die Verdrahtungsinduktivität, so dass ein Schalten mit hoher Geschwindigkeit möglich wird.
  • Es sei angemerkt, dass im Umfang der vorliegenden Erfindung die obigen Ausführungsformen frei miteinander kombiniert werden können und dass die obigen Ausführungsformen in geeigneter Weise abgewandelt oder reduziert werden können.

Claims (9)

  1. Leistungs-Halbleitermodul vom Isoliertyp, welches eine Vielzahl von Leistungs-Halbleiterelementen enthält, wobei das Leistungs-Halbleitermodul Folgendes aufweist: – eine Basisplatte als einen metallischen Wärmeabführungs-Körper; – eine erste Isolierschicht, die auf der Basisplatte vorgesehen ist; und – ein erstes Verdrahtungsmuster, das auf der ersten Isolierschicht vorgesehen ist, – wobei ein vorbestimmter Bereich auf dem ersten Verdrahtungsmuster ein laminierter Musterbereich ist, in welchem ein zweites Verdrahtungsmuster für eine zweite Schicht nur mittels einer aus Harz gebildeten zweiten Isolierschicht laminiert ist.
  2. Leistungs-Halbleitermodul nach Anspruch 1, wobei die Vielzahl von Leistungs-Halbleiterelementen in einem Bereich vorgesehen sind, der von dem laminierten Musterbereich verschieden ist, und zwar auf dem ersten Verdrahtungsmuster.
  3. Leistungs-Halbleitermodul nach Anspruch 1 oder 2, wobei die Vielzahl von Leistungs-Halbleiterelementen ein Halbleiterelement vom Lichtbogen selbstlöschenden Typ aufweist, das eine Gate-Elektrode, eine Eingangselektrode und eine Ausgangselektrode aufweist, und wobei die eine von der Verdrahtung für die Gate-Elektrode und der Verdrahtung für die Steuerung der Ausgangselektrode des Halbleiterelements vom Lichtbogen selbstlöschenden Typ in dem ersten Verdrahtungsmuster ausgebildet ist, und wobei die jeweils andere in dem zweiten Verdrahtungsmuster ausgebildet ist, so dass die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Ausgangselektrode in dem laminierten Musterbereich laminiert sind.
  4. Leistungs-Halbleitermodul nach Anspruch 1 oder 2, wobei die Vielzahl von Leistungs-Halbleiterelementen ein Halbleiterelement vom Lichtbogen selbstlöschenden Typ aufweist, das eine Gate-Elektrode, eine Eingangselektrode und eine Ausgangselektrode aufweist, und wobei ein drittes Verdrahtungsmuster für eine dritte Schicht auf dem zweiten Verdrahtungsmuster nur mittels einer dritten Isolierschicht laminiert ist, und wobei ein viertes Verdrahtungsmuster für eine vierte Schicht auf dem dritten Verdrahtungsmuster nur mittels einer vierten Isolierschicht laminiert ist, und wobei die eine von der Verdrahtung für die Gate-Elektrode und der Verdrahtung für die Steuerung der Ausgangselektrode des Halbleiterelements vom Lichtbogen selbstlöschenden Typ in dem dritten Verdrahtungsmuster ausgebildet ist, und wobei die jeweils andere in dem vierten Verdrahtungsmuster ausgebildet ist, so dass die Verdrahtung für die Gate-Elektrode und die Verdrahtung für die Steuerung der Ausgangselektrode in dem laminierten Musterbereich laminiert sind.
  5. Leistungs-Halbleitermodul nach Anspruch 1 oder 2, wobei das erste Verdrahtungsmuster und das zweite Verdrahtungsmuster mit einer Eingangs-/Ausgangselektrode und einer Gate-Elektrode des Leistungs-Halbleiterelements verbunden sind, und wobei das erste Verdrahtungsmuster und das zweite Verdrahtungsmuster voneinander isoliert sind.
  6. Leistungs-Halbleitermodul nach Anspruch 1 oder 2, wobei die erste Isolierschicht aus einem Harz gebildet ist.
  7. Leistungs-Halbleitermodul nach Anspruch 1 oder 2, wobei die erste Isolierschicht aus Keramik gebildet ist.
  8. Leistungs-Halbleitermodul nach Anspruch 1 oder 2, wobei die Vielzahl von Leistungs-Halbleiterelementen ein Element aufweist, das von einem Halbleiter mit großer Bandlücke gebildet ist.
  9. Leistungs-Halbleitermodul nach Anspruch 8, wobei das Material des Halbleiters mit großer Bandlücke Siliciumcarbid, Galliumnitrid oder Diamant ist.
DE112013003161.2T 2012-07-19 2013-07-17 Leistungs-Halbleitermodul Ceased DE112013003161T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012160113 2012-07-19
JPJP2012160113 2012-07-19
PCT/JP2013/069380 WO2014014012A1 (ja) 2012-07-19 2013-07-17 電力用半導体モジュール

Publications (1)

Publication Number Publication Date
DE112013003161T5 true DE112013003161T5 (de) 2015-03-12

Family

ID=49948837

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013003161.2T Ceased DE112013003161T5 (de) 2012-07-19 2013-07-17 Leistungs-Halbleitermodul

Country Status (5)

Country Link
US (1) US9196604B2 (de)
JP (2) JP6147256B2 (de)
CN (1) CN104488078B (de)
DE (1) DE112013003161T5 (de)
WO (1) WO2014014012A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014110967B4 (de) * 2014-08-01 2021-06-24 Infineon Technologies Ag Verkapselte elektronische Chipvorrichtung mit Befestigungseinrichtung und von außen zugänglicher elektrischer Verbindungsstruktur sowie Verfahren zu deren Herstellung
JP6435711B2 (ja) * 2014-08-21 2018-12-12 三菱マテリアル株式会社 放熱板付パワーモジュール用基板及びパワーモジュール
JP2016174055A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
US10615155B2 (en) * 2015-03-23 2020-04-07 Gd Midea Airconditioning Equipment Co., Ltd. Intelligent power module and manufacturing method thereof
EP3178110A1 (de) * 2015-10-29 2017-06-14 ABB Schweiz AG Leistungshalbleitermodul
JP6544222B2 (ja) * 2015-12-11 2019-07-17 住友電気工業株式会社 半導体モジュール及び半導体モジュールユニット
CN105811787A (zh) * 2016-05-18 2016-07-27 珠海格力电器股份有限公司 一种全密封换流组件
JP6759784B2 (ja) * 2016-07-12 2020-09-23 三菱電機株式会社 半導体モジュール
US11145634B2 (en) 2017-07-21 2021-10-12 Mitsubishi Electric Corporation Power converter
CN107464785A (zh) * 2017-08-30 2017-12-12 扬州国扬电子有限公司 一种多支路交错排布的双面散热功率模块
US11063025B2 (en) * 2017-09-04 2021-07-13 Mitsubishi Electric Corporation Semiconductor module and power conversion device
JP6819540B2 (ja) * 2017-10-23 2021-01-27 三菱電機株式会社 半導体装置
JPWO2019221242A1 (ja) 2018-05-17 2021-05-27 京セラ株式会社 パワー半導体モジュール
JP6888742B2 (ja) * 2018-06-06 2021-06-16 富士電機株式会社 半導体装置
EP3970185B1 (de) * 2019-05-14 2023-05-31 Hitachi Energy Switzerland AG Leistungshalbleitermodul mit induktivitätsarmem gate-pfad
JP7392308B2 (ja) 2019-07-19 2023-12-06 富士電機株式会社 半導体装置
US11527456B2 (en) * 2019-10-31 2022-12-13 Ut-Battelle, Llc Power module with organic layers
CN116936485A (zh) 2020-10-14 2023-10-24 罗姆股份有限公司 半导体模块

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725954B2 (ja) * 1992-07-21 1998-03-11 三菱電機株式会社 半導体装置およびその製造方法
JPH08316357A (ja) 1995-05-15 1996-11-29 Hitachi Ltd 樹脂封止型パワーモジュール装置
JP2902993B2 (ja) * 1996-05-21 1999-06-07 三洋電機株式会社 混成集積回路
JPH10135377A (ja) 1996-11-01 1998-05-22 Hitachi Ltd モールド型半導体装置
JPH11145376A (ja) * 1997-11-04 1999-05-28 Hitachi Ltd 半導体装置
JP4594477B2 (ja) * 2000-02-29 2010-12-08 三菱電機株式会社 電力半導体モジュール
JP2001274322A (ja) * 2000-03-27 2001-10-05 Mitsubishi Electric Corp パワー半導体モジュール
JP2002043510A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
EP1289014B1 (de) * 2001-04-02 2013-06-19 Mitsubishi Denki Kabushiki Kaisha Leistungshalbleiterbauteil
JP4064741B2 (ja) * 2002-06-25 2008-03-19 株式会社日立製作所 半導体装置
JP2004063681A (ja) * 2002-07-26 2004-02-26 Hitachi Unisia Automotive Ltd 半導体装置
JP3922698B2 (ja) * 2002-07-26 2007-05-30 株式会社日立製作所 半導体装置
JP2004221552A (ja) * 2002-12-26 2004-08-05 Yamaha Motor Co Ltd 電子基板、パワーモジュール、およびモータ駆動装置
JP4430497B2 (ja) 2004-09-17 2010-03-10 ニチコン株式会社 半導体モジュール
JP4695918B2 (ja) 2005-05-12 2011-06-08 株式会社京三製作所 パワーモジュール
JP2007067084A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 電力用半導体素子及び半導体電力変換装置
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP5017970B2 (ja) * 2006-09-04 2012-09-05 日産自動車株式会社 電力変換装置
US7564129B2 (en) * 2007-03-30 2009-07-21 Nichicon Corporation Power semiconductor module, and power semiconductor device having the module mounted therein
JP4580997B2 (ja) * 2008-03-11 2010-11-17 日立オートモティブシステムズ株式会社 電力変換装置
JP2009259990A (ja) * 2008-04-16 2009-11-05 Mitsubishi Electric Corp 半導体モジュール
JP4668301B2 (ja) * 2008-06-25 2011-04-13 株式会社日立製作所 電力変換装置
JP5207862B2 (ja) * 2008-07-16 2013-06-12 三菱電機株式会社 半導体モジュール
JP5293473B2 (ja) * 2009-07-16 2013-09-18 富士電機株式会社 半導体パワーモジュール
JP5780777B2 (ja) 2010-02-24 2015-09-16 京セラ株式会社 セラミック回路基板およびそれを用いた電子装置
JP5138714B2 (ja) * 2010-02-24 2013-02-06 三菱電機株式会社 電力用半導体装置
JP5341824B2 (ja) * 2010-06-14 2013-11-13 日立オートモティブシステムズ株式会社 半導体装置
US9299628B2 (en) * 2011-07-11 2016-03-29 Mitsubishi Electric Corporation Power semiconductor module
JP5960522B2 (ja) 2011-07-29 2016-08-02 京セラ株式会社 セラミック回路基板およびそれを用いた電子装置
KR101255946B1 (ko) * 2011-09-16 2013-04-23 삼성전기주식회사 전력 모듈 패키지
JP2012074730A (ja) * 2011-12-07 2012-04-12 Mitsubishi Electric Corp 電力用半導体モジュール
US9379049B2 (en) * 2012-07-04 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Semiconductor apparatus

Also Published As

Publication number Publication date
JP2017108187A (ja) 2017-06-15
WO2014014012A1 (ja) 2014-01-23
JP6147256B2 (ja) 2017-06-14
CN104488078A (zh) 2015-04-01
JPWO2014014012A1 (ja) 2016-07-07
US20150115288A1 (en) 2015-04-30
CN104488078B (zh) 2017-11-21
US9196604B2 (en) 2015-11-24
JP6300978B2 (ja) 2018-03-28

Similar Documents

Publication Publication Date Title
DE112013003161T5 (de) Leistungs-Halbleitermodul
EP3008753B1 (de) Leistungsmodul
DE112014001487B4 (de) Halbleitermodul
DE102009033321B4 (de) Leistungshalbleitervorrichtung
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102011104928B4 (de) Kühlungsaufbau eines Kondensators und Umrichter damit
DE102005036116B4 (de) Leistungshalbleitermodul
DE112018005338T5 (de) Elektronische Schaltungsvorrichtung
DE112015005257T5 (de) Halbleitervorrichtung und leistungsmodul
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
DE102018124171A1 (de) Halbleitervorrichtung
DE102012213407A1 (de) Halbleiteranordnung
DE102013213205A1 (de) Halbleitereinheit
DE112014002061T5 (de) Halbleitermodul
EP2982032B1 (de) Stromrichteranordnung und verfahren zur herstellung einer stromrichteranordnung
DE212020000492U1 (de) Halbleiterbauteil
DE102020109347A1 (de) Packungsstruktur für stromversorgungsgerät
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102004046806B4 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final