JP5341824B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5341824B2
JP5341824B2 JP2010134648A JP2010134648A JP5341824B2 JP 5341824 B2 JP5341824 B2 JP 5341824B2 JP 2010134648 A JP2010134648 A JP 2010134648A JP 2010134648 A JP2010134648 A JP 2010134648A JP 5341824 B2 JP5341824 B2 JP 5341824B2
Authority
JP
Japan
Prior art keywords
semiconductor element
potential
element group
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010134648A
Other languages
English (en)
Other versions
JP2010199628A (ja
Inventor
克典 東
俊章 守田
裕之 宝藏寺
和弘 鈴木
俊也 佐藤
修 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2010134648A priority Critical patent/JP5341824B2/ja
Publication of JP2010199628A publication Critical patent/JP2010199628A/ja
Application granted granted Critical
Publication of JP5341824B2 publication Critical patent/JP5341824B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体装置及びそれを用いた電力変換装置に関し、特に、自動車等の移動体に用いられる低損失発熱分散型の半導体装置及びそれを用いた電力変換装置に関する。
近年、大電流のスイッチング可能なパワー半導体素子の開発が進んでいる。それを用いた半導体装置で構成された電力変換装置は、モータ等の負荷に効率良く電力を供給することができる。このため、電車や自動車等の移動体のモータ駆動に幅広く利用されている。特に、ハイブリッド自動車では、エンジンと電気モータを組み合わせ、モータの低回転からの高トルク，電池への回生エネルギーの貯蔵，アイドル・ストップシステムを加えることにより、高燃費，ＣＯ2の削減を実現している。
電力変換装置に用いられるパワー半導体素子は、通電による定常損失、及び、スイッチング時のスイッチング損失の存在が問題となっている。電力変換の効率を上げるために、この２つの損失を低減したパワー半導体素子、及び、これを用いた半導体装置や電力変換装置の開発が進んでいる。
一般的に、パワー半導体素子は、オフ時の耐圧が高くなるほど、半導体内部の電界緩和のために素子の厚みが増す。このため、損失を低くするには、できるだけ耐圧の低いパワー半導体素子を用いることが重要である。
しかし、電力変換装置のスイッチング時には、その急激な電流変化と、配線の寄生インダクタンスのため、パワー半導体素子に加わる電圧が跳ね上がる。この跳ね上がり電圧のため、電力変換装置は、電源電圧の約２倍の耐圧性を備えたパワー半導体素子を用いている。また、跳ね上がり電圧を低減するため、配線の寄生インダクタンスを低減した、いわゆる低インダクタンスの半導体装置及び電力変換装置の開発が進んでいる。
従来の技術として、特許文献１（特開平１１−４５８４号公報）には、パワー半導体素子を同一平面上に直線的に配置し、平板状の積層した配線導体を素子配列に並設した構造が開示されている。平板状の配線導体に互いに電流が逆向きに流れるように積層して往復電流経路を作ることにより、低インダクタンスな配線を実現しようとしている。さらに、特許文献１には、インバータ装置の配線の積層順序として、正極側のＰライン導体を最下層，出力側のＵライン導体を中間層，負極側のＮライン導体を最上層とすることが記載されている。
また、特許文献２（特開２００１−３３２６８８号公報）には、２個のパワー半導体素子について、正極側のＰライン導体，出力側のＵライン導体，負極側のＮライン導体を、厚さよりも幅が大きい幅広電極で構成した技術が開示されている。さらに、特許文献２では、Ｐライン導体，Ｕライン導体、及び、Ｎライン導体をＰＵＮの順に積層することにより、低インダクタンス化を実現しようとしている。
また、特許文献３（特開２００３−１９７８５８号公報）には、複数の正極側のパワー半導体素子，負極側のパワー半導体素子の間に、正極側，負極側，出力側の外部接続用の電極を積層して配置することにより、低インダクタンス化を実現しようとした技術が開示されている。
特開平１１−４５８４号公報 特開２００１−３３２６８８号公報 特開２００３−１９７８５８号公報
しかしながら、上記の従来技術では、正極側の半導体素子及び負極側の半導体素子が、それぞれ１群ずつにまとまって配置されているため、電力変換装置の運転状態によっては、半導体装置内で発熱が集中するという問題点があった。
例えば、自動車における縁石等の乗り上げ時において、タイヤが固定されてモータが固定されるため、インバータは過負荷状態になる。この状態はモータロック状態と呼ばれる。モータロック状態においては、インバータの片側のパワー半導体素子のみに過電流が流れるため、熱的に最も厳しい条件となる。
このモータロック状態において、半導体装置内で片側のパワー半導体素子が集まった配置をしている場合には、半導体装置内で発熱が集中する。この状態のとき、通常の加速時よりも素子温度が高くなる。このため、ハイブリット自動車用では、特に、発熱を分散させる構造を採用する必要がある。
しかしながら、上記の従来技術のパワー半導体素子は、パワー半導体素子の発熱のバランスを考慮した配置になっていない。
上記課題を解決するため、本発明の半導体装置の代表的な一つは、第１電位(正極電位)と第３電位（出力電位）との間に少なくとも一つの第１パワー半導体素子（ＩＧＢＴ１）が電気的に接続された第１半導体素子群と、第２電位（負極電位）と第３電位(出力電位)との間に少なくとも一つの第２パワー半導体素子（ＩＧＢＴ２）が電気的に接続された第２半導体素子群と、第１電位（正極電位）と第３電位（出力電位）との間に少なくとも一つの第３パワー半導体素子（ＩＧＢＴ１）が電気的に接続された第３半導体素子群とを有し、第２半導体素子群は、第１半導体素子群と第３半導体素子群との間に配置されているものである。
また、本発明の半導体装置の代表的な他の一つは、第１電位（正極電位）と第３電位（出力電位）との間に少なくとも一つの第１パワー半導体素子（ＩＧＢＴ１）が電気的に接続された第１半導体素子群と、第２電位（負極電位）と第３電位（出力電位）との間に少なくとも一つの第２パワー半導体素子（ＩＧＢＴ２）が電気的に接続された第２半導体素子群と、第１電位（正極電位）と第３電位（出力電位）との間に少なくとも一つの第３パワー半導体素子（ＩＧＢＴ１）が電気的に接続された第３半導体素子群と、第２電位（負極電位）と第３電位（出力電位）との間に少なくとも一つの第４パワー半導体素子（ＩＧＢＴ２）が電気的に接続された第４半導体素子群と、第１電位（正極電位）に電気的接続するための電極板及び前記第２電位（負極電位）に電気的接続するための電極板を、絶縁体を介して積層した積層構造体とを有し、第１半導体素子群及び第２半導体素子群は、積層構造体の一方の側において、積層構造体に平行に配置されており、第３半導体素子群及び第４半導体素子群は、積層構造体の一方の側とは反対の他方の側において、積層構造体に平行に配置されているものである。
また、本発明の電力変換装置の代表的な一つは、第１端子（正極側端子５ａ）と第３端子（出力端子６ａ）との間に少なくとも一つの第１パワー半導体素子（ＩＧＢＴ１）が接続された第１半導体素子群，第２端子（負極側端子７ａ）と第３端子（出力端子６ａ）との間に少なくとも一つの第２パワー半導体素子（ＩＧＢＴ２）が接続された第２半導体素子群、及び、第１端子（正極側端子５ａ）と第３端子（出力端子６ａ）との間に少なくとも一つの第３パワー半導体素子（ＩＧＢＴ１）が接続された第３半導体素子群を有する複数の半導体スイッチング装置（半導体装置２９）と、第１端子（正極側端子５ａ）と第２端子（負極側端子７ａ）との間に接続されたコンデンサとを備え、第２半導体素子群は、第１半導体素子群と第３半導体素子群との間に配置されており、第１端子（正極側端子５ａ）とコンデンサとの間は、第１板状導体を用いて電気的接続されており、第２端子（負極側端子７ａ）とコンデンサとの間は、第２板状導体を用いて電気的接続されており、第１板状導体と第２板状導体とは、絶縁体を介して積層されているものである。
本発明によれば、低インダクタンスの半導体装置及びそれを用いた電力変換装置を提供することができる。
本発明の第１の実施例における半導体装置の斜視図である。 本発明の第１の実施例における半導体装置の上面図である。 本発明の第１の実施例における半導体装置の図２のＡ−Ａ′断面である。 本発明の第１の実施例における半導体装置の図２のＢ−Ｂ′断面である。 本発明の第２の実施例における半導体装置の斜視図である。 本発明の第２の実施例における半導体装置の上面図である。 本発明の第２の実施例における半導体装置の図６のＡ−Ａ′断面である。 本発明の第２の実施例における半導体装置の図６のＢ−Ｂ′断面である。 本発明の第３の実施例における半導体装置の斜視図である。 本発明の第３の実施例における半導体装置の上面図である。 本発明の第３の実施例における半導体装置の図１０のＡ−Ａ′断面である。 本発明の第３の実施例における半導体装置の図１０のＢ−Ｂ′断面である。 本発明の第４の実施例における半導体装置の斜視図である。 本発明の第４の実施例における半導体装置の上面図である。 本発明の第４の実施例における半導体装置の図１４のＡ−Ａ′断面である。 本発明の第４の実施例における半導体装置の図１４のＢ−Ｂ′断面である。 本発明の第５の実施例における半導体装置の斜視図である。 本発明の第５の実施例における半導体装置の上面図である。 本発明の第５の実施例における半導体装置の図１８のＡ−Ａ′断面である。 本発明の第５の実施例における半導体装置の図１８のＢ−Ｂ′断面である。 一般的な電力変換装置の回路図である。 本発明の第１の実施例における半導体装置の回路図である。 本発明の第２の実施例における半導体装置の回路図である。 本発明の半導体装置を３個用いた３相電力変換装置の斜視図である。 従来技術における半導体装置の回路図である。
以下、本発明の実施例について、図面を参照しながら詳細に説明する。
本発明の第１の実施例における半導体装置の構成及び動作について、図１〜図４，図２１，図２２を用いて説明する。
まず、インダクタンスの低減させるための回路構成を説明する。図２１は、電力変換装置を直流電源と負荷へ接続したときの回路図である。ここでは、スイッチングさせるパワー半導体素子として、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いた場合を示している。また、スイッチング時に流れる電流を考えるため、インダクタンスを回路図に示している。
電力変換装置３０は、直流電源１６とケーブルのインダクタンス１８，１９により接続される。図示しない制御装置からの指令に基づき、上アームのＩＧＢＴ１と下アームのＩＧＢＴ２がスイッチング動作を行うことにより、負荷と負荷接続ケーブルのインダクタンス２２へ電圧を加えるように制御される。
電力変換装置３０は、コンデンサ１７と半導体装置２９とから構成され、接続用導体のインダクタンス２０，２１で結ばれた回路となる。半導体装置２９は、高電位を出力するためのＩＧＢＴ１と低電位を出力するＩＧＢＴ２とが直列に接続されている。ＩＧＢＴ１とＩＧＢＴ２の接続点の電位は、出力端子６ａで負荷インダクタンス２２へ出力される。
半導体装置２９においては、ＩＧＢＴ１及びＩＧＢＴ２が正極側端子５ａと負極側端子７ａとの間に直列接続されている。正極側端子５ａと負極側端子７ａとの間には、正極側端子５ａのインダクタンス２３，負極側端子７ａのインダクタンス２４，内部で接続導体のインダクタンス２５，２６，２７，２８が存在している。また、ＩＧＢＴ１及びＩＧＢＴ２のそれぞれには、ＩＧＢＴのオフ時における電流還流用のダイオード３，４が、逆並列接続されている。
まず、ＩＧＢＴ１がオンで、ＩＧＢＴ２がオフしている場合の電流を考える。電流は、直流電源１６からケーブルのインダクタンス１８，導体インダクタンス２０，半導体装置２９内のインダクタンス２３，２５，ＩＧＢＴ１，インダクタンス２６を通り、負荷２２へ流れ込む。このときの電流経路は、図２１の実線の矢印で表される。
次に、上記の電流が流れている状態で、ＩＧＢＴ１がオフした場合を考える。このとき、ケーブルのインダクタンス１８及び負荷２２のインダクタンスは大きいため、瞬間的には電流はゼロにならず、電流源として働くことになる。その結果、ケーブルを流れていた電流は、コンデンサ１７，インダクタンス２１，２４，２８，還流用のダイオード４を通り、負荷２２へ流れる電流経路に変わる。このときの電流経路は、図２１の破線の矢印で表される。
このスイッチング時の電流変化を考えると、図２１の一点鎖線の経路で示されるように、瞬間的な電流が流れる。この一点鎖線の回路を主回路と呼ぶ。この主回路のインダクタンスＬを低減すれば、スイッチング時の電流変化ｄｉ／ｄｔによる跳ね上がり電圧Ｖ＝Ｌ・ｄｉ／ｄｔを低減させることができる。
このことは、スイッチング時の発熱損失を低減できるばかりでなく、素子耐圧の低い、すなわち、定常損失の低い素子を用いることができることを意味する。このため、主回路のインダクタンスＬを低くすることは、電力変換装置３０の発熱を低減させることに寄与する。
図１〜図４は、高電位側（正極電位側）素子，低電位側（負極電位側）素子を各々４つ用いた場合の半導体装置２９の斜視図（図１）,上面図（図２）,高電位側（正極電位側）の断面図（図３）、及び、低電位側（負極電位側）の断面図（図４）である。
半導体装置２９は、冷却用金属板８にはんだ等で固着された配線導体パターン１４を備えた絶縁基板１３の上に、高電位側のスイッチング素子であるＩＧＢＴ１，低電位側のスイッチング素子であるＩＧＢＴ２，各々の還流用ダイオード３，４がはんだで固着されて構成されている。
また、高電位側に接続される正極側端子５ａ，出力端子６ａ，低電位側に接続される負極側端子７ａは、帯状で薄板状の正極側導電板５，出力導電板６，負極側導電板７の一部に形成されている。正極側導電板５，出力導電板６，負極側導電板７は、少なくともその一部において、絶縁体１５（図１，図２では図示せず）を介して対向して配置されている。
また、正極側端子５ａ，出力端子６ａ，負極側端子７ａとＩＧＢＴ１，２，ダイオード３，４との接続は、薄板状の接続導体９，１０，１１，１２により接続されている。この導体配置により、図２１のインダクタンスの２３と２４，２５と２６，２７と２８が、２枚の平板上に往復電流を流した形でインダクタンスが低くなり、前述した主回路インダクタンスＬが低減できる構成となっている。
本実施例では、インダクタンスを低くし、発熱分散効果で半導体素子温度の上昇を抑えるため、高電位側のＩＧＢＴ１，低電位側のＩＧＢＴ２の配列を、高電位側のＩＧＢＴ１を２つ、低電位側のＩＧＢＴ２を４つ、高電位側のＩＧＢＴ１を２つ並べ、帯状の薄板導体の長手方向に一列に配置したことである。すなわち、高電位側の複数のパワー半導体素子を２群以上に分割し、低電位側のパワー半導体素子を挟むように、帯状の薄板導体の長手方向に各素子を配列している。
この実装構造に対応する回路図を図２２に示す。ここで、出力導体のインダクタンス３１ａ〜３１ｇは、各ＩＧＢＴ間、または、各還流用ダイオード間を接続する出力用導体で生じるインダクタンスである。出力用導体は、往復電流が流れ、インダクタンスが生じない構造であるが、絶縁物の厚み分の距離が離れているため、漏れインダクタンスが生じる。この値は、絶縁基板上のＩＧＢＴが均等に配置されているため、ほぼ同じ値になる。このインダクタンスの値を仮にＬｏとする。主回路インダクタンスのうち、半導体装置２９内のインダクタンスを考えると、４つのＩＧＢＴ１ａ〜１ｄ、４つのＩＧＢＴ２ａ〜２ｄのどのペアで電流が流れるかにより、インダクタンスは異なる。
２５ａ〜２５ｄ，２６ａ〜２６ｄ，２７ａ〜２７ｄ，２８ａ〜２８ｄは、接続導体のインダクタンス２３ａ〜２３ｄは、高電位側導体のインダクタンスであり、２４ａ〜２４ｄは、低電位側導体のインダクタンスである。以下、高電位側導体のインダクタンス，低電位側導体のインダクタンスは、４つの高電位側のＩＧＢＴ１ａ〜１ｄ及びそれに並列接続された還流用ダイオード、４つの低電位側のＩＧＢＴ２ａ〜２ｄ及びそれに並列接続された還流用ダイオードに対して等しいものと考える。
図２２の回路において、図２１の一点鎖線のスイッチング時の過渡的な電流経路を考えた場合、図２２はインダクタンス３１ｄに対して対称な回路である。このため、ＩＧＢＴ１ａ，１ｂ及びその還流用ダイオード，ＩＧＢＴ２ａ，２ｂ及びその還流用ダイオードの半分の経路で考える。
まず、最もインダクタンスの小さくなる経路は、ＩＧＢＴ１ｂまたはその還流用ダイオード、ＩＧＢＴ２ａまたはその還流用ダイオードを流れる経路である。また、最もインダクタンスが大きくなる経路は、ＩＧＢＴ１ａまたはその還流用ダイオード、ＩＧＢＴ２ｂまたはその還流用ダイオードを流れる経路である。この差は、接続用導体のインダクタンスの差で、接続用インダクタンスのみを考慮した場合、前者はＬｏ、後者は３Ｌｏとなる。
一方、従来のように高電位側ＩＧＢＴ，低電位側ＩＧＢＴを分割しない構造とした場合の回路図を図２５に示す。本回路の場合、最小インダクタンスとなる経路を考えたときは、ＩＧＢＴ１ｄまたはその還流用ダイオード，ＩＧＢＴ２ａまたはその還流用ダイオードの経路が最小で、接続用導体のインダクタンスはＬｏ、最大の経路を考えると、ＩＧＢＴ１ａまたはその還流用ダイオード，ＩＧＢＴ２ｄまたはその還流用ダイオードの７Ｌｏとなる。このため、平均的なインダクタンスが大きくなる他、過渡的な電流が中央部で集中することになり、スイッチング損失の発熱が中央部に集中し、各パワー半導体素子の最大温度がばらつく原因となる。
本実施例では、高電位側の複数のパワー半導体素子を２群以上に分割し、低電位側のパワー半導体素子を挟むように、帯状の薄板導体の長手方向に素子を配列しているため、低インダクタンスの半導体装置及び電力変換装置を構成することができる。
本発明の第２の実施例による半導体装置の構成及び動作について、図５〜図８を用いて説明する。図５〜図８は、高電位側素子（ＩＧＢＴ１），低電位側素子（ＩＧＢＴ２）を各々４つ用いた場合の半導体装置２９の斜視図（図５），上面図（図６），高電位側（正極電位側）の断面図（図７），低電位側（負極電位側）の断面図（図８）である。
第１の実施例と異なる点は、高電位側（正極電位側），低電位側（負極電位側）の半導体素子群をパワー半導体素子１つまで分割して、高電位側，低電位側のパワー半導体素子（ＩＧＢＴ１，ＩＧＢＴ２）を交互に配置した点である。
この実装構造に対応する回路図を図２３に示す。本実施例のような配置によれば、高電位側（正極電位側）から低電位側（負極電位側）のパワー半導体素子（ＩＧＢＴ１，２）へ流れる電流が出力側導体を通るインダクタンスはＬｏで全て同じになる。これにより、本実施例によれば、実施例１の構成と比較して、インダクタンスをさらに低減させることができる。
また、正極電位側及び負極電位側のパワー半導体素子（ＩＧＢＴ１，２）を交互に配置したことにより、分散発熱構造となっている。このため、モータロック時、すなわち熱的に最も厳しい条件での素子温度を下げることができ、ハイブリット自動車等に適して用いられる。
次に、本発明の第３の実施例による半導体装置の構成及び動作について、図９〜図１２を用いて説明する。図９〜図１２は、高電位側素子（ＩＧＢＴ１），低電位側素子（ＩＧＢＴ２）を各々４つ用いた場合の半導体装置２９の斜視図（図９），上面図（図１０），高電位側（正極電位側）の断面図（図１１）、及び、低電位側（負極電位側）の断面図（図１２）である。
第１，第２の実施例と異なる点は、高電位側（正極電位側），低電位側（負極電位側）の半導体素子（ＩＧＢＴ１，２）を２群以上の半導体素子群に分割し、分割した半導体素子群が薄板導体の正極側導電板５，出力導電板６，負極側導電板７を挟むように、半導体素子を２列に配列した点である。
すなわち、第１半導体素子群（ＩＧＢＴ１）は、第２半導体素子群（ＩＧＢＴ２）の一辺に並んで配置されており、第３半導体素子群（ＩＧＢＴ１）は、第４半導体素子群（ＩＧＢＴ２）の一辺に並んで配置されている。第１半導体素子群（ＩＧＢＴ１）と第３半導体素子群（ＩＧＢＴ１）は、積層構造体を介して対向して配置されている。また、第２半導体素子群（ＩＧＢＴ２）と第４半導体素子群（ＩＧＢＴ２）も、積層構造体を介して対向して配置されている。
第１半導体素子群（ＩＧＢＴ１）及び第２半導体素子群（ＩＧＢＴ２）、また、第３半導体素子群（ＩＧＢＴ１）及び第４半導体素子群（ＩＧＢＴ２）は、それぞれ、積層構造体に平行に配置されている。
積層構造体は、正極側導電板５と負極側導電板７とが絶縁体１５を介して積層されることにより構成されている。正極側導電板５には、正極側端子５ａが設けられており、直流電源１６の正極に電気的に接続される。負極側導電板７には、負極側端子７ａが設けられており、直流電源１６の負極に電気的に接続される。
また、本実施例では、正極側導電板５は二枚の薄板を備える。すなわち、第１半導体素子群（ＩＧＢＴ１）と接続するための正極側導電板と、第３半導体素子群（ＩＧＢＴ１）と接続するための正極側導電板とから構成されている。負極側導電板７もまた、正極側導電板５と同様に二枚の薄板から構成されている。
また、第１半導体素子群（ＩＧＢＴ１）と第３半導体素子群（ＩＧＢＴ１）との間、及び、第２半導体素子群（ＩＧＢＴ２）と第４半導体素子群（ＩＧＢＴ２）との間には、出力導電板６が配置されている。出力導電板６は、出力電圧を負荷へ供給するための出力端子６ａが設けられている。本実施例においては、出力導電板６は、正極側端子５ａと負極側端子７ａの間に配置されている。本実施例では、出力導電板６もまた、正極側導電板５及び負極側導電板７と同様に、二枚の薄板から構成されている。
本実施例では、正極側導電板５，負極側導電板７，出力導電板６のそれぞれを二枚の薄板で構成しているが、特にこれに限られず、これらのいずれか、または、全てを一枚の薄板で構成するものであってもよい。
なお、本実施例では、第１半導体素子群(ＩＧＢＴ１)と第３半導体素子群(ＩＧＢＴ１)、また、第２半導体素子群（ＩＧＢＴ２）と第４半導体素子群（ＩＧＢＴ２）をそれぞれ積層構造体を介し、対向して配置している。しかし、特にこれには限られず、第１半導体素子群（ＩＧＢＴ１）と第４半導体素子群（ＩＧＢＴ２）、また、第２半導体素子群（ＩＧＢＴ２）と第３半導体素子群（ＩＧＢＴ１）をそれぞれ積層構造体を介し、対向して配置するものであってもよい。
本実施例のような構造を採用することにより、インダクタンスを下げることができ、かつ、発熱を分散させる構造となる。
次に、本発明の第４の実施例を図１３〜図１６に示す。図１３〜図１６は、高電位側素子（ＩＧＢＴ１），低電位側素子（ＩＧＢＴ２）を各々４つ用いた場合の半導体装置２９の斜視図（図１３），上面図（図１４），高電位側（正極電位側）の断面図（図１５）、及び、低電位側（負極電位側）の断面図（図１６）である。
第１の実施例と異なる点は、正極側端子５ａを２つに分割し、この２つの正極側端子５ａで負極側端子７ａを挟むように１列に配置した点である。正極側端子５ａと負極側端子７ａは、絶縁距離をとる必要があるため、これらを接近させることができない。しかし、インダクタンスをより小さくするには、これらをできるだけ近づけることにより、主回路の電流経路が作るループ面積をより小さくすることが必要となる。
これを解決するために、本実施例では、高電位側の外部接続端子（正極側端子５ａ）を分割し、その中心位置が低電位側の外部接続端子（負極側端子７ａ）の位置と一致するように構成している。
また、半導体素子（ＩＧＢＴ１，２）の配列と並列に並べることにより、外部端子（正極側端子５ａ，負極側端子７ａ）から半導体素子（ＩＧＢＴ１，２）までの距離を平均化しているため、さらなる低インダクタンス化が可能となっている。
次に、本発明の第５の実施例を図１７〜図２０に示す。図１７〜図２０は、高電位側素子（ＩＧＢＴ１），低電位側素子（ＩＧＢＴ２）を各々４つ用いた場合の半導体装置２９の斜視図（図１７），上面図（図１８），高電位側（正極電位側）の断面図（図１９）、及び、低電位側（負極電位側）の断面図（図２０）である。
第４の実施例と異なる点は、高電位側，低電位側の外部端子（正極側端子５ａ，負極側端子７ａ）を複数設け、これらを交互に一列に配置した点である。このように配置すれば、各半導体素子（ＩＧＢＴ１，ＩＧＢＴ２）と外部端子（正極側端子５ａ，負極側端子７ａ）の距離がより均一になる。このため、これらの間のインダクタンスが等しくなることで、さらなる低インダクタンス化を実現させることができる。
次に、第６の実施例を図２４に示す。本実施例は、上述した半導体装置２９を３個組み合わせることにより、電力変換装置を構成したものである。この電力変換装置は、３個の半導体装置２９を有することにより、それぞれの半導体装置２９が、Ｕ相，Ｖ相，Ｗ相の３相のモータ電流を生成する。
３個の半導体装置２９は、特定の方向（第１方向）に一列に並んで配置されている。また、３個の半導体装置２９の隣には、半導体装置２９が並んでいる方向に直交する方向（第２方向）において、複数のコンデンサ１７が第１方向に一列に並んで配置されている。
３個の半導体装置２９それぞれの正極側端子５ａと負極側端子７ａは、積層平板導体３２を介して、コンデンサ１７の正極端子と負極端子に接続されている。積層平板導体３２は、３個の半導体装置２９を覆うように、半導体装置２９の上面に配置されている。積層平板導体３２は、半導体装置２９の正極側端子５ａとコンデンサ１７の正極端子との間を電気的に接続した正極側平板導体と、半導体装置２９の負極側端子５ａとコンデンサ１７の負極端子との間を電気的に接続した負極側平板導体とを、絶縁体を介して積層することにより構成されている。
積層平板導体３２は、半導体装置２９の端子とコンデンサ１７の端子との間を、１枚の板で電気的に接続するものでもよいし、または、複数の板に分け、それらの間をさらなる接続部を介して電気的に接続するものであってもよい。
このような構造により、本実施例の電力変換装置では、コンデンサ１７の配置の自由度を稼ぎながら、低インダクタンス化を実現している。
以上、本発明を具体的な実施例に基づいて説明したが、本発明は特にこれらに限られるものではなく、技術思想の範囲内で種々の変更が可能である。例えば、上記実施例では、パワー半導体素子としてＩＧＢＴを用いた場合を説明したが、パワーＭＯＳＦＥＴ等の他のパワー半導体素子でも代替が可能である。パワー半導体素子としてパワーＭＯＳＦＥＴを用いた場合、パワーＭＯＳＦＥＴにはダイオードが内蔵されているため、外付けのダイオードを設けることを省略することができる。
また、本実施例では、接続導体９，１０，１１，１２を用いて各導電板とＩＧＢＴ等とを電気的に接続しているが、本発明では特にこれに限られず、接続導体９，１０，１１，１２の全てまたは一部をアルミ等のワイヤで代替することも可能である。
本発明の実施形態によれば、低インダクタンスと発熱バランスを兼ね備えた、低損失な半導体装置及びそれを用いた電力変換装置を実現することができる。
１，２…ＩＧＢＴ、３，４…ダイオード、５…正極側導電板、５ａ…正極側端子、６…出力導電板、６ａ…出力端子、７…負極側導電板、７ａ…負極側端子、８…冷却用金属板、９，１０，１１，１２…接続導体、１３…絶縁基板、１４…配線導体パターン、１５…絶縁体、１６…直流電源、１７…コンデンサ、２９…半導体装置、３０…電力変換装置、３２…積層平板導体。

Claims (3)

  1. 第１電位と第３電位との間に少なくとも一つの第１パワー半導体素子が電気的に接続された第１半導体素子群と、
    第２電位と前記第３電位との間に少なくとも一つの第２パワー半導体素子が電気的に接続された第２半導体素子群と、
    前記第１電位と前記第３電位との間に少なくとも一つの第３パワー半導体素子が電気的に接続された第３半導体素子群と、
    前記第２電位と前記第３電位との間に少なくとも一つの第４パワー半導体素子が電気的に接続された第４半導体素子群と、
    前記第１電位に電気的接続するための電極板及び前記第２電位に電気的接続するための電極板を、絶縁体を介して積層した積層構造体とを有する半導体装置であって、
    前記第１半導体素子群及び前記第２半導体素子群は、前記積層構造体の一方の側において、該積層構造体に平行に配置されており、
    前記第３半導体素子群及び前記第４半導体素子群は、前記積層構造体の前記一方の側とは反対の他方の側において、該積層構造体に平行に配置され、
    前記第３半導体素子群は、前記積層構造体を介して、前記第２半導体素子群と対向して配置されており、
    前記第４半導体素子群は、前記積層構造体を介して、前記第１半導体素子群と対向して配置されていることを特徴とする半導体装置。
  2. 第１電位と第３電位との間に少なくとも一つの第１パワー半導体素子が電気的に接続された第１半導体素子群と、
    第２電位と前記第３電位との間に少なくとも一つの第２パワー半導体素子が電気的に接続された第２半導体素子群と、
    前記第１電位と前記第３電位との間に少なくとも一つの第３パワー半導体素子が電気的に接続された第３半導体素子群と、
    前記第２電位と前記第３電位との間に少なくとも一つの第４パワー半導体素子が電気的に接続された第４半導体素子群と、
    前記第１電位に電気的接続するための電極板及び前記第２電位に電気的接続するための電極板を、絶縁体を介して積層した積層構造体とを有する半導体装置であって、
    前記第１半導体素子群及び前記第２半導体素子群は、前記積層構造体の一方の側において、該積層構造体に平行に配置されており、
    前記第３半導体素子群及び前記第４半導体素子群は、前記積層構造体の前記一方の側とは反対の他方の側において、該積層構造体に平行に配置され、
    前記第１電位に電気的接続するための電極板は、前記第１半導体素子群を該第１電位に電気的接続するための第１電極板及び前記第３半導体素子群を該第１電位に電気的接続するための第３電極板を備えており、
    前記第２電位に電気的接続するための電極板は、前記第２半導体素子群を該第２電位に電気的接続するための第２電極板及び前記第４半導体素子群を該第２電位に電気的接続するための第４電極板を備え、
    前記第１電極板及び前記第３電極板は、前記第２電極板と前記第４電極板との間に、前記絶縁体を介して配置されていることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記半導体装置は、前記第１半導体素子群及び前記第２半導体素子群を前記第３電位に電気的接続するための第１出力導電板と、前記第３半導体素子群及び前記第４半導体素子群を該第３電位に電気的接続するための第２出力導電板とを有し、
    前記第１出力導電板の少なくとも一部は、前記第１電極板と前記第２電極板との間に、前記絶縁体を介して配置されており、
    前記第２出力導電板の少なくとも一部は、前記第３電極板と前記第４電極板との間に、前記絶縁体を介して配置されていることを特徴とする半導体装置。
JP2010134648A 2010-06-14 2010-06-14 半導体装置 Expired - Fee Related JP5341824B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010134648A JP5341824B2 (ja) 2010-06-14 2010-06-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010134648A JP5341824B2 (ja) 2010-06-14 2010-06-14 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005245232A Division JP4603956B2 (ja) 2005-08-26 2005-08-26 電力変換装置

Publications (2)

Publication Number Publication Date
JP2010199628A JP2010199628A (ja) 2010-09-09
JP5341824B2 true JP5341824B2 (ja) 2013-11-13

Family

ID=42823948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010134648A Expired - Fee Related JP5341824B2 (ja) 2010-06-14 2010-06-14 半導体装置

Country Status (1)

Country Link
JP (1) JP5341824B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5506740B2 (ja) 2011-05-31 2014-05-28 日立オートモティブシステムズ株式会社 電力変換装置
JP5680516B2 (ja) * 2011-10-27 2015-03-04 トヨタ自動車株式会社 半導体装置
DE112013003161T5 (de) * 2012-07-19 2015-03-12 Mitsubishi Electric Corporation Leistungs-Halbleitermodul
JP6194812B2 (ja) 2014-02-18 2017-09-13 トヨタ自動車株式会社 半導体モジュール
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088394A (ja) * 1994-06-23 1996-01-12 Fuji Electric Co Ltd 高速スイッチングデバイスの主回路構成方法
JP3692906B2 (ja) * 2000-05-25 2005-09-07 日産自動車株式会社 電力配線構造及び半導体装置
JP2001358244A (ja) * 2000-06-12 2001-12-26 Hitachi Ltd パワー半導体モジュール
JP3769228B2 (ja) * 2001-12-25 2006-04-19 三菱電機株式会社 電力半導体装置
JP4138612B2 (ja) * 2003-09-05 2008-08-27 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP2010199628A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
JP4603956B2 (ja) 電力変換装置
JP6513303B2 (ja) 電力用半導体モジュールおよび電力変換装置
JP3633432B2 (ja) 半導体装置及び電力変換装置
JP3723869B2 (ja) 半導体装置
JP5218541B2 (ja) スイッチングモジュール
US20060273592A1 (en) Power unit
JPWO2007113979A1 (ja) 電力変換装置およびその組み立て方法
JP5851267B2 (ja) インバータ及び車両制御装置
JP2010016947A (ja) 電力変換装置のパワーモジュール
JP5341824B2 (ja) 半導体装置
JP2019110228A (ja) 電力変換装置
JP2014217270A (ja) ３レベル電力変換装置用ハーフブリッジ
US11823971B2 (en) Power electronics system
WO2015128975A1 (ja) パワーモジュールおよび電力変換装置
JP4842018B2 (ja) 電力変換装置
JP5100535B2 (ja) 電力半導体モジュールおよびこれを備えた半導体電力変換装置
JP4582629B2 (ja) ３レベルインバータ装置
JPWO2018109884A1 (ja) 電力変換装置
JP4697025B2 (ja) 電力用半導体モジュール
JP2013236460A (ja) ３レベルインバータ
US11456673B2 (en) Power conversion device of a neutral point clamp type
JP2014192976A (ja) 半導体装置
JP7391134B2 (ja) 電力変換装置
WO2024013857A1 (ja) 半導体装置および電力変換装置
WO2022107439A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130808

R150 Certificate of patent or registration of utility model

Ref document number: 5341824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees