JP4582629B2 - ３レベルインバータ装置 - Google Patents

Description

本発明は、ＩＥＧＴ（注入促進型ゲートトランジスタ）等の自己消弧型半導体素子を適用した３レベルインバータ装置に関する。

従来、大容量のインバータ装置を構成するために適用された自己消弧型半導体素子は例えばＧＴＯ（ゲートターンオフサイリスタ）等の所謂電流駆動型素子が主流であったが、最近になって電圧駆動型素子であるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＩＥＧＴ（注入促進型ゲートトランジスタ）の大容量化が進み、これらが適用されるようになってきた。

大容量インバータ装置の代表的な回路としては、３レベルインバータ装置があげられる。３レベルインバータ装置は，３つの電位即ち正電位Ｐ、負電位Ｎ及び中間の電位Ｃを有する直流電圧回路と、これらの正電位Ｐ、負電位Ｎ及び中間電位Ｃを出力することができる３レベルインバータブリッジとを有するインバータ装置であり、２直列に多重構成したインバータ装置と同等の電圧を出力でき、且つ出力波形の高調波が低減可能な構成となっている。

一方、大容量のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＩＥＧＴ（注入促進型ゲートトランジスタ）は、電圧駆動型素子の特徴として複数個の半導体素子チップをパッケージ内部で並列接続するようにした所謂マルチチップ構成が採用される。このパッケージとしては、半導体素子チップをハンダ等で接続して全体を樹脂でかためたモジュール型のものと、平型の金属容器に半導体素子チップを配列して圧力を両側から加えることによって均一な並列回路を実現するようにした圧接型の２種類が実用化されている。

また、インバータ装置に用いられる自己消弧型半導体素子は、遅れ力率の負荷等に対して還流路を確保するために自己消弧型半導体素子に逆並列にフライホイールダイオードが接続される。このフライホイールダイオードは、上述のパッケージ内部に自己消弧型半導体素子チップと共に収容して複合素子とするのが外部の配線を省略できるために好ましい。

このような複合素子で３レベルインバータを構成し、装置を構造的に小型化するような工夫が行われてきている（例えば特許文献１参照。）。
特開２００１-７８４６７号公報（第３頁、図２）

特許文献１には、上記の複合素子を半導体スタックに組み込んで配線した例が示されているが、最近になって自己消弧型半導体素子の更なる大容量化を計るため、フライホイールダイオードを別パッケージに収納した素子が実用化されている。このように別パッケージに収納されている自己消弧型半導体素子とフライホイールダイオードとを用いて３レベルインバータ装置を構成する場合、自己消弧型半導体素子とフライホイールダイオードとを配線で接続する必要があるが、その場合においても、構造の小型化や配線の作業性を十分配慮することが大切である。

本発明は上記に鑑みて為されたもので、別パッケージの自己消弧型半導体素子とフライホイールダイオードとを適用し、合理的な配線構造を有する３レベルインバータ装置を提供することを目的とする。

上記目的を達成するため、本発明の３レベルインバータ装置は、正電位、負電位及び中間電位の３つの端子を有する直流電圧回路と、前記各電位を出力することができる３レベルインバータブリッジとを有し、前記３レベルインバータブリッジの１相分は、コレクタが前記正電位端子に接続された第１の自己消弧型素子と、コレクタが前記第１の自己消弧型素子のエミッタに接続された第２の自己消弧型素子と、コレクタが前記第２の自己消弧型素子のエミッタに接続された第３の自己消弧型素子と、コレクタが前記第３の自己消弧型素子のエミッタに接続され、エミッタが前記負電位端子に接続された第４の自己消弧型素子と、前記中間電位端子から前記第１の自己消弧型素子のエミッタに電流を流す方向に接続された第１のクランプダイオードと、前記第３の自己消弧型素子のエミッタから前記中間電位に電流を流す方向に接続された第２のクランプダイオードと、前記第１乃至第４の自己消弧型素子の夫々に逆並列に接続された第１、第２、第３及び第４のフライホイールダイオードと、前記第１のフライホイールダイオードのカソードと前記第１の自己消弧型素子のコレクタを接続する第１の配線と、前記第２のフライホイールダイオードのカソードと前記第２の自己消弧型素子のコレクタを接続する第２の配線と、前記第３のフライホイールダイオードのカソードと前記第３の自己消弧型素子のコレクタを接続する第３の配線と、前記第４のフライホイールダイオードのカソードと前記第４の自己消弧型素子のコレクタを接続する第４の配線と、前記第４のフライホイールダイオードのアノードと前記第４の自己消弧型素子のエミッタを接続する第５の配線とを備え、前記第１乃至第４の自己消弧型素子及び前記第１乃至第４のフライホイールダイオードの各々を別パケージ構成とすると共に、前記第２及び第４の配線の電流容量を前記第１、第３及び第５の各配線の電流容量より小さくしたことを特徴としている。

本発明によれば、別パッケージの自己消弧型半導体素子とフライホイールダイオードとを適用し、合理的な配線構造を有する３レベルインバータ装置を提供することが可能となる。

以下、図面を参照して本発明の実施例を説明する。

以下、図１乃至図７を参照して本発明の実施例１に係る３レベルインバータ装置を説明する。図１（ａ）は本発明の３レベルインバータ装置の回路構成を示すものであり、図１（ｂ）は本発明に係る３レベルインバータ装置のインバータブリッジ１相分の構造図を簡易的に示したものである。尚、図１（ａ）及び図１（ｂ）においては、簡単のためインバータ１相分についてのみの回路構成及び構造を示している。

図１（ａ）において、直流電圧回路１は正電位Ｐ、負電位Ｎ及び中間の電位Ｃを持ち、この直流電圧回路１と並列に自己消弧型半導体素子２ａ、２ｂ、２ｃ及び２ｄの直列回路が接続されている。また、自己消弧型半導体素子２ａ、２ｂ、２ｃ及び２ｄにはフライホイールダイオード３ａ、３ｂ、３ｃ及び３ｄが夫々逆並列に接続されている。クランプダイオード４ａは、直流電圧回路１の電位Ｃの端子から直列接続された自己消弧型半導体素子２ａ及び２ｂの接続点に向けて電流を流す方向に接続され、またクランプダイオード４ｂは、直列接続された自己消弧型半導体素子２ｃ及び２ｄの接続点から直流電圧回路１の電位Ｃの端子に向けて電流を流す方向に接続されている。尚、ＯＵＴは図示しない負荷に接続される出力端子である。

次に、図１（ｂ）において、第１の圧接構造体８は自己消弧型半導体素子２ａ、２ｂ、２ｃ及び２ｄ並びにクランプダイオード４ａ及び４ｂの６個の半導体パッケージを積み重ねて構成され、各半導体パッケージの間に各々介装された冷却フィン５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ、５ｇ、５ｈ及び５ｉと、絶縁物７ａ及び７ｂを共締めする串型の構造となっている。また、第２の圧接構造体９は、フライホイールダイオード３ａ、３ｂ、３ｃ及び３ｄと、各々の間に設けられた冷却フィン６ａ、６ｂ、６ｃ、６ｄ及び６ｅとを共締めした串型の構造となっている。

配線１０ａはクランプダイオード４ａのカソード側に取り付けられた冷却フィン５ｄと自己消弧型半導体素子２ａのエミッタ側に取り付けられた冷却フィン５ｂとを電気的に接続するブスバーである。同様に配線１０ｂはクランプダイオード４ｂのアノード側に取り付けられた冷却フィン５ｆと自己消弧型半導体素子２ｃのエミッタ側に取り付けられた冷却フィン５ｈとを電気的に接続するブスバーである。また、配線１０ｃは自己消弧型半導体素子２ｂのエミッタ側に取り付けられた冷却フィン５ｃと自己消弧型半導体素子２ｃのコレクタ側に取り付けられた冷却フィン５ｇとを電気的に接続するブスバーである。

配線１０ｄ、１０ｅ、１０ｆ、１０ｇ及び１０ｈは自己消弧型半導体素子とフライホイールダイオードとの渡り配線であり、配線１０ｄは自己消弧型半導体素子２ａのコレクタ側に取り付けられた冷却フィン５ａとフライホイールダイオード３ａのカソード側に取り付けられた冷却フィン６ａ、配線１０ｅは自己消弧型半導体素子２ｂのコレクタ側に取り付けられた冷却フィン５ｂとフライホイールダイオード３ｂのカソード側に取り付けられた冷却フィン６ｂ、配線１０ｆは配線１０ｃとフライホイールダイオード３ｃのカソード側に取り付けられた冷却フィン６ｃ、配線１０ｇは自己消弧型半導体素子２ｄのコレクタ側に取り付けられた冷却フィン５ｈとフライホイールダイオード３ｄのカソード側に取り付けられた冷却フィン６ｄ、配線１０ｈは自己消弧型半導体素子２ｄのエミッタ側に取り付けられた冷却フィン５ｉとフライホイールダイオード３ｄのアノード側に取り付けられた冷却フィン６ｅとを夫々電気的に接続するブスバーである。尚、以上の配線１０ａ乃至１０ｈについては、その相当部分が図１（ａ）に図示されている。

ここで、自己消弧型半導体素子２ａ、２ｂ、２ｃ及び２ｄとフライホイールダイオード３ａ、３ｂ、３ｃ及び３ｄとの夫々の渡り配線である配線１０ｄ、１０ｅ、１０ｆ、１０ｇ及び１０ｈのうち、配線１０ｅと配線１０ｇは他の配線１０ｄ、１０ｆ及び１０ｈに比べてその電流容量を小さくする。この実施例１の場合は配線１０ｅと配線１０ｇのブスバー幅を他に比べて狭くする。このようにするとブスバーの渡り配線を合理的にでき、経済性及び作業性に優れた３レベルインバータブリッジの構造が実現可能となる。

以下に配線１０ｅと配線１０ｇを他の配線１０ｄ、１０ｆ及び１０ｈに比べてその電流容量を小さくできる理由について図２乃至図８を参照して説明する。

図２乃至図８は代表的な運転パターンにおける回路電流の電流ルートと、各配線１０ｄ乃至１０ｈに流れる電流波形を示したものである。図２は、出力電圧に対して出力電流の位相が１８０度遅れである力率＝−１の場合の電流ルートを示し、図３はこのときの電流波形を示す。図４は出力電圧に対して出力電流が同相である力率＝１の場合の電流ルートを示し、図５はこのときの電流波形を示す。また、図６及び図７は、出力電圧に対して出力電流の位相が９０度進みである力率＝０の場合の電流ルートを示し、図８にはこのときの電流波形を示す。尚、各図において、インバータブリッジの出力方向を電流正の向きとし、１周期を期間Ａ及びＢまたは期間Ａ、Ｂ、Ｃ及びＤに分割して、夫々の期間における電流経路の変化をイ、ロ、ハ及びニまたはイ、ロ、ハ、ニ、ホ、ヘ、ト及びチの符号を付して図示している。また、簡単のため回路要素の符号は電流経路イを記載した回路のみに付し、その他の回路には付していない。

図２（ａ）及び図２（ｂ）に示したように、力率＝−１の場合、期間Ａの半周期では、配線１０ｆと配線１０ｈの交互に電流が流れる。また図２（ｃ）及び図２（ｄ）に示したように、次の半周期の期間Ｂでは配線１０ｆと配線１０ｄの交互に電流が流れる。即ち期間Ａ及び期間Ｂのいずれの期間においても配線１０ｅと配線１０ｇには電流は流れない。この様子が図３の各部の電流波形に示されている。

また、図４（ａ）及び図４（ｂ）に示したように、力率＝１の場合、期間Ａの半周期では、配線１０ｆにのみ電流が流れ、また図４（ｃ）及び図４（ｄ）に示したように次の半周期の期間Ｂでも配線１０ｆにのみ電流が流れ、配線１０ｅと配線１０ｇには電流は流れない。この様子が図５の各部の電流波形に示されている。

更に、図６（ａ）及び図６（ｂ）に示したように、力率＝０の場合、期間Ａの４分の１周期では、配線１０ｆと配線１０ｈの交互に電流が流れ、図６（ｃ）及び図６（ｄ）に示したように、次の４分の１周期の期間Ｂにおいても配線１０ｆのみに電流が流れる。同様に図７（ａ）及び図７（ｂ）に示したように、次の４分の１周期の期間Ｃでは、配線１０ｆと配線１０ｄの交互に電流が流れ、図７（ｃ）及び図７（ｄ）に示したように、最後の４分の１周期の期間Ｄでは配線１０ｆのみに電流が流れる。従って期間Ａ乃至期間Ｄのいずれの期間においても配線１０ｅと配線１０ｇには電流は流れない。この様子が図８の各部の電流波形に示されている。

以上は特別の力率の場合の例であるが、任意の力率であっても、その電流波形は図３、図５及び図８を合成した波形になることは明らかであるので、結果としてどの期間においても配線１０ｅと配線１０ｇには電流は流れない。従って配線１０ｅと配線１０ｇは、素子のオフ期間に電圧バランスをとるための電位を確保するだけの配線容量で良く、他の配線に比べて極端に電流容量を低減できることになる。

次に本発明の実施例２に係る３レベルインバータ装置を、図９を参照して説明する。

図９は本発明の実施例２に係る３レベルインバータ装置のインバータブリッジ１相分の構造図である。この実施例２の各部について、図１（ｂ）の実施例１に係る３レベルインバータ装置のインバータブリッジ１相分の構造図と同一部分は同一符号で示し、その説明を省略する。この実施例２が実施例１と異なる点は、配線１０ｅと配線１０ｇをブスバーではなくケーブル配線とするようにした点である。

図９に示したように、電位確保のための接続を電流容量の小さいケーブルを用いて行えば、配線ルートを自由に選定することが可能となり圧接構造体の組み立て作業性を改善することが可能となる。

次に本発明の実施例３に係る３レベルインバータ装置を、図１０及び図１１を参照して説明する。

図１０は本発明の実施例３に係る３レベルインバータ装置のインバータブリッジ１相分の構造図である。この実施例３の各部について、図１（ｂ）の実施例１に係る３レベルインバータ装置のインバータブリッジ１相分の構造図と同一部分は同一符号で示し、その説明を省略する。この実施例３が実施例１と異なる点は、ブスバーを採用した配線１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ及び１０ｈに対し、このブスバーと冷却フィンとを接続するための接続ボルト１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ、１１ｇ、１１ｈ、１１ｉ、１１ｊ及び１１ｋを図示するようにした点である。そして、配線１０ｅ及び１０ｇを接続するための接続ボルト１１ｂ及び１１ｈ並びに１１ｅ及び１１ｊの接続ボルト本数を他の接続ボルト本数より少なく構成する。

図１１は図１０の上記接続ボルトの部分を説明するための補足説明図である。図１１に示したように、冷却フィン５ａに対してブスバーを採用した配線１０ｄは接続ボルト１１ａを締め付けることにより電気的及び機械的に接続、固定している。

図１１における接続ボルト本数は３本であるが、上記接続ボルト１１ｂ及び１１ｈ並びに１１ｅ及び１１ｊの接続ボルト本数は例えば１本と本数を少なくする。このようにすれば圧接構造体の組み立て作業性を改善することが可能となる。

本発明の実施例１に係る３レベルインバータ装置の回路構成とインバータブリッジ１相分の構造図。 力率＝−１の場合の３レベルインバータ装置の電流ルート説明図。 力率＝−１の場合の３レベルインバータ装置の各部電流波形。 力率＝１の場合の３レベルインバータ装置の電流ルート説明図。 力率＝１の場合の３レベルインバータ装置の各部電流波形。 力率＝０の場合の３レベルインバータ装置の先の半周期の電流ルート説明図。 力率＝０の場合の３レベルインバータ装置の後の半周期の電流ルート説明図。 力率＝０の場合の３レベルインバータ装置の各部電流波形。 本発明の実施例２に係る３レベルインバータ装置のインバータブリッジ１相分の構造図。 本発明の実施例３に係る３レベルインバータ装置のインバータブリッジ１相分の構造図。 図１０の補足説明図。

符号の説明

１ 直流電圧回路
２ａ、２ｂ、２ｃ、２ｄ 自己消弧型半導体素子
３ａ、３ｂ、３ｃ、３ｄ フライホイールダイオード
４ａ、４ｂ クランプダイオード
５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ、５ｇ、５ｈ、５ｉ 冷却フィン
６ａ、６ｂ、６ｃ、６ｄ、６ｅ 冷却フィン
７ａ、７ｂ 絶縁物
８ 第１の圧接構造体
９ 第２の圧接構造体
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０e、１０ｆ、１０ｇ、１０ｈ 配線
１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ、１１ｇ、１１ｈ、１１ｉ、１１ｊ、１１ｋ 接続ボルト

Claims (4)

1. 正電位、負電位及び中間電位の３つの端子を有する直流電圧回路と、
   前記各電位を出力することができる３レベルインバータブリッジと
   を有し、
   前記３レベルインバータブリッジの１相分は、
   コレクタが前記正電位端子に接続された第１の自己消弧型素子と、
   コレクタが前記第１の自己消弧型素子のエミッタに接続された第２の自己消弧型素子と、
   コレクタが前記第２の自己消弧型素子のエミッタに接続された第３の自己消弧型素子と、
   コレクタが前記第３の自己消弧型素子のエミッタに接続され、エミッタが前記負電位端子に接続された第４の自己消弧型素子と、
   前記中間電位端子から前記第１の自己消弧型素子のエミッタに電流を流す方向に接続された第１のクランプダイオードと、
   前記第３の自己消弧型素子のエミッタから前記中間電位に電流を流す方向に接続された第２のクランプダイオードと、
   前記第１乃至第４の自己消弧型素子の夫々に逆並列に接続された第１、第２、第３及び第４のフライホイールダイオードと、
   前記第１のフライホイールダイオードのカソードと前記第１の自己消弧型素子のコレクタを接続する第１の配線と、
   前記第２のフライホイールダイオードのカソードと前記第２の自己消弧型素子のコレクタを接続する第２の配線と、
   前記第３のフライホイールダイオードのカソードと前記第３の自己消弧型素子のコレクタを接続する第３の配線と、
   前記第４のフライホイールダイオードのカソードと前記第４の自己消弧型素子のコレクタを接続する第４の配線と、
   前記第４のフライホイールダイオードのアノードと前記第４の自己消弧型素子のエミッタを接続する第５の配線と
   を備え、
   前記第１乃至第４の自己消弧型素子及び前記第１乃至第４のフライホイールダイオードの各々を別パケージ構成とすると共に、
   前記第２及び第４の配線の電流容量を前記第１、第３及び第５の各配線の電流容量より小さくしたことを特徴とする３レベルインバータ装置。
2. 前記第１乃至第５の各配線にはブスバーを使用し、前記第２及び第４の配線のブスバー幅を前記第１、第３及び第５の各配線のブスバー幅より狭くしたことを特徴とする請求項１に記載の３レベルインバータ装置。
3. 前記第１、第３及び第５の各配線にはブスバーを使用し、前記第２及び第４の配線にはケーブルを使用したことを特徴とする請求項１に記載の３レベルインバータ装置。
4. 前記第１乃至第５の各配線にはブスバーを使用し、このブスバーは前記第１乃至第４の自己消弧型素子の冷却フィン及び前記第１乃至第４のフライホイールダイオードの冷却フィンに接続ボルトで取り付ける構造とし、
   前記第２及び第４の配線のブスバーの接続ボルト本数を、
   前記第１、第３及び第５の各配線のブスバーの接続ボルト本数より少なくしたことを特徴とする請求項１に記載の３レベルインバータ装置。

Images