CN104659012A - 具有在再分配结构和装配结构之间的电子芯片的电子部件 - Google Patents

具有在再分配结构和装配结构之间的电子芯片的电子部件 Download PDF

Info

Publication number
CN104659012A
CN104659012A CN201410662767.0A CN201410662767A CN104659012A CN 104659012 A CN104659012 A CN 104659012A CN 201410662767 A CN201410662767 A CN 201410662767A CN 104659012 A CN104659012 A CN 104659012A
Authority
CN
China
Prior art keywords
electronic
chip
conduction
electronic unit
electronic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410662767.0A
Other languages
English (en)
Other versions
CN104659012B (zh
Inventor
M·门格尔
E·富尔古特
R·奥特雷姆巴
J·赫格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104659012A publication Critical patent/CN104659012A/zh
Application granted granted Critical
Publication of CN104659012B publication Critical patent/CN104659012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

一种电子部件包括导电装配结构、装配结构上的电子芯片、电子芯片上的导电再分配结构，以及被电耦接至再分配结构并被配置为用于将电子部件连接至电子外围的外围连接结构，其中导电装配结构和导电再分配结构中的至少一个包括在电绝缘基体中的导电插入件。

Description

具有在再分配结构和装配结构之间的电子芯片的电子部件
技术领域
各种实施例总的涉及电子部件、制造电子部件的方法以及装置。
背景技术
用于电子芯片的常规封装(比如，模制结构)已进化至封装不再显著地妨碍电子芯片的性能的水平。此种电子芯片能够被装配在引线框上，并且电子芯片的上部的主表面通过键合线连接至引线框。
装配在芯片载体(比如，引线框)上的常规电子芯片在封装中能够热绝缘，该芯片通过从芯片延伸出的键合线电连接至芯片载体并且在封装之内被模制。此外，当需要建立复杂的电子电路时，该常规途径能够达到其极限。
发明内容
亟需提供一种制造具有简单的工艺架构并且具有高可靠性的电子芯片的可能性。
根据示例性实施例，提供一种电子部件，其包括导电装配结构、在该装配结构上的电子芯片、该电子芯片上的导电再分配结构(redistribution structure)，以及电耦接至该再分配结构并配置为用于将电子部件连接至电子外围的外围连接结构(periphery connectionstructure)。
根据另一个示例性实施例，提供一种制造电子部件的方法，其包括在导电装配结构上装配电子芯片、在电子芯片上布置导电再分配结构、将外围连接结构电耦接至再分配结构，以及为导电装配结构和/或导电再分配结构提供在电绝缘基体(matrix)中的导电插入件。
根据另一个示例性实施例，提供一种装置，其包括多个互相连接的导电装配结构、多个电子芯片，以及多个相互连接的导电再分配结构，该多个电子芯片中的每个均被装配在装配结构中指定的一个结构上，该多个相互连接的导电再分配结构中的每一个均被装配在电子芯片中指定的一个芯片上，导电装配结构和/或导电再分配结构包括在电绝缘基体中的导电插入件。
示例性实施例具有以下优点，以装配结构(特别是位于各电子芯片的底侧处的)和再分配结构(特别是位于各电子芯片的顶侧处的)的形式，一个或多个电子芯片能够在其两个相对的主表面上被装配至电接触结构。这种架构使得各电子芯片其两个相对的主表面处被预先电连接以形成在批量加工过程中可制造的多用途子模块是可能的。在一个或两个主表面上，可提供在绝缘基体中的导电插入件的芯片布线(wiring)系统，其提供为电子芯片设计特定用途的电连接的高自由度。将电子芯片直接或者间接地夹在装配结构和再分配结构之间还允许机械地保护敏感的电子芯片。在再分配结构的顶部，机械耦接和电耦接至电子外围(比如，连接的电子设备)可通过将外围连接结构连接至电子外围以简单方式完成。电子芯片的双侧电耦接通过在一侧上的装配结构和另一侧上的再分配结构实现，电子芯片的双侧电耦接还使得该构架对于高功率应用特别适合，在该应用中垂直电流流动，并且因此亟需一种在两个相对的主表面上的电子芯片的接触。这种电子芯片和电子外围之间和/或电子部件的各电子芯片之间的耦接可通过装配结构和/或具有基体插入体的再分配结构以高灵活性来执行，从而允许即使复杂的导电部分和电绝缘部分的配置也能将芯片焊盘在其彼此之间灵活地连接或断开连接。示例性实施例的一个其他优点是该构架与标准封装概念兼容，从而不需要改编电子外围。此外，根据示例性实施例的构架非常适合用于同时批量加工多个电子芯片，因为电子部件的各种部分可形成为简单布置在彼此顶部上的成分的堆叠布置的一部分，从而在并行的常规制造步骤中，以工业规模性地进行大量电子部件的有效处理是可能的。具有可预装配的装配结构和再分配结构的电子芯片的对应子模块还促进了在电子部件运行期间将由电子芯片生成的热量从芯片的两个主表面适当地移除。
在下文中，将解释电子部件的进一步的示例性实施例、制造电子部件的方法以及装置。
示例性实施例的要点是引线框技术(外围连接结构可以引线框技术进行配置)与芯片埋置技术(通过再分配结构/装配结构由电子芯片或多个芯片的双侧平面接触提供)的协同组合。换言之，所提供的电子部件的内部可包括一个预装配的埋置电子芯片或多个该种电子芯片，该芯片包括甚至适合于实现复杂布线概念的再分配结构，然而所提供的电子部件的外部可外表上呈现为常规封装或标准壳体，因此与常规的电子外围兼容。这确保了与现有的电子系统的兼容性，同时允许更好的温度稳定性、更好的移热特性、内在地结合多个电子芯片以提供模块的机会，以及获得高的电性能的可能性。
在电子部件的实施例中，导电装配结构和/或导电再分配结构包括在电绝缘基体中的导电插入件。
在实施例中，导电装配结构和/或导电再分配结构被成形为完全覆盖电子芯片的各主表面的基本平坦的结构。因此，电子芯片的整个主表面可被用于键合，该键合提供稳健的机械连接以及电连接和适当的热耦接。特别是，通过双侧连接，子模块被提供，其还允许自由设计的十分复杂的接触焊盘连接特性。
在实施例中，导电装配结构和/或导电再分配结构被配置为多层结构(即，两层或多层堆叠的层结构，例如其可通过层压或沉积彼此连接)。因此，在一层(顶层或底层)或者两层(顶层和底层)此多层结构之内，甚至可形成多于一种的连接布线，其可在水平方向和/或垂直方向上对齐并且可选择性地彼此电耦接或彼此去耦(decouple)。此层可以是具有以导电材料(构成插入件)填充的绝缘的或者相互连接的孔或凹槽的介电层(构成基体)。
在实施例中，再分配结构和/或装配结构包括图案化的再分配层以及布置在电子芯片和再分配层之间的中间结构。中间结构可包括电绝缘基体和基体中用于使电子芯片的接触(例如，顶部)与再分配层电耦接的导电插入件。在实施例中，该方法对应地包括在电子芯片和再分配层之间形成此中间结构。可由埋置在绝缘基体(例如，塑料材料的)中的导电通孔(via)来形成这种中间结构，该中间结构可能改善通过该中间结构设计用于在装配结构和再分配结构之间连接一个或多个电子芯片的复杂电路的能力。具有中间结构，电子部件的电子芯片的不同焊盘和/或电子部件的不同的电子芯片的不同焊盘可选择性地彼此耦接或者彼此去耦。
在实施例中，基体包括模具(mold)和/或层压板(laminate)。在模制基体的场景中，通过模制技术从液体前体开始随后被硬化而成型来形成模具。在此模制基体中，一个或多个过孔可通过激光钻孔、光刻和蚀刻等形成，从而定义插入件。使用层压板允许使用只要简单的被放置在电子芯片上用于装配的固体。
在实施例中，导电插入件中不同的插入件被电耦接至电子芯片的接触焊盘中不同的接触焊盘，其中基体将不同的接触焊盘彼此电去耦。因此，在绝缘基体中导电插入件的布置允许任何所期望的芯片内电连接(electric intra-chip connection)的构成。
另外或者可选地，电子部件可包括另外的电子芯片，其中导电插入件中的至少一个电耦接至电子芯片，并且导电插入件中的至少另一个电耦接至该另外的电子芯片。因此，在绝缘基体中的导电插入件的布置弹性地允许在不同电子芯片的接触焊盘之间形成任何所需的特定电连接。电子芯片结合另外的电子芯片(以及可选地甚至更多的电子芯片)可在相同的电子部件中进行结合。还可能每个包括一个或多个电子芯片的多个电子芯片通过在常见的壳体(casing)或外壳(housing)之内(例如，通过将其装配在常见的衬底(比如，引线框或者印刷电路板)上)的彼此连接进行结合。因此，甚至可形成具有扩展的功能的模块。例如，可能电子部件包括用于处理信号并且用于与电子外围交换信号的信号部分，并且另外包括用于提供电子功率功能的功率部分。
在实施例中，插入件包括用导电材料填充的至少一个通孔。例如，基体可被形成为具有垂直延伸的过孔的薄片或板状体，过孔可用金属或其他导电材料进行填充，以成形垂直通孔连接结构。可替换地，还可能通过彼此直接接触并且在构成基体的邻近的绝缘层中和/或在绝缘层之间形成的导电部分来形成插入件。
在实施例中，电子部件进一步包括封装件，该封装件至少封装电子芯片、再分配结构、装配结构和部分外围连接结构。在实施例中，方法相应地包括形成至少封装电子芯片、再分配结构、装配结构和部分外围连接结构的封装件。对应地(在批次的级别上)，装置可进一步包括至少封装电子芯片、再分配结构、装配结构和部分外围连接结构的封装件。封装件可由导热材料制成，从而有助于在电子部件运行期间从电子芯片移除热量。例如，此封装件可通过模制形成，更具体地通过将液体前体施加于将被封装的元件之上并通过随后的硬化形成。通过采取这种方法，可能使电子设备的单个组分彼此刚性地机械连接，同时还允许选择封装材料以有助于在电子部件运行期间从电子芯片散热。在一个实施例中，封装可作为批量加工执行，即，可在将电子部件从所常见制造装置中单个化之前执行，但是，可选地，还可能在将装置单个化成为各种部分之后，然后每个部分通过封装件被封装，并因此产生被封装的电子部件。因此，封装步骤适合在批量加工中执行，但也可基于单个电子部件来灵活地执行。
在实施例中，部分外围连接结构以及可选地部分热接口结构(可选地其可在装配结构的外表面处形成或附接至该外表面)延伸或者突出在封装之外，以维持暴露至环境的表面。因此，导电封装件可密封地包围电子芯片、装配结构和再分配结构，从而安全地使电子部件内部中的导电部分与环境电去耦。这也确保了防备非期望的爬电电流(creeping current)传播进入到电子部件内部的高可靠性。同时，热接口结构可保持至少部分在封装之外，从而确保对在电子部件运行期间由电子芯片生成的热量被适当地驱散，这对于功率半导体器件是非常重要的。热接口结构还可作为防备来自电子部件的外部的爬电电流的电绝缘层。通过仅将一部分的外围连接结构布置在封装件之外，使剩余的外围连接结构被封装的其他部分能够适当连接至再分配结构，同时地提供电子部件和电子外围之间的机械适配器和电适配器。
在实施例中，电子部件包括导电载体结构，特别是引线框，在其上布置有导电装配结构(例如，参见图10至图13所示的实施例；然而，其他比如图1至图9所示的实施例可包括在其上可装配装配结构的导电载体结构，比如引线框)。在此实施例中，装配结构、电子芯片和再分配结构以及可选地包括外围连接结构的子模块可以以导电的方式直接装配在载体结构之上。在该实施例中，装配结构不需要外部的电绝缘。
在另一个实施例中，电子部件进一步包括至少一个电绝缘并且导热的热接口结构。在一个实施例中，导电装配结构被布置在该热接口结构上(即，特别地在电子部件的底部处，例如参见图1至图8所示的实施例)。在另一个实施例中，此种电绝缘并且导热的热接口结构可布置在再分配结构的顶部上或者甚至在外围连接结构的顶部上(即，特别地在电子部件的顶部上)。还可能电子部件的底部和顶部均被提供以对应的电绝缘并导热的热接口结构，并从而提供双侧冷却。因此，可能进一步提升电子部件的散热性能。此电绝缘并且导热的热接口结构的两个外部表面可被暴露于环境，以提供适当的热耦接，并且可部分地埋置在电子部件的封装中。特别地，在电子芯片面向热接口结构的表面上，在电子部件运行期间在电子芯片中的欧姆损耗(ohmic loss)的散热通过热接口材料(TIM,thermal interfacematerial)变得非常地有效。通过选择热接口结构的材料为不仅导热地连接还电绝缘，还可能抑制或者甚至是消除可能以常规途径传播进入封装内部的爬电电流。
在实施例中，电子部件进一步包括附接至或者将被附接至热接口结构的散热体，用于驱散由电子芯片在电子部件运行期间所生产的热量。因此，通过根据示例性实施例的此构架，可选的冷却体附接至热接口结构的外部表面也是可能的。此散热体可具有非常不同的形状。例如，其可以是适当地导热体(比如，铜或铝)的板，可具有冷却鳍片等以促进通过装配结构、热接口结构从电子芯片所热传导至散热体的热的消散。通过散热体移除热可进一步通过沿电子部件外部的散热体流动的冷却流体(比如，空气或水，更普遍是气体和/或液体)促进。为了提升散热体和热接口结构之间的机械耦接，还可能使用紧固元件(比如，螺丝或者夹持件)，从而使两个部分彼此连接。在热接口结构是具有可适应性形状并且显示压缩性的非固体材料(比如，膏等)的场景中，这种热接口结构的材料的性能有效地促进了热接口结构和散热体之间的热耦接。作为选择，热接口结构可具有固态形状。将散热体装配至电子部件可在工厂端执行，或者也可以由客户或者客户端进行附接。所描述的装配技术和封装技术适合于两种概念。
在实施例中，导电装配结构和/或热接口结构可被配置为或基本上是薄片、板或层。此平面形状通过处理对应的成批的布置提升了同时生产许多电子部件的可能性，该成批的布置将被单个化成为单独的电子部件。
在实施例中，导电装配结构和热接口结构一起被配置为直接铜键合(DCB,direct copper bonding)衬底。此DCB可用作预制造的标准部件。作为选择，为此目的也可使用直接铝键合(DCB,directAluminium bonding)衬底。特别地，DCB衬底可被使用，包括直接在铜层下面的陶瓷(或其他材料)层。DCB衬底提供了用于通过直接装配在DCB衬底上的冷却结构有效移除热的适当基础。该目的也可以通过使用DAB衬底达到。DCB衬底和DAB衬底是市售的，并且因此允许装配问题和冷却问题的高性价比的解决方案。并且，此DCB或DAB提供了用于甚至以批量的方式装配一个或多个电子芯片的适当基础，并且具有在散热方面的已经有益的提供。
作为使用此DCB或DAB衬底的替代选择，可选地，也能够使用导热且电绝缘材料的板状体作为热接口结构，并且在其上形成导电层(例如，通过沉积)，该导电层然后形成装配结构。
在实施例中，电子芯片被配置为功率半导体芯片。此功率半导体芯片可以是用于高功率应用(例如，在汽车技术、家用电器、工作工具等方面)的芯片。此功率半导体芯片可具有半导体衬底，该半导体衬底具有其中埋置有至少一个集成电路元件(比如晶体管，例如，场效应晶体管(例如，金属氧化物场效应晶体管(MOSFET,metal oxidesemiconductor field effect transistor)或双极型晶体管(例如，绝缘栅双极型晶体管(IGBT,insulated gate bipolar transistor)、二极管等))。此功率半导体芯片可具有在电子芯片的两个相对的主表面上的电接触，并且可具有在两个相对主表面之间流通的垂直电流。
在实施例中，再分配结构可包括图案化的导电层。例如，图案化的导电层(一层或多层)可包括一个或多个装配平台，该装配平台具有用于在其上装配一个或多个电子芯片的具有形状和尺寸。图案化的导电层(一层或多层)还可包括用于在一个高度水平上或基本在一个高度水平上将一个或多个装配平台连接至外围连接结构的连接部分。此再分配结构很容易制造(因为可以通过简单的沉积步骤和图案化步骤来形成，例如，采用光刻步骤和蚀刻步骤来形成)并且因为其可以在电子部件的普遍高度水平上形成为薄层，所以只消耗非常少量的空间。此图案化的导电层，特别是与中间结构结合，可有助于电子芯片和电子外围之间的电信号的再分配。
在实施例中，外围连接结构被配置为至少一个导电管脚(比如，条)，特别是多个导电管脚。例如，此导电管脚可形成引线框的部分，并且因此可允许提供用于电子部件外部的标准连接，同时可在不需要键合线(例如，通过焊接或锡焊)时，也能够装配至再分配结构。因此，管脚中的每个均可从封装内部直接接触再分配结构处延伸至封装的外部，从而可插接至装配板的插入位置中。
在实施例中，至少一个管脚中的每个均具有第一连接部件和相对的第二连接部分，第一连接部分直接电连接至再分配结构，并且第二连接部分被配置为用于直接插入至作为电子外围的板的插入位置中。因此，装配板和电子部件之间的连接可以以在第二连接部分处的形封闭(form closure)来执行。在实施例中，在第一连接处的连接不需要键合线的直接连接。
在实施例中，外围连接结构和/或装配结构被配置为引线框。因此，根据示例性实施例的电子部件能够被实施为在其底侧和/在其顶侧与标准化引线框技术兼容。从电子部件的外观，其并不与常规电子部件不同，从而为用户简化了电子部件的使用。
在实施例中，外围连接结构和/或装配结构和/或再分配结构可被配置为多层结构，特别是由至少一层绝缘层和在该至少一层绝缘层之内的一个或多个导电插入件形成的多层结构。因此，特别是在多层的再分配结构和/或多层的装配结构之内可能实施复杂的布线架构。例如，在电子芯片的上主表面处和/或在其下主表面处，电子芯片的不同的接触焊盘之间的任何所需耦接和/或去耦可通过多层的装配结构和/或多层的再分配结构来完成。在不同平面中，在电子芯片的底主表面和/或顶主表面上不同接触焊盘可彼此连接或者彼此断开连接。通过穿过位于装配结构和再分配结构之间的电子部件的多个电子芯片之间的绝缘材料的垂直延伸，顶部接触焊盘和底部接触焊盘之间的耦接也存在可能。
在实施例中，封装仅在将热接口结构连接至装配结构之后形成。因此，在接口封装(例如，模制)步骤之前，热接口结构能够已经容易地连接至装配结构，封装过程降低了导热内部连接结构从封装材料非期望的分离(delamination)的风险。这增加了电子部件在电性能方面的可靠性，并且爬电电流的形成有效地被抑制，因此电子部件的电压击穿强度提升。
在实施例中，电子部件可被配置为半桥、共源共栅电路(cascodecircuit)、由彼此并联连接的场效应晶体管和双极型晶体管组成的电路或者功率半导体电路。因此，根据示例性实施例的芯片布线与非常不同的电路概念的需求兼容。
在实施例中，电子部件进一步包括在装配结构上的另外的电子芯片，其中导电再分配结构布置在另外的电子芯片上，并且其中电子芯片被配置为半导体功率芯片，特别是场效应晶体管或者双极型晶体管，并且另外的电子芯片被配置为控制芯片，特别是驱动器或者控制器。因此，根据示例性实施例的架构允许在一个相同的没有高功率工作要求的电子部件中，结合一个或多个功率半导体芯片和一个或多个控制芯片。在装配结构和再分配结构之间，多个电子芯片可布置为侧向邻近或横向邻近。
在实施例中，电子部件进一步包括在装配结构上的另外的电子芯片，其中导电再分配结构布置在另外的电子芯片上，并且其中被配置为低边开关(LSS,low side switch)的电子芯片以及被布置为高边开关(HSS,high side switch)的另外的电子芯片形成作为半桥电路。对应实施例在图9至图11中示出。通过双侧的、将芯片夹在中间(chip-sandwiching)的装配结构的多重布线结构和再分配结构的多重布线结构，甚至是复杂连接都能被组成，该复杂连接位于组成高边开关和低边开关的这两个晶体管开关的源端、漏端和栅端之间。能够将高边开关和低边开关中的至少一个开关布置为上下颠倒，即布置在倒装芯片(flip-chip)架构中。
在另一个实施例中，电子部件进一步包括在装配结构上的另外的电子芯片，其中导电再分配结构布置在另外的电子芯片上，并且其中被配置为第一晶体管(特别是场效应晶体管)的电子芯片以及被布置为第二晶体管(特别是双极型晶体管)的另外的电子芯片形成并联电路。此种实施例在图12至图13中示出，并且可被认为是用于高功率半导体部件的结合MOSFET(金属氧化物半导体场效应晶体管)和IGBT(绝缘栅双极型晶体管)的电路。再次，晶体管中的至少一个可被布置为上下颠倒，即依照倒装芯片架构布置。
在实施例中，电子部件被配置为由以下项组成的组中的一种：连接功率模块的引线框、晶体管外形(TO,Transistor Outline)的电子部件、方形扁平无引线封装(QFN,Quad Flat No Leads Package)的电子部件、小外形(SO,Small Outline)的电子部件、小外形晶体管(SOT,Small Outline Transistor)的电子部件以及薄型小尺寸封装(TSOP,Thin Small Outline Package)的电子元件。因此，根据示例性实施例的电子部件与标准封装完全兼容(特别是与标准TO封装概念完全兼容)，并且外部呈现为对用户非常便利的常规电子部件。
在实施例中，电子部件进一步包括由散热元件和被布置在再分配结构上的电子元件组成的组中的至少一个。这种一个或多个散热元件可由导热材料(比如，铝或铜)制成，并且可充当热转移结构。该一个或多个电子元件可以是比如至少一个电容、至少一个欧姆电阻器、至少一个电感/线圈的元件。例如，此种电子元件可以是调谐电容。此种散热元件和/或电子元件还可被埋置于封装中，并且可被装配在再分配结构上(例如，在其图案化的重新分布层上)。
在实施例中，方法包括通过将多个相互连接的电绝缘并且导热的热接口结构连接至在热接口结构上的多个相互连接的导电装配结构形成装置，装配多个电子芯片，其中的每个芯片被装配在装配结构中指定的一个结构上，以及形成多个相互连接的导电再分配结构，其中的每个结构装配在电子芯片中指定的一个芯片上。因此，所描述的制造架构的方法与批量处理高度兼容，从而允许高效地并行地制造许多电子设备，而不是执行连续的步骤。
在实施例中，方法进一步包括在形成封装之后，使该装置单个化成为电子部件和至少一个另外的电子部件。因此，封装也可在批量的水平上高效地执行。对于封装，可使用塑料材料或者陶瓷材料。单个化或者可在形成封装之前执行。其可通过锯切、激光处理、蚀刻等来执行。
在实施例中，该方法进一步包括将多个外围连接结构(特别是多个相互连接的外围连接结构)电耦接至相互连接的导电再分配结构，其中多个外围连接结构被配置为用于连接电子外围。因此，形成外围连接结构或者连接外围连接结构的步骤也可以在批量的水平上(也就是，同时用于多个电子部件)形成一个相同布置的部分来执行。
在一个实施例中，电子芯片可被用作微机电系统(mems,microelectromechanical system)中的传感器或者致动器(例如，作为压力传感器和加速度传感器)。在另一个实施例中，电子芯片可被用作用于功率应用(例如，在汽车领域中)的半导体芯片，并且例如可具有至少一个集成的绝缘栅双极型晶体管(IGBT)和/或只是一个集成的二极管。
由于衬底或晶片形成电子芯片的基础，可使用半导体衬底(优选为硅衬底)。或者，可提供氧化硅衬底或者另一种绝缘衬底。也有可能实施锗衬底或III-V族半导体材料。例如，示例性实施例可以以GaN技术或者SiC技术实施。
此外，示例性实施例可使用标准半导体材料技术(比如，适当的蚀刻技术(包括各向同性蚀刻技术和各向异性蚀刻技术，特别是等离子蚀刻、干蚀刻、湿蚀刻))、图案化技术(其可涉及光刻掩模)、沉积技术(比如，化学气相沉积(CVD,chemical vapor deposition)、等离子增强化学气相沉积(PECVD,plasma enhanced chemical vapordeposition)原子层沉积(ALD,atomic layer deposition)，溅射(sputtering))。
通过下面具体实施方式和所附权利要求，并结合附图，上述的对象、特征和优点和其他对象、特征和优点将是显而易见的，其中相似的部分或元件用相似的标号表示。
附图说明
附图说明了示例性实施例，其被包括在说明书中以提供对示例性实施例的进一步理解并构成说明书的一部分。
附图中：
图1至图4示出了在根据示例性实施例制造电子部件的方法实施期间所获得的不同结构；
图5示出了一种依照示例性实施例制造的电子部件的爆炸图，该示例性实施例实施了参考图1至图4说明的程序；
图6至图8示出了封装之前和封装之后，根据图1至图5制造电子部件的方法实施期间所获得结构的三维视图；
图9示出了一种半桥电路；
图10示出了一种根据示例性实施例的电子部件的剖视图，该示例性实施例提供了根据图9的半桥功能；
图11示出了图10的电子部件的平面图；
图12示出了根据另一个示例性实施例的电子部件的剖视图，该示例性实施例实现了MOSFET和IGBT的并联电路；
图13示出了图12的电子部件的平面图；
图14至图18示出了根据示例性实施例的步骤的不同剖视图，该示例性实施例是在批量过程(batch process)中制造多个电子部件的方法实施期间获得；
图19示出了一种根据示例性实施例的电子部件，该电子部件由单个化图18中的装置获得；
图20示出了封装后的图19的电子部件；
图21和图22示出了根据另一个示例性实施例的装置的剖视图，在该示例性实施例中在批量过程中执行了外围连接结构和封装的形成。
具体实施方式
附图中的图示是示意性地并且并不按比例。
根据一个实施例，提供了具有高电压击穿强度和高效热转移性能的基于基板(submount-based)的TO封装(或者任何基于引线框的封装，其可以双侧被暴露以用于双侧冷却的)。
在TO部件运行期间，电子芯片可由于损耗被加热至高达150℃并且更高的高温(“T结”)。该热量必须被移除至壳体之外，以防止局部过热和导致电子部件故障。此外，此电子器件，特别是当被用于高功率应用时，要求可靠的高电压击穿强度(例如，高达10kV)。对于该要求，需要适当的权衡。
常规上，可使用由电绝缘并且导热的材料制成的热接口结构，该结构可以以特别适合的填充材料以优化所期望的性能。在装配期间难以将此种热接口材料(TIM,thermal interface material)(例如，特定配置的陶瓷)耦接至铜载体之上，因为这种连接形成导热屏障。
另一种传统解决方案被称为FullPAK壳体，然而其在通过热传递将热移除至组件外部的冷却体方面的有关性能上具有一些限制。在这种FullPAK壳体中，热传递基本通过具有受限的热传导性的封装来执行。
为了克服传统限制，示例性实施例提供了导热并且电绝缘的热接口结构，该热接口结构能够在将电子芯片装配至装配结构(比如，铜载体)上之前，在实际装配步骤之外高容量地被附接。因此，能够增加为热接口结构特定选择功能材料的自由度，例如，在更高填充百分比方面。此外，通过适当材料选择，能够在铜载体处提升导热材料粘合性。例如，有可能在热接口结构上层压装配结构或者电流上使装配结构生长。这种用于为电子部件制造基板的过程能够在批量水平(即，并行地制造大量的电子部件)上执行。或者，也有可能将直接铜键合(DCB)衬底实施为提供热接口结构和装配结构的结合的芯片载体。
此概念也可允许省略传统的用于将引线框的引脚接触至电子芯片的上表面的导线键合。因此，芯片埋置技术可被实施，其中在制造效率方面的面板规模能被提升。
由于提升的热传导性同时增加了电压击穿强度，此种架构具有增加了TO(Thin Outline)壳体的性能的优点。由于电子芯片的整个表面的耦接(通过再分配结构)而不是仅具有薄的导线连接，还有可能通过电子部件的上侧提升冷却。此外，涉及的电感能被降低。电子部件的电性能的可靠性可通过设计中所增加的爬电距离(creepingdistance)而被增加。因此，爬电电流从电子部件的外部向装配结构和电子芯片的传播长度可通过热接口结构的适当配置而被增加。设计的自由度独立于于布线技术的要求而被增加，并且小型化的可能进一步被提高。后面的优点可通过子模块的收缩来完成。这保持独立于外部壳体的几何形状。同时，没有必要改编壳体的尺寸，这增加了用户便利性。由于适当的电性能，可能的应用范围(特别是电流值/电压值)被延伸。还有可能以合理的成本来制造电子设备。不需要发展特定的制造装置，因为可协同地结合公知的芯片埋置技术的步骤。电子部件内部的电隔离可被提升，并且通过自由地选择用于该热接口结构的材料的机会来提升芯片的稳定鲁棒性。此外，通过在该热接口结构的位置处通过锯切来单个化。在向上的方向上的冷却可以通过连接到引线框(双规引线框(dual gage leadframe))的散热体得到提升。这可以通过具有特定的引线框设计的夹或焊接连接来完成。通过这种对应的引线框设计，电流峰能被抑制(例如，当接通该电子部件时)。此外，有可能使用所描述的架构以集成另外的有源部件和/或无源部件(比如，电感、电容、传感器等)。
因此，示例性实施例允许提升电子部件的性能和可靠性。这能够通过提升向散热体或冷却体的散热来完成，并且可降低电子部件的电感。
根据所描述的方面，子模块可使用层压技术和埋置技术被提供。有可能使用具有适当热传导性和适当电绝缘性能并且常规不容易在模制步骤中实施的材料。此外，有可能依照常规的引线框壳体(比如，TO 220、TO247等)配置对应的电子部件。
根据另一个方面，以其主表面被平坦的装配结构和平坦的再分配结构完全覆盖而夹在中间的上述的一个或多个芯片的子模块可(与热接口结构一起或不与热接口结构一起)被用于形成多芯片电路。装配结构和/再分配结构可在此被配置为具有在其中埋置有多个导电插入件的绝缘基体。这允许在半导体功率壳体中提升可靠性和多芯片装配中设计的自由度。
图1示出了用作基础的结构100的三维视图，该基础用于实施图5中所示的电子部件500的制造方法。
结构100包括电绝缘并且导热的热接口结构102。例如，热接口结构102可包括陶瓷材料或者由陶瓷材料组成，并且可具有填料粒子，以促进导热同时抑制导电。导电层被形成在热接口结构102上并且构成随后用于装配电子芯片的装配结构104。结构100能够被形成为用于批量过程，即，有可能在尺寸上形成能够并行地在其上装配多个电子芯片的结构100。热接口结构102能够通过使用特定的填充树脂(例如，用BN、AIN和/或SiN填充)被形成。装配结构104能够是图案化的铜层。
图2示出了图1中所示的结构100的剖视图200。此外，图2示意性示出了当热接口结构102已完成制造时，散热体202可被附接至热接口结构102的外表面，用于驱散在电子部件运行期间由电子芯片生成的热量。然而，应当说散热体202通常仅当电子部件已完成制造时，被附接至热接口结构102。图2应当仅示意性地表明相对热接口结构102装配散热体202的方法。
图3示出了通过在图1中所示的结构100上装配电子芯片502和另外的电子芯片504而获得的结构300。电子芯片502、504可被锡焊至装配结构104之上。其后，组成重新装配层506的导电层被装配在电子芯片502、504上。如仅从图5中得出，有可能将中间结构510夹在一方面电子芯片502、504和另一方面再分配层506之间。参见图5，再分配层506和中间结构510(将参考图5进行更详细的描述)一起形成导电再分配结构522。电子芯片502和另外的电子芯片504可一起提供具有续流二极管的开关的功能。
在示出结构400的图4中，可看到中间结构510。
图5示出了依照实施图1至图4所示的步骤的示例性实施例制造的电子部件500的爆炸图。
特别地，图5示出了中间结构510由具有以导电材料填充的多个过孔的薄片状绝缘基体512(其能够通过模制形成)形成，导电材料从而构成插入件514。作为通过模制实施中间结构510的替代，其还能够通过层压被形成。插入件514能够使对应的电子芯片502、504的接触焊盘与对应的再分配层506的接触结构电连接。作为图5中所示的中间结构510的配置的替代，例如，还有可能在再分配层506和电子芯片502、504之间夹有埋置在绝缘环境(dielectric surrounding)中的导电材料的突起(bump)的布置。如图5上表明，再分配结构522由再分配层506和和中间结构510结合形成。
如另外可从图5中获得，再分配结构522(其再分配在电子芯片502、504和电子外围之间传播的电信号)的上表面与组成外围连接结构508的引线框的导电部分(比如，针、引线针、引线、外引线等)电连接(例如，通过焊接、锡焊或胶合)。在所示实施例中，外围连接结构508包括用于运行具有连接的续流二极管的开关的3个引脚或管脚，该开关由电子芯片502与另外的电子芯片504结合提供。更确切地，外围连接结构508的第一连接部分520将直接连接至再分配层506的上表面，然而外围连接结构508的第二连接部分518可被焊接在印刷电路板(未示出)上或者可被用作插入到装配板的插入位置(未示出)中的插入接触，从而电子部件500(还可被称为封装)能够电连接和机械连接至这种装配板(比如，印刷电路板)。具有中间结构510的再分配结构522是非常有益的，因为其允许不同电子芯片502、504的不同接触焊盘的有选择性的电耦接或者去耦，以及一个电子芯片502或504的不同接触焊盘之间的有选择性的电耦接或者去耦。
例如，还如图5所示意性地表明，所描述的电子部件500的组件能够然后由通过模制形成的封装516进行封装。在此封装之后，除了第二连接部分518延伸超出封装518之外以及除了热接口结构102的较低表面形成电子部件500的底表面之外，所有组件完全被埋置在封装516之内。
仍然参见图5，所有步骤能够作为批量步骤来执行(即，对于多个电子部件500一起)，直到(并且优选地包括)外围连接结构508的焊接。在此之后，批量装置可被单个化。
再分配结构522替代常规导线键合，并因而显著地简化了步骤并增加了电子芯片502、504的热耦接以由此移除在电子部件500运行期间所产生的热量。基体512的由导电插入件514填充为通孔的过孔能够通过激光处理被形成。电子芯片502、504是薄的裸片(die)，其在顶表面以及底表面上具有触点，并且能够因此允许垂直电流流动(对于功率应用芯片是有益的)。
作为用于形成电子部件500的基础的结构100的提供给予了与制作条件(比如，温度和压强)以及材料选择有关的设计高自由度。形成装配结构104的铜层的上表面能够被粗糙化，从而促进装配在其上的电子芯片502、504的良好附着。热接口结构102的底表面能够被连接至冷却体202，如图2中示意性表明。冷却体的装配能够在电子部件500已完成制造之后完成。
图6示出了在封装之前，图5所示的电子部件500制造期间所获得的结构600的三维视图。
图7示出了施加封装516的材料之后的结构600，因此示出了电子部件500的三维视图(但是示出了其内部)。
图8示出了电子部件500的外部视图(未示出其内部)。
图9示出了低边开关(LSS)作为电子芯片502并且高边开关(HSS)作为进一步电子芯片504的电路，两个电子芯片502、504均被配置为对应的MOSFET并且被形成电路，从而形成半桥电路。有关第一电子芯片502的是，其源端被表示为S1，其漏端被表示为D1，并且其栅端被表示为G1。有关第二电子芯片504的是，其源端被表示为S2，其漏端被表示为D2，并且其栅端被表示为G2。
图10示出了根据图9的电路实施的示例性实施例的电子部件500的剖视图，并且图11示出了根据图9的电路实施的示例性实施例的电子部件500的平面图。更具体地，图10示出了多芯片配置，并且图11表明了用于多芯片的TO247-5技术中的键合图(bond diagram)。
如图10所示意性地表明地，电子部件500进一步包括在此被配置为引线框的导电载体结构1000，导电装配结构104被直接布置在其上(在该实施例中不具有热接口结构102)。在电子芯片502、504的顶部，导电再分配结构522被提供给，以从顶侧接触电子芯片502、504。因此，电子部件500的基础再次是如上所述的子模块架构。同时另外的电子芯片504被布置为以其源极连接S2在顶侧，电子芯片502被布置为以其源极连接S1在低边的倒装芯片布置。在所示实施例中，装配结构104和再分配结构522两者随着具有导电插入件514埋置在其中的绝缘基体512一起形成。涉及装配结构104的是，这是通过具有水平对准和垂直对准的导电部分埋置在其中的两层连接的平面电绝缘层的多层结构来完成。涉及再分配结构522的是，这是通过形成具有在凹槽中的导电插入件514的绝缘基体512的封装材料来完成。用于G1的连接结构在电子芯片502、504的横向侧、图10的左手侧上延伸，并垂直地穿过绝缘基体512。相应地，用于D2的连接结构在电子芯片502、504的横向侧、图10的右手侧上延伸，并垂直地穿过绝缘基体512。图10所示的涉及S1的源极向下(source-down)的布置结果是具有适当的电性能，这是因为源端S1能够被直接附接至导电载体结构1000。由于其电势可以较低，那里不需要电气隔离。
如能够特别地从图11中所获得的，再分配结构522的上表面能够被表示为图案化的再分配层506，其通过在此实施例中组成外围连接结构508的线键合连接至导电载体结构1000(引线框)的接触焊盘(比如，针、引线针、引线、外引线等)。
图12示出了根据另一个示例性实施例的电子部件500的剖视图并且图13示出了该电子部件500的平面图，该实施例将MOSFET实施为第一电子芯片502并且将IGBT实施为第二电子芯片504，其中MOSFET并联连接至IGBT。再次，G1和G2指栅端，D指漏端，S指源端，E指发射端，以及C指集电端。再次，芯片内连接以上文参考图10和图11所描述的类似方式，由装配结构104和再分配结构522的多层组件构成。
在下文中，将参考图14至图20对根据示例性实施例的以批量过程制造多个电子芯片500的方法进行说明。
图14示出了由多个相互连接热接口结构1402(每个由图14的低层的部分定义)形成的结构1400，热接口结构1402上被装配多个相互连接的装配结构1404(每个由图14的上层的部分定义)。结构1400形成用于在批量过程中生产多个电子部件500的过程的基础。
为了获得图15所示的结构1500，多个电子芯片502别装配在多个装配结构1404上，即，每一个热接口结构1402和指定的装配结构1404对应一个电子芯片502。
为了获得图16所示的结构1600，多个中间结构1602(每个由图16的最上部分的部分定义)被形成为具有绝缘基体512，多个在此配置为通孔的导电插入件514被埋置在基体512中。
为了获得图17所示的结构1700，金属材料的导电层1702被沉积在结构1600上，然后沉积光致抗蚀剂掩模1704。
为了获得图18所示的结构1800，结构1700被作为蚀刻步骤的对象，其中光致抗蚀剂1704充当蚀刻掩模。因此，多个图案化的再分配层1802(每个由图18的最上部分的部分定义)被形成在相互连接的中间结构1602上。然后，光致抗蚀剂1704被移除。
如在图18中能够另外从垂直虚线中获得的，装置1800然后被单个化为多个电子部件500。每一对中间结构1602和图案化的再分配层1802均形成各电子芯片502的再分配结构522。
如能够从图19获得的，有可能将外围连接结构508(在此呈现为引线框)连接至单个电子部件500，其中在外围连接结构508的底部和再分配结构522的顶部之间的直接锡焊连接或者直接的胶合连接被形成。
为了获得如图20所示的封装的电子部件500，图19中所示的电子部件500被作为封装步骤的对象，因此形成封装516。此外，热接口结构102可被连接至作为冷却体的散热体202。
如能够从图19和图20所获得的，外围连接结构508的形成以及封装516的形成对于每个电子部件500单独地被执行。然而，如能够从图21和图22所获得的，这些步骤中的一个或者两个也可以在批量水平上被执行。
如能够从图21所示的装置2100所获得的，有可能将组成各外围连接结构508的引线框的引脚连接至再分配结构1802，从而形成多个相互连接的外围连接结构2102(每个均由图21的最上部分的部分定义)。
如能够从图22所获得的，装置2200通过在图21中的装置2100的顶部上沉积封装材料516获得。如由图22中垂直虚线所表明，装置2200可然后被单个化以形成单个电子部件500。
应该注意的是，术语“包括(comprising)”并不排除其他元件或特征，并且术语“一(a或an)”并不排除复数。与不同实施例联系描述的元件也可被结合。还应当注意的是，附图标记不应当解释为限制权利要求的范围。此外，本申请的范围并不旨在限制于说明书中所描述的过程、机器、制造、物质组分、装置、方法和步骤的特别实施例。因此，所附权利要求旨在将这些过程、机器、制造、物质组分、装置、方法或步骤包括在其范围之内。

Claims (32)

1.一种电子部件，所述电子部件包括
导电装配结构；
电子芯片，其在所述导电装配结构上；
导电再分配结构，其在所述电子芯片上；
外围连接结构，其被电耦接至所述再分配结构并且被配置为将所述电子部件连接至电子外围。
2.如权利要求1所述的电子部件，
其中，所述导电装配结构和所述导电再分配结构中的至少一个包括电绝缘基体中的导电插入件。
3.如权利要求1所述的电子部件，
其中，所述导电装配结构和所述导电再分配结构中的至少一个被成形为平面结构，所述平面结构完全覆盖所述电子芯片的相应主表面。
4.如权利要求1所述的电子部件，
其中，所述导电装配结构和所述导电再分配结构中的至少一个被配置为多层结构。
5.如权利要求2所述的电子部件，
其中，包括所述再分配结构和所述装配结构的组中的至少一个包括图案化的再分配层和被布置在所述电子芯片和所述再分配层之间的中间结构，其中所述中间结构包括所述电绝缘基体和所述基体中的所述导电插入件，其中所述导电插入件用于使所述电子芯片的至少一个接触焊盘与所述再分配层电耦接。
6.如权利要求2所述的电子部件，
其中，所述导电插入件中不同的插入件被电耦接至所述电子芯片的接触焊盘中不同的接触焊盘，其中所述基体使所述不同接触焊盘彼此电去耦。
7.如权利要求2所述的电子部件，其中所述电子部件包括：
另外的电子芯片，其中所述导电插入件中的至少一个插入件被电耦接至所述电子芯片，并且所述导电插入件中的至少另一个插入件被电耦接至所述另外的电子芯片。
8.如权利要求1所述的电子部件，其中所述电子部件进一步包括：
封装件，所述封装件至少封装所述电子芯片、所述再分配结构、所述装配结构和部分的所述外围连接结构。
9.如权利要求8所述的电子部件，
其中，所述外围连接结构的一部分、以及可选地电绝缘并且导热的热接口结构的一部分或导电载体结构的一部分延伸超出所述封装件，以保持被暴露于环境，其中，所述导电装配结构被装配在所述导电载体结构上接口。
10.如权利要求1所述的电子部件，
其中，所述电子部件进一步包括
导电载体结构，特别是引线框，所述导电装配结构被布置在所述导电载体结构上。
11.如权利要求1所述的电子部件，
其中，所述电子部件进一步包括
至少一个电绝缘并且导热的热接口结构。
12.如权利要求11所述的电子部件，
其中，所述电子部件进一步包括
散热体，其被附接至或将被附接至所述热接口结构，用于耗散在所述电子部件运行期间由所述电子芯片生成的热量。
13.如权利要求1所述的电子部件，
其中，所述电子芯片被配置为功率半导体芯片。
14.如权利要求1所述的电子部件，
其中，所述外围连接结构被配置为至少一个导电管脚，特别是多个导电管脚。
15.如权利要求14所述的电子部件，
其中，所述至少一个导电管脚中的每个腿具有第一连接部分和相对的第二连接部分，所述第一连接部件被电连接至所述再分配结构，并且所述第二连接部件被配置为用于被插入作为所述电子外围的基板的插入位置中。
16.如权利要求1所述的电子部件，
其中，所述电子部件被配置为由以下项组成的组中的一项：半桥、共源共栅电路、由彼此并联连接的场效应晶体管和双极型晶体管组成的电路，以及功率半导体电路。
17.如权利要求1所述的电子部件，
其中，所述电子部件进一步包括
另外的电子芯片，其在所述装配结构上，其中所述导电再分配结构被布置在所述另外的电子芯片上，
其中所述电子芯片被配置为半导体功率芯片，特别是场效应晶体管或者双极型晶体管，以及
其中所述另外的电子芯片被配置为控制芯片，特别是驱动器或者控制器。
18.如权利要求1所述的电子部件，
其中，所述电子部件进一步包括
另外的电子芯片，其在所述装配结构上，其中所述导电再分配结构被布置在所述另外的电子芯片上，以及
其中被配置为低边开关的所述电子芯片和被配置为高边开关的所述另外的电子芯片被环接为半桥电路。
19.如权利要求1所述的电子部件，
其中，所述电子部件进一步包括
另外的电子芯片，其在所述装配结构上，其中所述导电再分配结构被布置在所述另外的电子芯片上，以及
其中被配置为第一晶体管特别是场效应晶体管的所述电子芯片和被配置为第二晶体管特别是双极型晶体管的所述另外的电子芯片被环接为并联电路。
20.如权利要求1所述的电子部件，
所述电子部件被配置为由以下项组成的组中的一项：引线框连接功率模块、晶体管外形电子部件、方形扁平无引线封装电子元件、小外形电子部件、小外形晶体管电子部件以及薄型小尺寸封装电子元件。
21.如权利要求1所述的电子部件，进一步包括
以下项组成的组中的至少一项：散热元件以及被布置在所述再分配结构上的电子元件。
22.一种制造电子部件的方法，所述方法包括：
在导电装配结构上装配电子芯片；
在所述电子芯片上布置导电再分配结构；
将外围连接结构电耦接至所述再分配结构，并且将所述外围连接结构配置为将所述电子部件连接至电子外围；
将所述导电装配结构和所述导电再分配结构中的至少一个结构配置为具有在电绝缘基体中的导电插入件。
23.如权利要求22所述的方法，
其中所述方法进一步包括
将电绝缘并且导热的热接口结构连接至所述导电装配结构。
24.如权利要求22所述的方法，
其中所述方法进一步包括
形成封装件，所述封装件至少封装所述电子芯片、所述再分配结构、所述装配结构以及部分所述外围连接结构。
25.如权利要求22所述的方法，
其中所述方法包括通过以下项形成布置：
将多个相互连接的电绝缘并且导热的热接口结构连接至多个相互连接的导电装配结构；
装配多个电子芯片，其中的每个芯片均被装配在所述装配结构中指定的一个结构上；
形成多个相互连接的导电再分配结构，其中的每个结构被装配在所述电子芯片中指定的一个芯片上。
26.如权利要求25所述的方法，
其中所述方法进一步包括
在所述形成的步骤以后，使所述布置单个化成所述电子部件和至少一个另外的电子部件。
27.如权利要求22所述的方法，
其中所述方法进一步包括
形成具有再分配层的所述再分配结构以及在所述电子芯片和所述再分配层之间的中间结构，所述中间结构具有所述电绝缘基体和用于使所述电子芯片的接触焊盘与所述再分配结构电耦接的、在所述基体中的所述导电插入件。
28.如权利要求22所述的方法，
其中所述方法进一步包括
将多个外围连接结构特别是多个相互连接的外围连接结构电耦接至所述相互连接的导电再分配结构，其中所述多个外围连接结构被配置为连接至电子外围。
29.一种装置，所述装置包括：
多个相互连接的导电装配结构；
多个电子芯片，其中的每个芯片被装配在所述装配结构中指定的一个结构上；
多个相互连接的导电再分配结构，其中的每个结构被装配在所述电子芯片中指定的一个芯片上；
其中所述导电装配结构和所述导电再分配结构中的至少一个包括在电绝缘基体中的导电插入件。
30.如权利要求29所述的装置，
其中所述装置进一步包括
多个相互连接的电绝缘并且导热的热接口结构，其中所述多个相互连接的导电装配结构被装配在所述多个相互连接的电绝缘并且导热的热接口结构上。
31.如权利要求30所述的装置，
其中所述装置进一步包括
封装件，所述封装件至少封装所述电子芯片、所述再分配结构和所述装配结构。
32.如权利要求29所述的装置，
其中所述装置进一步包括
多个外围连接结构，特别是多个相互连接的外围连接结构，其被电耦接至所述相互连接的导电再分配结构，
其中所述多个外围连接结构被配置为连接至电子外围。
CN201410662767.0A 2013-11-22 2014-11-19 具有在再分配结构和装配结构之间的电子芯片的电子部件 Active CN104659012B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/087,070 US9385111B2 (en) 2013-11-22 2013-11-22 Electronic component with electronic chip between redistribution structure and mounting structure
US14/087,070 2013-11-22

Publications (2)

Publication Number Publication Date
CN104659012A true CN104659012A (zh) 2015-05-27
CN104659012B CN104659012B (zh) 2018-05-25

Family

ID=53045634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410662767.0A Active CN104659012B (zh) 2013-11-22 2014-11-19 具有在再分配结构和装配结构之间的电子芯片的电子部件

Country Status (3)

Country Link
US (1) US9385111B2 (zh)
CN (1) CN104659012B (zh)
DE (1) DE102014117086B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400786A (zh) * 2019-07-17 2019-11-01 杰群电子科技（东莞）有限公司 一种无引脚封装半导体产品及其加工方法
CN111341734A (zh) * 2018-12-18 2020-06-26 万国半导体(开曼)股份有限公司 半导体封装和制作半导体封装的方法
CN111341675A (zh) * 2018-12-18 2020-06-26 万国半导体(开曼)股份有限公司 半导体封装及其制作方法
CN115295500A (zh) * 2022-09-28 2022-11-04 艾科微电子(深圳)有限公司 转换器、电子设备及转换器的封装方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6318064B2 (ja) 2014-09-25 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106486458B (zh) * 2015-08-31 2019-03-15 台达电子企业管理（上海）有限公司 多功率芯片的功率封装模块及功率芯片单元的制造方法
US20190287943A1 (en) * 2015-08-31 2019-09-19 Delta Electronics (Shanghai) Co., Ltd Power package module of multiple power chips and method of manufacturing power chip unit
JP6634945B2 (ja) * 2016-04-19 2020-01-22 株式会社デンソー 半導体モジュール
US10308480B2 (en) * 2016-07-08 2019-06-04 Otis Elevator Company Embedded power module
US9824976B1 (en) 2016-08-16 2017-11-21 Infineon Technologies Americas Corp. Single-sided power device package
EP3566246B1 (en) * 2017-02-01 2020-11-18 ABB Power Grids Switzerland AG Power semiconductor module with short circuit failure mode
US20190089126A1 (en) * 2017-09-20 2019-03-21 Phononic, Inc. Transistor outline (to) can package with integrated thermoelectric cooler
TWI668812B (zh) 2018-03-14 2019-08-11 正芯科技有限公司 功率模組組裝結構
DE102018111989B4 (de) 2018-05-18 2024-05-08 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung desselben
DE102018133456A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018010352B4 (de) 2018-12-21 2021-05-12 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018133420A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018133479A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul
DE102018133434B4 (de) 2018-12-21 2021-03-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats
US11616006B2 (en) 2019-02-27 2023-03-28 Semiconductor Components Industries, Llc Semiconductor package with heatsink
EP4213203A1 (en) * 2022-01-12 2023-07-19 Nexperia B.V. Semiconductor device package and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090121346A1 (en) * 2007-11-08 2009-05-14 Texas Instruments Incorporated Flexible Interposer for Stacking Semiconductor Chips and Connecting Same to Substrate
US20110260322A1 (en) * 2010-04-27 2011-10-27 International Rectifier Corporation "Semiconductor on semiconductor substrate multi-chip-scale package"
US20120241953A1 (en) * 2010-01-05 2012-09-27 Fuji Electric Co., Ltd Unit for semiconductor device and semiconductor device
US20130277800A1 (en) * 2012-04-19 2013-10-24 Fuji Electric Co., Ltd. Power semiconductor module

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
KR100902766B1 (ko) 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JP3740116B2 (ja) 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US7982309B2 (en) * 2007-02-13 2011-07-19 Infineon Technologies Ag Integrated circuit including gas phase deposited packaging material
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
CN104040715B (zh) * 2012-02-09 2017-02-22 富士电机株式会社 半导体器件
US8786111B2 (en) * 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
KR20130129712A (ko) * 2012-05-21 2013-11-29 페어차일드코리아반도체 주식회사 반도체 패키지 및 이의 제조방법
US9123708B2 (en) * 2013-03-01 2015-09-01 Infineon Technologies Austria Ag Semiconductor chip package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090121346A1 (en) * 2007-11-08 2009-05-14 Texas Instruments Incorporated Flexible Interposer for Stacking Semiconductor Chips and Connecting Same to Substrate
US20120241953A1 (en) * 2010-01-05 2012-09-27 Fuji Electric Co., Ltd Unit for semiconductor device and semiconductor device
US20110260322A1 (en) * 2010-04-27 2011-10-27 International Rectifier Corporation "Semiconductor on semiconductor substrate multi-chip-scale package"
US20130277800A1 (en) * 2012-04-19 2013-10-24 Fuji Electric Co., Ltd. Power semiconductor module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341734A (zh) * 2018-12-18 2020-06-26 万国半导体(开曼)股份有限公司 半导体封装和制作半导体封装的方法
CN111341675A (zh) * 2018-12-18 2020-06-26 万国半导体(开曼)股份有限公司 半导体封装及其制作方法
CN110400786A (zh) * 2019-07-17 2019-11-01 杰群电子科技（东莞）有限公司 一种无引脚封装半导体产品及其加工方法
CN115295500A (zh) * 2022-09-28 2022-11-04 艾科微电子(深圳)有限公司 转换器、电子设备及转换器的封装方法

Also Published As

Publication number Publication date
DE102014117086A1 (de) 2015-05-28
US9385111B2 (en) 2016-07-05
US20150145111A1 (en) 2015-05-28
CN104659012B (zh) 2018-05-25
DE102014117086B4 (de) 2020-08-27

Similar Documents

Publication Publication Date Title
CN104659012B (zh) 具有在再分配结构和装配结构之间的电子芯片的电子部件
US10636732B2 (en) Power module based on multi-layer circuit board
US10128165B2 (en) Package with vertically spaced partially encapsulated contact structures
US10818574B2 (en) Plug-in type power module and subsystem thereof
US9349709B2 (en) Electronic component with sheet-like redistribution structure
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
CN108735689B (zh) 具有空间限制的导热安装体的芯片模块
US9941257B2 (en) Embedded stacked die packages and related methods
US20200203246A1 (en) Chip package
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
CN108074892A (zh) 具有不同熔化温度的互连结构的封装体
CN114765151A (zh) 在层合物和导热载体之间具有包封的电子部件的封装体
CN108155172A (zh) 集成电路封装
CN114334884A (zh) 具有带有开口槽口的焊盘的封装体
US9099451B2 (en) Power module package and method of manufacturing the same
US9721863B2 (en) Printed circuit board including a leadframe with inserted packaged semiconductor chips
CN104022107A (zh) 电子器件
US12027436B2 (en) Package with clip having through hole accommodating component-related structure
US11756859B2 (en) Package with clip and connector above electronic components
CN114121863A (zh) 用于于不同竖直高度水平处连接的弯曲半导体芯片
JP2022078004A (ja) 半導体素子パッケージ及びその製造方法
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant