JP2014229798A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014229798A
JP2014229798A JP2013109360A JP2013109360A JP2014229798A JP 2014229798 A JP2014229798 A JP 2014229798A JP 2013109360 A JP2013109360 A JP 2013109360A JP 2013109360 A JP2013109360 A JP 2013109360A JP 2014229798 A JP2014229798 A JP 2014229798A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor substrate
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013109360A
Other languages
English (en)
Other versions
JP5884772B2 (ja
Inventor
忠司 三角
Tadashi Misumi
忠司 三角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013109360A priority Critical patent/JP5884772B2/ja
Priority to US14/261,970 priority patent/US9006839B2/en
Publication of JP2014229798A publication Critical patent/JP2014229798A/ja
Application granted granted Critical
Publication of JP5884772B2 publication Critical patent/JP5884772B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】 短絡耐量を向上すると共に半導体装置の耐圧の低下を抑制する。
【解決手段】 半導体装置１０の半導体基板１２には、ドリフト層２４と、ボディ層２６と、エミッタ層３４と、トレンチゲート電極３２が形成されている。半導体基板１２は、半導体基板を平面視したときに、放熱部材４８に覆われている第１領域２０ａと、放熱部材に覆われていない第２領域２０ｂとに区分される。トレンチゲート電極の密度は、第１領域と第２領域とで同一となる。そして、第１領域２０ａに形成されるチャネル部の実効キャリア量を第１領域の面積で除した値は、第２領域２０ｂに形成されるチャネル部の実効キャリア量を第２領域の面積で除した値より大きい。
【選択図】 図１

Description

本明細書に開示の技術は、放熱部材を有する半導体装置に関する。
半導体装置の短絡耐量を向上するために、放熱部材を有する半導体装置が開発されている（例えば、特許文献１）。特許文献１の半導体装置では、半導体基板の素子領域にＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成されている。半導体基板の上面にはエミッタ電極が形成され、エミッタ電極の上面にヒートスプレッダ（放熱部材）が配置されている。ヒートスプレッダの下方の素子領域（素子領域の中央部）では、ＩＧＢＴのユニットセルの間隔が狭くされ、ヒートスプレッダの周辺の素子領域（素子領域の外周部）では、ＩＧＢＴのユニットセルの間隔が広くされている。これによって、素子領域の外周部の電流密度が中央部の電流密度より小さくなる。このため、半導体装置の短絡時において安定して半導体装置の温度上昇を抑えることができ、短絡耐量を向上できるとしている。
特開２００７−１１０００２号公報
特許文献１の半導体装置では、素子領域の外周部でＩＧＢＴのユニットセルの間隔が広い。すなわち、素子領域の外周部でトレンチゲート電極の間隔が広い。このため、外周部のトレンチゲート電極の先端に電界集中が生じ易く、半導体装置の耐圧が低下する虞がある。
なお、特許文献１の段落［００１５］には、ユニットセルの間隔を変化させることなく、外周部に位置する一部のユニットセルにエミッタ領域を形成しないことで、外周部のチャネル密度を低減することが示唆されている。しかしながら、このような技術では、外周部の一部（エミッタ領域が形成されたトレンチゲート電極）にのみ電流が流れ、その電流密度が過大なものとなる虞がある。
本明細書は、短絡耐量を向上すると共に半導体装置の耐圧の低下を抑制することができる技術を開示する。
本明細書で開示される半導体装置は、半導体基板と、半導体基板の上面に接触している上面電極と、半導体基板の下面に接触している下面電極と、上面電極の上方に配置されている放熱部材と、を有している。半導体基板には、第１導電型のドリフト層と、ドリフト層の上面に接している第２導電型のボディ層と、ボディ層の上面に接しており、ボディ層によってドリフト層と分離されており、半導体基板の上面に露出すると共に上面電極とオーミック接触している第１導電型の第１半導体層と、ボディ層の上面に接しており、ボディ層によってドリフト層と分離されており、半導体基板の上面に露出すると共に上面電極とオーミック接触している第２導電型の第２半導体層と、半導体基板の上面からボディ層を貫通してドリフト層に達するゲートトレンチ内に配置されているトレンチゲート電極と、トレンチゲート電極とゲートトレンチの壁面との間に配置されているゲート絶縁膜と、が形成されている。トレンチゲート電極は、半導体基板を平面視したときに、第１半導体層とゲート絶縁膜を介して対向する第１部分と、第２半導体層とゲート絶縁膜を介して対向する第２部分を有している。そして、ボディ層のうちトレンチゲート電極の第１部分と対向する部位にチャネル部が形成される。半導体基板は、半導体基板を平面視したときに、放熱部材に覆われている第１領域と、放熱部材に覆われていない第２領域と、に区分される。トレンチゲート電極の密度は、第１領域と第２領域とで同一とされる。一方、第１領域に形成されるチャネル部の実効キャリア量を第１領域の面積で除した値は、第２領域に形成されるチャネル部の実効キャリア量を第２領域の面積で除した値より大きい。
ここで、上記の「チャネル部の実効キャリア量」とは、チャネル部を移動するキャリア量を評価する指標であり、典型的には、チャネル部の面積と、そのチャネル部に形成される反転キャリア量（ゲート電極にオン電位を印加した際にトレンチ側壁に形成されるボディ層とは異なる極性のキャリア）を乗算することによって算出される。
この半導体装置では、チャネル部の実効キャリア量が、第１領域（放熱部材で覆われている領域）で大きく、第２領域（放熱部材で覆われていない領域）で小さい。このため、放熱部材に覆われていない第２領域において、半導体装置が短絡状態となるときの短絡エネルギ密度を下げることができる。一方、第１領域の短絡エネルギ密度は大きくなるが、第１領域の上方には放熱部材が配置されている。このため、半導体装置の温度上昇を好適に抑制することができ、短絡耐量を向上することができる。また、第１領域と第２領域でトレンチゲート電極の密度は同一とされるため、トレンチゲート電極の先端への電界集中を抑制することができる。これによって、半導体装置の耐圧の低下を抑制することができる。さらに、この半導体装置では、トレンチゲート電極に対向する位置に第１半導体層（チャネル部が形成される部位）と第２半導体層（チャネル部が形成されない部位）が配置される。このため、第１半導体層と第２半導体層を適切に配置して、第１領域及び第２領域の全体にほぼ均一に電流を流すことができる。
本実施例の半導体装置の縦断面図。 半導体基板のメイン領域に形成されるＩＧＢＴの要部斜視図。 半導体装置をオンしたときのゲート−エミッタ間電圧の経時変化を示す図。 半導体装置をオンしたときのメイン領域とセンス領域に流れる電流の経時変化を示す図。 半導体基板の表面からの深さと、エミッタ領域の不純物濃度の関係を模式的に示す図。
本明細書に開示する半導体装置では、第１領域内の第１半導体層の第１導電型の不純物濃度は、第２領域内の第１半導体層の第１導電型の不純物濃度と同一としてもよい。そして、半導体基板を平面視したときに、第１領域に形成されるチャネル部の面積を第１領域の面積で除した値は、第２領域に形成されるチャネル部の面積を第２領域の面積で除した値より大きくしてもよい。このような構成によると、第１領域と第２領域とで、第１半導体層の不純物濃度を変えることなく、第２領域の短絡エネルギ密度を第１領域の短絡エネルギ密度よりも小さくすることができる。したがって、第１領域の第１半導体層と、第２領域の第１半導体層を同一のプロセスで形成することができる。
本明細書に開示する半導体装置では、半導体基板は、メイン部と、メイン部に流れる電流を検知するためのセンス部と、を有していてもよい。メイン部とセンス部のそれぞれには、ドリフト層とボディ層と第１半導体層と第２半導体層とトレンチゲート電極が形成されていてもよい。第２領域にセンス部が配置されていてもよい。このような構成によると、トレンチゲート電極にオン電位を印加したときに、メイン部の第１領域がオンした後に、センス部がオンすることとなる。これによって、センス部にサージ電流が流れることを抑制することができ、サージ電流による過電流の誤検出を防止することができる。
本明細書に開示する半導体装置では、第１領域内における第１半導体層の第１導電型の不純物濃度が、第２領域内における第１半導体層の第１導電型の不純物濃度より大きくてもよい。このような構成によっても、第２領域の短絡エネルギ密度を第１領域の短絡エネルギ密度よりも小さくすることができる。
以下、本実施例の半導体装置１０について、図面を参照して説明する。図１に示すように、半導体装置１０は、半導体基板１２と、半導体基板１２の上面に形成された絶縁膜３６，４４，６２、電極３８，６４及び放熱ブロック４８と、半導体基板１２の下面に形成された電極４０を備えている。半導体基板１２は、メイン領域２０とセンス領域５０と分離領域７０を有している。分離領域７０は、メイン領域２０とセンス領域５０との間に配置されている。半導体基板１２には、公知の基板（例えば、シリコン基板（Ｓｉ基板），炭化シリコン基板（ＳｉＣ基板）等）を用いることができる。
なお、メイン領域２０及びセンス領域５０の周囲には、図示しない周辺耐圧領域が形成されている。周辺耐圧領域は、公知の構造（例えば、リサーフ構造、ＦＬＲ構造等）であるため、ここでは、その詳細な説明を省略する。また、本明細書では、メインエミッタ電極３８（後述）が形成されている領域をメイン領域２０といい、センスエミッタ電極６４（後述）が形成されている領域をセンス領域５０という。
（メイン領域２０）
まず、メイン領域２０について説明する。図１，２に示すように、半導体基板１２のメイン領域２０には、エミッタ領域３４と、ボディコンタクト領域３５（図２に図示）と、ボディ領域２６と、ドリフト領域２４と、コレクタ領域２２が形成されている。エミッタ領域３４は、ｎ＋型の半導体領域であり、半導体基板１２の上面に臨む範囲に複数形成されている。各エミッタ領域３４は、ｘ方向に伸びており、ｙ方向に伸びるゲートトレンチ２８（後で詳述）によって分断されている。エミッタ領域３４は、そのｙ方向の幅がｗ１とされており、ｙ方向に等しい間隔（後述する幅ｗ２）を空けて配置されている。
ボディコンタクト領域３５は、ｐ＋型の半導体領域であり、半導体基板１２の上面に臨む範囲に複数形成されている。ボディコンタクト領域３５は、隣接するエミッタ領域３４の間に配置されている。ボディコンタクト領域３５も、ｘ方向に伸びており、ｙ方向に伸びるゲートトレンチ２８によって分断されている。ボディコンタクト領域３５は、そのｙ方向の幅がｗ２とされており、ｙ方向に等しい間隔（エミッタ領域３４の幅ｗ１）を空けて配置されている。
ボディ領域２６は、ｐ−型の半導体領域であり、エミッタ領域３４及びボディコンタクト領域３５の下方に形成されている。ボディ領域２６は、エミッタ領域３４の下面及びボディコンタクト領域３５の下面に接している。ボディ領域２６のｐ型不純物濃度は、ボディコンタクト領域３５のｐ型不純物濃度より低くされている。
ドリフト領域２４は、ｎ−型の半導体領域であり、ボディ領域２６の下方に形成されている。ドリフト領域２４は、ボディ領域２６の下面に接している。ドリフト領域２４は、ボディ領域２６によってエミッタ領域３４及びボディコンタクト領域３５から分離されている。ドリフト領域２４は、半導体基板１２の全面に形成されている。したがって、ドリフト領域２４は、センス領域５０及び分離領域７０にも形成されている。
コレクタ領域２２は、ｐ＋型の半導体領域であり、半導体基板１２の下面に臨む範囲に形成されている。コレクタ領域２２は、ドリフト領域２４の下面に接している。コレクタ領域２２は、ドリフト領域２４によってボディ領域２６から分離されている。コレクタ領域２２は、半導体基板１２の全面に形成されている。したがって、コレクタ領域２２は、センス領域５０及び分離領域７０にも形成されている。
上述したメイン領域２０には、複数のゲートトレンチ２８が形成されている。ゲートトレンチ２８は、ｙ方向に伸びており、ｘ方向に等しい間隔を空けて配置されている。ゲートトレンチ２８は、エミッタ領域３４、ボディコンタクト領域３５及びボディ領域２６を貫通し、その下端がドリフト領域２４まで伸びている。エミッタ領域３４及びボディコンタクト領域３５がｘ方向に伸びているため、ゲートトレンチ２８はエミッタ領域３４に接する部分と、ボディコンタクト領域３５に接する部分を有している。ゲートトレンチ２８内には、ゲート電極３２が形成されている。ゲート電極３２は、その下端がボディ領域２６の下面よりわずかに深くなるように形成されている。ゲート電極３２の材料には、例えば、ポリシリコン等を用いることができる。ゲートトレンチ２８の壁面とゲート電極３２の間には絶縁膜３０が充填されている。このため、ゲート電極３２は、絶縁膜３０を介してボディ領域２６、エミッタ領域２４及びボディコンタクト領域３５と対向している。ゲート電極３２の上部には絶縁膜３６が形成されている。絶縁膜３６によって、ゲート電極３２は、メインエミッタ電極３８から絶縁されている。
半導体基板１２の下面には、コレクタ電極４０が形成されている。コレクタ電極４０は、コレクタ領域２２とオーミック接触している。コレクタ電極４０は、半導体基板１２の全面に形成されている。したがって、コレクタ電極４０は、メイン領域２０だけではなく、センス領域５０及び分離領域７０にも形成されている。
半導体基板１２の上面には、メインエミッタ電極３８が形成されている。メインエミッタ電極３８は、絶縁膜３６を覆うように形成されており、絶縁膜３６によってゲート電極３２から絶縁されている。メインエミッタ電極３８は、エミッタ領域３４、ボディコンタクト領域３５とオーミック接触している。メインエミッタ電極３８は、半導体基板１２のメイン領域２０上に形成されている。なお、メインエミッタ電極３８の材料には、例えば、Ａｌ等を用いることができる。
メインエミッタ電極３８上には、放熱ブロック４８が配置されている。放熱ブロック４８は、熱伝導率の高い材料（例えば、熱伝導率１００Ｗ／ｍ・Ｋ以上の高熱伝導体（Ｃｕ等））によって形成されている。放熱ブロック４８は、ハンダ層４６によってメインエミッタ電極３８に接合されている。放熱ブロック４８は、メインエミッタ電極３８の中央に配置され、メインエミッタ電極３８の外周には配置されていない。すなわち、放熱ブロック４８及びメインエミッタ電極３８を平面視すると、放熱ブロック４８の面積はメインエミッタ電極３８の面積より小さく、放熱ブロック４８は、メインエミッタ電極３８の中央にのみ接合されている。本明細書では、メイン領域２０のうち、放熱ブロック４８に覆われている領域を中央部２０ａといい、放熱ブロック４８に覆われていない領域を外周部２０ｂという。
上述したことから明らかなように、半導体基板１２のメイン領域２０には縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成されている。メイン領域２０に形成されたＩＧＢＴは、拡散層４２によって囲まれている。拡散層４２は、ｐ＋型の半導体領域であり、半導体基板１２の上面に臨む範囲に形成されている。拡散層４２は、エミッタ領域３４、ボディコンタクト領域３５、ボディ領域２６及びドリフト領域２４と接しており、ボディ領域２６の周囲を取囲んでいる。拡散層４２は、ゲートトレンチ２８の下端よりも深い位置まで形成されている。
（センス領域５０）
次に、センス領域５０について説明する。センス領域５０にも、メイン領域２０と同一構造のＩＧＢＴが形成されている。すなわち、半導体基板１２のセンス領域５０には、ｎ＋型のエミッタ領域６０と、ｐ＋型のボディコンタクト領域と、ｐ−型のボディ領域５２と、ｎ−型のドリフト領域２４と、ｐ＋型のコレクタ領域２２が形成されている。なお、ボディコンタクト領域は、図１に図示されていないが、図２に示すメイン領域５０のボディコンタクト領域３５と同様に形成されている。また、センス領域５０にも複数のゲートトレンチ５４が形成され、ゲートトレンチ５４内にはゲート電極５８及び絶縁膜５６が形成されている。エミッタ領域６０、ボディコンタクト領域、ボディ領域５２、ドリフト領域２４、コレクタ領域２２、ゲート電極５８及び絶縁膜５６によって、センス領域５０にＩＧＢＴが形成されている。なお、センス領域５０に形成されるＩＧＢＴの面積は、メイン領域２０に形成されるＩＧＢＴの面積よりも格段に小さい。
センス領域５０においても、半導体基板１２の下面にはコレクタ電極４０が形成されている。一方、センス領域５０においては、半導体基板１２の上面にセンスエミッタ電極６４が形成されている。センスエミッタ電極６４は、絶縁膜６２を覆うように形成されており、絶縁膜６２によってゲート電極５８から絶縁されている。センスエミッタ電極６４は、エミッタ領域６０及びボディコンタクト領域とオーミック接触している。ただし、センスエミッタ領域６４上には放熱ブロックは配置されていない。
また、センス領域５０に形成されたＩＧＢＴは、拡散層６６によって囲まれている。拡散層６６は、ｐ＋型の半導体領域であり、半導体基板１２の上面に臨む範囲に形成されている。拡散層６６は、エミッタ領域６０、ボディコンタクト領域、ボディ領域５２及びドリフト領域２４と接しており、ゲートトレンチ５４の下端よりも深い位置まで形成されている。拡散層６６と拡散層４２の間にはドリフト領域２４が配置されており、拡散層６６はドリフト領域２４によって拡散層４２から分離されている。
なお、分離領域７０は、図１に示すように、メイン領域２０とセンス領域５０とを分離する領域であり、半導体基板１２の上面に臨む範囲までドリフト領域２４が形成されている。分離領域７０の上方、メインエミッタ電極３８の周縁部の上方、及びセンスエミッタ電極６４の周縁部の上方には絶縁膜４４が形成されている。
ここで、本実施例の半導体装置１０では、エミッタ領域３４のｙ方向の幅ｗ１とボディコンタクト領域３５のｙ方向の幅ｗ２が、メイン領域２０の中央部２０ａと外周部２０ｂとで異なる（図２参照）。具体的には、中央部２０ａのエミッタ領域３４の幅ｗ１ａは、外周部２０ｂのエミッタ領域３４の幅ｗ１ｂ（＜ｗ１ａ）より長くされている。これに応じて、中央部２０ａのボディコンタクト領域３５の幅ｗ２ａは、外周部２０ｂのボディコンタクト領域３５の幅ｗ２ｂ（＞ｗ２ａ）より短くされている。このため、中央部２０ａのチャネル比率（ｗ１ａ／（ｗ１ａ＋ｗ２ａ））は、外周部２０ｂのチャネル比率（ｗ１ｂ／（ｗ１ｂ＋ｗ２ｂ））より大きくされている。その結果、中央部２０ａに形成されるチャネル部の実効キャリア量を中央部２０ａの面積で除した値（以下、実効キャリア密度という）は、外周部２０ｂに形成されるチャネル部の実効キャリア密度より大きくなる。
すなわち、メイン領域２０では、ゲート電極３２にオン電位を印加すると、ゲート電極３２と絶縁膜３０を介して対向するボディ領域２６のうち、エミッタ領域３４とドリフト領域２４を分離している範囲にチャネル部が形成される。そして、このチャネル部によってエミッタ領域３４とドリフト領域２４とが接続され、エミッタ領域３４からドリフト領域２４に電子（キャリア）が移動する。一方、ゲート電極３２と絶縁膜３０を介して対向する部分であっても、ボディコンタクト領域３５が形成された領域にはチャネル部は形成されない。したがって、エミッタ領域３４の幅ｗ１と、エミッタ領域３４の不純物濃度が、チャネル部を移動するキャリア量に影響することとなる。
上述したように、「チャネル部の実効キャリア量」は、チャネル部の面積と、そのチャネル部が接続されるエミッタ領域３４内の不純物の総量によって算出される。チャネル部の面積は、エミッタ領域３４のｙ方向の幅ｗ１（エミッタ領域３４とゲート電極３２とが絶縁膜３０を介して接している幅）と、チャネル部の厚みΔｘ（ｘ方向の幅）によって算出される。本実施例では、ボディ領域２６のｐ型不純物濃度は、中央部２０ａと外周部２０ｂとで同一であるため、チャネル部の厚みΔｘは中央部２０ａと外周部２０ｂとで同一となる。したがって、中央部２０ａの実効キャリア密度と外周部２０ｂの実効キャリア密度とを比較する場合、エミッタ領域３４のｙ方向の幅ｗ１のみを考慮すればよい。
また、エミッタ領域３４内の不純物の総量は、エミッタ領域３４内のｎ型不純物の総量からｐ型不純物の総量を減算することで算出される。すなわち、図５に示すように、エミッタ領域３４の不純物濃度は、半導体基板１２の深さ方向に変化する。具体的には、ｎ型の不純物濃度は、半導体基板１２の表面で濃く、深くなるに従って低くなる。一方、Ｐ型の不純物濃度も半導体基板１２の表面で濃く、深くなるに従って低くなる。しかしながら、表面のＰ型不純物濃度は、表面のＮ型不純物濃度よりも低く設定されている。したがって、エミッタ領域３４は、ｎ型不純物濃度がｐ型不純物濃度より大きくなる部分となる。そして、エミッタ領域３４内の不純物の総量は、（ｎ型不純物濃度‐ｐ型不純物濃度）を積分することによって算出される。本実施例では、エミッタ領域３４の不純物濃度は、中央部２０ａと外周部２０ｂとで同一であるため、エミッタ領域３４内の不純物の総量も、中央部２０ａと外周部２０ｂで同一となる。
したがって、中央部２０ａに形成されるチャネル部の実効キャリア密度は、エミッタ領域３４のｙ方向の幅ｗ１とボディコンタクト領域３５のｙ方向の幅ｗ２によって決まる。すなわち、中央部２０ａの実効キャリア密度は、中央部２０ａのチャネル比率（ｗ１ａ／（ｗ１ａ＋ｗ２ａ））により決まり、外周部２０ｂの実効キャリア密度は、外周部２０ｂのチャネル比率（ｗ１ｂ／（ｗ１ｂ＋ｗ２ｂ））により決まる。そして、本実施例では、中央部２０ａのチャネル比率が外周部２０ｂのチャネル比率より大きいため、中央部２０ａの実効キャリア密度も外周部２０ｂの実効キャリア密度より大きくなる。
なお、本実施例では、センス領域５０のエミッタ領域６０のｙ方向の幅ｗ１’は、外周部２０ｂのエミッタ領域３４のｙ方向の幅ｗ１ｂと同一となる。同様に、センス領域５０のボディコンタクト領域のｙ方向の幅ｗ２’は、外周部２０ｂのボディコンタクト領域３５のｙ方向の幅ｗ２ｂと同一となる。また、センス領域５０のエミッタ領域６０の不純物濃度は、メイン領域２０のエミッタ領域３４の不純物濃度と同一となり、センス領域５０のボディ領域５２の不純物濃度は、メイン領域２０のボディ領域２６の不純物濃度と同一となる。このため、センス領域５０のチャネル比率（ｗ１’／（ｗ１’＋ｗ２’））は外周部２０ｂのチャネル比率（ｗ１ｂ／（ｗ１ｂ＋ｗ２ｂ））と同一となり、センス領域５０の実効キャリア密度も外周部２０ｂの実効キャリア密度と同一となる。
次に、半導体装置１０の動作について説明する。メインエミッタ電極３８及びセンスエミッタ電極６４をグランド電位に接続し、コレクタ電極４０を電源電位に接続した状態で、ゲート電極３２，５８にオン電位（ボディ領域２６，５２にチャネル部が形成されるのに必要な電位以上の電位）を印加すると、半導体装置１０がオンする。すなわち、ゲート電極３２，５８へのオン電位の印加により、絶縁膜３０，５６に接する範囲のボディ領域２６、５２にチャネル部が形成される。すると、メイン領域２０では、メインエミッタ電極３８からエミッタ領域３４及びチャネル部を介してドリフト領域２４に電子が供給され、また、コレクタ電極４０からコレクタ領域２２を介してドリフト領域２４に正孔が供給される。これによって、コレクタ電極２２からメインエミッタ電極３８に電流が流れる。センス領域５０でも同様に、コレクタ電極４０からセンスエミッタ電極６４に電流が流れる。ここで、メイン領域２０を流れる電流Ｉ１と、センス領域５０を流れる電流Ｉ２の比（いわゆるセンス比）は、メイン領域２０とセンス領域５０の面積比で決まり、略一定の値となる。このため、センス領域５０に流れる電流を検知することで、その検知した電流値とセンス比からメイン領域２０を流れる電流値を算出することができる。
上述したように、メイン領域２０の中央部２０ａのチャネル比率は、メイン領域２０の外周部２０ｂのチャネル比率及びセンス領域５０のチャネル比率より大きくされている。このため、図３に示すように、中央部２０ａがオンするときのゲート電極３２の電圧Ｖａは、外周部２０ｂがオンするときのゲート電極３２の電圧Ｖｂ（＝センス領域５０がオンするときのゲート電極５８の電圧）より大きくなる。したがって、ゲート電極３２，５８にオン電位を印加すると、まず、メイン領域２０の中央部２０ａで電流が流れ、次に、メイン領域２０の外周部２０ｂ及びセンス領域５０で電流が流れることとなる。すなわち、図４に示すように、メイン領域２０を流れる電流Ｉ１は時刻ｔ１で流れ始め、センス領域５０を流れる電流Ｉ２は時刻ｔ１より遅れた時刻ｔ２で流れ始める。その結果、センス領域５０に半導体装置１０をターンオンしたときのサージ電流が流れることが抑えられる。その結果、半導体装置１０に過電流が流れたと誤検出することを防ぐことができる。
また、半導体装置１０が短絡状態となると、メイン領域２０及びセンス領域５０には大きな電流が流れる。ここで、メイン領域２０の中央部２０ａのチャネル比率は、メイン領域２０の外周部２０ｂのチャネル比率及びセンス領域５０のチャネル比率より大きくされている。このため、メイン領域２０の外周部２０ｂ及びセンス領域５０のコレクタ飽和電流は、メイン領域２０の中央部２０ａのコレクタ飽和電流より小さくなる。その結果、メイン領域２０の外周部２０ｂ及びセンス領域５０の短絡エネルギ密度が低くなる。したがって、これらの領域２０ｂ，５０の温度上昇を抑制することができる。一方、中央部２０ａの短絡エネルギ密度は大きくなるが、中央部２０ｂには放熱ブロック４８が配置され、中央部２０ｂの熱を外部に効果的に放熱することができる。したがって、半導体基板１２の温度を均一化して半導体基板１２の温度上昇を抑制することで、半導体装置１０の短絡耐量を向上することができる。
なお、本実施例の半導体装置１０では、エミッタ領域とボディコンタクト領域のｙ方向の幅を調整するだけであり、エミッタ領域及びボディ領域の不純物濃度は各領域２０ａ，２０ｂ，５０で一定とされている。このため、各領域２０ａ，２０ｂ，５０のエミッタ領域及びボディ領域を同一の工程で形成することができる。したがって、イオン注入時のマスクの形状を変更するだけでよく、製造工程が増えることはない。
また、本実施例の半導体装置１０では、ゲート電極３２，５８の間隔が等間隔であるため、ゲート電極２８，５８の先端に電界が集中することを抑制することができる。このため、半導体装置１０の耐圧が低下することを抑制することができる。また、エミッタ領域とボディコンタクト領域をｙ方向に交互に配置し、これらの領域がゲート電極３２，５８と対向するようにしている。したがって、全てのゲート電極３２，５８を利用して電流が流れ、メイン領域２０及びセンス領域５０の全体に均一に電流を流すことができる。その結果、電流が半導体基板１２の一部に局所的に流れるという事態を抑制することができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上述した実施例では、エミッタ領域の幅ｗ１とボディコンタクト領域の幅ｗ２を調整することで、中央部２０ａと外周部２０ｂ（センス領域５０）の短絡エネルギ密度を調整したが、本明細書に開示の技術は、このような例に限られない。例えば、エミッタ領域の不純物濃度を調整することで、中央部２０ａと外周部２０ｂ（センス領域５０）の短絡エネルギ密度を調整してもよい。例えば、中央部２０ａのエミッタ領域のｎ型不純物濃度を、外周部２０ｂ（センス領域５０）のエミッタ領域のｎ型不純物濃度より高くする。このような構成によっても、外周部２０ｂ（センス領域５０）の短絡エネルギ密度を下げることができ、短絡耐量を向上することができる。また、ボディ領域の不純物濃度及び／又は厚みを調整することで、中央部２０ａと外周部２０ｂ（センス領域５０）の短絡エネルギ密度を調整してもよい。例えば、中央部２０ａのボディ領域のｐ型不純物濃度を、外周部２０ｂ（センス領域５０）のボディ領域のｐ型不純物濃度より薄くする。あるいは、中央部２０ａのボディ領域の厚みを、外周部２０ｂ（センス領域５０）のボディ領域の厚みより薄くする。これらによっても、外周部２０ｂ（センス領域５０）の短絡エネルギ密度を下げることができ、短絡耐量を向上することができる。さらには、これらの複数を同時に行うことで、短絡エネルギ密度を調整してもよい。
また、上述した実施例では、半導体基板１２にＩＧＢＴを形成した例であったが、半導体基板１２に形成される半導体素子はＩＧＢＴに限られず、他の半導体素子（例えば、ＭＯＳＦＥＴ）であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
２０：メイン領域
２２：コレクタ領域
２４：ドリフト領域
２６，５２：ボディ領域
３２，５８：ゲート電極
３４，６０：エミッタ領域
３５：ボディコンタクト領域
３８：メインエミッタ電極
４８：放熱ブロック
５０：センス領域
６４：センスエミッタ電極

Claims (4)

  1. 半導体基板と、
    半導体基板の上面に接触している上面電極と、
    半導体基板の下面に接触している下面電極と、
    上面電極の上方に配置されている放熱部材と、を有しており、
    半導体基板には、
    第１導電型のドリフト層と、
    ドリフト層の上面に接している第２導電型のボディ層と、
    ボディ層の上面に接しており、ボディ層によってドリフト層と分離されており、半導体基板の上面に露出すると共に上面電極とオーミック接触している第１導電型の第１半導体層と、
    ボディ層の上面に接しており、ボディ層によってドリフト層と分離されており、半導体基板の上面に露出すると共に上面電極とオーミック接触している第２導電型の第２半導体層と、
    半導体基板の上面からボディ層を貫通してドリフト層に達するゲートトレンチ内に配置されているトレンチゲート電極と、
    トレンチゲート電極とゲートトレンチの壁面との間に配置されているゲート絶縁膜と、が形成されており、
    トレンチゲート電極は、半導体基板を平面視したときに、第１半導体層とゲート絶縁膜を介して対向する第１部分と、第２半導体層とゲート絶縁膜を介して対向する第２部分を有しており、ボディ層のうちトレンチゲート電極の第１部分と対向する部位にチャネル部が形成され、
    半導体基板は、半導体基板を平面視したときに、放熱部材に覆われている第１領域と、放熱部材に覆われていない第２領域と、に区分され、
    トレンチゲート電極の密度は、第１領域と第２領域とで同一となり、
    第１領域に形成されるチャネル部の実効キャリア量を第１領域の面積で除した値は、第２領域に形成されるチャネル部の実効キャリア量を第２領域の面積で除した値より大きい、半導体装置。
  2. 第１領域内の第１半導体層の第１導電型の不純物濃度は、第２領域内の第１半導体層の第１導電型の不純物濃度と同一となり、
    半導体基板を平面視したときに、第１領域に形成されるチャネル部の面積を第１領域の面積で除した値は、第２領域に形成されるチャネル部の面積を第２領域の面積で除した値より大きい、請求項１に記載の半導体装置。
  3. 半導体基板は、メイン部と、メイン部に流れる電流を検知するためのセンス部と、を有しており、
    メイン部とセンス部のそれぞれには、前記ドリフト層と前記ボディ層と前記第１半導体層と前記第２半導体層と前記トレンチゲート電極が形成されており、
    第２領域にセンス部が配置されている、請求項２に記載の半導体装置。
  4. 第１領域内における第１半導体層の第１導電型の不純物濃度が、第２領域内における第１半導体層の第１導電型の不純物濃度より大きい、請求項１に記載の半導体装置。
JP2013109360A 2013-05-23 2013-05-23 半導体装置 Expired - Fee Related JP5884772B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013109360A JP5884772B2 (ja) 2013-05-23 2013-05-23 半導体装置
US14/261,970 US9006839B2 (en) 2013-05-23 2014-04-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013109360A JP5884772B2 (ja) 2013-05-23 2013-05-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2014229798A true JP2014229798A (ja) 2014-12-08
JP5884772B2 JP5884772B2 (ja) 2016-03-15

Family

ID=51934811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013109360A Expired - Fee Related JP5884772B2 (ja) 2013-05-23 2013-05-23 半導体装置

Country Status (2)

Country Link
US (1) US9006839B2 (ja)
JP (1) JP5884772B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566448B2 (en) 2017-12-12 2020-02-18 Fuji Electric Co., Ltd. Insulated gate bipolar transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246549A (ja) * 1996-03-14 1997-09-19 Toshiba Corp 電力用半導体素子
JP2007110002A (ja) * 2005-10-17 2007-04-26 Fuji Electric Device Technology Co Ltd 半導体装置
WO2013046578A1 (ja) * 2011-09-27 2013-04-04 株式会社デンソー 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
US8461648B2 (en) * 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
JP4600576B2 (ja) * 2008-05-08 2010-12-15 株式会社デンソー 半導体装置およびその製造方法
JP2009289791A (ja) * 2008-05-27 2009-12-10 Nec Electronics Corp 半導体装置
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP2013115223A (ja) 2011-11-29 2013-06-10 Toyota Motor Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246549A (ja) * 1996-03-14 1997-09-19 Toshiba Corp 電力用半導体素子
JP2007110002A (ja) * 2005-10-17 2007-04-26 Fuji Electric Device Technology Co Ltd 半導体装置
WO2013046578A1 (ja) * 2011-09-27 2013-04-04 株式会社デンソー 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566448B2 (en) 2017-12-12 2020-02-18 Fuji Electric Co., Ltd. Insulated gate bipolar transistor

Also Published As

Publication number Publication date
JP5884772B2 (ja) 2016-03-15
US20140346561A1 (en) 2014-11-27
US9006839B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
JP7428211B2 (ja) 半導体装置
US8957502B2 (en) Semiconductor device
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
JP6117602B2 (ja) 半導体装置
US11094808B2 (en) Semiconductor device
WO2017155122A1 (ja) 半導体装置
JP7326725B2 (ja) 半導体装置
US20220208759A1 (en) Semiconductor device
WO2017099096A1 (ja) 半導体装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP5537359B2 (ja) 半導体装置
JPWO2017047286A1 (ja) 半導体装置
US20130334566A1 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
JP2019503591A (ja) パワー半導体デバイス
JP2004363327A (ja) 半導体装置
JP2017195224A (ja) スイッチング素子
JP2011142339A (ja) 半導体素子
JP2017174863A (ja) 半導体装置
JP2017098359A (ja) 逆導通ｉｇｂｔ
JP2016225343A (ja) 半導体装置
JP2013182905A (ja) 半導体装置
TWI741185B (zh) 半導體裝置及半導體裝置之製造方法
KR20160032654A (ko) 반도체 장치 및 그 제조 방법
JP2018006648A (ja) 半導体装置
US20220416064A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R151 Written notification of patent or utility model registration

Ref document number: 5884772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees