CN108074897A - 在半导体部分的相反侧上具有金属化结构的半导体装置 - Google Patents

在半导体部分的相反侧上具有金属化结构的半导体装置 Download PDF

Info

Publication number
CN108074897A
CN108074897A CN201711146311.9A CN201711146311A CN108074897A CN 108074897 A CN108074897 A CN 108074897A CN 201711146311 A CN201711146311 A CN 201711146311A CN 108074897 A CN108074897 A CN 108074897A
Authority
CN
China
Prior art keywords
semiconductor
thickness
metallization structure
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711146311.9A
Other languages
English (en)
Other versions
CN108074897B (zh
Inventor
P·加尼策尔
M·普埃尔兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108074897A publication Critical patent/CN108074897A/zh
Application granted granted Critical
Publication of CN108074897B publication Critical patent/CN108074897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体装置包括具有至多50μm的裸片厚度的半导体部分。在所述半导体部分的第一表面上的第一金属化结构包括具有第一厚度的第一铜部分。在所述半导体部分的相反的第二表面上的第二金属化结构包括具有第二厚度的第二铜部分。所述第一和第二厚度的总厚度与所述裸片厚度偏差不超过20％，并且所述第一和第二厚度之间的差值不超过总厚度的20％。

Description

在半导体部分的相反侧上具有金属化结构的半导体装置
技术领域
本发明涉及一种半导体装置、一种半导体开关组件以及一种制造半导体装置的方法。
背景技术
在诸如功率半导体二极管和MOSFET(金属氧化物半导体场效应晶体管，metaloxide semiconductor field effect transistor)的垂直功率半导体装置中，负载电流从半导体裸片的前侧流向相反的后侧。典型地，功率半导体装置的后侧上的金属化层被焊接到引线框架上，并且引线接合将在前侧的金属化层与装置封装体的另外的引线连接。降低功率半导体装置的通态或正向电阻的一种方式是减小半导体裸片的前侧和后侧之间的距离。随着半导体裸片厚度的减小，获得薄半导体裸片的半导体衬底的处理在操作和切割方面变得更为复杂。另外，分离的薄半导体裸片的操作变得更复杂。
需要半导体装置和制造方法，以至少减轻在半导体生产过程中引入薄半导体衬底所引起的问题。
发明内容
本公开涉及一种包括具有至多50μm的裸片厚度的半导体部分的半导体装置。在半导体部分的第一表面上的第一金属化结构包括具有第一厚度的第一铜部分。在半导体部分的相反的第二表面上的第二金属化结构包括具有第二厚度的第二铜部分。第一和第二厚度的总厚度与裸片厚度偏差不超过20％，并且第一和第二厚度之间的差值不超过总厚度的20％。
本公开还涉及一种包括引线框架的半导体开关组件，所述引线框架包括具有平面焊接部分的第一引线。第一半导体开关装置和第二半导体开关装置中的每一个包括具有至多50μm的裸片厚度的半导体部分，其中，在每个半导体部分的第一表面上的第一金属化结构包括具有第一厚度的第一铜部分，并且在每个半导体部分的相反的第二表面上的第二金属化结构包括具有第二厚度的第二铜部分。第一和第二厚度的总厚度与裸片厚度偏差不超过20％，第一和第二厚度之间的差值不超过总厚度的20％。
本公开还涉及一种制造半导体装置的方法，其中，所述方法包括形成包括半导体装置的装置区域的平坦半导体层，其中，层厚度为至多50μm。第一金属化结构形成在半导体衬底的处理表面上，其中，第一金属化结构包括具有第一厚度的第一铜部分。第二金属化结构形成在半导体层的相反的后侧表面上，其中，第二金属化结构包括具有第二厚度的第二铜部分。第一和第二厚度的总厚度与层厚度偏差不超过20％。第一和第二厚度之间的差值不超过总厚度的20％。
根据本发明的一个可选实施例，所述第一和第二铜部分包括电镀铜。
根据本发明的一个可选实施例，所述第一和第二厚度的总厚度与裸片厚度偏差不超过10％。
根据本发明的一个可选实施例，所述第一与第二厚度之间的差值不大于总厚度的10％。
根据本发明的一个可选实施例，所述第二金属化结构在所述半导体部分与所述第二铜部分之间包括包含溅射钛的阻挡层。
根据本发明的一个可选实施例，所述第二铜部分包括面对所述半导体部分的铜种子晶层。
根据本发明的一个可选实施例，所述第二金属化结构在所述半导体部分与所述第二铜部分之间没有铝。
根据本发明的一个可选实施例，所述第一金属化结构在所述半导体部分与所述第一铜部分之间包括合金层。
根据本发明的一个可选实施例，所述第一金属化结构在所述合金层与所述第一铜部分之间包括含有钨、钛和钽中的至少一种的粘合层。
根据本发明的一个可选实施例，所述第一金属化结构在所述半导体部分与所述第一铜部分之间包括含有钨的接触填充部分，所述接触填充部分至少部分形成在从所述第一表面延伸到所述半导体部分中的接触结构中。
根据本发明的一个可选实施例，所述第一金属化结构包括紧邻所述半导体部分的阻挡衬里，所述阻挡衬里包含钛、氮化钛、钽和氮化钽中的至少一种。
根据本发明的一个可选实施例，所述半导体装置还包括：阳极/体阱(body well)，所述阳极/体阱在所述半导体部分中与阴极/漏极结构形成第一pn结，所述阳极/体阱电连接到形成所述第一金属化结构的一部分的第一负载电极。
根据本发明的一个可选实施例，所述阴极/漏极结构电连接到形成第二金属化结构的一部分的第二负载电极。
根据本发明的一个可选实施例，所述半导体装置还包括：沟槽结构，所述沟槽结构从所述第一表面延伸到所述半导体部分中，并且包括电连接到形成所述第一金属化结构的一部分的控制电极的栅极电极。
根据本发明的一个可选实施例，所述半导体装置还包括：多个并联电连接的晶体管单元。
根据本发明的一个可选实施例，所述裸片厚度在10μm至40μm的范围内。
根据本发明的一个可选实施例，所述第一金属化结构的第一侧向部分形成所述第二半导体开关装置的第一负载电极。
根据本发明的一个可选实施例，所述引线框架包括与所述第一引线电分离的第二引线，所述第二引线的焊接部分与所述第一引线的焊接部分共面，并且所述第一金属化结构的第二侧向部分形成所述第二半导体开关装置的控制电极。
根据本发明的一个可选实施例，所述引线框架包括与所述第一引线电分离的第三引线，所述第三引线的接合部分与所述第一引线的焊接部分共面，并且(i)所述第二半导体开关装置的所述第二金属化结构、(ii)所述第一半导体开关装置的所述第一金属化结构的第一侧向部分和(iii)所述第一半导体开关装置的所述第一金属化结构的第二侧向部分中的一个被导线接合到所述第三引线的所述接合部分。
根据本发明的一个可选实施例，所述引线框架是薄小外形封装体的一部分。
根据本发明的一个可选实施例，形成所述第二金属化结构包括：在所述研磨表面上形成第二金属化层；在所述第二金属化层上形成湿法蚀刻掩模，其中，在所述湿法蚀刻掩模中的掩模开口选择性地暴露所述第二金属化层的在所述半导体层的切口区域的垂直投影中的部分；以及去除所述第二金属化层的暴露部分，以形成分离的第二金属化结构。
根据本发明的一个可选实施例，所述方法还包括：沿着所述切口区域和分离的第二金属化结构之间切割所述半导体层。
根据本发明的一个可选实施例，通过使用由反射光学系统从由所述前表面限定的一侧的对准标记获得的光信号来调整用于限定所述掩模开口的刻线。
本领域技术人员在阅读以下详细描述和查看附图时将认识到附加的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解，并且被纳入和构成本说明书的一部分。附图示出了本发明的实施例，并且与说明书一起用于解释本发明的原理。本发明的其它实施例和预期的优点将容易地领会，因为通过参考下面的详细描述，它们变得更好理解。
图1是根据一个实施例的半导体装置的一部分的示意性垂直剖视图，该半导体装置在相反侧上具有第一金属化结构和第二金属化结构，并且具有在半导体部分的厚度范围内的总铜厚度。
图2A是根据涉及功率半导体二极管的实施例的半导体装置的一部分的示意性垂直剖视图。
图2B是根据涉及IGFET(绝缘栅极场效应晶体管，insulated gate field effecttransistor)的实施例的半导体装置的一部分的示意性垂直剖视图。
图3A是根据实施例的IGFET的示意性平面图，其具有包括第一负载电极和控制电极的第一金属化结构，所述控制电极包括栅极焊盘和栅极指。
图3B是图3A的半导体装置沿着线B-C-D的示意性垂直剖视图。
图4是根据涉及在薄型小外形封装体中的半桥电路的实施例的半导体开关组件的示意性垂直剖视图。
图5A是在前侧形成第一金属化结构之后半导体衬底的一部分的示意性垂直剖视图，以用于示出根据一个实施例的制造半导体装置的方法。
图5B是图5A中的半导体衬底部分在前侧施加载体构件并从后侧薄化半导体衬底之后的示意性垂直剖视图。
图5C是图5B中的半导体衬底部分在后侧形成第二金属化层和掩模层之后的示意性垂直剖视图。
图5D是图5C中的半导体衬底部分在从掩模层形成湿法刻蚀掩模之后的示意性垂直剖视图。
图5E是图5D中的半导体衬底部分在图案化第二金属化层之后的示意性垂直剖视图。
图5F是通过切割图5E中的半导体衬底部分而获得的半导体装置的示意性垂直剖视图。
具体实施方式
在下面的详细描述中，参考了附图，附图形成了本发明的一部分，并且其中通过图示的方式示出了可以实施本发明的特定实施例。应该理解的是，可以使用其它实施例，并且可以在不脱离本发明的范围的情况下进行结构或逻辑上的改变。例如，针对一个实施例示出或描述的特征可以用在其它实施例上或与其它实施例结合使用，以产生又一个实施例。意图是本发明包括这样的修改和变化。这些例子是用特定的语言描述的，这不应该被解释为限制所附权利要求的范围。附图未按比例绘制，仅供说明之用。如果没有另外说明，相应的元件在不同附图中用相同的附图标记表示。
术语“具有”、“含有”、“包括”、“包含”等是开放的，并且这些术语表示存在所述的结构、元件或特征，但是不排除存在额外的元件或特征。除非上下文另外明确指出，否则冠词“一”、“一个”和“所述”旨在包括复数以及单数。
术语“电连接”描述了电连接元件之间的永久的低电阻连接，例如相关的元件之间的直接接触或通过金属和/或重掺杂半导体的低电阻连接。术语“电耦合”包括适于信号传输的一个或两个以上中间元件可设置在电耦合的元件、例如可被控制以临时提供在第一状态下的低电阻连接和在第二状态下的高电阻电退耦的元件之间。
附图通过在掺杂类型“n”或“p”旁边标示“-”或“+”来示出相对掺杂浓度。例如，“n-”是指掺杂浓度低于“n”掺杂区域的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。相对掺杂浓度相同的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或不同的绝对掺杂浓度。
图1示出了半导体装置500，其包括诸如硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)或任何AIIIBV半导体的晶体半导体材料的半导体部分100。在半导体部分100的前侧处的第一表面101是平面的或者包括平面的表面部分。半导体部分100的与第一表面101相反的第二表面102平行于第一表面101且基本上是平面的。
平行于第一表面101的方向是水平方向。第一表面101的法线限定了垂直方向。半导体部分100的水平横截面积可以在从0.5mm2到2cm2的范围内，例如从1mm2到1cm2的范围内。从第一表面101到第二表面102的裸片厚度v0是至多50μm，例如在10μm到40μm的范围内。
所述半导体装置500是功率半导体装置，其具有从第一表面101流向第二表面102的垂直通态或正向电流，反之亦然。例如，半导体装置500是功率半导体二极管、IGFET、IGBT(绝缘栅双极型晶体管，insulated gate bipolar transistor)、晶闸管或具有包括垂直功率半导体二极管或IGFET的HV(高压，high voltage)部分和包括例如短路检测电路或温度控制电路的LV(低压，low voltage)电路的半导体装置。
所述半导体部分100包括形成至少一个水平pn结的掺杂区域。此外，重掺杂区域与前侧的第一金属化结构410和后侧的第二金属化结构420形成电阻触点。除了掺杂区之外，半导体部分100还可以包括另外的绝缘和导电结构、例如在中央装置区域中的栅电极、栅极电介质、场电极、场电介质和补偿结构以及在周边装置区域中的终端结构。
位于前侧的第一金属化结构410包括第一铜部分418和夹在第一铜部分418与半导体部分100之间的第一中间部分415。
所述第一铜部分418主要由铜形成。例如，铜是唯一的主要成分，并且杂质含量小于5％、例如小于1％。第一铜部分418具有第一厚度v1，并且可以包括溅射铜种子层和电镀铜层，或者可以由溅射铜层组成。
所述第一中间部分415可以包括金属部分和电介质部分，所述电介质部分将不同的金属部分与彼此和/或与半导体部分100中的导电结构电分离。
例如，在半导体装置500包括晶体管单元的情况下，第一中间部分415可以包括将金属部分与晶体管单元的栅电极分离的层间电介质。
第一中间部分415的金属部分可以具有分层结构，所述分层结构包括不同导电材料的层，例如扩散阻挡衬里(比如铜扩散阻挡层)、应力松弛层和/或粘合层。
第二金属化结构420包括第二铜部分428和夹在第二表面102与第二铜部分428之间的第二中间部分425。
所述第二铜部分428主要由铜形成。例如，铜是唯一的主要成分，并且杂质含量小于5％、例如小于1％。第二铜部分428具有第二厚度v2，并且可以包括溅射铜种子层和电镀层，或者可以由溅射铜层组成。
所述第二中间部分425包括防止铜原子从第二铜部分428扩散到半导体部分100中的阻挡层。另外，第二中间部分425可以包括应力消除层和/或粘合层。例如，第二中间部分425可以包括由钛形成的阻挡层，直接邻接阻挡层的由镍或镍钒(NiV)形成的层以及位于镍层和第二铜部分428之间的银和/或金层。第二中间部分425可以进一步包括例如由铝(Al)形成的可延展层以减小热机械应力。例如，可延展层可以夹在半导体部分100与阻挡层之间。
由第一厚度v1和第二厚度v2之和给出的两个铜部分418、428的总厚度v4与裸片厚度v0偏差不超过20％、例如不超过10％。第一厚度v1与第二厚度v2之间的差值Δv不大于总厚度v4的20％、例如不大于总厚度v4的10％。
对于裸片厚度v0＝50μm，总厚度v4在40μm至60μm的范围内。对于v4＝40μm，Δv最大为8μm，第一厚度v1和第二厚度v2都在16μm至24μm的范围内。表I总结了裸片厚度v0＝50μm时v1和v2的范围。
表I
v4 Δv (v1,v2)min (v1,v2)max
40 8 16 24
50 10 20 30
60 12 24 36
表II指的是裸片厚度v0＝20μm时，表III指的是裸片厚度v0＝10μm时。
表I
v4 Δv (v1,v2)min (v1,v2)max
16 3.2 6.4 9.6
20 4.0 8.0 12.0
24 4.8 10.6 14.4
表II
v4 Δv (v1,v2)min (v1,v2)max
8 1.6 3.2 5.6
10 2.0 4.0 6.0
12 2.4 4.8 7.2
在前侧和后侧的相对较厚的金属化机械地稳定半导体衬底，在制造过程期间从半导体衬底获得半导体装置500。由于占主导的铜部分在半导体部分100的相反侧对称地形成，所以热机械应力被对称地引入到半导体部分100中，使得半导体部分100不变形，并且热机械应力导致晶体损伤的可能性大幅减少。例如，前侧和后侧的对称金属化补偿了在将半导体装置焊接在金属衬底载体或引线框架上时所引起的应力。由于前侧和背侧的对称金属化，用于后侧朝下焊接半导体装置的工艺窗口与用于前侧朝下焊接半导体装置的工艺窗口相同。在这两种情况下，沿着半导体裸片的边缘挤出的液体粘合剂或液体焊料可以在到达半导体部分100的外表面之前流动相同的距离。半导体装置的增加的机械稳定性还使得用于将相关的金属化层与引线连接的引线接合工艺的工艺窗口更宽，因为接合线可以以更高的压力附接到金属化结构。半导体装置的增加的机械稳定性也扩大了从拾取带拾取半导体装置的拾取工艺的工艺窗口。
图2A借助于半导体二极管501示出了根据实施例的半导体装置500的细节，其中图示部分示出了连接第一和第二表面102的侧外表面103。侧外表面103可以近似垂直。
所述半导体部分100包括在中央装置区域611中从第一表面101延伸到半导体部分100中的p型阳极/体阱120。阳极/体阱120与阴极/漏极结构130形成第一pn结pn1，所述阴极/漏极结构130可以尤其包括沿着第二表面102的重掺杂接触层139和在阳极/体阱120与重掺杂接触层139之间的轻掺杂漂移区131。阳极/体阱120在中央装置区域611与侧外表面103之间的周边装置区域619中不存在。
在前侧处，第一金属化结构410的第一中间部分415可以包括在中央装置区域611中直接邻接阳极/体阱120的阻挡衬里411。第一中间部分415可以包括一个或两个以上另外的层，例如铝铜合金层。第一中间部分415可以通过蚀刻工艺限定，该蚀刻工艺使用一个光刻掩模来蚀刻第一中间部分415的所有层以使得在中央装置区域611内第一中间部分415是一个由水平层组成的系统，而第一中间部分415在周边装置区域619中不存在。
介电材料形成的钝化层220可以选择性地覆盖第一中间部分415的侧壁以及半导体部分100的第一表面101的在第一中间部分415与侧外表面103之间的部分。
第一金属化结构410的第一铜部分418可以包括由电镀铜形成的主要部分和由夹在第一中间部分415与主要部分之间的铜形成的种子层418a。根据其它实施例，第一铜部分418完全由溅射铜形成。
在第二金属化结构420的背部上包括第二中间部分425、例如由钛形成的溅射阻挡层。第二铜部分428可以包括由铜形成的直接邻接第二中间部分425的铜种子层428a和电镀在铜种子层428a上的主要部分。根据其它实施例，第二铜部分428完全溅射到由阻挡层组成或包括阻挡层的第二中间部分425上。第二金属化结构420的外边缘可以与侧外表面103的垂直投影间隔开。
关于第一金属化结构410的第一厚度v1、半导体部分100的裸片厚度v0和第二金属化结构420的第二厚度v2的进一步细节，参考图1的描述。
图2B借助于具有相互并联电连接的多个晶体管单元(TC：transistor cell)的IGFET 502的剖视图示出了根据实施例的半导体装置的细节。
所述半导体部分100可以包括从第一表面101延伸穿过阳极/体阱120进入漂移区131的沟槽结构150。在第一部分中，沟槽结构150包括导电场电极165和将场电极165与半导体部分100的周围半导体材料隔离的场电介质161。在第一表面101和场电极165之间，沟槽结构150包括导电栅电极155和将栅电极155与阳极/体阱120电隔离的栅电介质151。隔离电介质156将栅电极155与沟槽结构150内的场电极165隔离。栅电介质151相比场电介质161更薄。栅电介质151和场电介质161中的每一个可以由硅氧化物、例如热生长的氧化硅组成，或者可以包括由两种或更多种诸如氮化硅、氮氧化硅和沉积的氧化硅的不同电介质材料所形成的层。
在中央装置区域611中，阳极/体阱120在相邻的沟槽结构150之间形成晶体管单元的主体区域。
所述沟槽结构150可以是条状的，其垂直于横截面的纵向延伸明显超过平行于横截面的横向延伸、例如是横向延伸的至少十倍。根据其它实施例，第一沟槽结构形成从第一表面101延伸到漂移区131中的针状场板结构，并且第二沟槽结构形成从第一表面101延伸到半导体部分100中的沟槽栅极结构，其中沟槽栅极结构形成嵌入在场板结构的每个网格中的栅格。
源级阱110可从第一表面101延伸到阳极/体阱120中，并与阳极/体阱120形成第二pn结pn2。另外，可以将具有比漂移区131中的掺杂浓度高至少一个数量级且比接触层139中的掺杂浓度低至少一个数量级的场停止层138夹在漂移区131与接触层139之间。
所述第一中间部分415包括将第一中间部分415的导电部分与栅电极155隔离的层间电介质210。层间电介质210包括一层或两层以上电介质材料，所述电介质材料诸如热生长的氧化硅、氮化硅、氮氧化硅、由TEOS(原硅酸四乙酯，tetraethylorthosilicate)或硅酸盐玻璃形成的沉积氧化硅。接触结构315从第一中间部分415的分层导电部分穿过层间电介质210中的开口延伸到第一表面101或穿过源极阱110进入阳极/体阱120。
所述第一中间部分415包括包含钛、氮化钛、钽和氮化钽中的至少一种的阻挡衬里411，其中，阻挡衬里411划界出半导体部分100中的接触沟槽，划界出层间电介质210中的开口并且可以覆盖层间电介质210的水平部分。由溅射钨形成或包括溅射钨的接触填充部分412覆盖阻挡衬里411的水平部分并填充接触结构315的至少狭窄部分。合金层413，例如由铝和铜形成的合金或者铝、铜和硅的合金覆盖接触填充部分412。可以包含钛、钨或者钛和钨的组合的粘附层414可以形成在第一铜部分418与合金层413之间。关于进一步的细节，请参考图1和2A的描述。
所述第二金属化结构420包括例如由溅射钛形成的不能渗透铜原子的阻挡层421。
图3A和3B涉及具有第一金属化结构410的IGFET 502，第一金属化结构410包括第一负载电极310和与第一负载电极310电分离的控制电极330，其中第一负载电极310和控制电极330具有相同的层配置。
如图2B所示，半导体部分100可以包括沿着沟槽结构150的晶体管单元(TC)，其中所述沟槽结构150在第一水平方向上延伸。具有第一中间部分415的层配置的栅极指332在与第一水平方向和沟槽结构150相交(例如，正交)的第二水平方向上延伸。延伸穿过图2B的层间电介质210的栅极接触结构电连接沟槽结构150中的栅电极155与栅极指332和栅极焊盘331。栅极焊盘331可以沿着IGFET 502的一个边缘或在IGFET 502的拐角定位。
如图2B所示，第一中间部分415的导电部分的第一横向部分电连接到源极阱110和阳极/体井120。第一中间部分415的导电部分的第二横向部分形成栅极指332和栅极焊盘331。
钝化层220的覆盖第一中间部分415的垂直侧壁的部分填充并覆盖第一中间部分415的电连接到源极阱110的第一横向部分与第一中间部分415的电连接到栅电极155的第二横向部分之间的间隙。另一钝化层230可填充第一铜部分418的形成第一负载电极310的第一横向部分与第一铜部分418的形成控制电极330的第二横向部分之间的间隙。作为示例，所述另一钝化层230可以由环氧树脂或聚酰亚胺形成。
所述第二金属化结构420形成第二负载电极320，并且可以包括覆盖第二铜部分428的辅助层429。所述辅助层429可以是由银形成的抗氧化层或例如由锡形成的焊接支撑层。
图4示意性地示出了在薄小外形封装体700中的半导体开关组件590。所述封装体700包括具有若干电分离的引线711、712、713、714的引线框架710。引线711、712、713、714的焊接部分是共面的。
第一半导体开关装置502a以后侧朝下焊接到第一引线711上，使得第二负载电极320通过焊接电连接到第一引线711。第二半导体开关装置502b上下颠倒地焊接到第一引线711上，使得第一负载电极310焊接到第一引线711上。所述控制电极330可以焊接到与第一引线711分开的第二引线712上。第一半导体开关装置502a的第一负载电极310和控制电极330以及第二半导体开关装置502b的第二负载电极320可以被引线接合到另外的引线713、714。所述第一半导体开关装置502a和第二半导体开关装置502b可以以半桥配置电连接，两个负载路径串联电连接。
由于第二半导体开关装置502b的第一负载电极310和第一半导体开关装置502a的第二负载电极320两者具有相同的相对较厚的垂直尺度，所以具有相同轻松工艺窗口的相同焊接工艺可应用于两个半导体开关装置502a、502b。在这两种情况下，焊料可能沿着半导体装置的侧壁向上蠕动数微米，而不会与半导体部分100的侧外表面103接触。除了第一和第二半导体开关装置502a、502b之外，封装体700还可以包括另外的半导体装置，例如用于控制施加到第一半导体开关装置502a和第二半导体开关装置502b的控制电极330的信号的栅极驱动器电路。
图5A至5F涉及具有厚的前侧和后侧金属化结构的半导体装置的制造。
半导体区域，例如形成半导体二极管的阳极层或IGFET或IGBT的晶体管单元(TC)的主体区域的阳极/体井120形成装置区域610中的由半导体层100a的前表面101a限定的前侧，其中，装置区域610排列成水平平面中的正交线和列的矩阵，并且其中，切口区域690将相邻装置区域610彼此分开。所述切口区域690形成栅格，其中一个装置区域610被分配给栅格的每个网格。可以在每个装置区域610中形成绝缘和导电结构，例如包括栅极结构和/或场板结构的平面栅极结构或沟槽结构。在每个装置区域610中形成电连接到阳极/体井120的第一金属化结构410。
图5A示出了包括具有p型阳极/体井120的半导体层100a的半导体衬底500a，作为用于装置区域610的半导体结构的示例性实例，其中，阳极/体井120可以是功率半导体二极管的阳极层，或者可以形成晶体管单元阵列的主体区，所述晶体管单元阵列还包括在半导体层100a的前表面101a与阳极/体井120之间的n型源极区域。
所述第一金属化结构410包括厚度在5μm至30μm范围内、例如在8μm至20μm范围内的铜部分。根据一个实施例，第一金属化结构410的铜部分具有约10μm的厚度。
刚性载体构件810、例如研磨带可以可逆地附接在半导体衬底500a的前侧，例如通过粘附在第一金属化结构410上。例如通过使用多孔层的分离工艺或者通过从半导体层100a的背面开始的研磨工艺，可以使半导体层100a变薄。例如，砂轮从与前表面101a相反的支撑表面102a开始研磨半导体层100a。
图5B示出了载体构件810，其可以是刚性非拉伸膜、例如包括PET-LCP(聚乙二醇对苯二甲酸酯-液晶聚合物，polyethylenterephthalat-liquid crystalpolymer)基底膜812和辐射/热释放粘合剂膜811的临时粘合胶带，用于可逆地将基底膜812粘附到第一金属化结构410。在薄化之后，半导体层100a的层厚度v10为至多50μm，例如在从10μm至40μm的范围内。
可以从研磨表面102b的一侧处理半导体层100a。例如，植入物可以形成如上所述的至少重掺杂接触层139和/或较轻掺杂场截止层。将第二金属化层420a沉积在研磨表面102b上，并将掩模层840a沉积在第二金属化层420a上。
图5C示出了第二金属化层420a。所述第二金属化层420a是包括适于抑制铜原子和铜部分扩散的阻挡层的层系统，其厚度相对于第一金属化结构410的铜部分的厚度偏差不超过20％。第二金属化层420a的铜部分和第一金属化结构410的铜部分的总厚度与层厚度v10的偏差不超过20％。掩模层840a可以是抗蚀膜，或者可以是抗蚀膜和位于抗蚀膜与第二金属化层420a之间的硬掩模层的组合。
平板印刷工艺使用刻线和光刻工艺从图5C的掩模层840a形成湿法蚀刻掩模840。在平板印刷工艺期间，半导体衬底500a和载体构件810的复合物倒置，并且关于在前侧形成的对准标记的位置的信息通过反射光学系统被转移到在光刻工艺中暴露的一侧。
图5D示出了从图5C的湿法蚀刻掩模层840形成的湿法蚀刻掩模840。其中在湿法蚀刻掩模840中的掩模开口841与切口区域690对准。掩模开口841的宽度w2可大于切口区域690的条纹的宽度w1。
使用湿法蚀刻掩模840，将第二金属化层420a分离成多个隔离的第二金属化结构420。如图5E所示，相邻的第二金属化结构420之间的间隙位于相邻的第一金属化结构410之间的间隙的垂直投影中。所述湿法蚀刻掩模840可以移除。
锯切框架可以附接到第二金属化结构420。载体构件810可以移除，并且切割过程(例如，机械锯切、激光切割或各向异性蚀刻)中沿着切口区域690内的切割道切割半导体层100a。
图5F示出了从图5E的半导体衬底500a获得的附接在锯切带820上的多个半导体装置500，其中半导体装置500的半导体部分100从图5F的半导体层100a获得。
尽管在此已经说明和描述了特定的实施例，但是本领域的普通技术人员将会理解，在不脱离本发明的范围的情况下，各种替代和/或等同的实施方式可以替代所示出和所描述的特定实施例。本申请旨在覆盖在此讨论的特定实施例的任何修改或变化。因此，本发明的意图仅由权利要求及其等同物限制。

Claims (27)

1.一种半导体装置，包括：
具有至多50μm的裸片厚度的半导体部分；
在所述半导体部分的第一表面上的第一金属化结构，所述第一金属化结构包括具有第一厚度的第一铜部分；和
在所述半导体部分的相反的第二表面上的第二金属化结构，其中，所述第二金属化结构包括具有第二厚度的第二铜部分，所述第一和第二厚度的总厚度与所述裸片厚度偏差不超过20％，并且所述第一与第二厚度之间的差值不超过总厚度的20％。
2.根据权利要求1所述的半导体装置，其中，
所述第一和第二铜部分包括电镀铜。
3.根据权利要求1和2中任一项所述的半导体装置，其中，
所述第一和第二厚度的总厚度与裸片厚度偏差不超过10％。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
所述第一与第二厚度之间的差值不大于总厚度的10％。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
所述第二金属化结构在所述半导体部分与所述第二铜部分之间包括包含溅射钛的阻挡层。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述第二铜部分包括面对所述半导体部分的铜种子晶层。
7.根据权利要求1至6中任一项所述的半导体装置，其中，
所述第二金属化结构在所述半导体部分与所述第二铜部分之间没有铝。
8.根据权利要求1至7中任一项所述的半导体装置，其中，
所述第一金属化结构在所述半导体部分与所述第一铜部分之间包括合金层。
9.根据权利要求8所述的半导体装置，其中，
所述第一金属化结构在所述合金层与所述第一铜部分之间包括含有钨、钛和钽中的至少一种的粘合层。
10.根据权利要求1至9中任一项所述的半导体装置，其中，
所述第一金属化结构在所述半导体部分与所述第一铜部分之间包括含有钨的接触填充部分，所述接触填充部分至少部分形成在从所述第一表面延伸到所述半导体部分中的接触结构中。
11.根据权利要求1至10中任一项所述的半导体装置，其中，
所述第一金属化结构包括紧邻所述半导体部分的阻挡衬里，所述阻挡衬里包含钛、氮化钛、钽和氮化钽中的至少一种。
12.根据权利要求1至11中任一项所述的半导体装置，其中，所述半导体装置还包括：
阳极/体阱，所述阳极/体阱在所述半导体部分中与阴极/漏极结构形成第一pn结，所述阳极/体阱电连接到形成所述第一金属化结构的一部分的第一负载电极。
13.根据权利要求12所述的半导体装置，其中，
所述阴极/漏极结构电连接到形成第二金属化结构的一部分的第二负载电极。
14.根据权利要求1至13中任一项所述的半导体装置，其中，所述半导体装置还包括：
沟槽结构，所述沟槽结构从所述第一表面延伸到所述半导体部分中，并且包括电连接到形成所述第一金属化结构的一部分的控制电极的栅极电极。
15.根据权利要求1至14中任一项所述的半导体装置，其中，所述半导体装置还包括：
多个并联电连接的晶体管单元。
16.根据权利要求1至15中任一项所述的半导体装置，其中，
所述裸片厚度在10μm至40μm的范围内。
17.一种半导体开关组件，包括：
引线框架，其包括具有平面焊接部分的第一引线；
第一半导体开关装置和第二半导体开关装置，所述第一和第二半导体开关装置中的每一个包括：
具有至多50μm的裸片厚度的半导体部分；
在所述半导体部分的第一表面上的第一金属化结构，所述第一金属化结构包括具有第一厚度的第一铜部分；和
在所述半导体部分的相反的第二表面上的第二金属化结构，其中，所述第二金属化结构包括具有第二厚度的第二铜部分，所述第一和第二厚度的总厚度与所述裸片厚度偏差不超过20％，并且所述第一和第二厚度之间的差值不超过总厚度的20％，
其中，所述第二半导体开关装置的所述第一金属化结构的第一侧向部分和所述第一半导体开关装置的所述第二金属化结构导电地附接在所述第一引线的所述焊接部分的安装侧上。
18.根据权利要求17所述的半导体开关组件，其中，
所述第一金属化结构的第一侧向部分形成所述第二半导体开关装置的第一负载电极。
19.根据权利要求17和18中任一项所述的半导体开关组件，其中，
所述引线框架包括与所述第一引线电分离的第二引线，所述第二引线的焊接部分与所述第一引线的焊接部分共面，并且所述第一金属化结构的第二侧向部分形成所述第二半导体开关装置的控制电极。
20.根据权利要求17至19中任一项所述的半导体开关组件，其中，
所述引线框架包括与所述第一引线电分离的第三引线，所述第三引线的接合部分与所述第一引线的焊接部分共面，并且(i)所述第二半导体开关装置的所述第二金属化结构、(ii)所述第一半导体开关装置的所述第一金属化结构的第一侧向部分和(iii)所述第一半导体开关装置的所述第一金属化结构的第二侧向部分中的一个被导线接合到所述第三引线的所述接合部分。
21.根据权利要求17至20中任一项所述的半导体开关组件，其中，
所述引线框架是薄小外形封装体的一部分。
22.根据权利要求17至21中任一项所述的半导体开关组件，其中，
所述裸片厚度在10μm至40μm的范围内。
23.一种制造半导体装置的方法，所述方法包括：
形成包括半导体装置的装置区域的平坦半导体层，其中，层厚度为至多50μm；
在所述半导体层的前表面上形成第一金属化结构，所述第一金属化结构包括具有第一厚度的第一铜部分；和
在所述半导体层的相反的研磨表面上形成第二金属化结构，其中，所述第二金属化结构包括具有第二厚度的第二铜部分，所述第一和第二厚度的总厚度与所述层厚度偏差不超过20％，并且所述第一与第二厚度之间的差值不超过总厚度的20％。
24.根据权利要求23所述的方法，其中，
形成所述第二金属化结构包括：在所述研磨表面上形成第二金属化层；在所述第二金属化层上形成湿法蚀刻掩模，其中，在所述湿法蚀刻掩模中的掩模开口选择性地暴露所述第二金属化层的在所述半导体层的切口区域的垂直投影中的部分；以及去除所述第二金属化层的暴露部分，以形成分离的第二金属化结构。
25.根据权利要求24所述的方法，其中，所述方法还包括：
沿着所述切口区域和分离的第二金属化结构之间切割所述半导体层。
26.根据权利要求24和25中的任一项所述的方法，其中，
通过使用由反射光学系统从由所述前表面限定的一侧的对准标记获得的光信号来调整用于限定所述掩模开口的刻线。
27.根据权利要求24至26中的任一项所述的方法，其中，
所述裸片厚度在10μm至40μm的范围内。
CN201711146311.9A 2016-11-17 2017-11-17 在半导体部分的相反侧上具有金属化结构的半导体装置 Active CN108074897B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016122162.7A DE102016122162B4 (de) 2016-11-17 2016-11-17 Halbleitervorrichtung mit metallisierungsstrukturen auf gegenüberliegenden seiten eines halbleiterbereichs, halbleiterschaltanordnung und verfahren
DE102016122162.7 2016-11-17

Publications (2)

Publication Number Publication Date
CN108074897A true CN108074897A (zh) 2018-05-25
CN108074897B CN108074897B (zh) 2021-03-12

Family

ID=62026279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711146311.9A Active CN108074897B (zh) 2016-11-17 2017-11-17 在半导体部分的相反侧上具有金属化结构的半导体装置

Country Status (3)

Country Link
US (3) US10593623B2 (zh)
CN (1) CN108074897B (zh)
DE (1) DE102016122162B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122162B4 (de) * 2016-11-17 2022-05-05 Infineon Technologies Ag Halbleitervorrichtung mit metallisierungsstrukturen auf gegenüberliegenden seiten eines halbleiterbereichs, halbleiterschaltanordnung und verfahren
US10580906B1 (en) * 2018-10-01 2020-03-03 Nxp B.V. Semiconductor device comprising a PN junction diode
US20200279830A1 (en) * 2019-02-28 2020-09-03 Mercury Systems, Inc. Interleaved multi-layer redistribution layer providing a fly-by topology with multiple width conductors
US20220085206A1 (en) * 2020-09-16 2022-03-17 Kabushiki Kaisha Toshiba Semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278516A1 (en) * 2006-05-30 2007-12-06 Renesas Technology Corp. Semiconductor device and power source unit using the same
US20080035988A1 (en) * 2006-08-08 2008-02-14 Force-Mos Technology Corp., Ltd. Trenched MOSFET device with trenched contacts
JP2008098529A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置及びその製造方法
JP2009111187A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
US20100244239A1 (en) * 2009-03-24 2010-09-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Enhanced UBM Structure for Improving Solder Joint Reliability
US20140183543A1 (en) * 2012-12-28 2014-07-03 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
US20160126197A1 (en) * 2014-11-04 2016-05-05 Infineon Technologies Ag Semiconductor device having a stress-compensated chip electrode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004012818B3 (de) 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
US7944048B2 (en) * 2006-08-09 2011-05-17 Monolithic Power Systems, Inc. Chip scale package for power devices and method for making the same
TW201015718A (en) 2008-10-03 2010-04-16 Sanyo Electric Co Semiconductor device and method for manufacturing the same
US9029200B2 (en) * 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer
JP5999748B2 (ja) * 2011-08-12 2016-09-28 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔ、ｉｇｂｔおよびパワーダイオード
US9570542B2 (en) * 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
US9773737B2 (en) * 2015-11-23 2017-09-26 International Business Machines Corporation Advanced metallization for damage repair
DE102015122828A1 (de) * 2015-12-23 2017-06-29 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsmarkierung
DE102016122162B4 (de) * 2016-11-17 2022-05-05 Infineon Technologies Ag Halbleitervorrichtung mit metallisierungsstrukturen auf gegenüberliegenden seiten eines halbleiterbereichs, halbleiterschaltanordnung und verfahren

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278516A1 (en) * 2006-05-30 2007-12-06 Renesas Technology Corp. Semiconductor device and power source unit using the same
US20080035988A1 (en) * 2006-08-08 2008-02-14 Force-Mos Technology Corp., Ltd. Trenched MOSFET device with trenched contacts
JP2008098529A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置及びその製造方法
JP2009111187A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
US20100244239A1 (en) * 2009-03-24 2010-09-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Enhanced UBM Structure for Improving Solder Joint Reliability
US20140183543A1 (en) * 2012-12-28 2014-07-03 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
US20160126197A1 (en) * 2014-11-04 2016-05-05 Infineon Technologies Ag Semiconductor device having a stress-compensated chip electrode

Also Published As

Publication number Publication date
DE102016122162A1 (de) 2018-05-17
US11552016B2 (en) 2023-01-10
CN108074897B (zh) 2021-03-12
US20180138120A1 (en) 2018-05-17
US20210183763A1 (en) 2021-06-17
US10971449B2 (en) 2021-04-06
DE102016122162B4 (de) 2022-05-05
US10593623B2 (en) 2020-03-17
US20200126904A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
US9570603B2 (en) Semiconductor device having trench gate structure and method for manufacturing the semiconductor device
US10832922B2 (en) Semiconductor device
JP5004800B2 (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
US10971449B2 (en) Semiconductor device with metallization structure on opposite sides of a semiconductor portion
US9355953B2 (en) Vertical semiconductor MOSFET device with double substrate-side multiple electrode connections and encapsulation
US20120012994A1 (en) Method for manufacturing semiconductor devices having a glass substrate
US9502401B2 (en) Integrated circuit with first and second switching devices, half bridge circuit and method of manufacturing
US9761550B2 (en) Power semiconductor device with a double metal contact and related method
JPWO2018056233A1 (ja) 半導体装置および半導体装置の製造方法
US9165792B2 (en) Integrated circuit, a chip package and a method for manufacturing an integrated circuit
US11916112B2 (en) SiC semiconductor device
US7397126B2 (en) Semiconductor device
JP3432708B2 (ja) 半導体装置と半導体モジュール
JP2005079462A (ja) 半導体装置およびその製造方法
US7253507B2 (en) Semiconductor device
US10418336B2 (en) Manufacturing method of semiconductor device and semiconductor device
US8878366B2 (en) Contact pad
US11031321B2 (en) Semiconductor device having a die pad with a dam-like configuration
JP2023128002A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant