JP2014011342A - 炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置 Download PDFInfo
- Publication number
- JP2014011342A JP2014011342A JP2012147457A JP2012147457A JP2014011342A JP 2014011342 A JP2014011342 A JP 2014011342A JP 2012147457 A JP2012147457 A JP 2012147457A JP 2012147457 A JP2012147457 A JP 2012147457A JP 2014011342 A JP2014011342 A JP 2014011342A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- sic
- cell region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 52
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 46
- 238000002161 passivation Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 8
- 230000006866 deterioration Effects 0.000 abstract description 9
- 239000012212 insulator Substances 0.000 abstract 4
- 230000000644 propagated effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 15
- 239000010936 titanium Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- -1 but in addition Chemical compound 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】沿面放電を抑制すると共にダイシングによる半導体素子の特性劣化、耐久性劣化、信頼性劣化を抑制する。
【解決手段】絶縁膜３をＳｉＣ半導体装置を構成するチップの端部まで形成しつつ、絶縁膜３のうちパッシベーション膜６にて覆われている部分にセル領域を囲む溝部３ｂを形成する。これにより、ダイシング時に絶縁膜３を切断してクラックが発生したとしても、クラックが溝部３ｂによって堰き止められ、それよりも内側には伝わらないようにできる。このため、絶縁膜３をチップ端部まで形成し、ＳｉＣ表面が露出しないようにして沿面放電を抑制できる構造にしたときにも、半導体素子の特性劣化を招かないようにできる。
【選択図】図３
【解決手段】絶縁膜３をＳｉＣ半導体装置を構成するチップの端部まで形成しつつ、絶縁膜３のうちパッシベーション膜６にて覆われている部分にセル領域を囲む溝部３ｂを形成する。これにより、ダイシング時に絶縁膜３を切断してクラックが発生したとしても、クラックが溝部３ｂによって堰き止められ、それよりも内側には伝わらないようにできる。このため、絶縁膜３をチップ端部まで形成し、ＳｉＣ表面が露出しないようにして沿面放電を抑制できる構造にしたときにも、半導体素子の特性劣化を招かないようにできる。
【選択図】図３
Description
本発明は、ショットキーバリアダイオード（以下、ＳＢＤという）などの半導体素子を備えた炭化珪素（以下、ＳｉＣという）半導体装置に関するものである。
従来、ＳｉＣ半導体装置では、半導体素子が形成されたセル領域の周囲を囲んでいる外周部をポリイミド等のパッシベーション膜で被覆することによって保護している（例えば、特許文献１参照）。例えば、半導体素子としてＳＢＤが備えられたＳｉＣ半導体装置の場合、ＳＢＤのショットキー電極の表面を露出させつつ、その周囲をパッシベーション膜で覆うようにしている。
しかしながら、上記従来技術において、図５（ａ）に示すように、半導体素子が形成されたセル領域の周囲を囲むようにパッシベーション膜Ｊ１を設けたとしても、パッシベーション膜Ｊ１の終端部よりもさらに外側においてＳｉＣ表面が露出している場合、沿面放電が発生する恐れがある。すなわち、高電界を印加したときに、セル領域におけるショットキー電極Ｊ２の表面からパッシベーション膜Ｊ１よりも外側において露出しているＳｉＣ表面に向かって、パッシベーション膜Ｊ１の表面を伝って放電が起こる沿面放電が発生する可能性がある。このような沿面放電が起こると、半導体素子が破壊されてしまう。
このような沿面放電の対策として、図５（ｂ）に示すように、半導体素子の外周を囲むように設けられる絶縁膜Ｊ３をパッシベーション膜Ｊ１の終端部よりもさらに外側まで延設し、チップ端部までＳｉＣ表面が露出しないようにする構造が考えられる。ところが、このような構造では、ダイシングによって絶縁膜Ｊ３を伝わるひび、チッピング、割れなどのクラックが発生し易く、半導体素子の特性劣化、耐久性劣化、信頼性劣化を招くという問題を発生させる。
本発明は上記点に鑑みて、ＳＢＤ等の半導体素子を備えたＳｉＣ半導体装置において、沿面放電を抑制すると共にダイシングによる半導体素子の特性劣化、耐久性劣化、信頼性劣化を抑制することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１、２）の表面において、半導体素子が形成されたセル領域を囲むように、半導体基板の端部まで第１絶縁膜（３）を形成しつつ、第１絶縁膜上に、セル領域の外周を囲むようにパッシベーション膜（６）を配置した構造とし、さらに、第１絶縁膜に、パッシベーション膜に覆われた部分において、該第１絶縁膜をセル領域側となる内側とセル領域と反対側となる外側とに分離する溝部（３ｂ）を形成することを特徴としている。
このように、第１絶縁膜をＳｉＣ半導体装置を構成する半導体基板の端部、つまりチップの端部まで形成しつつ、第１絶縁膜のうちパッシベーション膜にて覆われている部分にセル領域を囲む溝部を形成するようにしている。これにより、ダイシング時に第１絶縁膜を切断してクラックが発生したとしても、クラックが溝部によって堰き止められ、それよりも内側には伝わらないようにできる。このため、第１絶縁膜をチップ端部まで形成し、ＳｉＣ表面が露出しないようにして沿面放電を抑制できる構造にしたときにも、半導体素子の特性劣化、耐久性劣化、信頼性劣化を招かないようにできる。このような溝部内に、第１絶縁膜を構成する材料とは異なる材料で構成された第２絶縁膜（７）を備えるようにすることもできる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態にかかるＳｉＣ半導体装置について、図１および図２を参照して説明する。
本発明の第１実施形態にかかるＳｉＣ半導体装置について、図１および図２を参照して説明する。
図１に示すように、ＳｉＣ半導体装置は、ＳｉＣからなるｎ+型基板１の上にＳｉＣからなるｎ-型ドリフト層２が積層されたものを半導体基板として用いて形成されている。ｎ+型基板１は、例えばｎ型不純物濃度が２×１０18〜１×１０21ｃｍ-3程度で、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣもしくは１５Ｒ−ＳｉＣにて構成され、オフ角を有するオフ基板にて構成されている。例えば、（０００−１）Ｃ面もしくは（０００１）Ｓｉ面に対して４°もしくは８°のオフ角が設けられた４Ｈ−ＳｉＣからなるオフ基板がｎ+型基板１として適用されている。
また、ｎ+型基板１の上面を主表面１ａ、主表面１ａの反対面である下面を裏面１ｂとすると、主表面１ａ上に、ｎ-型ドリフト層２が積層されている。ｎ-型ドリフト層２は、ｎ+型基板１よりもｎ型不純物濃度が低く、例えば５×１０15（±５０％）ｃｍ-3程度とされている。これらｎ+型基板１およびｎ-型ドリフト層２の中央部をセル領域として、このセル領域に半導体素子としてＳＢＤが形成されることでＳｉＣ半導体装置が構成されている。
具体的には、ｎ-型ドリフト層２の表面には、シリコン酸化膜などで構成された絶縁膜３が形成されている。この絶縁膜３には、セル領域において部分的に開口部３ａが形成されている。この絶縁膜３の開口部３ａにおいてｎ-型ドリフト層２と接触するように、例えば１００ｎｍ〜５００ｎｍの膜厚とされたショットキー電極４が形成されている。本実施形態では、ショットキー電極４をチタン（Ｔｉ）およびアルミニウム（Ａｌ）の積層構造とし、下層側のチタンをＳｉＣに対してショットキー接触させ、上層側のアルミニウムによってワイヤボンディングの電気的接続性が良好となるようにしている。なお、ここではショットキー電極４をチタンとアルミニウムの積層構造としたが、その他、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、ワイヤボンディングの電気的接続性を考慮した金（Ａｕ）や白金（Ｐｔ）、もしくはチタンを含めたこれらいずれかの組み合わせからなる合金を材料として、これらの金属や合金の単層構造もしくは多層構造にてショットキー電極４を構成することができる。
絶縁膜３に形成された開口部３ａは、図２に示すように例えば角部が丸められた四角形状とされており、ショットキー電極４はこの開口部３ａにおいてｎ-型ドリフト層２にショットキー接続されている。そして、ｎ+型基板１の裏面と接触するように、例えばニッケル、チタン、モリブデン、タングステン等により構成されたオーミック電極５が形成されている。これにより、ＳＢＤが構成されている。
また、セル領域に形成されたＳＢＤの外周を囲むようにパッシベーション膜６が配置されている。パッシベーション膜６は、絶縁膜３とは異なる材質であるポリイミド等によって構成された保護膜であり、ＳＢＤの外周からＳｉＣ半導体装置を構成するチップの端部近傍まで覆うように形成されている。パッシベーション膜６における外周側の終端は、チップの端部よりも内側に位置しており、ダイシング時にダイシングブレードに接しないようにされている。
このように構成されたＳｉＣ半導体装置において、本実施形態では、図１および図２に示すように絶縁膜３をＳｉＣ半導体装置を構成するチップ端面まで形成しており、かつ、絶縁膜３のうちパッシベーション膜６に覆われている部分に溝部３ｂ（図２中では破線で示してある）を形成している。溝部３ｂは、セル領域を全周囲むように構成されており、絶縁膜３を溝部３ｂよりも内側の領域と外側の領域とに物理的に分離させている。
以上のような構造により、本実施形態にかかるＳｉＣ半導体装置が構成されている。なお、ここでは単なるＳＢＤのみが備えられている場合について説明したが、例えば、終端構造としてセル領域を囲むようにｐ型リサーフ層やｐ型ガードリング層を設けたり、ショットキー電極４の下方にｐ型層を設けることでＰＮダイオードを構成し、ＪＢＳを構成しても良い。
このような構造のＳＢＤを備えたＳｉＣ半導体装置では、ショットキー電極４をアノード、オーミック電極５をカソードとして、ショットキー電極４に対してショットキー障壁を超える電圧を印加することにより、ショットキー電極４とオーミック電極の間に電流を流すことができる。このような構造のＳｉＣ半導体装置は、例えば以下のような製造方法に基づいて製造される。
まず、例えば、（０００−１）Ｃ面もしくは（０００１）Ｓｉ面に対して４°もしくは８°のオフ角が設けられた４Ｈ−ＳｉＣのオフ基板からなるｎ+型基板１を用意する。そして、このｎ+型基板１の裏面１ｂにニッケル、チタン、モリブデン、タングステン等により構成される金属層を形成したのち、熱処理を行うことでオーミック接触させ、オーミック電極５を形成する。
次に、ｎ+型基板１の主表面１ａに、ｎ+型基板１よりも低いドーパント濃度、例えば５×１０15（±５０％）ｃｍ-3程度の不純物濃度とされたＳｉＣからなるｎ-型ドリフト層２をエピタキシャル成長させる。そして、例えば、プラズマＣＶＤ法等によってシリコン酸化膜を成膜し、これをリフロー処理することで絶縁膜３を形成したのち、フォトエッチング工程を経て、絶縁膜３に対して開口部３ａおよび溝部３ｂを形成する。絶縁膜３のうち後述するダイシングカットを行う際のスクライブライン上に配置されている部分について残すようにする。
続いて、開口部３ａ内を含めて絶縁膜３の上にチタンおよびアルミニウムを順に蒸着して積層することでショットキー電極４を形成したのち、パターニングして所望部分にのみショットキー電極４を残す。このショットキー電極４の形成の際に絶縁膜３に形成してある溝部３ｂにもショットキー電極材料が入り込むことになる。しかしながら、溝部３ｂの幅をパターニングの際にエッチング液が入り込むようにしておけば残渣が生じることもなく、残渣による素子特性の劣化も生じないようにできる。
この後、ショットキー電極４の外縁からさらに外側に向けてポリイミド等を成膜することでパッシベーション膜６を形成する。そして、スクライブライン上においてダイシングブレードを用いてダイシングカットを行ってチップ単位に分割することで、図１に示したＳｉＣ半導体装置が完成する。
このとき、本実施形態では、絶縁膜３をスクライグライン上にも残していることから、ダイシング時に絶縁膜３も同時に切断することになる。したがって、絶縁膜３を伝わるひび、チッピング、割れなどのクラックが発生する可能性がある。しかしながら、絶縁膜３に溝部３ｂを形成していることから、図３に示すように、クラックが溝部３ｂによって堰き止められ、それよりも内側には伝わらないようにできる。このため、絶縁膜３をチップ端部まで形成し、ＳｉＣ表面が露出しないようにする構造としても、半導体素子の特性劣化、耐久性劣化、信頼性劣化を招かないようにできる。
以上説明したように、本実施形態のＳｉＣ半導体装置では、絶縁膜３をＳｉＣ半導体装置を構成するチップの端部まで形成しつつ、絶縁膜３のうちパッシベーション膜６にて覆われている部分にセル領域を囲む溝部３ｂを形成するようにしている。これにより、ダイシング時に絶縁膜３を切断してクラックが発生したとしても、クラックが溝部３ｂによって堰き止められ、それよりも内側には伝わらないようにできる。このため、絶縁膜３をチップ端部まで形成し、ＳｉＣ表面が露出しないようにして沿面放電を抑制できる構造にしたときにも、半導体素子の特性劣化、耐久性劣化、信頼性劣化を招かないようにできる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のＳｉＣ半導体装置は、第１実施形態に対して絶縁膜３に発生するクラックを堰き止める構造を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
本発明の第２実施形態について説明する。本実施形態のＳｉＣ半導体装置は、第１実施形態に対して絶縁膜３に発生するクラックを堰き止める構造を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図３に示すように、第１実施形態で説明した絶縁膜３の溝部３ｂに、絶縁膜３とは異なる材質の絶縁膜７を配置している。絶縁膜７は、絶縁膜３とは異なる材料であれば良く、例えば絶縁膜３が酸化膜によって構成されるのであれば、絶縁膜７を窒化膜などで構成することができる。
このように、本実施形態のＳｉＣ半導体装置では、絶縁膜３に形成したセル領域を全周囲むように構成した溝部３ｂに、絶縁膜３とは異なる材質の絶縁膜７を配置するようにしている。これにより、ダイシング時に絶縁膜３を切断してクラックが発生したとしても、クラックが絶縁膜７によって堰き止められ、それよりも内側には伝わらないようにできる。このため、第１実施形態と同様の効果を得ることができる。
（他の実施形態）
また、上記実施形態では、半導体素子としてＳＢＤを備えたＳｉＣ半導体装置を例に挙げて説明したが、他の半導体素子、例えばＭＯＳＦＥＴ、ＩＧＢＴなどを備えたＳｉＣ半導体装置に対しても、本発明を適用することができる。すなわち、ＳｉＣにて構成された半導体基板のセル領域に半導体素子が形成され、セル領域を囲むようにパッシベーション膜６が備えられたＳｉＣ半導体装置に対して本発明を適用できる。
また、上記実施形態では、半導体素子としてＳＢＤを備えたＳｉＣ半導体装置を例に挙げて説明したが、他の半導体素子、例えばＭＯＳＦＥＴ、ＩＧＢＴなどを備えたＳｉＣ半導体装置に対しても、本発明を適用することができる。すなわち、ＳｉＣにて構成された半導体基板のセル領域に半導体素子が形成され、セル領域を囲むようにパッシベーション膜６が備えられたＳｉＣ半導体装置に対して本発明を適用できる。
また、上記実施形態では、第１導電型をｎ型とし、第２導電型をｐ型とするＳｉＣ半導体装置について説明したが、各導電型を反転させた構造としても良い。
さらに、上記実施形態では、溝部３ｂがセル領域の周囲を全周囲むように形成した例を示したが、必ずしも全周囲んでいなくても良い。例えば、１チップ内に複数のセル領域を有するものにおいては、ダイシングライン側のみに溝部３ｂが形成されていれば良い。
なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（−）を付すべきであるが、パソコン出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。
１ ｎ+型基板
１ａ 主表面
１ｂ 裏面
２ ｎ-型ドリフト層
３ 絶縁膜
３ｂ 溝部
４ ショットキー電極
５ オーミック電極
６ パッシベーション膜
７ 絶縁膜
１ａ 主表面
１ｂ 裏面
２ ｎ-型ドリフト層
３ 絶縁膜
３ｂ 溝部
４ ショットキー電極
５ オーミック電極
６ パッシベーション膜
７ 絶縁膜
Claims (3)
- 炭化珪素にて構成され、チップ単位に分割された半導体基板（１、２）と、
前記半導体基板のセル領域に形成された半導体素子と、
前記半導体基板の表面において、前記セル領域を囲みつつ、前記半導体基板の端部まで形成された第１絶縁膜（３）と、
前記第１絶縁膜上に形成され、前記セル領域の外周を囲むように配置されたパッシベーション膜（６）と、を有し、
前記第１絶縁膜（３）には、前記パッシベーション膜（６）に覆われた部分において、該第１絶縁膜（３）を前記セル領域側となる内側と前記セル領域と反対側となる外側とに分離する溝部（３ｂ）が形成されていることを特徴とする炭化珪素半導体装置。 - 前記溝部（３ｂ）は、前記セル領域の周囲を全周囲むように形成されていることを特徴とする請求項１に記載の炭化珪素半導体装置。
- 前記溝部（３ｂ）内には、前記第１絶縁膜を構成する材料とは異なる材料で構成された第２絶縁膜（７）が備えられていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012147457A JP2014011342A (ja) | 2012-06-29 | 2012-06-29 | 炭化珪素半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012147457A JP2014011342A (ja) | 2012-06-29 | 2012-06-29 | 炭化珪素半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014011342A true JP2014011342A (ja) | 2014-01-20 |
Family
ID=50107753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012147457A Pending JP2014011342A (ja) | 2012-06-29 | 2012-06-29 | 炭化珪素半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014011342A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016042667A1 (ja) * | 2014-09-19 | 2016-03-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2016080102A1 (ja) * | 2014-11-19 | 2016-05-26 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2017009964A1 (ja) * | 2015-07-15 | 2017-01-19 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2017224838A (ja) * | 2014-03-07 | 2017-12-21 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | パッシベーション層を有する半導体素子およびその生産方法 |
| EP3144975A4 (en) * | 2014-05-16 | 2018-03-14 | Rohm Co., Ltd. | Semiconductor device |
| JP2018107378A (ja) * | 2016-12-28 | 2018-07-05 | 昭和電工株式会社 | 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法 |
| CN108493259A (zh) * | 2018-06-01 | 2018-09-04 | 淄博汉林半导体有限公司 | 一种结势垒肖特基二极管及制造方法 |
| CN108550631A (zh) * | 2018-06-01 | 2018-09-18 | 淄博汉林半导体有限公司 | 一种沟槽式mos势垒肖特基二极管及制造方法 |
| DE112018001989T5 (de) | 2017-04-14 | 2019-12-24 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleitereinheit, elektrische leistungswandlungseinheit, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit sowie verfahren zur herstellung einer elektrischen leistungswandlungseinheit |
| US11749620B2 (en) | 2019-05-14 | 2023-09-05 | Denso Corporation | Semiconductor module |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260059A (ja) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | 半導体装置、半導体ウェハおよび半導体装置の製造方法 |
| WO2008126268A1 (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体装置 |
| JP2009231321A (ja) * | 2008-03-19 | 2009-10-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2011014605A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2013191632A (ja) * | 2012-03-12 | 2013-09-26 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2012
- 2012-06-29 JP JP2012147457A patent/JP2014011342A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260059A (ja) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | 半導体装置、半導体ウェハおよび半導体装置の製造方法 |
| WO2008126268A1 (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体装置 |
| JP2009231321A (ja) * | 2008-03-19 | 2009-10-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2011014605A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2013191632A (ja) * | 2012-03-12 | 2013-09-26 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017224838A (ja) * | 2014-03-07 | 2017-12-21 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | パッシベーション層を有する半導体素子およびその生産方法 |
| US11158557B2 (en) | 2014-03-07 | 2021-10-26 | Infineon Technologies Ag | Semiconductor device with a passivation layer and method for producing thereof |
| US11854926B2 (en) | 2014-03-07 | 2023-12-26 | Infineon Technologies Ag | Semiconductor device with a passivation layer and method for producing thereof |
| EP3783667A1 (en) * | 2014-05-16 | 2021-02-24 | Rohm Co., Ltd. | Semiconductor device |
| US10692978B2 (en) | 2014-05-16 | 2020-06-23 | Rohm Co., Ltd. | SiC semiconductor device with insulating film and organic insulating layer |
| EP3144975A4 (en) * | 2014-05-16 | 2018-03-14 | Rohm Co., Ltd. | Semiconductor device |
| JPWO2016042667A1 (ja) * | 2014-09-19 | 2017-06-01 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US9881818B2 (en) | 2014-09-19 | 2018-01-30 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| WO2016042667A1 (ja) * | 2014-09-19 | 2016-03-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR101900631B1 (ko) | 2014-09-19 | 2018-09-19 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
| CN107004588A (zh) * | 2014-11-19 | 2017-08-01 | 住友电气工业株式会社 | 制造碳化硅半导体装置的方法 |
| US10056247B2 (en) | 2014-11-19 | 2018-08-21 | Sumitomo Electric Industries, Ltd. | Method of manufacturing silicon carbide semiconductor device |
| JP2016100412A (ja) * | 2014-11-19 | 2016-05-30 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2016080102A1 (ja) * | 2014-11-19 | 2016-05-26 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JPWO2017009964A1 (ja) * | 2015-07-15 | 2017-11-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2017009964A1 (ja) * | 2015-07-15 | 2017-01-19 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2018107378A (ja) * | 2016-12-28 | 2018-07-05 | 昭和電工株式会社 | 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法 |
| US10804360B2 (en) | 2017-04-14 | 2020-10-13 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device, electric power conversion device, method for producing silicon carbide semiconductor device, and method for producing electric power conversion device |
| DE112018001989T5 (de) | 2017-04-14 | 2019-12-24 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleitereinheit, elektrische leistungswandlungseinheit, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit sowie verfahren zur herstellung einer elektrischen leistungswandlungseinheit |
| DE112018001989B4 (de) | 2017-04-14 | 2022-12-01 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleitereinheit, elektrische leistungswandlungseinheit, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit sowie verfahren zur herstellung einer elektrischen leistungswandlungseinheit |
| CN108550631A (zh) * | 2018-06-01 | 2018-09-18 | 淄博汉林半导体有限公司 | 一种沟槽式mos势垒肖特基二极管及制造方法 |
| CN108493259A (zh) * | 2018-06-01 | 2018-09-04 | 淄博汉林半导体有限公司 | 一种结势垒肖特基二极管及制造方法 |
| US11749620B2 (en) | 2019-05-14 | 2023-09-05 | Denso Corporation | Semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014011342A (ja) | 炭化珪素半導体装置 | |
| JP6719090B2 (ja) | 半導体素子 | |
| JP6202944B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6065154B2 (ja) | 炭化珪素半導体装置 | |
| JP2017079324A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6411258B2 (ja) | 半導体装置 | |
| JP2009231321A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5943819B2 (ja) | 半導体素子、半導体装置 | |
| WO2013179728A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| WO2014038281A1 (ja) | ワイドギャップ半導体装置およびその製造方法 | |
| JP6324914B2 (ja) | 炭化珪素半導体装置 | |
| JP2018032794A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2015041638A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN114430861A (zh) | 半导体装置 | |
| JP2024019464A (ja) | 半導体装置 | |
| US11916112B2 (en) | SiC semiconductor device | |
| JP6664446B2 (ja) | ＳｉＣ半導体装置 | |
| JP2013251407A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP6730237B2 (ja) | 半導体装置 | |
| US9559217B2 (en) | Silicon carbide semiconductor device | |
| US20190214271A1 (en) | Semiconductor device | |
| JP6664445B2 (ja) | ＳｉＣ半導体装置 | |
| TWI532164B (zh) | 整流器 | |
| JP2009004566A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6550995B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170606 |