JP6626929B1 - 半導体デバイス及び電気装置 - Google Patents
半導体デバイス及び電気装置 Download PDFInfo
- Publication number
- JP6626929B1 JP6626929B1 JP2018124659A JP2018124659A JP6626929B1 JP 6626929 B1 JP6626929 B1 JP 6626929B1 JP 2018124659 A JP2018124659 A JP 2018124659A JP 2018124659 A JP2018124659 A JP 2018124659A JP 6626929 B1 JP6626929 B1 JP 6626929B1
- Authority
- JP
- Japan
- Prior art keywords
- trench
- electrode
- layer
- semiconductor
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 230000002093 peripheral effect Effects 0.000 claims description 64
- 230000004888 barrier function Effects 0.000 description 31
- 239000000758 substrate Substances 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】半導体層に複数のトレンチを有する半導体デバイスの改善を図る。【解決手段】第１導電型の不純物を含んだ第１半導体を有する第１層（１２）と、第１層と接し、第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層（１３）と、第１層の第１面に接する第１電極（２１）と、第２層の第２面に接する第２電極（２２）とを備える半導体デバイス（１）である。第２層（１３）は、第２電極と接続された第３電極（２３）を内部に有する第１トレンチ（３１ａ）と、第１トレンチよりも第２層の外周部の近くに位置し、第２電極と接続された第４電極（２４）を内部に有する第２トレンチ（３３）とを更に有し、第２電極（２２）の全外周端（２２Ｅ）が第４電極（２４）に接している。【選択図】図２
Description
本開示は、半導体デバイス及び電気装置に関する。
特許文献１には、半導体デバイスとして、半導体層に複数のトレンチが形成されたトレンチ形ショットキー整流器が開示されている。これら複数のトレンチは、半導体層の外周部の近くに設けられた周囲トレンチと、周囲トレンチよりも半導体層の外周部から遠い方に設けられた内部トレンチとを含む。内部トレンチにはフィールド電極が収容され、周囲トレンチには電極膜の一部が収容されている。
特許文献１のトレンチ形ショットキー整流器のように、複数のトレンチが形成された半導体層を備える半導体デバイスには、改善の余地がある。
本開示は、半導体層に複数のトレンチを有する半導体デバイスであって、改善された半導体デバイスを提供することを目的とする。さらに、本開示は、改善された半導体デバイスを備えた電気装置を提供することを目的とする。
本開示の一実施形態に係る半導体デバイスは、
第１導電型の不純物を含んだ第１半導体を有する第１層と、
前記第１層と接し、前記第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層と、
前記第１層の前記第２層とは反対側の第１面に接する第１電極と、
前記第２層の前記第１層とは反対側の第２面にショットキー接合された第２電極と、
を備え、
前記第２層は、
前記第２電極と接続された第３電極を絶縁膜を介して内部に有する第１トレンチと、
前記第１トレンチよりも前記第２層の外周部の近くに位置し、前記第２電極と接続された第４電極を絶縁膜を介して内部に有する第２トレンチとを、
更に有し、
前記第１トレンチと前記第２トレンチとの間の前記第２面に接した前記第２電極の全外周端が前記第４電極に接し、
前記第２トレンチの深さが、前記第１トレンチの深さより深い。
第１導電型の不純物を含んだ第１半導体を有する第１層と、
前記第１層と接し、前記第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層と、
前記第１層の前記第２層とは反対側の第１面に接する第１電極と、
前記第２層の前記第１層とは反対側の第２面にショットキー接合された第２電極と、
を備え、
前記第２層は、
前記第２電極と接続された第３電極を絶縁膜を介して内部に有する第１トレンチと、
前記第１トレンチよりも前記第２層の外周部の近くに位置し、前記第２電極と接続された第４電極を絶縁膜を介して内部に有する第２トレンチとを、
更に有し、
前記第１トレンチと前記第２トレンチとの間の前記第２面に接した前記第２電極の全外周端が前記第４電極に接し、
前記第２トレンチの深さが、前記第１トレンチの深さより深い。
本開示の一実施形態に係る電気装置は、半導体デバイスを備え、
前記半導体デバイスは、
第１導電型の不純物を含んだ第１半導体を有する第１層と、
前記第１層と接し、前記第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層と、
前記第１層の前記第２層とは反対側の第１面に接する第１電極と、
前記第２層の前記第１層とは反対側の第２面にショットキー接合された第２電極と、
を備え、
前記第２層は、
前記第２電極と接続された第３電極を絶縁膜を介して内部に有する第１トレンチと、
前記第１トレンチよりも前記第２層の外周部の近くに位置し、前記第２電極と接続された第４電極を絶縁膜を介して内部に有する第２トレンチとを、
更に有し、
前記第１トレンチと前記第２トレンチとの間の前記第２面に接した前記第２電極の全外周端が前記第４電極に接し、
前記第２トレンチの深さが、前記第１トレンチの深さより深い。
前記半導体デバイスは、
第１導電型の不純物を含んだ第１半導体を有する第１層と、
前記第１層と接し、前記第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層と、
前記第１層の前記第２層とは反対側の第１面に接する第１電極と、
前記第２層の前記第１層とは反対側の第２面にショットキー接合された第２電極と、
を備え、
前記第２層は、
前記第２電極と接続された第３電極を絶縁膜を介して内部に有する第１トレンチと、
前記第１トレンチよりも前記第２層の外周部の近くに位置し、前記第２電極と接続された第４電極を絶縁膜を介して内部に有する第２トレンチとを、
更に有し、
前記第１トレンチと前記第２トレンチとの間の前記第２面に接した前記第２電極の全外周端が前記第４電極に接し、
前記第２トレンチの深さが、前記第１トレンチの深さより深い。
本開示によれば、半導体層に複数のトレンチを有する半導体デバイスであって、改善された半導体デバイスを提供することができる。本開示によれば、さらに、改善された半導体デバイスを備えた電気装置を提供できる。
以下、本開示の実施形態について図面を参照して詳細に説明する。ただし、既によく知られた事項及び重複する事項等については詳細な説明が省略される場合がある。図面及び以下の説明は当業者が本開示を十分に理解するためのものである。したがって図面及び以下の説明は請求の範囲に記載の主題を限定することを意図するものではない。全ての図面は概略図である。図面の各部の相対的な寸法は、適宜大きく、又は小さく変更されうる。
図１は、本開示の実施形態に係るショットキーバリアダイオードを示す斜視図である。図２は、図１のＡ−Ａ線断面の一部を示す図である。図３は、本開示の実施形態に係るショットキーバリアダイオードの変形例を示す断面図である。
本実施形態において、第１電極２１から第２電極２２に向かう方向を上方、その逆を下方とも呼ぶ。本実施形態に係るショットキーバリアダイオード１は、板形状を有する。ショットキーバリアダイオード１の板面の縁に沿った一回りの部分を外周部とも呼ぶ。ショットキーバリアダイオード１の縦断面において、外周部に近い方を外周側、板面の中央に近い方を中央側とも呼ぶ。図２は、ショットキーバリアダイオード１の外周部の近傍を示している。ショットキーバリアダイオード１は、本開示に係る半導体デバイスの一例に相当する。
本実施形態に係るショットキーバリアダイオード１は、図２に示すように、外周部に位置する耐圧部分５３と、耐圧部分５３よりも中央側に位置する整流器部分５１ａ、５１ｂ、５１ｃと、を備える。
整流器部分５１ａ、５１ｂ、５１ｃは、上方が第２電極２２に覆われ、側方を隣接する一対の内部トレンチ３１ａ、３１ｂ又は周囲トレンチ３３の外面に挟まれる。整流器部分５１ａ、５１ｂ、５１ｃにおいて、第２電極２２とエピタキシャル層１３のＮ−型半導体との境界面にショットキー障壁が生成される。
耐圧部分５３は、周囲トレンチ３３から半導体層１１の外周端までの部分である。耐圧部分５３は、ショットキーバリアダイオード１に逆方向電圧が加わったときに、第２電極２２の外周端から半導体層１１に加えられる偏った電界の集中を緩和し、半導体層１１の耐圧を向上する。
ショットキーバリアダイオード１は、半導体層１１と、第１電極２１と、第２電極２２と、を備える。半導体層１１は、半導体基板１２と、エピタキシャル層１３とを含む。半導体基板１２は、本開示に係る第１層の一例に相当する。エピタキシャル層１３は、本開示に係る第２層の一例に相当する。
半導体基板１２は、シリコン基板であり、微量の不純物を含むＮ型半導体（本開示に係る第１導電型の第１半導体の一例に相当）である。不純物はヒ素（Ａｓ）、りん（Ｐ）、アンチモン（Ｓｂ）のいずれかであってもよい。また半導体基板１２は、Ｐ型半導体であってもよい。半導体基板１２がＰ型半導体である場合、以降の説明におけるＮ型半導体は、Ｐ型半導体として置き替えてもよい。半導体基板１２がＰ型であるとき、不純物はホウ素（Ｂ）、アルミニウム（Ａｌ）のいずれかであってもよい。また、半導体基板１２は、シリコンカーバイド（ＳｉＣ）、ガリウムナイトライド又は窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）等の種々の半導体を含む基板であってもよい。なお、本実施形態では、半導体基板１２としてシリコン（Ｓｉ）のＮ型半導体を適用した構成を一例に説明する。不純物濃度が高い半導体は、＋（プラス）を用いて表すことがある。不純物濃度が低い半導体は、−（マイナス）を用いて表すことがある。半導体基板１２は、Ｎ＋型半導体を含む。
エピタキシャル層１３は、蒸着法、分子線エピタクシー法、昇華法、熱分解法、ＣＶＤ（Chemical Vapor Deposition）法、ミストＣＶＤ（Chemical Vapor Deposition）法等の種々の公知技術が用いられて形成されてもよい。エピタキシャル層１３は、半導体基板１２と同じ導電型であり、半導体基板１２より、低濃度の不純物を含む。すなわち、エピタキシャル層１３は、Ｎ−型半導体（本開示に係る第２半導体の一例に相当）を含む。なお、半導体基板１２が含む不純物とエピタキシャル層１３が含む不純物とは異なってもよい。
エピタキシャル層１３は、複数の内部トレンチ３１ａ、３１ｂと、１つの周囲トレンチ３３と、を有する。一方の内部トレンチ３１ａは、本開示に係る第１トレンチの一例に相当する。周囲トレンチ３３は、本開示に係る第２トレンチの一例に相当する。もう一方の内部トレンチ３１ｂは、本開示に係る第３トレンチの一例に相当する。
２つの内部トレンチ３１ａ、３１ｂを含めて、複数の内部トレンチは、半導体層１１の平面視で、ストライプ状に設けられていてもよいし、半導体層１１の中央側を取り囲むように設けられていてもよい。内部トレンチ３１ａ、３１ｂの数は３個以上であっても良いし、一方の内部トレンチ３１ｂを省略して、１個としてもよい。内部トレンチ３１ａ、３１ｂは、図２及び図３において紙面前後方向に延在する。
周囲トレンチ３３は、耐圧部分５３に位置し、整流器部分５１ａ、５１ｂ、５１ｃを取り囲む。言い換えれば、周囲トレンチ３３は、半導体層１１の外周部に沿って半導体層１１の全周にわたって延在する。周囲トレンチ３３は、図２及び図３において、内部トレンチ３１ａ、３１ｂと同様に紙面前後方向に延在する。
第１電極２１は、半導体基板１２のエピタキシャル層１３とは反対側の面に接する。この面は第１面Ｓ１ともいう。第１面Ｓ１は、図２において、紙面下側に位置する。第１電極２１は、金属を含む。金属は、合金を含む種々の金属であってもよい。また、第１電極２１は、その他の導体であってもよい。
第２電極２２は、エピタキシャル層１３の半導体基板１２とは反対側の面に接する。この面は第２面Ｓ２ともいう。第２面Ｓ２は、図２において、紙面上側に位置する。第２電極２２は、金属を含む。金属は、合金を含む種々の金属であってもよい。また、第２電極２２は、その他の導体であってもよい。
内部トレンチ３１ａ、３１ｂ及び周囲トレンチ３３は、エピタキシャル層１３の上下方向（すなわち厚み方向）に延在する。また、内部トレンチ３１ａ、３１ｂ及び周囲トレンチ３３は、内側に、エピタキシャル層１３の厚み方向に延在する内部フィールド電極２３、２５、２４をそれぞれ有する。内部トレンチ３１ａが含む内部フィールド電極２３は、第３電極ともいう。周囲トレンチ３３が含む内部フィールド電極２４は、第４電極ともいう。内部トレンチ３１ｂが含む内部フィールド電極２５は、第５電極ともいう。内部フィールド電極２３〜２５は、ポリシリコンであってもよい。内部フィールド電極２３〜２５は、その他の導体であってもよい。内部フィールド電極２３〜２５の一面は、第２面Ｓ２において露出する。
内部トレンチ３１ａ、３１ｂ及び周囲トレンチ３３は、内部フィールド電極２３〜２５とエピタキシャル層１３のＮ−型半導体との間にそれぞれ介在する絶縁膜４１〜４３を更に有する。内部トレンチ３１ａが有する絶縁膜４１は、第１絶縁膜ともいう。周囲トレンチ３３が有する絶縁膜４２は、第２絶縁膜ともいう。内部トレンチ３１ｂが有する絶縁膜４３は、第３絶縁膜ともいう。絶縁膜４１〜４３は、誘電体を含んでもよい。内部トレンチ３１ａ、３１ｂの内部フィールド電極２３、２５は、それぞれ絶縁膜４１、４３を介して、エピタキシャル層１３のＮ−型半導体と容量的に結合する。周囲トレンチ３３の内部フィールド電極２４は、絶縁膜４２を介して、エピタキシャル層１３のＮ−型半導体と容量的に結合する。
第２電極２２の全外周端２２Ｅは、周囲トレンチ３３の内部フィールド電極２４の露出した面上に位置する。言い換えれば、ショットキーバリアダイオード１の全周において、上方から見たとき、第２電極２２の外周側の端（２２Ｅ）は、内部フィールド電極２４の外周側の端２４Ｅから中央側の端２４Ｉまでの範囲に位置する。
内部フィールド電極２４及び絶縁膜４２は、第２面Ｓ２から突出してもよい。内部フィールド電極２４及び絶縁膜４２は、ショットキーバリアダイオード１の外周側に向かって、周囲トレンチ３３の外側に乗り上げ、延在してもよい。内部フィールド電極２４及び絶縁膜４２が、周囲トレンチ３３の外側に延在するとき、第２電極２２の外周端２２Ｅは、内部フィールド電極２４の突出した部分に重なるように延在してもよい。絶縁膜４２のうち、周囲トレンチ３３の外側に乗り上げる部分は、周囲トレンチ３３の内部の絶縁膜４２と同時に形成されてもよい。
第２電極２２は、内部トレンチ３１ａ、３１ｂの内部フィールド電極２３、２５と電気的に接続する。内部フィールド電極２３、２５により、一対の内部トレンチ３１ａ、３１ｂに挟まれるＮ−型半導体の部分に電界緩和領域が形成される。そして、ショットキーバリアダイオード１の阻止状態で、第１電極２１と第２電極２２の間に降伏電圧よりも小さな電圧が加えられたとき、整流器部分５１ａ、５１ｂ、５１ｃのショットキー障壁と電界緩和領域とを空乏にできる。これにより、ショットキーバリアダイオード１の逆方向リーク電流が低減される。
第２電極２２は、さらに、周囲トレンチ３３の内部フィールド電極２４に電気的に接続する。この電気的な接続は、フィールドプレート効果を奏し、半導体層１１の外周部に偏った電界が集中することを緩和する。周囲トレンチ３３の内部フィールド電極２４は、エピタキシャル層１３の厚み方向に延在する。したがって、周囲トレンチ３３によるフィールドプレート効果は、エピタキシャル層１３の厚み方向に作用し、電界のピークは、内部フィールド電極２４を備えない場合に比べ、周囲トレンチ３３の底面側に移動する。また、周囲トレンチ３３の内部フィールド電極２４の耐圧側の端部は、第２電極２２の端部より、整流器部分５１ａ、５１ｂ、５１ｃから耐圧部分５３へ向かう方向に位置する。したがって、電界のピークは、整流器部分５１ａ、５１ｂ、５１ｃから耐圧部分５３へ向かう方向に移動する。電界のピーク位置が移動することで、電界が集中することが緩和されるため、耐圧部分５３の幅を短くしても、所望の耐圧性能を得ることができる。
ショットキーバリアダイオード１の順方向特性（順方向電圧ＶＦ等）を所定の値に維持するためには、整流器部分５１ａ〜５１ｃの面積を小さくできない。しかし、耐圧部分５３の幅を短くできるので、その分、ショットキーバリアダイオード１のチップサイズを低減できる。
本実施形態において、第２面Ｓ２において露出する内部フィールド電極２３、２４の一面は、エピタキシャル層１３のＮ−型半導体の第２面Ｓ２とほぼ面一であってもよい。第２面Ｓ２において露出する絶縁膜４１、４２の一面は、エピタキシャル層１３のＮ−型半導体の第２面Ｓ２とほぼ面一であってもよい。言い換えれば、第２面Ｓ２のうち、少なくとも、内部トレンチ３１ａの中央側の端部から、内部フィールド電極２４の外周側の端部にかけた範囲Ｅ１が、平坦である。なお、全ての内部トレンチ３１ａ、３１ｂを含めた範囲Ｅ２で、第２面Ｓ２が平坦であってもよい。したがって、第２面Ｓ２の範囲Ｅ１、Ｅ２において、その一部が上方に突出したり、段差が生じたりすることがない。これにより、この範囲Ｅ１、Ｅ２に第２電極２２を形成する際のステップカバレッジが向上する。
例えば、電極が周囲トレンチの内側面から底部まで形成されるには、レジストを周囲トレンチの底部で所定の形状に成形する必要がある。しかし、底部ではレジストの成形精度が低下する。このため、ショットキーバリアダイオードの歩留まりが低下する。本実施形態では、第２電極２２の加工精度が低下せず、歩留まりを向上できる。
内部トレンチ３１ａ、３１ｂの深さＴＲＥＤと、周囲トレンチ３３の深さＴＲＥＤ２は、ほぼ同一であってもよい。例えば内部トレンチ３１ａ、３１ｂの深さＴＲＥＤと、周囲トレンチ３３の深さＴＲＥＤ２の差は、内部トレンチ３１ａ、３１ｂの深さＴＲＥＤの１０％未満であってもよい。深さの方向は、エピタキシャル層１３の厚み方向である。内部トレンチ３１ａ、３１ｂの深さＴＲＥＤは、エピタキシャル層１３の第２面Ｓ２から、内部トレンチ３１ａ、３１ｂの底部のうち、最も半導体基板１２に近い点までの直線距離である。同様に周囲トレンチ３３の深さＴＲＥＤ２は、エピタキシャル層１３の第２面Ｓ２から、周囲トレンチ３３の底部のうち、最も半導体基板１２に近い点までの直線距離である。周囲トレンチ３３の深さＴＲＥＤを、内部トレンチ３１ａ、３１ｂの深さＴＲＥＤ２とほぼ同一にすることで、内部トレンチ３１ａ、３１ｂを形成する工程において、周囲トレンチ３３を併せて形成することができる。
例えば、内部トレンチの深さよりも周囲トレンチの深さが１０％以上異なると、これらを形成する工程を別にするなど、工程数が増加する。本実施形態では、同じ工程で、内部トレンチ３１ａ、３１ｂと周囲トレンチ３３とを形成できる。
なお、図３に示す変形例のショットキーバリアダイオード１Ａのように、内部トレンチ３１ａ、３１ｂの深さと、周囲トレンチ３３の深さは、１０％以上異なってもよい。周囲トレンチ３３の深さを、内部トレンチ３１ａ、３１ｂより深くした場合、ショットキーバリアダイオード１Ａの逆方向電圧に対する耐圧性能を向上できる。
エピタキシャル層１３の厚みをＥｐｉｔとし、内部トレンチ３１ａ、３１ｂの深さをＴＲＥＤとしたとき、ＥｐｉｔとＴＲＥＤの関係は、０．３０×Ｅｐｉｔ≦ＴＲＥＤ≦０．８０×Ｅｐｉｔであってもよい。この関係により、ショットキーバリアダイオード１は、所望の耐圧を得る。
エピタキシャル層１３の厚みをＥｐｉｔとし、周囲トレンチ３３の深さをＴＲＥＤ２としたとき、ＥｐｉｔとＴＲＥＤ２の関係は、０．３０×Ｅｐｉｔ≦ＴＲＥＤ２≦０．８０×Ｅｐｉｔであってもよい。内部トレンチ３１ａ、３１ｂの深さと周囲トレンチ３３の深さが同一であれば、ＴＲＥＤ＝ＴＲＥＤ２である。この関係により、ショットキーバリアダイオード１は、所望の耐圧を得る。
次に、説明を容易にするため、２つの内部トレンチ３１ａ、３１ｂを、第１内部トレンチ３１ａと第２内部トレンチ３１ｂと呼ぶ。第２内部トレンチ３１ｂは、第１内部トレンチ３１ａの隣に位置し、周囲トレンチ３３とは反対側に位置する。つまり第２面Ｓ２の中央側から外周側にかけて、第２内部トレンチ３１ｂ、第１内部トレンチ３１ａ及び周囲トレンチ３３が、この順番で並ぶ。第２内部トレンチ３１ｂは、第１内部トレンチ３１ａに対して平行に延在する。第１内部トレンチ３１ａの絶縁膜４１と第２内部トレンチ３１ｂの絶縁膜４３とは、同じ厚みを有していてもよい。第１内部トレンチ３１ａと第２内部トレンチ３１ｂとの間の距離をＷＳＢＤとし、絶縁膜４１の厚みをＴＯＸＩ１としたとき、ＷＳＢＤ／ＴＯＸＩ１≦５．５であってもよい。ＷＳＢＤは、第１内部トレンチ３１ａと第２内部トレンチ３１ｂとの間のＮ−型半導体の幅と言ってもよい。絶縁膜４３の厚みをＴＯＸＩ３としたとき、ＷＳＢＤ／ＴＯＸＩ３≦５．５であってもよい。これらの関係により、ショットキーバリアダイオード１は、所望の耐圧を得る
周囲トレンチ３３と第１内部トレンチ３１ａとは、互いに平行に延在する。周囲トレンチ３３と内部トレンチ３１ａとの距離がＷＥ−ＳＢＤとしたとき、ＷＥ−ＳＢＤ≦ＷＳＢＤであってもよい。ＷＥ−ＳＢＤは、周囲トレンチ３３と内部トレンチ３１ａとの間のＮ−型半導体の幅と言ってもよい。この関係により、ショットキーバリアダイオード１は、所望の耐圧を得る
第１内部トレンチ３１ａの幅をＷｔｒｅｎｃｈ１とし、周囲トレンチ３３の幅をＷＥ−ｔｒｅｎｃｈとしたとき、Ｗｔｒｅｎｃｈ１≦ＷＥ−ｔｒｅｎｃｈであってもよい。第２内部トレンチ３１ｂの幅をＷｔｒｅｎｃｈ２とし、周囲トレンチ３３の幅をＷＥ−ｔｒｅｎｃｈとしたとき、Ｗｔｒｅｎｃｈ２≦ＷＥ−ｔｒｅｎｃｈであってもよい。この関係により、ショットキーバリアダイオード１は、所望の耐圧を得る。
なお、実施形態において、種々のトレンチの深さ、幅等の寸法を示した。ここで示すトレンチは、内部フィールド電極及び絶縁膜を含む。すなわち深さとは第２面Ｓ２から、トレンチ内の絶縁膜のうち最も半導体基板１２に近い点までの直線距離である。また幅とは、絶縁膜の外縁を基準に決定される。図では、周囲トレンチを最外周のトレンチとして示したが、周囲トレンチよりも半導体層の外周側に別のトレンチが設けられていてもよい。
実施形態では、本開示に係る半導体デバイスとして、ショットキーバリアダイオード１を一例に説明した。しかし、本開示に係る半導体デバイスは、半導体層の周辺部にトレンチ構造を有するダイオード、トランジスタ等であってもよい。実施形態のショットキーバリアダイオード１又は本開示に係る半導体デバイスは、種々の電気装置に備えられてもよい。電気装置は、例えば電力変換を行う電源回路を有するパワーモジュール等であってもよい。又は電気装置は、種々の電子機器、電車、自動車等であってもよい。
本実施形態の説明は、全ての局面において例示であって、この発明がそれに限定されるものではない。本開示は、相互に矛盾しない限り、適宜、組み合わせ、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。そして、例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ ショットキーバリアダイオード（半導体デバイス）
１１ 半導体層
１２ 半導体基板
１３ エピタキシャル層
２１ 第１電極
２２ 第２電極
２２Ｅ 第２電極の外周端
３１ａ 内部トレンチ（第１トレンチ）
３１ｂ 内部トレンチ（第３トレンチ）
３３ 周囲トレンチ（第２トレンチ）
５１ａ、５１ｂ、５１ｃ 整流器部分
５３ 耐圧部分
Ｓ１ 第１面
Ｓ２ 第２面
２３ 内部フィールド電極（第３電極）
２４ 内部フィールド電極（第４電極）
２５ 内部フィールド電極（第５電極）
４１ 絶縁膜（第１絶縁膜）
４２ 絶縁膜（第２絶縁膜）
４３ 絶縁膜（第３絶縁膜）
１１ 半導体層
１２ 半導体基板
１３ エピタキシャル層
２１ 第１電極
２２ 第２電極
２２Ｅ 第２電極の外周端
３１ａ 内部トレンチ（第１トレンチ）
３１ｂ 内部トレンチ（第３トレンチ）
３３ 周囲トレンチ（第２トレンチ）
５１ａ、５１ｂ、５１ｃ 整流器部分
５３ 耐圧部分
Ｓ１ 第１面
Ｓ２ 第２面
２３ 内部フィールド電極（第３電極）
２４ 内部フィールド電極（第４電極）
２５ 内部フィールド電極（第５電極）
４１ 絶縁膜（第１絶縁膜）
４２ 絶縁膜（第２絶縁膜）
４３ 絶縁膜（第３絶縁膜）
Claims (4)
- 第１導電型の不純物を含んだ第１半導体を有する第１層と、
前記第１層と接し、前記第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層と、
前記第１層の前記第２層とは反対側の第１面に接する第１電極と、
前記第２層の前記第１層とは反対側の第２面にショットキー接合された第２電極と、
を備え、
前記第２層は、
前記第２電極と接続された第３電極を絶縁膜を介して内部に有する第１トレンチと、
前記第１トレンチよりも前記第２層の外周部の近くに位置し、前記第２電極と接続された第４電極を絶縁膜を介して内部に有する第２トレンチとを、
更に有し、
前記第１トレンチと前記第２トレンチとの間の前記第２面に接した前記第２電極の全外周端が前記第４電極に接し、
前記第２トレンチの深さが、前記第１トレンチの深さより深い半導体デバイス。 - 前記第１導電型は、Ｐ型である請求項１に記載の半導体デバイス。
- 前記第１導電型は、Ｎ型である請求項１に記載の半導体デバイス。
- 第１導電型の不純物を含んだ第１半導体を有する第１層と、
前記第１層と接し、前記第１半導体よりも低濃度の第１導電型の不純物を含んだ第２半導体を有する第２層と、
前記第１層の前記第２層とは反対側の第１面に接する第１電極と、
前記第２層の前記第１層とは反対側の第２面にショットキー接合された第２電極と、
を備え、
前記第２層は、
前記第２電極と接続された第３電極を絶縁膜を介して内部に有する第１トレンチと、
前記第１トレンチよりも前記第２層の外周部の近くに位置し、前記第２電極と接続された第４電極を絶縁膜を介して内部に有する第２トレンチとを、
更に有し、
前記第１トレンチと前記第２トレンチとの間の前記第２面に接した前記第２電極の全外周端が前記第４電極に接し、
前記第２トレンチの深さが、前記第１トレンチの深さより深い半導体デバイスを備える電気装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018124659A JP6626929B1 (ja) | 2018-06-29 | 2018-06-29 | 半導体デバイス及び電気装置 |
| PCT/JP2019/025296 WO2020004437A1 (ja) | 2018-06-29 | 2019-06-26 | 半導体デバイス及び電気装置 |
| KR1020207037002A KR20210011445A (ko) | 2018-06-29 | 2019-06-26 | 반도체 디바이스 및 전기 장치 |
| EP19826828.6A EP3817069A4 (en) | 2018-06-29 | 2019-06-26 | SEMICONDUCTOR DEVICE AND ELECTRICAL DEVICE |
| US17/253,970 US11393933B2 (en) | 2018-06-29 | 2019-06-26 | Semiconductor device and electric device |
| CN201980041794.7A CN112352319B (zh) | 2018-06-29 | 2019-06-26 | 半导体器件以及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018124659A JP6626929B1 (ja) | 2018-06-29 | 2018-06-29 | 半導体デバイス及び電気装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6626929B1 true JP6626929B1 (ja) | 2019-12-25 |
| JP2020004906A JP2020004906A (ja) | 2020-01-09 |
Family
ID=68986305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018124659A Active JP6626929B1 (ja) | 2018-06-29 | 2018-06-29 | 半導体デバイス及び電気装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11393933B2 (ja) |
| EP (1) | EP3817069A4 (ja) |
| JP (1) | JP6626929B1 (ja) |
| KR (1) | KR20210011445A (ja) |
| CN (1) | CN112352319B (ja) |
| WO (1) | WO2020004437A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7304827B2 (ja) * | 2020-01-20 | 2023-07-07 | 三菱電機株式会社 | 半導体装置およびクラック検出方法 |
| JP2022129918A (ja) * | 2021-02-25 | 2022-09-06 | Tdk株式会社 | ショットキーバリアダイオード |
| JP2022129917A (ja) * | 2021-02-25 | 2022-09-06 | Tdk株式会社 | ショットキーバリアダイオード |
| KR102654340B1 (ko) * | 2021-08-10 | 2024-04-02 | 아이디얼 파워 인크. | 양방향 트렌치 파워 스위치를 위한 시스템 및 방법 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0002235D0 (en) | 2000-02-02 | 2000-03-22 | Koninkl Philips Electronics Nv | Trenched schottky rectifiers |
| DE10005183A1 (de) | 2000-02-05 | 2001-08-09 | Bosch Gmbh Robert | Gleichrichteranordnung |
| EP2109879A4 (en) * | 2007-01-09 | 2011-05-18 | Maxpower Semiconductor Inc | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| US8022472B2 (en) * | 2007-12-04 | 2011-09-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JP2011512677A (ja) * | 2008-02-14 | 2011-04-21 | マックスパワー・セミコンダクター・インコーポレイテッド | 半導体素子構造及び関連プロセス |
| JP4535151B2 (ja) * | 2008-03-19 | 2010-09-01 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP4640439B2 (ja) * | 2008-04-17 | 2011-03-02 | 株式会社デンソー | 炭化珪素半導体装置 |
| US7960781B2 (en) * | 2008-09-08 | 2011-06-14 | Semiconductor Components Industries, Llc | Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method |
| CN101800252B (zh) * | 2010-03-04 | 2012-05-30 | 无锡新洁能功率半导体有限公司 | 沟槽型肖特基势垒整流器及其制造方法 |
| JP5449094B2 (ja) * | 2010-09-07 | 2014-03-19 | 株式会社東芝 | 半導体装置 |
| JP5671966B2 (ja) * | 2010-11-17 | 2015-02-18 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP6053103B2 (ja) * | 2012-04-12 | 2016-12-27 | 富士電機株式会社 | ワイドバンドギャップ半導体装置およびその製造方法 |
| US9142668B2 (en) * | 2013-03-13 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with buried well protection regions |
| EP3024035A4 (en) * | 2013-07-16 | 2016-08-31 | Panasonic Ip Man Co Ltd | SEMICONDUCTOR COMPONENT |
| JP6296445B2 (ja) * | 2014-02-10 | 2018-03-20 | ローム株式会社 | ショットキーバリアダイオード |
| JP2016152357A (ja) * | 2015-02-18 | 2016-08-22 | 株式会社東芝 | 半導体装置および半導体パッケージ |
| JP6185504B2 (ja) * | 2015-03-24 | 2017-08-23 | 京セラ株式会社 | 半導体装置 |
| JP6613610B2 (ja) * | 2015-05-14 | 2019-12-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6260605B2 (ja) * | 2015-11-19 | 2018-01-17 | トヨタ自動車株式会社 | 半導体装置 |
| JP6378220B2 (ja) * | 2016-02-01 | 2018-08-22 | 株式会社東芝 | 半導体装置 |
| JP6416143B2 (ja) * | 2016-03-16 | 2018-10-31 | 株式会社東芝 | 半導体装置 |
| JP6845397B2 (ja) * | 2016-04-28 | 2021-03-17 | 株式会社タムラ製作所 | トレンチｍｏｓ型ショットキーダイオード |
| US10304971B2 (en) * | 2016-07-16 | 2019-05-28 | Champion Microelectronic Corp. | High speed Schottky rectifier |
| JP6996082B2 (ja) * | 2016-12-22 | 2022-01-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7020185B2 (ja) * | 2017-03-15 | 2022-02-16 | 富士電機株式会社 | 半導体装置 |
| JP7305591B2 (ja) * | 2020-03-24 | 2023-07-10 | 株式会社東芝 | 半導体装置 |
-
2018
- 2018-06-29 JP JP2018124659A patent/JP6626929B1/ja active Active
-
2019
- 2019-06-26 WO PCT/JP2019/025296 patent/WO2020004437A1/ja active Application Filing
- 2019-06-26 CN CN201980041794.7A patent/CN112352319B/zh active Active
- 2019-06-26 US US17/253,970 patent/US11393933B2/en active Active
- 2019-06-26 EP EP19826828.6A patent/EP3817069A4/en active Pending
- 2019-06-26 KR KR1020207037002A patent/KR20210011445A/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020004437A1 (ja) | 2020-01-02 |
| US20210265511A1 (en) | 2021-08-26 |
| KR20210011445A (ko) | 2021-02-01 |
| CN112352319B (zh) | 2023-10-10 |
| EP3817069A4 (en) | 2022-03-16 |
| US11393933B2 (en) | 2022-07-19 |
| EP3817069A1 (en) | 2021-05-05 |
| CN112352319A (zh) | 2021-02-09 |
| JP2020004906A (ja) | 2020-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6626929B1 (ja) | 半導体デバイス及び電気装置 | |
| US9837520B2 (en) | Group III-nitride-based enhancement mode transistor having a multi-heterojunction fin structure | |
| JP6061181B2 (ja) | 半導体装置 | |
| US9041098B2 (en) | Semiconductor device | |
| US8952430B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US8525184B2 (en) | Semiconductor device and method for manufacturing same | |
| US7655975B2 (en) | Power trench transistor | |
| US11658241B2 (en) | Vertical trench gate MOSFET with integrated Schottky diode | |
| US20120217512A1 (en) | Lateral power transistor device and method of manufacturing the same | |
| US9385230B2 (en) | Semiconductor device | |
| US11830914B2 (en) | Power semiconductor device and method of fabricating the same | |
| JP2014041920A (ja) | 半導体装置 | |
| US8803230B2 (en) | Semiconductor transistor having trench contacts and method for forming therefor | |
| US20140077255A1 (en) | Semiconductor device | |
| US20230065808A1 (en) | Vertical field-effect transistor, method for producing a vertical field-effect transistor and component having vertical field-effect transistors | |
| US20240096972A1 (en) | Semiconductor device | |
| KR102417146B1 (ko) | 전력 반도체 소자 | |
| US11862698B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20240222495A1 (en) | Vertical field-effect transistor structure and method for producing a vertical field-effect transistor structure | |
| JP5938242B2 (ja) | ダイオード | |
| US20200194548A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20150162428A1 (en) | Nitride-based transistors having structures for suppressing leakage current | |
| JP2017054935A (ja) | 半導体装置 | |
| JP2023133798A (ja) | 窒化物半導体デバイス | |
| KR20160100524A (ko) | 질화물계 절연 게이트 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181129 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20181129 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191007 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20191007 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191016 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20191023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6626929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |