JP6185504B2 - 半導体装置 - Google Patents

Description

本発明は、トレンチ構造を有するダイオード、トランジスタ等の半導体装置に関する。

縦型ダイオードでは、逆電圧印加時、アノード電極に負の電圧を、カソード電極に正の電圧を印加する。
電力用半導体装置の縦型ダイオードでは、順方向電圧印加時に主電流が流れるアクティブ部の周辺に、逆方向電圧印加時の負荷に耐えるための耐圧部を設ける。
このような耐圧部（周辺部）では、逆電圧印加時に発生する電界により耐圧が低下しないよう設計された様々な構造がある。
その一つに半導体層表面からトレンチが形成された構造が知られている。縦型ＭＯＳＦＥＴや縦型ＩＧＢＴも同様に、耐圧部（周辺部）にトレンチが形成されることがある。

トレンチ構造を有した半導体装置として、特許文献１、２がある。
特許文献１に記載のトレンチ型ショットキー整流器にあっては、周囲トレンチ（同文献中１８）が、内部トレンチ（同文献中１１）よりも深く本体の中に延びて、内側に向かった電界緩和機能を高めるのが効果的であるとされ、整流器の阻止状態で、フィールド電極（同文献中３８）は、降伏電圧よりも小さな電圧で、トレンチ間全体を空乏にして高電界点を減らすように、内部トレンチに対して構成配列したとされている。

特許文献２に記載の半導体装置にあっては、アノード電極は、端部トレンチ（同文献中７）の内部の導電体（同文献中「ポリシリコン１３」）と接しており、端部トレンチの外周側にガードトレンチ（同文献中８）が形成され、アノード電極の外周部にフィールドプレート（同文献中９）が、ｎ型ドリフト層の表面と、ガードトレンチの内部の導電体と接するように形成されている。
特許文献２によれば、同半導体装置に逆バイアス電圧が印加されると、アノード電極から広がる空乏層が、フィールドプレートの電位に引っ張られる、端部トレンチの底部近傍の電界強度は緩和される、すなわち、耐圧が向上するとされる。
特許文献１及び２ともに、逆電圧の印加時に、フィールド電極（フィールドプレート）の外周端に逆電圧を引っ張り、これにより周辺部に電界を集中させてアクティブ部の電界を緩和させ、耐圧を向上させようとする手法をとる。

特表２００３−５２２４１３号公報 特開２０１１−１４２１２３号公報

しかしながら、本願発明者らの研究によると、上述のフィールド電極の外周端下の半導体層中に電界が偏って集中しており、耐圧の低下を招いていることが分かった。

本発明は以上の従来技術における問題に鑑みてなされたものであって、中心部周りの周辺部にトレンチ構造を有するダイオード、トランジスタ等の半導体装置において、半導体層の表面に形成される電極金属膜の外周端下の電界集中を緩和し、耐圧を向上することを課題とする。

以上の課題を解決するための請求項１記載の発明は、第１導電型又は第２導電型で比較的高濃度の半導体基板と、
前記半導体基板の表面に積層された第１導電型で比較的低濃度の半導体層と、
前記半導体層の表面に堀設されて平面視で環状に形成された周囲トレンチと、
前記半導体層の表面に堀設されて平面視で前記周囲トレンチに囲まれる領域に形成された内部トレンチと、
前記周囲トレンチ及び前記内部トレンチの内面全体を含む前記半導体層の表面の一部を被膜する絶縁膜と、
前記絶縁膜により被膜された前記内部トレンチの内部を埋めるポリシリコンと、
前記周囲トレンチに囲まれる領域の前記絶縁膜、前記ポリシリコン、及び前記絶縁膜から露出した前記半導体層の表面を被膜するとともに、前記周囲トレンチの底面まで延設されて同底面に外周端が配置され、当該半導体層の表面とショットキー障壁を形成する電極金属膜と、を備え、
前記絶縁膜が、前記周囲トレンチとこれに隣接する前記内部トレンチとの間に延在する前記半導体層の表面を覆い、同表面を前記電極金属膜から絶縁した構造を有する半導体装置である。

請求項２記載の発明は、前記絶縁膜の厚みは、０．２[μm]〜０．７[μm]であることを特徴とする請求項１の半導体装置である。

請求項３記載の発明は、前記周囲トレンチの幅は、前記内部トレンチの幅より広いことを特徴とする請求項１又は請求項２に記載の半導体装置である。

請求項４記載の発明は、前記周囲トレンチの幅は、１５[μm]〜８０[μm]であることを特徴とする請求項１又は請求項２に記載の半導体装置である。

本発明によれば、絶縁膜が、周囲トレンチとこれに隣接する内部トレンチとの間に延在する半導体層の表面を覆い、同表面を電極金属膜から絶縁したことで、同表面下の電界が下がり、これに伴い同表面に隣接した内部トレンチ下の電界が上がって電極金属膜の外周端下に集中する電界を内部トレンチ側へ引き戻す作用を奏し、電極金属膜の外周端下の電界の極大値が低下することから、全体として局所的な電界の集中が緩和し、耐圧が向上するという効果がある。

本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の周辺部の断面図である。 比較用半導体装置の周辺部の断面図である。 逆電圧印加シミュレーションによる比較用半導体装置における電界分布を示す断面図(a)及び半導体層の表面に沿った電界強度曲線(b)である。 逆電圧印加シミュレーションによる本発明に係る半導体装置における電界分布を示す断面図(a)及び半導体層の表面に沿った電界強度曲線(b)である。

以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。

本実施形態の半導体装置１００は、図１に示すように半導体基板１と、半導体層２と、周囲トレンチ３と、内部トレンチ４Ａ，４Ｂと、絶縁膜５と、ポリシリコン６と、フィールド電極金属膜７と、裏面電極金属膜８を備えて構成されたショットキーバリアダイオードである。図２に周辺部の詳細を示す。

半導体基板１はＮ型高濃度シリコン基板である。半導体層２は、エピタキシャル成長法により半導体基板１の表面に積層されたＮ型低濃度の半導体層である。
半導体層２の表面に周囲トレンチ３及び内部トレンチ４Ａ，４Ｂが堀設されている。周囲トレンチ３は平面視で環状に形成され、内部トレンチ４Ａ，４Ｂを囲む。内部トレンチ４Ａ，４Ｂは断面視で複数本形成され、周囲トレンチ３に隣接する内部トレンチ４Ａと、さらにこれより中心寄りの内部トレンチ４Ｂをと有する。
絶縁膜５は、ＳｉＯ２等で構成され、周囲トレンチ３の内面全体及び内部トレンチ４Ａ，４Ｂの内面全体を被膜している。さらに絶縁膜５は、周囲トレンチ３とこれに隣接する内部トレンチ４Ａとの間に延在する半導体層２の表面２Ａを覆う。
絶縁膜５により被膜された内部トレンチ４Ａ，４Ｂの内部はポリシリコン６により埋められている。

フィールド電極金属膜７は、周囲トレンチ３に囲まれる領域の絶縁膜５、ポリシリコン６、及び絶縁膜５から露出した半導体層２の表面２Ｂ，２Ｃを被膜し、半導体層２の表面２Ｂ，２Ｃとショットキー障壁を形成する。それとともにフィールド電極金属膜７は、周囲トレンチ３の底面まで絶縁膜５上に延設されて同底面に外周端７Ｅが配置される。上述したように絶縁膜５は表面２Ａを覆っているので、絶縁膜５が表面２Ａをフィールド電極金属膜７から絶縁した構造を有する。
フィールド電極金属膜７がアノード電極となり、半導体基板１の裏面に被膜形成された裏面電極金属膜８がカソード電極となる。
なお、ＭＯＳＦＥＴを構成する場合は、Ｐボディ、ゲート等が中心部に形成され、フィールド電極金属膜７がソース電極、裏面電極金属膜８がドレイン電極となる。ＩＧＢＴの場合はさらに、半導体基板１としてＰ型高濃度基板が適用され、フィールド電極金属膜７がエミッター電極、裏面電極金属膜８がコレクター電極となる。

以上の構造の半導体装置１００によれば、アノード電極に正の電圧を、カソード電極に負の電圧を印加する順方向電圧印加時には、中心部の半導体層２の表面２Ｃ（図示する表面２Ｃのうちより中心のもの）に主電流が流れる。
半導体装置１００によれば、アノード電極に負の電圧を、カソード電極に正の電圧を印加する逆方向電圧印加時には、周辺の半導体層２の表面２Ｂ，２Ａや周囲トレンチ３が形成された周辺部に空乏層が張り出し、より大きな逆方向電圧に耐える。
その際、絶縁膜５が、周囲トレンチ３とこれに隣接する内部トレンチ４Ａとの間に延在する半導体層２の表面２Ａを覆い、同表面２Ａをフィールド電極金属膜７から絶縁したことで、同表面２Ａ下の電界が下がり、これに伴い同表面２Ａに隣接した内部トレンチ４Ａ下の電界が上がってフィールド電極金属膜７の外周端７Ｅ下に集中する電界を内部トレンチ４Ａ，４Ｂ側へ引き戻す作用を奏し、フィールド電極金属膜７の外周端７Ｅ下の電界の極大値が低下することから、全体として局所的な電界の集中が緩和し、耐圧が向上するという効果が奏される。

〔シミュレーション〕
以上の電界集中の緩和、耐圧向上の作用効果を検証するために逆電圧印加シミュレーションを行った。本シミュレーション上において、本発明に係る半導体装置１００とともに、図３に示すように表面２Ａ上の絶縁膜を無くして表面２Ａとフィールド電極金属膜７とがショットキー障壁を形成して接合する比較用半導体装置２００を構成した。その他については、本発明に係る半導体装置１００と、比較用半導体装置２００とは同じ条件である。

逆電圧を印加して電界分布を計算した。図４に比較用半導体装置２００の電界分布の計算結果を、図５に本発明に係る半導体装置１００の電界分布の計算結果を示す。
図４(a)に示すように比較用半導体装置２００においては、フィールド電極金属膜７の外周端７Ｅ下の半導体領域Ｔ１に電界強度の極大値が生じ、図４(b)に示すように半導体層２の表面に沿って調べてみると最高値を示した。半導体領域Ｔ１の極大値は、他の内部トレンチ４Ａ，４Ｂ下に生じる２番目以降の極大値に対して、１×１０^５〔V／ｃｍ〕以上の落差を生じさせた。
これに対し、図５(a)に示すように本発明に係る半導体装置１００においては、フィールド電極金属膜７の外周端７Ｅ下の半導体領域Ｔ１に電界強度の極大値が生じるが、図５(b)に示すように半導体層２の表面に沿って調べてみると、その値は比較用半導体装置２００対して低下しており、内部トレンチ４Ａ下に生じる極大値との均衡がとれていて電界集中が緩和されている。
同じ条件での１つの試算として、比較用半導体装置２００の耐圧が９５．７〔V〕と計算されたのに対し、本発明に係る半導体装置１００の耐圧が１０１．３〔V〕と計算され、本発明によって耐圧が向上することが確認できた。
以上のような耐圧向上の結果が得られたのは、表面２Ａが絶縁膜５に覆われフィールド電極金属膜７から絶縁した構造を有するために、図５(b)に示すように表面２Ａ下の電界が下がり、これに伴い表面２Ａに隣接した内部トレンチ４Ａ下の電界が上がってフィールド電極金属膜７の外周端７Ｅ下に集中する電界を内部トレンチ４Ａ，４Ｂ側へ引き戻す作用を奏したことによる。そして、フィールド電極金属膜７の外周端７Ｅ下の電界の極大値が低下することから、全体として局所的な電界の集中が緩和し、耐圧が向上するという効果が得られる。

以上説明した本発明の効果を適切に得るために、絶縁膜５の厚みは、０．２[μm]〜０．７[μm]であることが好ましい。また、周囲トレンチ３の幅は、内部トレンチ４Ａ，４Ｂの幅より広いことが好ましく、周囲トレンチ３の幅は、１５[μm]〜８０[μm]であることが好ましい。

１ 半導体基板
２ 半導体層
３ 周囲トレンチ
４Ａ，４Ｂ 内部トレンチ
５ 絶縁膜
６ ポリシリコン
７ フィールド電極金属膜
７Ｅ 外周端
１００ 半導体装置
２００ 比較用半導体装置

Claims (4)

1. 第１導電型又は第２導電型で比較的高濃度の半導体基板と、
   前記半導体基板の表面に積層された第１導電型で比較的低濃度の半導体層と、
   前記半導体層の表面に堀設されて平面視で環状に形成された周囲トレンチと、
   前記半導体層の表面に堀設されて平面視で前記周囲トレンチに囲まれる領域に形成された内部トレンチと、
   前記周囲トレンチ及び前記内部トレンチの内面全体を含む前記半導体層の表面の一部を被膜する絶縁膜と、
   前記絶縁膜により被膜された前記内部トレンチの内部を埋めるポリシリコンと、
   前記周囲トレンチに囲まれる領域の前記絶縁膜、前記ポリシリコン、及び前記絶縁膜から露出した前記半導体層の表面を被膜するとともに、前記周囲トレンチの底面まで延設されて同底面に外周端が配置され、当該半導体層の表面とショットキー障壁を形成する電極金属膜と、を備え、
   前記絶縁膜が、前記周囲トレンチとこれに隣接する前記内部トレンチとの間に延在する前記半導体層の表面を覆い、同表面を前記電極金属膜から絶縁した構造を有する半導体装置。
2. 前記絶縁膜の厚みは、０．２[μm]〜０．７[μm]であることを特徴とする請求項１の半導体装置。
3. 前記周囲トレンチの幅は、前記内部トレンチの幅より広いことを特徴とする請求項１又は請求項２に記載の半導体装置。
4. 前記周囲トレンチの幅は、１５[μm]〜８０[μm]であることを特徴とする請求項１又は請求項２に記載の半導体装置。

Images