JP5656889B2 - 半導体装置及びこれを備えた半導体モジュール - Google Patents
半導体装置及びこれを備えた半導体モジュール Download PDFInfo
- Publication number
- JP5656889B2 JP5656889B2 JP2012011896A JP2012011896A JP5656889B2 JP 5656889 B2 JP5656889 B2 JP 5656889B2 JP 2012011896 A JP2012011896 A JP 2012011896A JP 2012011896 A JP2012011896 A JP 2012011896A JP 5656889 B2 JP5656889 B2 JP 5656889B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- insulating film
- electrode
- semiconductor device
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 239000010410 layer Substances 0.000 claims description 59
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 82
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 81
- 230000005684 electric field Effects 0.000 description 22
- 150000002500 ions Chemical class 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000009826 distribution Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Electrodes Of Semiconductors (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
この発明は、炭化珪素を用いた電力用半導体装置の耐圧特性を向上させる技術に関する。
炭化珪素を用いた半導体装置は破壊電界強度がＳｉに比べて大きく、高耐圧を実現できる。
しかしながら、縦型パワー半導体装置を形成した半導体チップにおいて、サージ電圧等の負電圧が表面電極に印加され、あるいは正電圧が裏面電極に印加されると、表面電極と半導体チップの端面との間で沿面放電が起こり、素子破壊に至るという問題がある。
上記の沿面放電を防ぐためには、終端構造を幅広くするか、チップ端部を終端構造から離す事によって、チップ端部の電界強度を低減する必要があった。その結果、チップの有効面に対して無効領域が広くなり、チップサイズは大きくならざるを得なかった。
この問題に対して特許文献１では、表面電極に形成した絶縁膜に凹凸面を形成することにより、終端構造の幅を維持しながら沿面距離を長くして、沿面放電を抑制する構造を提案している。
特許文献１では、絶縁膜の形状を工夫することで沿面距離を長くしているが、これによる耐圧特性の向上は僅かであり、終端部分のサイズ縮小には限界がある。
そこで、本発明は上述の問題点に鑑み、無効領域を広くすることなく、沿面放電を防止する半導体装置およびこれを備えた半導体モジュールの提供を目的とする。
本発明の半導体装置は、ＳｉＣ基板と、ＳｉＣ基板の第１主面上に形成された第１導電型のＳｉＣ半導体層と、ＳｉＣ半導体層上に形成された表面電極と、表面電極の外周に隣接してＳｉＣ半導体層の周縁部上に形成された絶縁膜と、表面電極の外周と一部が重複する位置で、ＳｉＣ半導体層の周縁部における表層部に選択的に形成された第２導電型の不純物領域と、を備え、絶縁膜には、絶縁膜の上面からＳｉＣ半導体層の上面に至るスリットが形成され、スリットは、不純物領域より外側で前記絶縁膜に形成される。
本発明の半導体装置は、ＳｉＣ基板と、ＳｉＣ基板の第１主面上に形成された第１導電型のＳｉＣ半導体層と、ＳｉＣ半導体層上に形成された表面電極と、表面電極の外周に隣接してＳｉＣ半導体層の周縁部上に形成された絶縁膜と、表面電極の外周と一部が重複する位置で、ＳｉＣ半導体層の周縁部における表層部に選択的に形成された第２導電型の不純物領域と、を備える。絶縁膜には、絶縁膜の上面からＳｉＣ半導体層の上面に至るスリットが形成されるので、電界が集中するＳｉＣ半導体層の端部から発生し絶縁膜の端部表面に付着したイオンが、絶縁膜の全体に移動するのを防ぎ、沿面放電を抑制する。特に、スリットは、不純物領域より外側で絶縁膜に形成されるので、スリットの外側の絶縁膜表面にイオンを留めることができ、絶縁膜表面を介した表面電極とＳｉＣ表面の沿面放電を抑制する。
（実施の形態１）
＜構成＞
図１は、本実施の形態に係る半導体装置の終端構造を示す断面図である。本明細書では、半導体装置の一例としてショットキーバリアダイオードを用いて説明を行うが、本発明は他の縦型構造の半導体装置にも適用可能である。
＜構成＞
図１は、本実施の形態に係る半導体装置の終端構造を示す断面図である。本明細書では、半導体装置の一例としてショットキーバリアダイオードを用いて説明を行うが、本発明は他の縦型構造の半導体装置にも適用可能である。
この半導体装置は、ｎ型のＳｉＣ基板１とその上にエピタキシャル成長させたｎ型のＳｉＣドリフト層２とからなるエピタキシャル基板を用いている。ＳｉＣドリフト層２の上面（第１主面）には、ＳｉＣドリフト層２とショットキー接続するショットキー電極３が形成され、ショットキー電極３の上面にはアルミ電極４が形成される。ショットキー電極３はチタン（Ｔｉ）で形成され、これとアルミ電極４とがアノード電極となる。アルミ電極４は、配線を半導体装置に接続するためのパッド電極として機能する。以下、ショットキー電極３とアルミ電極４を併せて表面電極とも呼ぶ。
ＳｉＣ基板１の下面（第２主面）には、ＳｉＣ基板１とオーミック接続するカソード電極５が形成される。カソード電極５はＮｉ層とＡｕ層の二層構造である。以下、カソード電極５を裏面電極とも呼ぶ。
ＳｉＣドリフト層２の表面部分には、ショットキー電極３の端部下での電界集中を抑制するため、ｐ型の不純物領域であるガードリング（ＧＲ）６やフィールドリミッティングリング（ＦＬＲ）７が形成されている。ショットキー電極３はＧＲ６の一部に重複する位置に形成され、複数のｐ型不純物領域からなるＦＬＲ７は、ＧＲ６よりも外周側に形成される。ＧＲ６とＦＬＲ７により、ＳｉＣドリフト層２の表面部分における電界が緩和される。
ＳｉＣドリフト層２の上面には、カソード電極５（表面電極）に一部重複するようにして絶縁膜８が形成される。絶縁膜８は、ＧＲ６やＦＬＲ７よりも外側にスリット９が形成されている。スリット９は絶縁膜８の上面からＳｉＣドリフト層２の上面に至る、すなわち絶縁膜８を貫通するものである。
図２は、本実施の形態の半導体装置の平面図である。半導体装置の素子領域となる中央部では、外部端子との電気的接続を行うための表面電極４が露出している。表面電極４の外周には、表面電極４を囲む環状の絶縁膜８が形成されている。スリット９も表面電極４を囲むよう環状に形成されるので、絶縁膜８はスリット９の外側の部分と内側の部分とに分断される。スリット９と、絶縁膜８の外側ではＳｉＣドリフト層２が露出している。
＜製造工程＞
以下、図３から図９に沿って、本発明の半導体装置の製造工程を説明する。
以下、図３から図９に沿って、本発明の半導体装置の製造工程を説明する。
まず、４Ｈ−ＳｉＣからなるｎ型のＳｉＣ基板１の表面（シリコン面）上に、ｎ型不純物濃度が５×１０１５／ｃｍ３程度の低濃度のＳｉＣドリフト層２をエピタキシャル成長させる（図３）。
次に、ＳｉＣドリフト層２内に終端構造を形成する。ＳｉＣドリフト層２に例えばｐ型不純物たるＡｌイオンを選択的に注入し、ガードリング（ＧＲ）６、フィールドリミッティングリング（ＦＬＲ）７を形成する（図４）。ショットキー電極の端部には電界集中が生じ易いので、終端構造にこうした不純物領域を形成することにより電界集中を緩和し、ｋＶ超の耐圧を安定して確保する。
その後、高温でアニール（熱処理）を行うことによって、前工程のイオン注入により損傷を受けたＳｉＣドリフト層２を回復し、Ａｌイオンを電気的に活性化させる。
次に、Ｔｉ膜を蒸着して金属層を形成し、これをパターニングし、４００℃以上６００℃以下で熱処理（Ｔｉシンター）を施して、所望の特性のショットキー電極３を形成する（図５）。ここでは、ショットキー接合材料としてＴｉを用いているので、所望の順方向特性が得られると共に、後述するウェットエッチング等の加工プロセスが容易になる。
次に、ショットキー電極３の上にアルミ電極４を形成する。まず、ウエハの全面にＡｌ層を蒸着形成し、写真製版によりレジスト開口部を熱リン酸などのウェットエッチングでパターニングすることにより、金属層３の上のみにアルミ電極４を形成する（図６）。
その後、ウエハの全面に絶縁膜８を塗布する（図７）。絶縁膜８の厚みは、約１０μｍ程度で、ポリイミドなどの高分子材料を用いて作製する。そして、現像エッチングを行い、アルミ電極４を露出させ、さらにスリット９をＦＬＲ７よりも外側に形成する（図８）。
そして、絶縁膜８をキュアした後、ウエハ工程の最後に、ＳｉＣ基板１の裏面に裏面電極５を形成する（図９）。例えばＮｉ層とＡｕ層を裏面電極５としてスパッタで形成すれば、チップの裏面にダイボンドを行う際、半田の濡れ性を良好にすることができる。こうして形成した半導体装置を、以下、ＳｉＣ素子１７と呼ぶ。
次に、ＳｉＣ素子１７をモジュール化する工程を図１０〜１２に沿って説明する。まず、スライシングしたＳｉＣ素子１７をパッケージのケース１６のパターン電極１１に半田付け（ダイボンディング）する（図１０）。半田付けにより、ＳｉＣ素子１７の裏面電極とケース１６のパターン電極１１が電気的に接続される。パターン電極１１は取り出し電極１３に接続されているので、裏面電極と取り出し電極１３が電気的に接続されたことになる。
また、ＳｉＣ素子１７のアルミ電極４とケースのパターン電極１２とを、Ａｌなどのワイヤ１５で超音波接続する（図１１）。パターン電極１２は取り出し電極１４に接続されているので、アルミ電極４と取り出し電極１４が電気的に接続されたことになる。
そして、ディスペンサなどでケース１６内に樹脂膜１０を充填する（図１２）。樹脂膜１０はワイヤ１５が空気にさらされないよう、通常１０ｍｍ以上の厚みで充填する。樹脂膜１０は絶縁膜８とは異なる材質の膜であっても良く、例えばシリコン系の高分子材料（シリコン樹脂等）が用いられる。
図１３は、ＳｉＣ素子１７の上面に樹脂膜１０が塗布された状態を示している。なお、ケース１６やワイヤ１５などのモジュール部分は図示していない。絶縁膜８のスリット９に隙間無く樹脂膜１０が充填されている。しかし、樹脂膜１０に用いる材料の粘性によっては、図１４に示すようにスリット９に部分的に樹脂膜１０が充填されない場合がある。このような場合でも、スリット９の上部は樹脂膜１０に覆われているので、表面電極４と裏面電極５の間に高電圧が印加しても、スリット９から放電が発生することはない。
＜スリット＞
図１５は、ＳｉＣ素子１７において表面電極を０Ｖとし、裏面電極に１７００Ｖを印加したときの終端部の電界分布図である。図では水平方向をＸ軸にとり、ＳｉＣ素子１７の中心から外周への向きをＸ軸正方向としている。また、Ｙ軸はＳｉＣ素子１７の厚み方向にとっている。絶縁膜８の厚みは７μｍ、スリット９の幅（Ｘ方向）は１０μｍ、スリット９の外側の絶縁膜８の幅（Ｘ方向）は２０μｍとしている。
図１５は、ＳｉＣ素子１７において表面電極を０Ｖとし、裏面電極に１７００Ｖを印加したときの終端部の電界分布図である。図では水平方向をＸ軸にとり、ＳｉＣ素子１７の中心から外周への向きをＸ軸正方向としている。また、Ｙ軸はＳｉＣ素子１７の厚み方向にとっている。絶縁膜８の厚みは７μｍ、スリット９の幅（Ｘ方向）は１０μｍ、スリット９の外側の絶縁膜８の幅（Ｘ方向）は２０μｍとしている。
絶縁膜８表面、ＳｉＣドリフト層２表面のうち、電界強度が最も大きいのはＳｉＣドリフト層２終端部（図１５においては右端角部）であり、電界強度が１．６８×１０５Ｖ/ｃｍとなる。ＳｉＣドリフト層２の上面と側面のなす角度はおよそ９０度であるので、ＳｉＣドリフト層２終端部に電界が集中しやすく、電界強度が大きくなっている。よって、ＳｉＣドリフト層２終端部から最もイオンが発生し易い。
比較例として、絶縁膜８にスリット９を設けない場合の終端領域の電位分布を図１６に示す。軸の取り方は図１５と同様である。また、表面電極を０Ｖとし、裏面電極に１７００Ｖを印加している。図に示す等電位線に垂直な方向が電界の向きであり、電界内に存在するイオンは、電界の向きに沿った力を受ける。
図１６において、絶縁膜８の表面付近に見られる等電位線は、絶縁膜８の端部では右肩下がりであり、端部より内側では右肩上がりである。すなわち、絶縁膜８の表面電界は、端部ではウエハ外周方向の成分を有し、端部より内側ではウエハ内周方向の成分を有している。そのため、ＳｉＣドリフト層２終端部から発生し、ＳｉＣドリフト層２表面に沿って絶縁膜８の端部に達した正イオンは、同じ極性の反発力のために、絶縁膜８の表面を内周側に移動する。そして、絶縁膜８表面上に発生する電界により、内周方向に力を受けて絶縁膜８表面上を内周側に移動する。こうして、正イオンが絶縁膜８表面に遍く付着することになり、沿面放電が生じ易くなる。
図１７は、絶縁膜８にスリット９を設けた場合の終端領域の電位分布図である。軸の取り方は図１６と同様である。また、表面電極を０Ｖとし、裏面電極に１７００Ｖを印加している。ただし、スリット９の幅（Ｘ方向）は５０μｍ、スリット９の外側の絶縁膜８の幅（Ｘ方向）は１０μｍである。スリット９における等電位線はＳｉＣドリフト層２に平行であることから、スリット９ではＳｉＣドリフト層２に垂直な方向に電界が発生している。そのため、最も電界が集中するＳｉＣドリフト層２の終端から発生し、スリット９の外側の絶縁膜８表面に付着したイオンは、スリット９を横断することが困難である。そのため、スリット９の内側の絶縁膜８表面にはイオンが付着しない。
図１８は、ＳｉＣ素子１７の終端部におけるイオン付着状況を模式的に示している。ＳｉＣドリフト層２の端面で発生したイオンは、スリット９の外側に位置する絶縁膜８に付着するが、スリット９に発生する電界によりスリット９内側の絶縁膜８への移動は妨げられる。その結果、イオンはスリット９外側の絶縁膜８の表面上（側面を含む）と、近傍のＳｉＣドリフト層２表面上に集中する。これにより、表面電極からＳｉＣ端面に至る沿面放電が抑制される。
＜変形例＞
以上では、絶縁膜８に一つのスリット９を設けた場合について説明したが、複数のスリット９を設けても良い。図１９には、ＦＬＲ７よりも外周側の絶縁膜８の端部付近に２つのスリット９ａ，９ｂを形成した例を示している。
以上では、絶縁膜８に一つのスリット９を設けた場合について説明したが、複数のスリット９を設けても良い。図１９には、ＦＬＲ７よりも外周側の絶縁膜８の端部付近に２つのスリット９ａ，９ｂを形成した例を示している。
ＳｉＣドリフト層２が露出した箇所では電界がＳｉＣドリフト層２の表面に垂直になる。そのため、スリットを複数設けるとイオンのＸ方向の移動が起きにくい領域が増え、ＳｉＣ端部で発生したイオンが内周側へより移動しにくくなる。その結果、沿面放電の防止効果が大きくなる。
一方、スリットが形成される領域では絶縁膜８が存在せず、ＳｉＣドリフト層２の表面が露出するので、露出したＳｉＣ表面と表面電極との間に沿面ではなく空中を介した放電が発生する可能性が生じる。スリットを３個以上に増やすと空中放電の可能性が高くなるので、スリットの数は２個までとするのが望ましい。
＜効果＞
本実施の形態の半導体装置は、ＳｉＣ基板１と、ＳｉＣ基板１の第１主面上に形成された第１導電型のＳｉＣドリフト層２（ＳｉＣ半導体層）と、ＳｉＣドリフト層２上に形成された表面電極３，４と、表面電極３，４の外周に隣接してＳｉＣドリフト層２の周縁部上に形成された絶縁膜８とを備える。絶縁膜８には、絶縁膜８の上面からＳｉＣドリフト層２の上面に至るスリット９が形成されるので、ＳｉＣドリフト層２の終端から発生したイオンは、絶縁膜８の全体に移動することがない。そのため、絶縁膜８表面を介した表面電極３，４とＳｉＣ端面の沿面放電を抑制することが出来る。
本実施の形態の半導体装置は、ＳｉＣ基板１と、ＳｉＣ基板１の第１主面上に形成された第１導電型のＳｉＣドリフト層２（ＳｉＣ半導体層）と、ＳｉＣドリフト層２上に形成された表面電極３，４と、表面電極３，４の外周に隣接してＳｉＣドリフト層２の周縁部上に形成された絶縁膜８とを備える。絶縁膜８には、絶縁膜８の上面からＳｉＣドリフト層２の上面に至るスリット９が形成されるので、ＳｉＣドリフト層２の終端から発生したイオンは、絶縁膜８の全体に移動することがない。そのため、絶縁膜８表面を介した表面電極３，４とＳｉＣ端面の沿面放電を抑制することが出来る。
本実施の形態の半導体装置は、表面電極３，４の外周と一部が重複する位置で、ＳｉＣドリフト層２の周縁部における表層部に選択的に形成された第２導電型のガードリング６やフィールドリミッティングリング７（不純物領域）をさらに備え、スリット９は、これらの不純物領域より外側で絶縁膜８に形成される。絶縁膜８の外周側の端部付近にスリット９を形成することにより、スリット９の外側の絶縁膜８表面にイオンを留めることが出来るので、絶縁膜８表面を介した表面電極３，４とＳｉＣ端面の沿面放電を抑制することが出来る。
また、スリット９は、絶縁膜８に１個または２個のみ形成されるので、スリットからの空中放電を避けることが出来る。
また、本実施の形態の半導体モジュールは、本実施の形態のＳｉＣ素子１７（半導体装置）と、ＳｉＣ素子１７を収納するケース１６と、ケース１６内でＳｉＣ素子１７を封止する封止樹脂１０とを備えるので、絶縁膜８表面を介した表面電極３，４とＳｉＣ端面の沿面放電を抑制することが出来る。
１ ＳｉＣ基板、２ ＳｉＣエピタキシャル層、３ ショットキー電極、４ アルミ電極、５ カソード電極、６ ガードリング（ＧＲ）、７ フィールドリミッティングリング（ＦＬＲ）、８ 絶縁膜、９，９ａ，９ｂ スリット、１０ 樹脂膜、１１，１２ パターン電極、１３，１４ 取り出し電極、１５ ワイヤ、１６ ケース、１７ ＳｉＣ素子。
Claims (3)
- ＳｉＣ基板と、
前記ＳｉＣ基板の第１主面上に形成された第１導電型のＳｉＣ半導体層と、
前記ＳｉＣ半導体層上に形成された表面電極と、
前記表面電極の外周に隣接して前記ＳｉＣ半導体層の周縁部上に形成された絶縁膜と、
前記表面電極の外周と一部が重複する位置で、前記ＳｉＣ半導体層の前記周縁部における表層部に選択的に形成された第２導電型の不純物領域と、を備え、
前記絶縁膜には、前記絶縁膜の上面から前記ＳｉＣ半導体層の上面に至るスリットが形成され、
前記スリットは、前記不純物領域より外側で前記絶縁膜に形成される、
半導体装置。 - 前記スリットは、１個または２個のみ形成される、
請求項１に記載の半導体装置。 - 請求項１又は２に記載の半導体装置と、
前記半導体装置を収納するケースと、
前記ケース内で前記半導体装置を封止する封止樹脂とを備える、
半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012011896A JP5656889B2 (ja) | 2012-01-24 | 2012-01-24 | 半導体装置及びこれを備えた半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012011896A JP5656889B2 (ja) | 2012-01-24 | 2012-01-24 | 半導体装置及びこれを備えた半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013152982A JP2013152982A (ja) | 2013-08-08 |
| JP5656889B2 true JP5656889B2 (ja) | 2015-01-21 |
Family
ID=49049139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012011896A Active JP5656889B2 (ja) | 2012-01-24 | 2012-01-24 | 半導体装置及びこれを備えた半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5656889B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112019006756T5 (de) * | 2019-01-29 | 2021-10-14 | Mitsubishi Electric Corporation | Halbleiterelement und leistungswandlereinheit |
| DE102020122323A1 (de) | 2020-08-26 | 2022-03-03 | Infineon Technologies Ag | Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004063860A (ja) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP5037003B2 (ja) * | 2005-11-25 | 2012-09-26 | 一般財団法人電力中央研究所 | ショットキーバリアダイオードおよびその使用方法 |
| JP4874005B2 (ja) * | 2006-06-09 | 2012-02-08 | 富士通セミコンダクター株式会社 | 半導体装置、その製造方法及びその実装方法 |
| JP2009224642A (ja) * | 2008-03-18 | 2009-10-01 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP4535151B2 (ja) * | 2008-03-19 | 2010-09-01 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2009267032A (ja) * | 2008-04-24 | 2009-11-12 | Toyota Motor Corp | 半導体装置とその製造方法 |
| US8174067B2 (en) * | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
-
2012
- 2012-01-24 JP JP2012011896A patent/JP5656889B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013152982A (ja) | 2013-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6801324B2 (ja) | 半導体装置 | |
| JP4535151B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6063629B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6202944B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5943819B2 (ja) | 半導体素子、半導体装置 | |
| JP6597102B2 (ja) | 半導体装置 | |
| JP6834156B2 (ja) | 半導体装置および製造方法 | |
| JP2009267032A (ja) | 半導体装置とその製造方法 | |
| JP5827020B2 (ja) | 高耐圧半導体装置 | |
| TWI584466B (zh) | A wide band gap semiconductor device, and a wide band gap semiconductor device | |
| JP6245107B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2019062031A (ja) | 半導体装置およびその製造方法 | |
| JP6730237B2 (ja) | 半導体装置 | |
| JP5656889B2 (ja) | 半導体装置及びこれを備えた半導体モジュール | |
| JP2015109292A (ja) | 半導体モジュール | |
| JP6362925B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP7367777B2 (ja) | ショットキーバリアダイオード | |
| JP2009004566A (ja) | 半導体装置および半導体装置の製造方法 | |
| EP3010045A1 (en) | Semiconductor device and a method of manufacturing same | |
| JP5358141B2 (ja) | 半導体装置 | |
| JP2016162783A (ja) | 半導体装置 | |
| JP6200107B1 (ja) | ワイドギャップ型半導体装置 | |
| JP2014212265A (ja) | 半導体装置およびその製造方法 | |
| US20170148882A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6309211B2 (ja) | 炭化ケイ素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141125 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5656889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |