JP7367777B2 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
JP7367777B2
JP7367777B2 JP2021571084A JP2021571084A JP7367777B2 JP 7367777 B2 JP7367777 B2 JP 7367777B2 JP 2021571084 A JP2021571084 A JP 2021571084A JP 2021571084 A JP2021571084 A JP 2021571084A JP 7367777 B2 JP7367777 B2 JP 7367777B2
Authority
JP
Japan
Prior art keywords
guard ring
semiconductor substrate
schottky barrier
inner guard
barrier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021571084A
Other languages
English (en)
Other versions
JPWO2021144851A1 (ja
Inventor
誠也 中野
佳史 友松
保夫 阿多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021144851A1 publication Critical patent/JPWO2021144851A1/ja
Application granted granted Critical
Publication of JP7367777B2 publication Critical patent/JP7367777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、ショットキーバリアダイオードに関する。
特許文献１には、一導電型の半導体基体の表面に逆導電型の半導体層より成るガードリングを形成したショットキーバリアダイオードが開示されている。
日本特開昭６３－１３８７６９号公報
特許文献１に示されるショットキーバリアダイオードでは、順方向電流が増加すると、ショットキー部の順方向電圧降下よりもガードリングと半導体基板の間に形成されるｐｎ接合の順方向電圧降下の方が低くなる可能性がある。これにより、電流集中により終端領域が破壊するおそれがある。
本開示は、上述の課題を解決するためになされたもので、その目的は、ガードリングでの電流集中を抑制できるショットキーバリアダイオードを得ることである。
本開示に係るショットキーバリアダイオードは、ｎ型の半導体基板と、該半導体基板の上面側に設けられた少なくとも１つのｐ型のガードリングと、該少なくとも１つのガードリングのうち最も内側の内側ガードリングの上に設けられた絶縁膜と、該半導体基板の上面に設けられ、該絶縁膜の上に乗り上げたアノード電極と、該半導体基板の裏面に設けられたカソード電極と、該内側ガードリングよりも高抵抗であり、該内側ガードリングと該アノード電極とを隔てる高抵抗層と、を備え、該高抵抗層は、該半導体基板の上面のうち該絶縁膜よりも内側に設けられた抵抗体を有し、該内側ガードリングは、端部のうち該半導体基板の内側に設けられた側に該絶縁膜から露出した露出部を有し、該抵抗体は該露出部を覆う。
本開示に係るショットキーバリアダイオードは、ｎ型の半導体基板と、該半導体基板の上面側に設けられた少なくとも１つのｐ型のガードリングと、該少なくとも１つのガードリングのうち最も内側の内側ガードリングの上に設けられた絶縁膜と、該半導体基板の上面に設けられ、該絶縁膜の上に乗り上げたアノード電極と、該半導体基板の裏面に設けられたカソード電極と、該内側ガードリングよりも高抵抗であり、該内側ガードリングと該アノード電極とを隔てる高抵抗層と、を備え、該高抵抗層は、該内側ガードリングよりも低濃度の第１ｐ型半導体層を有し、該半導体基板の上面側のうち該内側ガードリングよりも内側で該内側ガードリングと接触して設けられ、該絶縁膜は、該内側ガードリングの上面を全て覆い、該第１ｐ型半導体層は、該絶縁膜から露出する。
本開示に係るショットキーバリアダイオードでは、絶縁膜の持つ容量成分を介してアノード電極とガードリングとが接続される。従って、ガードリングでの電流集中を抑制できる。
実施の形態１に係るショットキーバリアダイオードの断面図である。 実施の形態１に係るショットキーバリアダイオードの寸法を説明する図である。 実施の形態２に係るショットキーバリアダイオードの断面図である。 実施の形態３に係るショットキーバリアダイオードの断面図である。 実施の形態４に係るショットキーバリアダイオードの断面図である。 実施の形態５に係るショットキーバリアダイオードの断面図である。 実施の形態６に係るショットキーバリアダイオードの断面図である。 実施の形態７に係るショットキーバリアダイオードの断面図である。
各実施の形態に係るショットキーバリアダイオードについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係るショットキーバリアダイオード１００の断面図である。ショットキーバリアダイオード１００は、半導体基板１０を備える。半導体基板１０は例えばシリコンから形成される。半導体基板１０は、ｎ＋型半導体層１２とｎ＋型半導体層１２の上に設けられたｎ型半導体層１４を備える。
半導体基板１０の上面側には、ｐ型の複数のガードリング１６が設けられる。複数のガードリング１６のうち最も内側のガードリング１６を内側ガードリング１７とする。また、複数のガードリング１６のうち、内側ガードリング１７以外のガードリング１６を外側ガードリング１８とする。
半導体基板１０は、ショットキーバリアダイオード１００の主電流が流れるセル領域１０ａと、セル領域１０ａを囲む終端領域１０ｂを有する。本実施の形態では、内側ガードリング１７の内側の端部が終端領域１０ｂとセル領域１０ａの境界である。ここで、内側は半導体基板１０において終端領域１０ｂに対してセル領域１０ａが設けられる側である。ガードリング１６は、セル領域１０ａを囲むように形成されている。
半導体基板１０の上面にはアノード電極２２が設けられる。アノード電極２２はセル領域１０ａにおいてｎ型半導体層１４と電気的に接続される。アノード電極２２はショットキーバリア電極である。半導体基板１０の裏面には、カソード電極３０が設けられる。カソード電極３０は、ｎ＋型半導体層１２と電気的に接続される。
ガードリング１６の上には絶縁膜２０が設けられる。絶縁膜２０の厚さＴ１は例えば１．０μｍ以上である。絶縁膜２０は、複数のガードリング１６の上面を全て覆う。
アノード電極２２は絶縁膜２０の上に乗り上げる。アノード電極２２の端部は、内側ガードリング１７の直上に設けられる。絶縁膜２０はアノード電極２２と内側ガードリング１７とが接触しないよう設けられている。このように、アノード電極２２と内側ガードリング１７は離れて設けられる。
一般にショットキーバリアダイオードにおいて、ｐ型ガードリング領域の最内周の部分にショットキーバリア電極が接することで、ガードリングに電位を伝えて耐圧を保持することがある。ここで、順方向電流が増加すると、ショットキー部の順方向電圧ＶＦよりもガードリングと半導体基板の間に形成されるｐｎ接合の順方向電圧Ｖｐｎの方が低くなる可能性がある。このため、特に還流中等にガードリングに電流が集中するおそれがある。
これに対し本実施の形態では、アノード電極２２とガードリング１６とが絶縁膜２０を介して接続される。このため、絶縁膜２０の持つ容量成分により、アノード電極２２、絶縁膜２０、内側ガードリング１７、ｎ型半導体層１４を繋ぐ経路の順方向電圧Ｖｐｎを調整できる。このため、アノード電極２２、ｎ型半導体層１４間の順方向電圧ＶＦよりも順方向電圧Ｖｐｎが低くならないように調整できる。従って、ガードリング１６での電流集中を抑制できる。これにより、ショットキーバリアダイオード１００の熱暴走による破壊を回避できる。
絶縁膜２０の容量成分は、予め定められた電流の範囲内で、Ｖｐｎ＞ＶＦとなるように調整されても良い。予め定められた電流の範囲は、例えばショットキーバリアダイオード１００の駆動時に流れる電流の範囲である。
また、アノード電極２２を、絶縁膜２０を介してガードリング１６の上にオーバーラップするように形成することで、セル領域１０ａと終端領域１０ｂの境界付近での電位を安定化させることができる。
また、電流集中はセル領域１０ａと終端領域１０ｂの境界付近で起こりやすい。このため、複数のガードリング１６のうち、特に内側ガードリング１７とアノード電極２２とが接触しないことで、電流集中を効果的に抑制できる。このため、複数のガードリング１６のうち少なくとも内側ガードリング１７がアノード電極２２と離れていればよい。つまり、全てのガードリング１６がアノード電極２２と離れていても良く、外側ガードリング１８がアノード電極２２と接触していても良い。
また、絶縁膜２０は少なくとも内側ガードリング１７の上に設けられていればよい。絶縁膜２０は内側ガードリング１７の上面を全て覆い、外側ガードリング１８を露出させても良い。また、内側ガードリング１７とアノード電極２２とが接触しなければ、内側ガードリング１７の一部が絶縁膜２０から露出しても良い。
また、本実施の形態の絶縁膜２０の厚さＴ１は１μｍ以上である。本実施の形態の比較例として、絶縁膜２０の下部にｐ型チャネルの反転層ができるように、例えば０．５μｍ以下の薄い絶縁膜を形成することを考える。このとき、反転層はガードリングよりも浅い領域にしか形成されないことが考えられる。このため、空乏層が終端領域側へ伸びにくく、曲率が大きくなる可能性がある。従って、ショットキーバリアダイオードの耐圧が低下するおそれがある。
これに対し、本実施の形態では内側ガードリング１７近傍に反転層が形成されないように絶縁膜２０の厚さＴ１は１．０μｍ以上に設定される。これにより、絶縁膜２０の下部がチャネル反転することを防止できる。また、絶縁膜２０により静電容量を確保し、アノード電極２２とガードリング１６の電位を固定できる。絶縁膜２０は、ＴＥＯＳ（ＴｅｔｒａＥｔｈＯｘｙＳｉｌａｎｅ）等の堆積酸化膜で形成されても良い。
絶縁膜２０の厚さＴ１は電流集中を抑制できれば１．０μｍ未満でも良い。また、本実施の形態では複数のガードリング１６が設けられるものとした。これに限らず、ガードリング１６は少なくとも１つ設けられれば良い。
また、アノード電極２２を外側ガードリング１８の上まで伸ばすと、電界分布が変化して耐圧が低下する場合がある。また、アノード電極２２と他の金属部との沿面距離が短くなり、放電しやすくなる可能性がある。これに対し、本実施の形態では、アノード電極２２の端部は、内側ガードリング１７の直上に設けられる。このため、外側ガードリング１８は絶縁膜２０を介してアノード電極２２と容量結合しない。従って、耐圧の低下を抑制できる。また、沿面距離を確保できる。
また、本実施の形態の構成によれば、内側ガードリング１７とアノード電極２２との重畳面積によって容量成分を調整できる。
図２は、実施の形態１に係るショットキーバリアダイオード１００の寸法を説明する図である。内側ガードリング１７の幅Ｌ２は、アノード電極２２のうち絶縁膜２０に乗り上げた部分の幅Ｌ１以上であると良い。例えば、Ｌ１＝２０μｍであり、Ｌ２＝５０μｍである。これにより、製造バラツキによりアノード電極２２と内側ガードリング１７の位置関係にズレが生じた場合であっても、確実にアノード電極２２の端部を内側ガードリング１７の直上に配置できる。従って、アノード電極２２と内側ガードリング１７を確実に容量結合させることが可能になる。また、アノード電極２２と外側ガードリング１８が容量結合することを防止できる。
半導体基板１０は、シリコンよりバンドギャップの大きいワイドバンドギャップ半導体から形成されても良い。ワイドバンドギャップ半導体は、例えば炭化珪素、酸化ガリウム、窒化ガリウム系材料またはダイヤモンドである。これにより、順方向電圧Ｖｐｎを高くすることができる。特に、炭化珪素よりバンドギャップが大きい酸化ガリウム等を使用することで、セル領域１０ａでの電流負担を増やしてガードリング１６での電流集中を抑制できる。
これらの変形は以下の実施の形態に係るショットキーバリアダイオードについて適宜応用することができる。なお、以下の実施の形態に係るショットキーバリアダイオードについては実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図３は、実施の形態２に係るショットキーバリアダイオード２００の断面図である。ショットキーバリアダイオード２００は絶縁膜２０の形状がショットキーバリアダイオード１００と異なる。実施の形態１において、絶縁膜２０の内側の端部は直角形状であった。これに対し、本実施の形態に係る絶縁膜２０の端部のうち半導体基板１０の内側に設けられた側は、テーパー状である。
絶縁膜２０は端部に向かって薄くなるテーパー部２２０ａを有する。本実施の形態では、絶縁膜２０の端部の角度により、容量成分を調整できる。また、絶縁膜２０の厚さの最大値を変えずに、容量を調整できる。
絶縁膜２０の厚さＴ１は、例えば内側ガードリング１７の端部のうち半導体基板１０の内側に設けられた側の直上で１．０μｍ以上である。これにより、実施の形態１と同様に、反転層が形成されることを防止できる。
また、テーパー部２２０ａは、内側ガードリング１７の内側の端部の直上に設けられる。これにより、電流が集中しやすい位置で順方向電圧Ｖｐｎを調整できる。これに限らず、テーパー部２２０ａは、アノード電極２２とガードリング１６で挟まれた部分に設けられれば良い。これにより、容量成分の調整の効果が得られる。
実施の形態３．
図４は、実施の形態３に係るショットキーバリアダイオード３００の断面図である。ショットキーバリアダイオード３００は、カソード電極３３０の構造がショットキーバリアダイオード１００と異なる。カソード電極３３０には、内側ガードリング１７の直下に半導体基板１０を露出させる開口部３３２が形成される。
カソード電極３３０は、内側ガードリング１７の直下において一部が取り除かれる。このため、カソード電極３３０はセル領域１０ａ側と終端領域１０ｂ側とに分離される。これにより、内側ガードリング１７からの電流の経路が長くなり、順方向電圧Ｖｐｎを高くすることができる。また、カソード電極３３０の面積が小さくなることで、順方向電圧Ｖｐｎを高くすることができる。従って、ガードリング１６での電流集中を抑制できる。
また、本実施の形態では開口部３３２は、内側ガードリング１７の直下から一定の範囲Ｌ３で半導体基板１０を露出させる。距離Ｌ３の調整により順方向電圧Ｖｐｎを調整できる。距離Ｌ３は例えばドリフト層厚である。また、内側ガードリング１７の端部とカソード電極３３０の端部を繋ぐ仮想線と、半導体基板１０の裏面に垂直な垂線とが成す角をθ１とする。θ１の変更により順方向電圧Ｖｐｎを調整できる。θ１が大きいほど順方向電圧Ｖｐｎは高くなる。
開口部３３２で分離されたカソード電極３３０のうち終端領域１０ｂ側の部分により、ダイボンド時の強度を向上できる。また、分離されたカソード電極３３０のうち終端領域１０ｂ側の部分は省略されても良い。
図４の例では、開口部３３２の面積は内側ガードリング１７の面積よりも大きい。これに限らず、カソード電極３３０には、内側ガードリング１７の直下の部分のうち少なくとも一部に開口部３３２が形成されればよい。
実施の形態４．
図５は、実施の形態４に係るショットキーバリアダイオード４００の断面図である。ショットキーバリアダイオード４００は、第２ｐ型半導体層４１１を備える点がショットキーバリアダイオード１００と異なる。第２ｐ型半導体層４１１は、半導体基板１０のうち、内側ガードリング１７の直下に設けられる。第２ｐ型半導体層４１１は、半導体基板１０の裏面側に設けられる。
第２ｐ型半導体層４１１によって、カソード側の導通領域が制限される。つまり、第２ｐ型半導体層４１１によって、カソード側への電流の経路が長くなる。このため、順方向電圧Ｖｐｎをさらに高くすることができる。従って、ガードリング１６での電流集中を抑制できる。
第２ｐ型半導体層４１１は、内側ガードリング１７の直下から一定の範囲Ｌ４まで設けられる。距離Ｌ４の調整により順方向電圧Ｖｐｎを調整できる。また、内側ガードリング１７の端部と第２ｐ型半導体層４１１の端部を繋ぐ仮想線と、半導体基板１０の裏面に垂直な垂線とが成す角をθ２とする。θ２の変更により順方向電圧Ｖｐｎを調整できる。θ２が大きいほど順方向電圧Ｖｐｎは高くなる。
図５の例では、第２ｐ型半導体層４１１の面積は内側ガードリング１７の面積よりも大きい。これに限らず、半導体基板１０の内側ガードリング１７の直下の部分のうち、少なくとも一部に第２ｐ型半導体層４１１が設けられれば良い。例えば、第２ｐ型半導体層４１１は、半導体基板１０のうち、内側ガードリング１７の直下のみに設けられても良い。セル領域１０ａにおける第２ｐ型半導体層４１１の面積を抑制することで、ショットキーバリアダイオード４００の電気的特性への第２ｐ型半導体層４１１の影響を抑制できる。
また、第２ｐ型半導体層４１１はｎ＋型半導体層１２に設けられ、半導体基板１０の裏面に露出する。これに限らず、第２ｐ型半導体層４１１は内側ガードリング１７の直下において、半導体基板１０の裏面よりも深い位置に設けられても良い。つまり、第２ｐ型半導体層４１１は半導体基板１０の裏面に露出していなくても良い。この場合も、内側ガードリング１７からカソード側への電流の経路を長くでき、順方向電圧Ｖｐｎを高くできる。
また、第２ｐ型半導体層４１１は終端領域１０ｂの端部まで伸びていても良い。
実施の形態５．
図６は、実施の形態５に係るショットキーバリアダイオード５００の断面図である。ショットキーバリアダイオード５００は、結晶欠陥層５１９を備える点がショットキーバリアダイオード１００と異なる。結晶欠陥層５１９は、半導体基板１０のうち内側ガードリング１７の直下に設けられる。結晶欠陥層５１９は、イオン照射、電子線照射等により形成される。
本実施の形態では、ｐｎ接合の高速化により順方向電圧Ｖｐｎを高くすることができる。従って、ガードリング１６での電流集中を抑制できる。
また、結晶欠陥層５１９は、複数のガードリング１６のうち内側ガードリング１７の直下のみに設けられる。これにより、終端領域１０ｂの耐圧低下を抑制できる。これに限らず、結晶欠陥層５１９は外側ガードリング１８の直下に設けられていてもよい。
実施の形態６．
図７は、実施の形態６に係るショットキーバリアダイオード６００の断面図である。ショットキーバリアダイオード６００は、第１ｐ型半導体層６１５を備える点がショットキーバリアダイオード１００と異なる。第１ｐ型半導体層６１５は、半導体基板１０の上面側のうち内側ガードリング１７よりも内側で、内側ガードリング１７と接触して設けられる。第１ｐ型半導体層６１５は、内側ガードリング１７よりも低濃度である。内側ガードリング１７と第１ｐ型半導体層６１５は電気的に接続され、同電位である。
絶縁膜２０は、内側ガードリング１７の上面を全て覆う。第１ｐ型半導体層６１５は、絶縁膜２０から露出する。第１ｐ型半導体層６１５は、半導体基板１０の内側に設けられた端部が絶縁膜２０から露出している。第１ｐ型半導体層６１５の上面は、半分以上が絶縁膜２０から露出している。第１ｐ型半導体層６１５の上面のうち、絶縁膜２０から露出した部分は、アノード電極２２と直接接触する。
内側ガードリング１７とアノード電極２２は、第１ｐ型半導体層６１５により隔てられている。第１ｐ型半導体層６１５は、内側ガードリング１７よりも高抵抗である。不純物濃度が内側ガードリング１７よりも低い第１ｐ型半導体層６１５とアノード電極２２との接触抵抗は、内側ガードリング１７とアノード電極２２との接触抵抗より高い。このため、実施の形態１と同様にガードリング１６での電流集中を抑制できる。
本実施の形態では、第１ｐ型半導体層６１５は内側ガードリング１７の内側に設けられた。これに限らず、第１ｐ型半導体層６１５は、アノード電極２２と内側ガードリング１７とを隔てるように設けられれば良い。例えば、第１ｐ型半導体層６１５に内側ガードリング１７が内包されても良い。
内側ガードリング１７とアノード電極２２とを隔てる高抵抗層は、第１ｐ型半導体層６１５に限らない。内側ガードリング１７とアノード電極２２は、内側ガードリング１７よりも高抵抗な層に隔てられれば良い。内側ガードリング１７とアノード電極２２は、アノード電極２２との接触抵抗が、内側ガードリング１７とアノード電極２２との接触抵抗より高い層で隔てられても良い。
また、本実施の形態ではアノード電極２２は、端部が内側ガードリング１７の直上に設けられる。これに限らず、アノード電極２２は外側ガードリング１８の上まで伸びていても良い。
実施の形態７．
図８は、実施の形態７に係るショットキーバリアダイオード７００の断面図である。本実施の形態では、絶縁膜２０の配置と、抵抗体７２４を備える点がショットキーバリアダイオード１００と異なる。絶縁膜２０は、内側ガードリング１７の一部を除き複数のガードリング１６を被覆する。内側ガードリング１７は、端部のうち半導体基板１０の内側に設けられた側に絶縁膜２０から露出した露出部を有する。抵抗体７２４は露出部を覆う。
抵抗体７２４は例えばポリシリコン抵抗体である。抵抗体７２４は、半導体基板１０の上面のうち絶縁膜２０よりも内側に設けられる。抵抗体７２４は絶縁膜２０と隣接する。抵抗体７２４は、内側ガードリング１７よりも高抵抗である。アノード電極２２は、抵抗体７２４および絶縁膜２０の上に乗り上げる。
本実施の形態では、抵抗体７２４が内側ガードリング１７とアノード電極２２とを隔てる高抵抗層に該当する。抵抗体７２４の抵抗成分により、実施の形態６と同様にガードリング１６での電流集中を抑制できる。
また、抵抗体７２４の配置は図８に示されるものに限らない。抵抗体７２４はアノード電極２２と内側ガードリング１７の間に設けられれば良い。例えば、抵抗体７２４は半導体基板１０内に設けられても良い。
また、高抵抗層として、実施の形態６で説明した第１ｐ型半導体層６１５と、抵抗体７２４の両方が設けられても良い。これにより、さらに順方向電圧Ｖｐｎを高くすることができる。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
１０ 半導体基板、１０ａ セル領域、１０ｂ 終端領域、１２ n＋型半導体層、１４ ｎ型半導体層、１６ ガードリング、１７ 内側ガードリング、１８ 外側ガードリング、２０ 絶縁膜、２２ アノード電極、３０ カソード電極、１００、２００ ショットキーバリアダイオード、２２０ａ テーパー部、３００ ショットキーバリアダイオード、３３０ カソード電極、３３２ 開口部、４００ ショットキーバリアダイオード、４１１ 第２ｐ型半導体層、５００ ショットキーバリアダイオード、５１９ 結晶欠陥層、６００ ショットキーバリアダイオード、６１５ 第１ｐ型半導体層、７００ ショットキーバリアダイオード、７２４ 抵抗体

Claims (12)

  1. ｎ型の半導体基板と、
    前記半導体基板の上面側に設けられた少なくとも１つのｐ型のガードリングと、
    前記少なくとも１つのガードリングのうち最も内側の内側ガードリングの上に設けられた絶縁膜と、
    前記半導体基板の上面に設けられ、前記絶縁膜の上に乗り上げたアノード電極と、
    前記半導体基板の裏面に設けられたカソード電極と、
    前記内側ガードリングよりも高抵抗であり、前記内側ガードリングと前記アノード電極とを隔てる高抵抗層と、
    を備え、
    前記高抵抗層は、前記半導体基板の上面のうち前記絶縁膜よりも内側に設けられた抵抗体を有し、
    前記内側ガードリングは、端部のうち前記半導体基板の内側に設けられた側に前記絶縁膜から露出した露出部を有し、
    前記抵抗体は前記露出部を覆うことを特徴とするショットキーバリアダイオード。
  2. ｎ型の半導体基板と、
    前記半導体基板の上面側に設けられた少なくとも１つのｐ型のガードリングと、
    前記少なくとも１つのガードリングのうち最も内側の内側ガードリングの上に設けられた絶縁膜と、
    前記半導体基板の上面に設けられ、前記絶縁膜の上に乗り上げたアノード電極と、
    前記半導体基板の裏面に設けられたカソード電極と、
    前記内側ガードリングよりも高抵抗であり、前記内側ガードリングと前記アノード電極とを隔てる高抵抗層と、
    を備え、
    前記高抵抗層は、前記内側ガードリングよりも低濃度の第１ｐ型半導体層を有し、前記半導体基板の上面側のうち前記内側ガードリングよりも内側で前記内側ガードリングと接触して設けられ、
    前記絶縁膜は、前記内側ガードリングの上面を全て覆い、
    前記第１ｐ型半導体層は、前記絶縁膜から露出することを特徴とするショットキーバリアダイオード。
  3. 前記抵抗体はポリシリコン抵抗体であることを特徴とする請求項１に記載のショットキーバリアダイオード。
  4. 前記アノード電極は、端部が前記内側ガードリングの直上に設けられることを特徴とする請求項１から３の何れか１項に記載のショットキーバリアダイオード。
  5. 前記絶縁膜の厚さは１．０μｍ以上であることを特徴とする請求項１から４の何れか１項に記載のショットキーバリアダイオード。
  6. 前記カソード電極には、前記内側ガードリングの直下に前記半導体基板を露出させる開口部が形成されることを特徴とする請求項１から５の何れか１項に記載のショットキーバリアダイオード。
  7. 前記開口部は、前記内側ガードリングの直下から一定の範囲で前記半導体基板を露出させることを特徴とする請求項６に記載のショットキーバリアダイオード。
  8. 前記半導体基板のうち前記内側ガードリングの直下に設けられた第２ｐ型半導体層を備えることを特徴とする請求項１から７の何れか１項に記載のショットキーバリアダイオード。
  9. 前記第２ｐ型半導体層は、前記内側ガードリングの直下から一定の範囲まで設けられることを特徴とする請求項８に記載のショットキーバリアダイオード。
  10. 前記半導体基板のうち前記内側ガードリングの直下に設けられた結晶欠陥層を備えることを特徴とする請求項１から９の何れか１項に記載のショットキーバリアダイオード。
  11. 前記半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から１０の何れか１項に記載のショットキーバリアダイオード。
  12. 前記ワイドバンドギャップ半導体は、炭化珪素、酸化ガリウム、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項１１に記載のショットキーバリアダイオード。
JP2021571084A 2020-01-14 2020-01-14 ショットキーバリアダイオード Active JP7367777B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/000900 WO2021144851A1 (ja) 2020-01-14 2020-01-14 ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
JPWO2021144851A1 JPWO2021144851A1 (ja) 2021-07-22
JP7367777B2 true JP7367777B2 (ja) 2023-10-24

Family

ID=76863985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021571084A Active JP7367777B2 (ja) 2020-01-14 2020-01-14 ショットキーバリアダイオード

Country Status (5)

Country Link
US (1) US20220376073A1 (ja)
JP (1) JP7367777B2 (ja)
CN (1) CN114930546A (ja)
DE (1) DE112020006511T5 (ja)
WO (1) WO2021144851A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024005153A1 (ja) * 2022-06-29 2024-01-04 株式会社Flosfia 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022743A (ja) 2002-06-14 2004-01-22 Sanken Electric Co Ltd ショットキバリアを有する半導体装置
JP2006228772A (ja) 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd ショットキバリアダイオードとその製造方法
WO2014192444A1 (ja) 2013-05-29 2014-12-04 住友電気工業株式会社 半導体装置
JP2015065469A (ja) 2010-03-08 2015-04-09 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59232467A (ja) * 1983-06-16 1984-12-27 Toshiba Corp ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022743A (ja) 2002-06-14 2004-01-22 Sanken Electric Co Ltd ショットキバリアを有する半導体装置
JP2006228772A (ja) 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd ショットキバリアダイオードとその製造方法
JP2015065469A (ja) 2010-03-08 2015-04-09 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
WO2014192444A1 (ja) 2013-05-29 2014-12-04 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
US20220376073A1 (en) 2022-11-24
DE112020006511T5 (de) 2022-11-17
JPWO2021144851A1 (ja) 2021-07-22
WO2021144851A1 (ja) 2021-07-22
CN114930546A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
JP5517688B2 (ja) 半導体装置
US10714603B2 (en) Semiconductor device
JP6801324B2 (ja) 半導体装置
US9147758B2 (en) Semiconductor device
JP5863574B2 (ja) 半導体装置
US20160351657A1 (en) Semiconductor apparatus
US20170077217A1 (en) Semiconductor device
JP2015162610A (ja) 半導体装置
JP2019140138A (ja) 半導体素子およびその製造方法
US10204980B2 (en) Semiconductor device and manufacturing method of the same
JP6730237B2 (ja) 半導体装置
JP7367777B2 (ja) ショットキーバリアダイオード
JP2012033802A (ja) 半導体装置
JP5865860B2 (ja) 半導体装置
US20200328301A1 (en) Silicon carbide semiconductor device
JP7188230B2 (ja) 半導体装置
JP5607120B2 (ja) 炭化珪素ショットキダイオード
JP2016207829A (ja) 絶縁ゲート型スイッチング素子
JP2016162776A (ja) 半導体装置
EP3010045A1 (en) Semiconductor device and a method of manufacturing same
JP2014204067A (ja) 半導体装置およびその製造方法
JP5656889B2 (ja) 半導体装置及びこれを備えた半導体モジュール
JP5358141B2 (ja) 半導体装置
JP6058712B2 (ja) 半導体装置
JP5774744B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R150 Certificate of patent or registration of utility model

Ref document number: 7367777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150