TWI584466B - A wide band gap semiconductor device, and a wide band gap semiconductor device - Google Patents

A wide band gap semiconductor device, and a wide band gap semiconductor device Download PDF

Info

Publication number
TWI584466B
TWI584466B TW105108776A TW105108776A TWI584466B TW I584466 B TWI584466 B TW I584466B TW 105108776 A TW105108776 A TW 105108776A TW 105108776 A TW105108776 A TW 105108776A TW I584466 B TWI584466 B TW I584466B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor device
conductive type
band gap
wide band
Prior art date
Application number
TW105108776A
Other languages
English (en)
Other versions
TW201709515A (zh
Inventor
Yusuke Maeyama
Shunichi Nakamura
Atsushi Ogasawara
Ryohei Osawa
Akihiko Shibukawa
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of TW201709515A publication Critical patent/TW201709515A/zh
Application granted granted Critical
Publication of TWI584466B publication Critical patent/TWI584466B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

寬帶隙半導體裝置以及寬帶隙半導體裝置的製造方法
本發明涉及一種寬帶隙半導體裝置以及寬帶隙半導體裝置的製造方法。
近年來，由於具有各種有利特點，作為寬帶隙（Wild Gap Type）半導體裝置中的一例，碳化矽（Si）半導體裝置（SiC半導體裝置）正在被關注。然而這種碳化矽半導體裝置存在如下問題。即，從形成主動區（Active Area）的電極或接線到碳化矽半導體裝置的端部為止的距離變短時，一旦碳化矽半導體裝置的表面一側的電極被外加類似浪湧（Surge）電壓的負電壓，電極與碳化矽半導體裝置的端部之間會引起放電（參照特開2009-231321號公報）。 為了防止這個問題的發生，可以考慮用絕緣層（包括絕緣膜）將碳化矽半導體裝置的第一導電型半導體層的表面完全覆蓋。然而，在絕緣層與由碳化矽構成的第一導電型半導體層之間的界面處，存在界面態。特別是絕緣層與碳化矽之間的界面中的界面態密度與絕緣層與矽之間的界面相比會變得更大。由於絕緣層與由碳化矽構成的第一導電型半導體層之間的界面處存在的該界面態使電子被陷阱捕集，被捕集的電子中位於深界面態的電子由於時間常數大而無法擺脫，所以其實質上作為了負的固定電荷在起作用（參照圖6（a））。特別是，由於碳化矽比矽的帶隙更大，當固定電荷為-１×１０ １１～-１×１０ １３與矽比較時會變大。因此，位於絕緣層正下方的第一導電型半導體層由於被陷阱捕集的電子，能帶被抬高，使其第二導電型化（該第二導電型化的區域稱為（反轉層））。其結果為，經由第二導電型區域、反轉層以及碳化矽半導體裝置的端部（芯片端）流通的漏電流會變大。像這樣的碳化矽半導體裝置中的問題，除了碳化矽之外的氮化鎵（GaN）、氧化鎵（Ga2O3）之類的寬帶隙半導體也會發生。
鑒於以上問題點,本發明的目的在於提供能夠抑制放電並減小漏電流的寬帶隙半導體裝置以及寬帶隙半導體裝置的製造方法。 為了達成所述目的,根據本發明的寬帶隙半導體裝置，其特徵在於，包括: 第一導電型半導體層； 第二導電型區域，設置在所述第一導電型半導體層上； 第一電極，其一部分位於第二導電型區域上，其殘餘部分位於所述第一導電型半導體層上； 絕緣層，在所述第一導電型半導體層上與所述第一電極鄰接設置，並延伸至所述寬帶隙半導體裝置的端部；以及 第二電極，設置在所述第一電極與所述寬帶隙半導體裝置的端部之間，並與所述第一導電型半導體層形成肖特基（Schottky）接觸。   本發明的寬帶隙半導體裝置中，一個所述第二電極也可設置為連續性地或是斷續性地包圍所述第一電極的一部分或是整體。 本發明的寬帶隙半導體裝置中，所述第二導電型區域的端部與所述第二電極和第一導電型半導體之間的接觸面的端部之間的距離，也可比理論上的耗盡層寬度大。 本發明的寬帶隙半導體裝置中，所述絕緣層也可具有設置在所述第一導電型半導體層上的第一絕緣層， 所述第二電極也可具有在所述第一絕緣層上沿平面方向突出的突出部。 本發明的寬帶隙半導體裝置中，所述絕緣層也可具有設置在所述第一導電型半導體層上的第一絕緣層；以及，具有設置在所述第一絕緣層上並且將所述第二電極完全覆蓋的第二絕緣層。 本發明的寬帶隙半導體裝置中，所述第二電極也可不設置在所述寬帶隙半導體裝置的端部上。 本發明的寬帶隙半導體裝置中，第二導電型電場鬆弛區域的至少一部分也可設置在所述第二電極的下方。 本發明的寬帶隙半導體裝置中，所述第二導電型電場鬆弛區域包含高濃度第二導電型電場鬆弛區域；以及與所述高濃度第二導電型電場鬆弛區域相比，第二導電型摻雜物濃度較低的低濃度第二導電型電場鬆弛區域，所述高濃度第二導電型電場鬆弛區域也可位於所述低濃度第二導電型電場鬆弛區域的內側。 本發明的寬帶隙半導體裝置的製造方法，包括： 在第一導電型半導體層上設置第二導電型區域； 在第二導電型區域上設置第一電極的一部分，在所述第一導電型半導體層上設置第一電極的殘餘部分； 在所述第一電極與所述寬帶隙半導體裝置的端部之間設置第二電極，並與所述第一導電型半導體層形成肖特基接觸；以及 在所述第一導電型半導體層上將延伸至所述寬帶隙半導體裝置端部的絕緣層與所述第一電極鄰接設置。 本發明的寬帶隙半導體裝置的製造方法中，所述第二電極也可在設置所述第一電極時設置，並且所述第一電極與所述第一導電型半導體層形成肖特基接觸。 本發明的寬帶隙半導體裝置的製造方法中，所述第二導電型電場鬆弛區域也可在設置所述第二導電型區域時設置，所述第二電極設置在所述第二導電型電場鬆弛區域的至少一部分的上方。 發明效果根據本發明，由於絕緣層延伸至寬帶隙半導體裝置的端部，因此能夠防止第一電極與寬帶隙半導體裝置的端部之間放電的發生。另外，第一電極與寬帶隙半導體裝置的端部之間設置有第二電極，由於該第二電極與第一導電型半導體層形成肖特基接觸，該位置的電子不會被陷阱捕集，能帶不會被抬高，因此不會形成“反轉層”。其結果為，能夠減小漏電流。
本實施方式中，雖然以碳化矽半導體裝置作為寬帶隙半導體裝置的一例進行說明，但不僅限於此，本發明也可用於例如氮化鎵、氧化鎵的其他寬帶隙半導體裝置。 如圖1所示，本實施方式的碳化矽半導體裝置，包括：第一導電型半導體基板31；第一導電型半導體層32，其設置在第一導電型半導體基板31上，摻雜物濃度低於第一導電型半導體基板31；以及第二導電型區域41、42，其設置在第一導電型半導體層32上。本實施方式中，以下，使用n型作為“第一導電型”進行說明、使用p型作為“第二導電型”進行說明，第一導電型半導體基板31也稱為n型半導體基板31、第一導電型半導體層32也稱為n型半導體層32、第二導電型區域41、42也稱為p型區域41、42。但是，不僅限於這種方式，也可使用p型作為“第一導電型”、使用n型作為“第二導電型”。再有，本實施方式中，第一導電型半導體基板31，其上方一側的面為一方的主平面，其下方一側的面為其他方的主平面。 碳化矽半導體裝置包括一部分位於p型區域41、42上，其殘餘部分位於n型半導體層32上的第一電極10，第一電極10與第一半導體層32形成肖特基接觸。本實施方式中，p型區域41、42位於該第一電極10的外圍部下方，該p型區域41、42有鬆弛電場的功能。碳化矽半導體裝置包括：絕緣層51、52、53，其在n型半導體層32上與第一電極10鄰接設置，並延伸至碳化矽半導體裝置的端部（圖1的右端部）；以及第二電極20，其設置於第一電極10與碳化矽半導體裝置的端部之間，並與n型半導體層32形成肖特基接觸。本實施方式中“碳化矽半導體裝置的端部”的意思是指碳化矽半導體裝置的端面周邊區域。該端面周邊區域的表面在未覆蓋絕緣層51、52、53的狀態下一旦外加了負的高電壓，則從第一電極10處放出的電子容易電擊在該端面周邊區域內。即，容易產生“放電”。 本實施方式的絕緣層51、52、53，如圖1所示，也可包含設置在n型半導體層32以及p型區域41、42上的第一絕緣層51；以及設置在第一絕緣層51上，將第二電極20完全覆蓋的第二絕緣層52。另外，本實施方式中，也可將第一絕緣層的上方一面設置第三絕緣層53，讓第二絕緣層52覆蓋第三絕緣層53。第二絕緣層52完全覆蓋第二電極20的情況下，平面圖中（從圖1的上方開始看）第二電極20代表未從第二絕緣層52處裸露出。舉一例來說，可以使用PSG（Phosphorus Silicon Glass）以及含有SiO 2的材料作為第一絕緣層51，可以使用含有聚醯亞胺（Polyimide），如高耐熱聚醯亞胺的材料作為第二絕緣層52，可以使用含有SiN的材料作為第三絕緣層53。 為了抑制放電，位於端面周邊區域的表面上的第一絕緣層51最好到達半導體裝置的端部。此情況下，在芯片（Dicing）分割前，第一絕緣層51會到達鄰接元件的端部。為了抑制漏（leakage）電流，及第二導電型區域41、42中的電場集中，也可追加第三絕緣層53。也可設置第二絕緣層52將第二電極20完全覆蓋。此情況下，也如圖1所示，第二絕緣層52沒有必要延伸至第一絕緣層51的端面（圖1的右端面）(也可不設置在寬帶隙半導體裝置的端面上。)。設置這樣的第二絕緣層52，能夠抑制第一電極10與第二電極20之間的放電。第二絕緣層52覆蓋第一電極10與第二電極20的情況下，從抑制放電的觀點來講是最好的。另一方面，如圖1所示，即使不到達寬帶隙半導體裝置的端部也能夠期待抑制放電。之所以這麼說，是因為僅僅是第一絕緣層51的效果，以及由於第二絕緣層52對第一電極10與第二電極20之間的放電進行抑制的效果就已經能夠大幅抑制放電。再有，舉一例來說，在將第二絕緣層52設計為達到寬帶隙半導體裝置的端部，且使用大粘性的聚醯亞胺樹脂的情況下，在進行芯片分割時，會成為裝置短暫停止（Moment stop）的原因。因此，從生產性的角度來考慮，有時還是第二絕緣層52不達到寬帶隙半導體裝置的端部更好。就這一點而言，可以根據適用於第二絕緣層52的材質，以及芯片的分割方法來進行適宜的選擇。再有，第一絕緣層51只要延伸至第一電極10與碳化矽半導體裝置的端部之間不會發生放電的程度足以。所以，碳化矽半導體裝置的端面周邊也可存在有不設置第一絕緣層51的區域。 再有，作為一例，n型半導體基板31的摻雜物濃度（例如氮濃度）也可為5×10 17～5×10 19cm -3, n型半導體層32的摻雜物濃度也可為1×10 15～1×10 18cm -3。另外，n型半導體基板31的厚度例如也可為30～400μm, n型半導體層32的厚度例如也可為3～20μm。另外，第一電極10也可為使用多種金屬的積層結構，例如也可包含厚度為0.5μm的（Titann）鈦，以及也可包含在該鈦上設置的例如厚度為3μm的(Aluminum)鋁，另外也可在鋁上設置（Nickel）鎳。 雖然本實施方式中的第一電極10與n型半導體層32形成肖特基接觸，但不僅限於此。作為變形例，第一電極10’也可與n型半導體層32或是與p型區域41、42形成（Ohmic）歐姆接觸。圖3所示方式中，後述高濃度p型區域41位於第一電極10’的下方，高濃度p型區域41與第一電極10’形成歐姆接觸。另外，如圖7所示，也可使n型半導體層32內形成島區域並形成島狀p型區域59，該p型區域與第一電極10也可形成歐姆接觸，n型半導體層32與第一電極10也可形成肖特基接觸。 本實施方式中，也可將第一電極10的一部分或則整體連續的或是斷續的包圍，並設置一個第二電極20（參照圖5）。也就是說，本實施方式中，也可不設置多個第二電極20，而只設置一個第二電極20。當然，也可設置多個第二電極20，在設置多個第二電極20時，也可使一個第二電極20被多個其他的第二電極20連續的或是斷續的包圍。另外，也可將多個第二電極20以中心部等間隔設置，也可設置為間隔漸漸變窄，也可設置為間隔漸漸變寬。 第一電極10的一部分被第二電極20包圍時，會產生未被第二電極20包圍到的部分。另一方面，第一電極10全部被第二電極20包圍時，第一電極10的全部會被第二電極20連續的包圍。本實施方式中，如圖5所示，第一電極10全部被第二電極20連續的包圍，平面圖中（從圖1的上方看時），表示第一電極10全部被第二電極20連續的包圍。圖5中，為了方便說明，只標注出了第一電極10、第二電極20、以及後述第一絕緣層51，未標注出第二絕緣層52、以及第三絕緣層53等。再有，圖5中，雖然第二電極20呈略矩形狀將略矩形狀的第一電極10包圍，但不僅限於此，第二電極20也可呈略圓形狀將第一電極10包圍。 本實施方式中，p型區域41、42的端部與第二電極20和n型半導體層32之間的接觸面的端部之間的距離X（參照圖1等）也可比理論上的耗盡層寬度大。作為理論上的耗盡層寬度，例如可按 (公式1)   舉例。距離X比理論上的耗盡層寬度大時，距離X可以比由上述（公式1）得出的值大1.5倍～2倍以上。再有，（公式1）中，ε s為半導體的透電率，V bi為內置電位，N d為施主濃度。 本實施方式的第二電極20如圖2所示，也可具有在第一絕緣層51上以平面方向突出的突出部20a。該突出部20a的寬度W2例如為第二電極20與n型半導體層32的接觸面的寬度W1的1倍至1.5倍之間，1.1倍至1.3倍更好。當然，也可不設置該突出部20a，此時，第二電極20的縱切面形狀為略矩形狀。 如圖1所示，本實施方式的p型區域41,42包含  高濃度p型區域41，以及與高濃度p型區域41相比p型摻雜物濃度較低的低濃度p型區域42。高濃度p型區域41的位置比低濃度p型區域42更靠近第一電極10，低濃度p型區域42設置為將高濃度p型區域41包圍。另外，低濃度p型區域42的深度大於高濃度p型區域41的深度。低濃度p型區域42的寬度大於高濃度p型區域41。上述本實施方式中的距離X表示低濃度p型區域42的端部（圖1中低濃度p型區域42的右端）與，第二電極20和n型半導體層32之間的接觸面的端部（圖1中該接觸面的左端部）之間的距離。 如圖1所示，本實施方式中，第一電極10的外圍部包含段狀部11。該段狀部11被設置為載於第一絕緣層51上。另外第二絕緣層52的第一電極10側的端部（圖1的左側端部）被設置為覆蓋段狀部11的至少一部分。 本實施方式的碳化矽半導體裝置包含位於n型半導體基板31背面側（圖1的下方側），作為背面側電極的歐姆電極80。該歐姆電極80與n型半導體基板31形成歐姆接觸。歐姆電極80例如可為單層鎳結構，也可由包含鎳與鈦的多層結構構成。 接下來，就上述結構構成的碳化矽半導體裝置的製造方法的概略作說明。此處雖然以第一電極10也與第一導電型半導體層32形成肖特基接觸的方式進行說明，但有必要留意這歸根結底只是一例而已。 首先，準備高濃度的n型半導體基板31（參照圖8（a））。 接著，在高濃度的n型半導體基板31上，由外延（Epitaxial）生長形成低濃度的n型半導體層32（參照圖8（a））。 接下來，形成包含低濃度p型區域42以及高濃度p型區域41的p型區域41、42（參照圖8（b））。像這樣形成p型區域41、42並使其活化時，可使用眾所周知的方法。舉一個例子來說，可使用下述方法。首先，在對應p型區域41、42的部分形成具有開口的（Mask）掩膜。然後，通過該掩膜，將p型摻雜物（Ion）離子（例如鋁離子）分多個階段以較高能量，且較少量地注入n型半導體層32的所定部位處。然後，去除掩膜。再以1600℃以上的溫度進行加熱使p型摻雜物活化。 接下來，將第一絕緣層51設置在n型半導體層32以及p型區域41、42上。然後，在第一絕緣層51中一部分位於第二導電型區域41、42上，其殘餘部分位於第一導電型半導體層32上的位置上形成第一電極用開口部51a，在第一電極用開口部51a與碳化矽半導體裝置的端部之間形成第二電極用開口部51b（參照圖8(b)）。在此，第一電極用開口部51a和第二電極用開口部51b同時，即通過相同處理工序形成。因此，能夠在不設置形成第一電極用開口部51a的工序之外的工序的情況下，形成第二電極用開口部51b。另外，像這樣在形成第一電極用開口部51a和第二電極用開口部51b時，例如可以使用緩衝氟酸。 接下來，在第一電極用開口部51a內設置第一電極10，在第二電極用開口部51b內設置第二電極20（參照圖8(c)）。像這樣在設置第一電極10和第二電極20時，可以使用眾所周知的方法。舉一個例子來說，將含有鈦、鎳以及/或是鋁等的電極，例如通過蒸鍍、化學氣相沉積法（CVD法）、塗布・塗層（Coating）法、電鍍法等的方法設置。此時，第二電極20被形成為具有突出部20a，另外，第一電極10的外圍部被形成為具有段狀部11。 接下來，在第一絕緣層51上設置第三絕緣層53（參照圖8(d)）。然後，將第二絕緣層52設置為覆蓋第一電極10的段狀部11的一部分（外圍部）、第三絕緣層53的全部、以及第二電極20的全部。 在n型半導體基板31的下面（背面）設置歐姆電極80（參照圖8(d)）。此時也可使用眾所周知的方法形成歐姆電極80，例如，將含有鎳以及/或是鈦等的金屬，例如通過蒸鍍、化學氣相沉積法（CVD法）、塗布・塗層（Coating）法、電鍍法等的方法設置。 在所述工序內以適宜的時間點（Timing）並且以所定的溫度（例如500℃）進行加熱處理，使第一電極10和第二電極20各自與n型半導體層32形成肖特基接觸。另外，在所述工序內以適宜的時間點（Timing）並且以所定的溫度（例如1000℃）進行加熱處理，使n型半導體基板31的下面（背面）與歐姆電極80形成歐姆接觸。 接下來，對由上述結構構成的本實施方式的作用以及效果進行說明。 根據本實施方式，如圖1所示由於絕緣層51、52、53延伸至碳化矽半導體裝置的端部，因此能夠防止第一電極10與碳化矽半導體裝置的端部之間放電的發生。另外，第一電極10與碳化矽半導體裝置的端部之間設置有第二電極20，由於該第二電極20與n型半導體層32形成肖特基接觸，該位置的電子不會被陷阱捕集，能帶不會被抬高，因此不會形成“反轉層”（參照圖6(b)）。其結果為，能夠減小漏電流。 就這一點而言，也可考慮設置n型摻雜物濃度較高的高濃度n型半導體區域代替設置第二電極20從而防止漏電流的發生。然而，像這樣設置高濃度n型半導體區域，就需要寬帶隙半導體專用（例如碳化矽專用）的離子注入裝置從而需要大量投資，致使製造成本（Cost）被抬高。 另外，第一電極10也與n型半導體層32形成肖特基接觸，不僅可以將第一電極10和第二電極20作為相同材料，而且能夠同時形成第一電極10和第二電極20。因此不必增設新的製造工序，從而能夠進一步壓低製造成本。 本實施方式的第二電極20設置為將第一電極10包圍（參照圖5）時，上述肖特基接觸可以通過將第一電極10包圍來形成，從不會抬高第一電極10周圍的能隙這一點來講是有益的。當設置了多個第二電極20的情況下，可在各個第二電極20處形成肖特基接觸，從而能夠更切實地減小漏電流。再有，有必要留意即使是只設置一個第二電極20，也能夠期待其具有充分減小漏電流的效果。另外，像這樣將第二電極20的數量設為一個在抑制製造成本的同時，也能夠抑制半導體裝置的平面方向上的尺寸。 另外，可視情況，將第二電極20設置為斷續地包圍第一電極10，也可將第二電極20設置為只包圍第一電極10的一部分。 另外，通過將圖1所示的p型區域41、42的端部與第二電極20和n型半導體層32之間的接觸面的端部之間的距離X設為大於理論上的耗盡層寬度，可以得到不同於一般的（Guard Ring）保護環的效果。假設如使第二電極20作為保護環發揮功能，為了通過連接耗盡層，漸漸較小（ Anode ）陽極電位從而進行電場鬆弛，所述距離X會被設計為小於耗盡層寬度。但是，本實施方式中的第二電極20並非以連接耗盡層為目的。一旦原本就延伸的耗盡層超過了第二電極20，第二電極20具有的抑制反轉（Channel）溝道的效果就無法充分發揮。因此，本實施方式中，所述距離X被設計為大於理論上的耗盡層寬度。 鑒於製造誤差以及其他的重要因素，距離X可為： （公式1） 上述（公式1）得出的值大1.5倍～2倍以上。通過採用這種方式，能夠防止耗盡層的意外連接。例如，額定電壓為1200V的碳化矽（Schottky barrier diode）肖特基勢壘二極管，N d為0.8×10 16cm -3,並外加1200V的額定電壓時，距離X至少需要為12.9μm。這樣的情況下，從防止耗盡層意外連接的觀點看，可將距離X設計為20微米程度。 另外，第二電極20如圖4所示，可設置在碳化矽半導體裝置的端部。通過採用這種方式，可以獲得更大的距離X，從而更切實地防止耗盡層的連接。 在施加反向電壓時，電場會集中於第二電極20與n型半導體層32之間的接觸面的端處。 本發明的發明者們瞭解到，在施加反向電壓時，碳化矽半導體裝置的端面（圖1的右端面）與進入內側的區域（圖1中設置第二電極20的區域）之間會產生電位差（殘留電位差）。因此畏懼由於該電位差有可能使第二電極20發生故障。因此，第二電極20具有在第一絕緣層51上的平面方向上突出的突出部20a（參照圖2）時,通過該突出部20a，從能夠對第二電極20與第一導電半導體層32之間的接觸面的端部產生的電場集中進行鬆弛這一點來看是有益的。為了像這樣對第二電極20與第一導電型半導體層32之間的接觸面的端部產生的電場集中進行有效的鬆弛，突出部20a的寬度W2最好是在第二電極20與n型半導體層32之間的接觸面的寬度W1的1.1倍至1.3倍之間。 第二電極20被絕緣層51、52、53完全覆蓋時，由於第二電極20不露出表面，因為可以防止第一電極10與第二電極20之間產生放電。另外，通過第一絕緣層51與不同的第二絕緣層52將第二電極20覆蓋，就可以在設置第一電極10後再將第一電極10覆蓋，因此其製造起來變得容易，從而能夠抑制製造成本。   第二實施方式 接下來，就本發明的第二實施方式進行說明。 第二實施方式為在第二電極20的下方設置p型電場鬆弛區域21、22（該當於權利要求範圍中的“第二導電型電場鬆弛區域”）的至少一部分。該p型電場鬆弛區域21、22如圖9所示，可由一種區域所構成。但是，不僅限於此，p型電場鬆弛區域21、22也可由兩種以上區域所構成。作為一例，如圖10所示，p型電場鬆弛區域21、22可包含高濃度p型電場鬆弛區域21（該當於權利要求範圍中的“高濃度第二導電型電場鬆弛區域”），以及與高濃度p型電場鬆弛區域21相比p型摻雜物濃度更低的低濃度p型電場鬆弛區域22該當於權利要求範圍中的“低濃度第二導電型電場鬆弛區域”）。而且，高濃度p型電場鬆弛區域21可位於低濃度p型電場鬆弛區域22的內側。該“內側”如圖10所示，是指第二電極20一側。另外，低濃度p型電場鬆弛區域22的深度可比高濃度p型電場鬆弛區域21更深，低濃度p型電場鬆弛區域22的寬度可比高濃度p型電場鬆弛區域21的寬度更寬。 p型電場鬆弛區域21、22可連續的設置在第二電極20的下方的全部的區域（參照圖5）。另外，不僅限於此，p型電場鬆弛區域21、22也可斷續的設置在第二電極20的下方的全部的區域。另外，p型電場鬆弛區域21、22也可設置在第二電極20的下方的一部分的區域。 第二實施方式中，其他的結構屬與第一實施方式略同的方式。 本實施方式也可與第一實施方式發揮同樣的效果。具體來說，除了第一實施方式能夠達到的效果外，還能夠得到以下的效果。 如前述中，瞭解到在施加反向電壓時，碳化矽半導體裝置的端面與進入內側的區域之間會產生殘留電位差。因此，畏懼由於該電位差有可能使第二電極20發生故障。 就這一點而言，本實施方式中，由於在第二電極20的下方設置p型電場鬆弛區域21、22，能夠對施加在第二電極20處的電場進行鬆弛，進一步而言，能夠防止第二電極20故障的發生。另外，p型電場鬆弛區域21、22包含高濃度p型電場鬆弛區域21，以及包含設置在該高濃度p型電場鬆弛區域21的內側的低濃度p型電場鬆弛區域22的情況下，能夠更有效率的對施加在第二電極20處的電場進行鬆弛，從而能夠經受高電位差（殘留電位差）。再有，這種情況下對殘留電位差的承受力，相比第一實施方式中闡述的設置“突出部20a”時來得更大。 再有，由於p型電場鬆弛區域21、22能夠與p型區域41、42在同一時間點形成，所以從能夠在不增加製造成本的情況下形成p型電場鬆弛區域21、22這一點來說是有益的。具體來說，能夠在形成高濃度p型區域41時形成高濃度p型電場鬆弛區域21，在形成低濃度p型區域42時形成低濃度p型電場鬆弛區域22。而且，高濃度p型區域41可與高濃度p型電場鬆弛區域21以大致相同的深度形成，低濃度p型區域42可與低濃度p型電場鬆弛區域22以大致相同的深度形成。通過使用這樣的方式，從能夠與不設置p型電場鬆弛區域21、22的方式以同等程度的製造成本來設置p型電場鬆弛區域21、22這一點來說是有益的。 最後，上述各實施方式中的記載、變形例中的記載、以及圖中的公開內容僅僅是為了對權利要求範圍中記載的發明進行說明的一例而已，所以，根據上述實施方式中的記載、以及圖中的公開內容，權利要求範圍中記載的發明不僅限於此。
10 、10’第一電極 11 段狀部 20 第二電極 20a 突出部 21 高濃度p型電場鬆弛區域（高濃度第二導電型電場鬆弛區域） 22 低濃度p型電場鬆弛區域（低濃度第二導電型電場鬆弛區域） 31 第一導電型半導體基板 32 第一導電型半導體層 41 高濃度p型區域（高濃度第二導電型區域） 42 低濃度p型區域（低濃度第二導電型區域） 51 第一絕緣層（絕緣層） 51a開口部 51b開口部 52 第二絕緣層（絕緣層） 53 第三絕緣層（絕緣層） 59 島狀p型區域 80 歐姆電極
圖1是第一實施方式涉及的碳化矽半導體裝置中層結構概略的縱向切面示意圖｡ 圖2是將圖1中第二電極附近放大後的縱向切面示意圖｡ 圖3是第一實施方式的變形例涉及的碳化矽半導體裝置中層結構概略的縱向切面示意圖｡ 圖4是第一實施方式的其他變形例涉及的碳化矽半導體裝置中層結構概略的縱向切面示意圖｡ 圖5是第一實施方式涉及的碳化矽半導體裝置的上方平面圖。 圖6是對第一實施方式涉及的碳化矽半導體裝置解決的課題以及其解決手段進行說明的圖。 圖7是第一實施方式的又一個其他的變形例涉及的碳化矽半導體裝置的上方平面圖。 圖8是對第一實施方式涉及的碳化矽半導體裝置的製造方法進行說明的縱向切面圖。 圖9是第二實施方式的一種方式涉及的碳化矽半導體裝置中層結構概略的縱向切面示意圖｡ 圖10是第二實施方式的其他方式涉及的碳化矽半導體裝置中層結構概略的縱向切面示意圖｡
10第一電極 11 段狀部 20 第二電極 31第一導電型半導體基板 32 第一導電型半導體層 41 高濃度p型區域（高濃度第二導電型區域） 42 低濃度p型區域（低濃度第二導電型區域） 51 第一絕緣層（絕緣層） 52 第二絕緣層（絕緣層） 53 第三絕緣層（絕緣層）

Claims (12)

  1. 一種寬帶隙半導體裝置，其特徵在於，包括：第一導電型半導體層；第二導電型區域，設置在所述第一導電型半導體層上；第一電極，其一部分位於第二導電型區域上，其殘餘部分位於所述第一導電型半導體層上；絕緣層，在所述第一導電型半導體層上與所述第一電極鄰接設置，並延伸至所述寬帶隙半導體裝置的端部；以及第二電極，設置在所述第一電極與所述寬帶隙半導體裝置的端部之間，並與所述第一導電型半導體層形成肖特基接觸，其中，所述第二導電型區域的端部與所述第二電極和第一導電型半導體之間的接觸面的端部之間的距離，比理論上的耗盡層寬度大，所述第一電極與所述第一導電型半導體層形成肖特基接觸或者形成歐姆接觸。
  2. 根據請求項1所述的寬帶隙半導體裝置：其中，一個所述第二電極被設置為連續性地或是斷續性地包圍所述第一電極的一部分或是整體。
  3. 根據請求項1所述的寬帶隙半導體裝置：其中，所述絕緣層具有設置在所述第一導電型半導體層上的第一絕緣層，所述第二電極具有在所述第一絕緣層上沿平面方向突出的突出部。
  4. 根據請求項1所述的寬帶隙半導體裝置：其中，所述絕緣層具有設置在所述第一導電型半導體層上的第一絕緣層；以及具有設置在所述第一絕緣層上並且將所述第二電極完全覆蓋的第二絕緣層。
  5. 根據請求項4所述的寬帶隙半導體裝置：其中，所述第二電極不設置在所述寬帶隙半導體裝置的端部上。
  6. 根據請求項1所述的寬帶隙半導體裝置：其中，第二導電型電場鬆弛區域的至少一部分設置在所述第二電極的下方。
  7. 根據請求項6所述的寬帶隙半導體裝置：其中，所述第二導電型電場鬆弛區域包含高濃度第二導電型電場鬆弛區域；以及與所述高濃度第二導電型電場鬆弛區域相比，第二導電型摻雜物濃度較低的低濃度第二導電型電場鬆弛區域，其中，所述高濃度第二導電型電場鬆弛區域位於所述低濃度第二導電型電場鬆弛區域的內側。
  8. 根據請求項1所述的寬帶隙半導體裝置：其中，所述第二導電型區域的端部與所述第二電極和第一導電型半導體之間的接觸面的端部之間的距離，比理論上的耗盡層寬度大1.5倍以上。
  9. 一種寬帶隙半導體裝置的製造方法，其特徵在於，包括：在第一導電型半導體層上設置第二導電型區域；在第二導電型區域上設置第一電極的一部分，在所述第一導電型半導體層上設置第一電極的殘餘部分；在所述第一電極與所述寬帶隙半導體裝置的端部之間設置第二電極，並與所述 第一導電型半導體層形成肖特基接觸；以及在所述第一導電型半導體層上將延伸至所述寬帶隙半導體裝置端部的絕緣層與所述第一電極鄰接設置，其中，所述第二導電型區域的端部與所述第二電極和第一導電型半導體之間的接觸面的端部之間的距離，比理論上的耗盡層寬度大，所述第一電極與所述第一導電型半導體層形成肖特基接觸或者形成歐姆接觸。
  10. 根據請求項9所述的寬帶隙半導體裝置的製造方法：其中，所述第二電極在設置所述第一電極時設置，並且所述第一電極與所述第一導電型半導體層形成肖特基接觸。
  11. 根據請求項9所述的寬帶隙半導體裝置的製造方法：其中，所述第二導電型電場鬆弛區域在設置所述第二導電型區域時設置，所述第二電極設置在所述第二導電型電場鬆弛區域的至少一部分的上方。
  12. 根據請求項9所述的寬帶隙半導體裝置的製造方法：其中，所述第二導電型區域的端部與所述第二電極和第一導電型半導體之間的接觸面的端部之間的距離，比理論上的耗盡層寬度大1.5倍以上。
TW105108776A 2015-08-27 2016-03-22 A wide band gap semiconductor device, and a wide band gap semiconductor device TWI584466B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/004312 WO2017033216A1 (ja) 2015-08-27 2015-08-27 ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201709515A TW201709515A (zh) 2017-03-01
TWI584466B true TWI584466B (zh) 2017-05-21

Family

ID=57358758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108776A TWI584466B (zh) 2015-08-27 2016-03-22 A wide band gap semiconductor device, and a wide band gap semiconductor device

Country Status (6)

Country Link
US (1) US9960228B2 (zh)
EP (1) EP3159933B1 (zh)
JP (1) JP6030806B1 (zh)
CN (1) CN107078167B (zh)
TW (1) TWI584466B (zh)
WO (1) WO2017033216A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7113220B2 (ja) * 2018-02-06 2022-08-05 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
JP7085959B2 (ja) * 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置
JP7113230B2 (ja) 2019-02-19 2022-08-05 パナソニックＩｐマネジメント株式会社 半導体素子
JP2021118218A (ja) * 2020-01-23 2021-08-10 パナソニックＩｐマネジメント株式会社 半導体素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201448207A (zh) * 2013-03-13 2014-12-16 Transphorm Inc 增強型ｉｉｉ族氮化物元件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227063A (ja) 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
JPH03185870A (ja) * 1989-12-15 1991-08-13 Toshiba Corp 半導体装置
JP2003069045A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 半導体装置
JP4535151B2 (ja) * 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
JP6261155B2 (ja) * 2012-02-20 2018-01-17 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP2015109292A (ja) * 2012-03-19 2015-06-11 三菱電機株式会社 半導体モジュール
JP6194779B2 (ja) * 2013-12-09 2017-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201448207A (zh) * 2013-03-13 2014-12-16 Transphorm Inc 增強型ｉｉｉ族氮化物元件

Also Published As

Publication number Publication date
US20170263697A1 (en) 2017-09-14
EP3159933A1 (en) 2017-04-26
WO2017033216A1 (ja) 2017-03-02
EP3159933A4 (en) 2017-08-09
JPWO2017033216A1 (ja) 2017-08-24
EP3159933B1 (en) 2021-04-28
TW201709515A (zh) 2017-03-01
CN107078167A (zh) 2017-08-18
US9960228B2 (en) 2018-05-01
JP6030806B1 (ja) 2016-11-24
CN107078167B (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
TWI584466B (zh) A wide band gap semiconductor device, and a wide band gap semiconductor device
US9337276B2 (en) Silicon carbide semiconductor device having junction barrier Schottky diode
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
US20090236611A1 (en) Silicon carbide semiconductor device and method of making the same
US20120228636A1 (en) Schottky barrier diode
US9178079B2 (en) Semiconductor diode device
JP5943819B2 (ja) 半導体素子、半導体装置
JP2012186318A (ja) 高耐圧半導体装置
JP5233158B2 (ja) 炭化珪素半導体装置
JP2013042054A (ja) 半導体装置
JP2024019464A (ja) 半導体装置
JP2012174895A (ja) 高耐圧半導体装置
JP5735611B2 (ja) ＳｉＣ半導体装置
JP2017063079A (ja) 炭化珪素半導体装置およびその製造方法
JP5943846B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6589278B2 (ja) 半導体素子および半導体素子の製造方法
JP2016092168A (ja) 炭化珪素半導体装置
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
JP2007235064A (ja) ショットキーバリア半導体装置及びその製造方法
TWI688100B (zh) 寬帶隙半導體裝置
EP3010045A1 (en) Semiconductor device and a method of manufacturing same
JP6200107B1 (ja) ワイドギャップ型半導体装置
JP2016162783A (ja) 半導体装置
JP2013152982A (ja) 半導体装置及びこれを備えた半導体モジュール
JP6606819B2 (ja) 半導体装置