JPS63227063A - 高耐圧半導体装置 - Google Patents

高耐圧半導体装置

Info

Publication number
JPS63227063A
JPS63227063A JP62060229A JP6022987A JPS63227063A JP S63227063 A JPS63227063 A JP S63227063A JP 62060229 A JP62060229 A JP 62060229A JP 6022987 A JP6022987 A JP 6022987A JP S63227063 A JPS63227063 A JP S63227063A
Authority
JP
Japan
Prior art keywords
width
rings
field
field limiting
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62060229A
Other languages
English (en)
Inventor
Yoshitaka Sasaki
芳高 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP62060229A priority Critical patent/JPS63227063A/ja
Publication of JPS63227063A publication Critical patent/JPS63227063A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は高耐圧半導体装置、特にそのブレークダウン特
性の向上を図る技術に関するものである。
(従来の技術) 近年において、高耐圧、大電力用のトランジスタの需要
が増加する中で、特に高性能、高信顛性のトランジスタ
が望まれるようになった。
一般的には、例えば800 Vまたは100OV以上の
高耐圧トランジスタでは、低不純物濃度のシリコン基板
上に空乏層を広げるためのフィールド・リミッティング
・リングや、空乏層を拡がり易くするとともに電位を安
定させるためのフィールド・プレートが設けられ、さら
に信顧性の向上を図るためにリンネ鈍物がドープされた
P S G (Phosph。
5ilicate Glass)膜等のパッシベーショ
ン膜を設けている。
第4図は従来の高耐圧半導体装置の一例としてDSA(
Diffusion Self−Aligment)構
造のパワーMO3FETの構成を示すものである。DS
A MOS PETは二重拡散によってチャンネルを形
成するもので、ゲート酸化膜を介して形成された格子状
のゲート多結晶シリコン膜により囲まれた同じ拡散窓を
介してチャンネル領域を形成するための不純物拡散と、
ソース領域を形成するための不純物拡散とを行っている
のが特徴である。
第4図に示すように、ドレイン領域を構成するn4型半
導体基板1の上にn型エピタキシャル層2を形成したn
オンn“構造となっており、ドレイン電極1aはn°半
導体基板1の裏面に形成されている。n型エピタキシャ
ル層2の主面にはゲート酸化膜5aが形成され、その上
にゲート多結晶シリコン膜6が形成されている。このゲ
ート多結晶シリコン膜6は所定のパターンに形成されて
おり、セルを構成している。各セル内にはp“型半導体
層3と、チャンネル領域を構成するp型半導体層4と、
ソース領域を構成するn゛型型温導体層8が形成されて
いる。多結晶シリコン膜6の上には酸化膜5bとPSG
膜5cとが形成されており、これらの絶縁膜にあけた開
口を介してp゛゛半導体N3およびn“型半導体N8の
双方にオーミック接触しているアルミニウムより成るソ
ース電極9がPSG膜5c上に形成されている。空乏層
を広げるためにセル集合領域を囲むようにp゛゛半導体
層より成るフィールド・リミッティング・リング(以下
FLRと略記するHOa、 10bが形成されており、
これらのFLRと接触するようにフィールド゛・プレー
ト(以下FPと略記するHla、 llbがフィールド
酸化膜5d上に堆積されたPSG膜5c上に形成されて
いる。さらにチップの最外周にはn゛゛半導体層より成
るチャンネル・ストッパ12が形成され、これにはイク
イ・ポテンシャル・リング(以下、equt−pote
nttalrtngの頭文字をとってEQRと略記する
。)13が接続されている。
(発明が解決しようとする問題点) 上述した従来の高耐圧トランジスタにおいては素子特性
、特に耐圧を安定なものとするために、活性化領域の周
囲に空乏層が広がり易くするためのFLR10a、 1
0bと、これに接続されたFP lla、 llbが形
成されているとともにトランジスタの周囲の電位を安定
させるためのチャンネル・ストッパ12と、これに接続
されたEQR13が形成されている。
このようなりSA槽構造パワーMO5FETにおいて、
オン抵抗を低くするためには、限られたチップ面積内で
チャンネル幅を長くとれるようにセルの数を多くするこ
とが必要である。しかしながら高耐圧、特に900vあ
るいは100OV以上ともなると、フィールド・リミッ
ティング・リング(ガードリング)を複数配列して所望
の特性が得られるようにしている。このように複数のフ
ィールド・リミッティング・リングを設けると、これら
が占める面積はきわめて大きくなり、その分セルの個数
が少なくなり、オン抵抗を十分に低くすることができな
い欠点がある。一方、フィールド・リミッティング・リ
ングの幅を狭くすれば、それが占める面積を少なくでき
る。しかしながら、そのような高耐圧半導体装置は、そ
れを取巻く周囲の諸条件によって初期耐圧が劣化し易く
、例えばフィールド・リミッティング・リング10a、
 10bの上に、例えばポリイミド樹脂より成る誘電体
膜を形成すると、第5図に示すように低電流領域におい
てリーク電流が生ずるリニアブレークダウン現象が起き
る欠点ある。
また、フィールド・リミッティング・リングを細くした
半導体装置では第6図に示すように耐圧のクリープまた
はウオーク等の変動が生ずるとともに第7図に示すよう
にアバランシェブレークダウン特性がソフトとなり理論
値に近い耐圧が得られず信顧性の点でも問題があった。
本発明の目的は、上述した問題に鑑みてなされたもので
、耐圧の劣化が生ぜず、ハードなブレークダウン特性が
得られ、しかも信顛性の高い高耐圧半導体装置を提供し
ようとするものである。
(問題点を解決するための手段および作用)本発明の高
耐圧半導体装置は、一導電型の半導体基体と、その表面
に形成した逆導電型の半導体層と、この逆導電型の半導
体層を囲むように形成した逆導電型の複数のフィールド
・リミッティング・リングとを具え、最外側のフィール
ド・リミッティング・リングの幅を、その内側にある少
なくとも1つのフィールド・リミッティング・リングの
幅よりも広くしたことを特徴とするものである。
本発明の高耐圧半導体装置を実施するに当たっては、例
えば3本のフィールド・リミッティング・リングを設け
、その幅を内側から外側に向けて大きくしていったり、
内側の2本の幅を等しくし、外側の幅をそれよりも大き
くしたりすることができる。また、4本のフィールド・
リミッティング・リングを設ける場合、内側から外側に
向けて段々と幅を広くすることできる他、内側から外側
に向けて狭−狭一広一広としたり、狭−広一狭一広とす
ることができる。いずれの場合でも最外側のフィールド
・リミッティング・リングの幅が最大となるようにすれ
ばよい。このように構成すると、空乏層が広がり易くな
るとともに耐圧が安定化し、ハードなブレークダウン特
性が得られることになる。
(実施例) 第1図(a)〜(d)は本発明の高耐圧半導体装置の一
実施例であるDSA MOS FETの順次の製造工程
における構成を示す断面図である。
n型不純物を高濃度にドープしたn゛゛シリコン半導体
基板2Iの上に、例えば比抵抗が40Ω−CIllで、
厚さが100μm程度のn型シリコンエピタキシャル半
導体層22を形成してnオンn゛構造の半導体基体を形
成した後、n型半導体層22上に約1000人の厚さの
酸化膜3を形成し、その後選択的にp゛型型半体体層2
41〜24−4を形成した様子を第1図(a)に示す。
p゛型半導体M 24−3〜24−5は、ρ゛型型半体
体層24−2周囲を取囲むようにリング状に形成されて
いる。また、これらの3本のp゛型半導体M24−3.
24−4および24−5の幅は、それぞれ15μm、3
0μmおよび45μ頂と外側に行く程広くなっている。
次に、約2μmの厚い酸化膜25を形成し、その後フォ
トエツチング法によってゲートSN域を形成すべき部分
の厚い酸化膜を選択的にエツチングした後、ゲート酸化
膜26を、例えば1000人程度定形成し、さらにこの
ゲート酸化膜上にゲート電極を構成する多結晶シリコン
パターン27を選択的に形成した様子を第1図(b)に
示す。
続いて多結晶シリコンパターン27をマスクとしてp型
不純物をイオン注入し、加熱処理してこれを01型工ピ
タキシヤル半導体層22中にドライブしてチャンネル領
域を構成するp型半導体層28を形成し、再度多結晶シ
リコンパターン27をマスクとしてn型不純物をイオン
注入し、ドライブしてソース領域を構成するn゛型型厚
導体層29形成した後、CVD−5iO□膜30を約5
000人の厚さに形成した様子を第1図(c)に示す。
この場合p型半導体層28はpゝ型型半体体層241.
24−2と連続するように形成し、n゛型半導体M29
はp型半導体層28中に浅く形成する。
続いて、第1図(d)に示すように厚い酸化膜25、ゲ
ート酸化膜26、CCVD−5in膜30にコンタクト
ホールを形成した後、AIより成る金属電極膜31−1
〜31−4を約3μmの厚さに形成する。この際、チッ
プ周辺の電位を安定化するために、イクイ・ポテンシャ
ル・リング31−5も同時に形成する。また、第1図(
d)では図示していないが、n+型半導体基板21の裏
面にドレイン電極を構成する金属電極膜を形成する。こ
のようにして、ソース−ドレイン間の耐圧が約1000
Vの高耐圧パワーMOS FETが得られる。
第2図は本実施例のアバランシェブレークダウン特性を
示すものであり、ハードな特性が得られていることがわ
かる。また、リニアブレークダウン現象やクリープ現象
も生じておらず、理論値にきわめて近い特性が得られた
このように、本発明によればフィールド・リミッティン
グ・リングを複数設け、最外側のものの幅を最大とする
ことにより、高耐圧の条件である空乏層の伸びが得られ
、また伸びた空乏層の範囲が広くなり、例えばフィード
酸化膜を介して有機系(例えばポリイミド系)のパッシ
ベーション膜を設けても耐圧の劣化は殆んど起らなくな
る。その理由は、次のようなものである。半導体素子に
電圧を印加すると、空乏層は外側に向けて伸びて行き、
P゛゛半導体層より成る複数のフィールド・リミッティ
ング・リングに次々と到達するが、このとき一番外側の
フィールド・リミッティング・リングには最も強い電界
が加わる。本発明では、空乏層が到達した部分の最後の
フィールド・リミッティング・リングの幅は他のリング
よりも広くしであるので、空乏層がこの最外側のフィー
ルド・リミッティング・リングで安定することになる。
これによって理論値通りの良好なブレークダウン特性が
得られることになる。
第3図は本発明の高耐圧半導体装置の他の実施例の製造
工程の途中における構成を示す平面図である。本例では
、バイポーラトランジスタとして構成したものであり、
n型の半導体層41の表面にベース領域を構成するp型
半導体層42を形成し、さらにこのp型半導体層を囲む
ように3本のp型半導体層より成るフィールド・リミッ
ティング・リング43−1.43−2.43−3をリン
グ状に形成したものである。これらフィールド・リミッ
ティング・リング43−1.43−2.43−3の幅を
内側から外側に段々と広(しである。さらにp型半導体
層42中にエミッタ領域を構成するn゛゛半導体層を形
成してバイポーラトランジスタを構成することができる
本実施例ではフィールド・リミッティング・リング43
−1.43−2.43−3の幅をそれぞれ15μm、 
26μm、32μmとすることにより耐圧が高く信頬性
の良いバイポーラトランジスタが得られた。
本発明は上述した実施例に限られるものではなく、幾多
の変更や変形が可能である。例えば上述した実施例では
3本のフィールド・リミッティング・リングを設け、そ
れらの幅を内側から外側にかけて段々と広くしていった
が、必ずしも段々と広くする必要はなく、例えば狭−狭
一広としたり、狭−広一広とすることもできる。またフ
ィールド・リミッティング・リングの本数は2本以上で
あればよく、例えば4本とする場合には内側から外側に
向けて段々と広くしたり、狭−狭一広一広としたり、狭
−広一狭一広としたりすることができる。また、上述し
た実施例ではフィールド・リミッティング・リングと接
続する電極膜を設け、これに所定の電位を与えてフィー
ルド・プレートとして作用させるようにしたが、フィー
ルド・プレートは設けなくてもよい。
(発明の効果) 上述した本発明の高耐圧半導体装置の利点を要約すると
次の通りである。
(1)フィールド・リミッティング・リングの上の酸化
膜の上に誘電率の大きい物質、例えばポリイミド樹脂膜
を形成してもリニアブレークダウンや耐圧劣化が生じな
い。
(2)耐圧のクリープまたはウオークが生じない。
(3)アバランシェブレークダウン特性がハードである
(4)耐圧の値が理論値に近いものが得られる。
(5)バイアス・トリートメント等の信顧性が良い。
【図面の簡単な説明】
第1図(a)〜(d)は本発明による高耐圧半導体装置
の一実施例であるパワーMO5FETの順次の製造工程
における構成を示す断面図、第2図は同じくそのブレー
クダウン特性を示す図、 第3図は本発明の高耐圧半導体装置の他の実施例である
パワーバイポーラトランジスタの製造途中における構成
を示す平面図、 第4図は従来のパワーMO3FETの構造を示す断面図
、 第5図、第6図および第7図は従来のパワーMO5FE
Tのブレークダウン特性を示す図である。 21・・・n゛゛半導体基板 22・・・n型半導体層
23・・・酸化膜 24−1〜24−2・・・p゛型型厚導体層243〜2
4−5・・・フィールド・リミッティング、リング25
・・・厚い酸化膜    26・・・ゲート酸化膜27
・・・多結晶シリコンパターン 28・・・p型半導体層   29・・・n゛型型半体
体層30・・CVD−5iOz膜 31−1〜31−5・・・金属電極膜 41・・・n型半導体層   42・・・ρ゛型型厚導
体層43−1〜43−3・・フィールド・リミッティン
グ・リング特許出願人   ティーディーケイ株式会社
電圧(V)□ 第3図 且 第5図 第7図 弓ETJ三、(Vン − 第6図 電圧(V)−

Claims (1)

    【特許請求の範囲】
  1. 1、一導電型の半導体基体と、その表面に形成した逆導
    電型の半導体層と、この逆導電型の半導体層を囲むよう
    に形成した逆導電型の複数のフィールド・リミッティン
    グ・リングとを具え、最外側のフィールド・リミッティ
    ング・リングの幅を、その内側にある少なくとも1つの
    フィールド・リミッティング・リングの幅よりも広くし
    たことを特徴とする高耐圧半導体装置。
JP62060229A 1987-03-17 1987-03-17 高耐圧半導体装置 Pending JPS63227063A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62060229A JPS63227063A (ja) 1987-03-17 1987-03-17 高耐圧半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62060229A JPS63227063A (ja) 1987-03-17 1987-03-17 高耐圧半導体装置

Publications (1)

Publication Number Publication Date
JPS63227063A true JPS63227063A (ja) 1988-09-21

Family

ID=13136133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62060229A Pending JPS63227063A (ja) 1987-03-17 1987-03-17 高耐圧半導体装置

Country Status (1)

Country Link
JP (1) JPS63227063A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5691553A (en) * 1994-09-20 1997-11-25 Hitachi, Ltd. Semiconductor device and power converter using same
JP2007012801A (ja) * 2005-06-29 2007-01-18 Shindengen Electric Mfg Co Ltd 半導体装置
JP2011249580A (ja) * 2010-05-27 2011-12-08 Fuji Electric Co Ltd 半導体装置
CN102956685A (zh) * 2011-10-19 2013-03-06 扬州杰利半导体有限公司 一种耐高温平面结构型超高压二极管芯片
JP2015070184A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置
JP6030806B1 (ja) * 2015-08-27 2016-11-24 新電元工業株式会社 ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法
JP2016225363A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 半導体装置
CN109119341A (zh) * 2018-08-22 2019-01-01 盛世瑶兰(深圳)科技有限公司 一种vdmos器件终端结构及其制作方法
CN109417086A (zh) * 2017-01-25 2019-03-01 富士电机株式会社 半导体装置
CN109616511A (zh) * 2018-12-18 2019-04-12 深圳市威兆半导体有限公司 一种纵向多重pn结的vdmos分压环的设计方法
CN111244158A (zh) * 2020-01-21 2020-06-05 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5691553A (en) * 1994-09-20 1997-11-25 Hitachi, Ltd. Semiconductor device and power converter using same
JP2007012801A (ja) * 2005-06-29 2007-01-18 Shindengen Electric Mfg Co Ltd 半導体装置
JP2011249580A (ja) * 2010-05-27 2011-12-08 Fuji Electric Co Ltd 半導体装置
CN102956685A (zh) * 2011-10-19 2013-03-06 扬州杰利半导体有限公司 一种耐高温平面结构型超高压二极管芯片
JP2015070184A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置
JP2016225363A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 半導体装置
WO2017033216A1 (ja) * 2015-08-27 2017-03-02 新電元工業株式会社 ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法
JP6030806B1 (ja) * 2015-08-27 2016-11-24 新電元工業株式会社 ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法
CN107078167A (zh) * 2015-08-27 2017-08-18 新电元工业株式会社 宽带隙半导体装置以及宽带隙半导体装置的制造方法
US9960228B2 (en) 2015-08-27 2018-05-01 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device and method of manufacturing the same
CN109417086A (zh) * 2017-01-25 2019-03-01 富士电机株式会社 半导体装置
CN109417086B (zh) * 2017-01-25 2021-08-31 富士电机株式会社 半导体装置
CN109119341A (zh) * 2018-08-22 2019-01-01 盛世瑶兰(深圳)科技有限公司 一种vdmos器件终端结构及其制作方法
CN109616511A (zh) * 2018-12-18 2019-04-12 深圳市威兆半导体有限公司 一种纵向多重pn结的vdmos分压环的设计方法
CN109616511B (zh) * 2018-12-18 2021-11-26 深圳市威兆半导体有限公司 一种纵向多重pn结的vdmos分压环的设计方法
CN111244158A (zh) * 2020-01-21 2020-06-05 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN111244158B (zh) * 2020-01-21 2023-10-20 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法

Similar Documents

Publication Publication Date Title
JP2585331B2 (ja) 高耐圧プレーナ素子
US4412242A (en) Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4399449A (en) Composite metal and polysilicon field plate structure for high voltage semiconductor devices
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2000040822A (ja) 超接合半導体素子およびその製造方法
JPS59141267A (ja) 半導体装置
JPS63227063A (ja) 高耐圧半導体装置
SE513284C3 (sv) Halvledarkomponent med linjär ström-till-spänningskarakteristik
US9263280B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JPH0621358A (ja) 絶縁ゲート型バイポーラトランジスタ
JPS6263472A (ja) パワ−mos−fet
US20230307529A1 (en) Support shield structures for trenched semiconductor devices
JP2882291B2 (ja) 高耐圧ダイオード及びその製造方法
JP2808871B2 (ja) Mos型半導体素子の製造方法
JP2000294770A (ja) 半導体装置
JPH0818041A (ja) 高耐圧半導体装置およびその製造方法
JP2000269520A (ja) 高耐圧型半導体装置
JP4017763B2 (ja) 静電誘導トランジスタ
RU186986U1 (ru) Моп-транзистор на основе карбида кремния
JPS6115369A (ja) 半導体装置及びその製造方法
CN210325806U (zh) 一种具有jfet区布图设计的半导体器件
US20230223435A1 (en) Pillar structure and super junction semiconductor device including the same
US20220246723A1 (en) Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof
US20220130951A1 (en) Power semiconductor device
JP2629437B2 (ja) 横型絶縁ゲート型バイポーラトランジスタ