CN109417086B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109417086B
CN109417086B CN201780039689.0A CN201780039689A CN109417086B CN 109417086 B CN109417086 B CN 109417086B CN 201780039689 A CN201780039689 A CN 201780039689A CN 109417086 B CN109417086 B CN 109417086B
Authority
CN
China
Prior art keywords
field plate
semiconductor device
layer
active
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780039689.0A
Other languages
English (en)
Other versions
CN109417086A (zh
Inventor
尾崎大辅
河野凉一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN109417086A publication Critical patent/CN109417086A/zh
Application granted granted Critical
Publication of CN109417086B publication Critical patent/CN109417086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供具备有源部和终端结构部的半导体装置。所述半导体装置具备：设置于半导体基板的有源部以及设置于半导体基板的正面侧的终端且缓和终端的电场的终端结构部。在施加额定电压时，对于终端结构部的正面侧的电场分布而言，有源部侧的端部的电场可以比正面侧的电场分布的最大值小。另外，终端结构部的电场分布在比终端结构部的中心靠近与有源部相反的边缘侧的位置可以具有电场的最大峰。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知在具有有源部的半导体装置中，设置用于缓和有源部的端部处的电场集中的终端结构部(例如，参照专利文献1)。
专利文献1：日本特开平9-232597号公报
发明内容
技术问题
然而，在现有的半导体装置中，有时由于在终端结构部的有源部侧的端部处电场集中而导致耐压不够。
技术方案
在本发明的第一方式中，提供一种半导体装置，具备：有源部，其设置于半导体基板；以及终端结构部，其设置于半导体基板的正面侧的终端，缓和终端的电场。在额定动作(电压施加)时，终端结构部的正面侧的电场分布中的有源部侧的端部的电场可以比正面侧的电场分布的最大值小。
终端结构部的电场分布在比终端结构部的中心靠近与有源部相反的边缘侧的位置可以具有电场的最大峰。
终端结构部可以具备：多个保护环，其从有源部侧向与有源部相反的边缘侧并列地排列；以及多个第一场板层，其从有源部侧向边缘侧并列地排列，且与多个保护环分别电连接。多个第一场板层中的有源部侧的第一场板层可以比多个保护环中的对应的保护环向边缘侧突出。多个第一场板层中的边缘侧的第一场板层可以比多个保护环中的对应的保护环向有源部侧突出。
多个第一场板层中的有源部侧的第一场板层随着朝向边缘侧，第一场板层的突出量可以依次变小。多个第一场板层中的边缘侧的第一场板层随着朝向有源部侧，第一场板层的突出量依次变小。
多个第一场板层中的最靠近边缘侧的第一场板层可以向有源部侧突出，并且也向边缘侧突出。
半导体装置还具备耐量结构部，上述耐量结构部设置于半导体基板的正面侧的有源部与终端结构部之间。
半导体基板在第一导电型的半导体基板的正面侧可以至少形成有与第一导电型不同的第二导电型的第二导电型层。耐量结构部可以具有阱层作为第二导电型层。
半导体装置还可以具备：层间绝缘膜，其设置在半导体基板的正面上；以及第二场板层，其设置在层间绝缘膜上，且与阱层电连接。第二场板层可以比阱层向边缘侧突出。
第二场板层和与该第二场板层相邻的第一场板层之间以及第一场板层彼此之间的间隔可以相同。
多个第一场板层的宽度可以是越靠近边缘侧变得越大。
多个保护环的宽度可以相同。
阱层和与该阱层相邻的保护环之间的间隔以及保护环彼此之间的间隔可以是越靠近边缘侧变得越大。
在施加额定电压时，终端结构部的正面侧的电场分布在阱层和与该阱层相邻的保护环之间以及保护环彼此之间具有脉冲状的波形，且连结该脉冲状的波形的峰而得到的曲线可以呈凸状。
应予说明，上述的发明内容未列举本发明的所有特征。另外，这些特征群的子组合也另外能够成为发明。
附图说明
图1表示半导体装置100的构成的概要。
图2表示实施例1的半导体装置100的构成的一个例子。
图3表示比较例1的半导体装置500的构成。
图4表示实施例1的半导体装置100的电场分布的一个例子。
图5表示比较例1的半导体装置500的电场分布的一个例子。
符号说明
10：半导体基板，20：有源部，22：基极层，30：终端结构部，32：保护环，34：场板层，36：层间绝缘膜，38：层间绝缘膜，40：耐量结构部，42：阱层，50：沟道截止部，60：曲线，100：半导体装置，102：正面侧电极，500：半导体装置，502：正面侧电极，530：终端结构部，532：保护环，534：场板层，540：耐量结构部，542：阱层，550：沟道截止部，560：曲线
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并非限定权利要求的发明。另外，实施方式中说明的特征的所有组合并不一定是发明的解决方案所必须的。
图1表示半导体装置100的构成的概要。本例的半导体装置100具备形成于半导体基板10的有源部20、终端结构部30和耐量结构部40。
半导体基板10是通过离子注入、扩散等在第一导电型的半导体基板形成第二导电型的第二导电型层而成的。本例的半导体基板10在第一导电型的半导体基板(N-型)的正面侧至少形成有与第一导电型不同的第二导电型的第二导电型层。在本说明书中，将第一导电型设为N型，将第二导电型设为P型进行说明，但也可以将第一导电型与第二导电型互换。半导体基板10可以是硅基板，也可以是碳化硅基板、氮化物半导体基板等。
有源部20是在驱动半导体装置100时供电流流通的区域。有源部20设置于半导体基板10。在一个例子中，在半导体装置100为反向导通IGBT(RC-IGBT：Reverse Conducting-IGBT)的情况下，在有源部20设置有晶体管和二极管。半导体装置100可以为晶体管或二极管。本例的有源部20具有设置于半导体装置100的正面侧的基极层22。基极层22具有第二导电型。
终端结构部30缓和半导体基板10的正面侧的终端的电场。终端结构部30以包围有源部20的周围的方式设置。终端结构部30缓和有源部20的端部处的电场集中。终端结构部30设置于半导体基板10的正面侧的终端。在半导体装置100的额定动作(施加额定电压)时，终端结构部30的有源部侧的端部的电场比半导体基板10的正面侧的电场分布的最大值小。终端结构部30具备保护环32和场板层34。本例的终端结构部30具备多个保护环32和多个场板层34。
保护环32设置于半导体基板10的正面侧。保护环32可以设置有多个。多个保护环32以从有源部侧起向边缘侧并列的方式排列。保护环32具有高浓度的第二导电型。本例的保护环32具有P+型的导电型。在一个例子中，保护环32是通过进行硼等杂质的离子注入而形成的。
在此，在本说明书中，边缘侧是指从有源部20看时设置有终端结构部30的一侧。即，边缘侧是指从终端结构部30看时与有源部20相反的一侧。例如，在俯视时，在终端结构部30包围有源部20的周围的情况下，边缘侧是指半导体基板10的外侧。
另一方面，在本说明书中，有源部侧是指从终端结构部30看时设置有有源部20的一侧。例如，在俯视时，在终端结构部30包围有源部20的周围的情况下，有源部侧是指半导体基板10的内侧。
场板层34与保护环32电连接。另外，场板层34被设定为预先确定的电位。多个场板层34以从有源部侧起向边缘侧并列的方式排列。场板层34具有从保护环32突出的结构。本例的多个场板层34根据场板层34的设置位置，至少向有源部侧或边缘侧中的任一方突出。另外，多个场板层34可以向有源部侧和边缘侧这两方突出。
例如，有源部侧的场板层34比对应的保护环32向边缘侧突出。边缘侧的场板层34比对应的保护环32向有源部侧突出。对应的保护环32是指多个保护环32中的与场板层34连接的保护环32。场板层34是第一场板层的一个例子。
在多个场板层34为奇数的情况下，有源部侧的场板层34是指比正中的场板层34靠近有源部侧的场板层34。在多个场板层34为偶数的情况下，有源部侧的场板层34是指比中央的2个场板层34之间靠近有源部侧的场板层34。应予说明，有源部侧的场板层34可以是指比终端结构部30的中心位置靠近有源部侧的场板层34。另一方面，在多个场板层34为奇数的情况下，边缘侧的场板层34是指比正中的场板层34靠近边缘侧的场板层34。在多个场板层34为偶数的情况下，边缘侧的场板层34是指比中央的2个场板层34之间靠近边缘侧的场板层34。应予说明，边缘侧的场板层34可以是指比终端结构部30的中心位置靠近边缘侧的场板层34。
在此，向边缘侧突出是指场板层34的边缘侧的端部设置于比对应的保护环32的边缘侧的端部靠近边缘侧的位置。另一方面，向有源部侧突出是指场板层34的有源部侧的端部设置于比对应的保护环32的有源部侧的端部靠近有源部侧的位置。通过使场板层34突出，从而缩短其与相邻的保护环32之间的距离，因此耗尽层容易向突出的一侧扩展。
层间绝缘膜36和层间绝缘膜38设置在半导体基板10的正面上。本例的半导体装置100具有层间绝缘膜36和层间绝缘膜38这两层的层间绝缘膜，但也可以具有单层的层间绝缘膜。在一个例子中，层间绝缘膜36是硅氧化膜，层间绝缘膜38为PSG(Phosphorus SiliconGlass：磷硅玻璃)膜。但是，层间绝缘膜36和层间绝缘膜38的材料不限于此。
正面侧电极102设置在层间绝缘膜38上。本例的正面侧电极102为发射极。另外，正面侧电极102与阱层42电连接。正面侧电极102是第二场板层的一个例子。正面侧电极102比阱层42向边缘侧突出。由此，在耐量结构部40的边缘侧的端部处，耗尽层容易向边缘侧扩展。因此，阱层42的边缘侧的端部处的电场得到缓和。层间绝缘膜36和层间绝缘膜38的厚度、材料可以以得到预先确定的电场分布的方式选择。
耐量结构部40防止半导体装置100反向恢复动作时的元件破坏。耐量结构部40设置在有源部20与终端结构部30之间。耐量结构部40设置在半导体基板10的正面侧。耐量结构部40在通电时作为限流电阻发挥功能，抑制向终端结构部30的空穴注入。通过设置耐量结构部40，从而降低终端结构部30中的空穴电子对的浓度。由此，半导体装置100能够抑制因反向恢复动作时的电流集中而导致的发热，防止元件破坏。本例的耐量结构部40具有阱层42。
阱层42设置于半导体基板10的正面侧。阱层42具有高浓度的第二导电型。本例的阱层42具有P+型的导电型。阱层42设置于耐量结构部40。另外，阱层42也设置于有源部20的耐量结构部40侧的端部。即，阱层42从耐量结构部40形成到有源部20。阱层42在阱层42的边缘侧的端部抽出所产生的雪崩载流子。由此，防止对有源部20的边缘侧的端部施加高电压而导致破坏。
本例的半导体装置100通过将保护环32与场板层34电连接，从而将保护环32和场板层34设定为相同电位。因此，通过调整保护环32和场板层34的宽度和/或间隔，能够调整终端结构部30中的耗尽层的延伸方式。本例的半导体装置100以使反向恢复动作时的电场的最大峰向终端结构部30偏离的方式调整保护环32和场板层34的配置。
[实施例1]
图2表示实施例1的半导体装置100的构成的一个例子。本例的保护环32具有12个保护环32a～保护环32l(从有源部20侧起依次标记符号为32a、32b···)。另外，场板层34具有12个场板层34a～场板层34l(从有源部20侧起依次标记符号为34a、34b···)。在半导体装置100的边缘侧的端部设置有沟道截止部50。
宽度A表示场板层34的截面的宽度。多个场板层34a～场板层34l分别以宽度Aa～Al排列(由Aa表示34a的宽度，由Ab表示34b的宽度，由Ac表示34c的宽度，由Ad表示34d的宽度，由Ae表示34e的宽度，由Af表示34f的宽度，由Ag表示34g的宽度，由Ah表示34h的宽度，由Ai表示34i的宽度，由Aj表示34j的宽度，由Ak表示34k的宽度，由Al表示34l的宽度)。场板层34的宽度A从有源部侧到边缘侧依次增大。即，场板层34的宽度Aa～Al具有Aa＜Ab＜Ac＜Ad＜Ae＜Af＜Ag＜Ah＜Ai＜Aj＜Ak＜Al的关系。由此，在终端结构部30的比有源部侧靠近边缘侧的位置，耗尽层容易延伸。
间隔B表示相邻的场板层34的间隔。多个场板层34a～场板层34l分别以间隔Bab～Bkl排列(由Bab表示34a与34b的间隔，由Bbc表示34b与34c的间隔，由Bcd表示34c与34d的间隔，由Bde表示34d与34e的间隔，由Bef表示34e与34f的间隔，由Bfg表示34f与34g的间隔，由Bgh表示34g与34h的间隔，由Bhi表示34h与34i的间隔，由Bij表示34i与34j的间隔，由Bjk表示34j与34k的间隔，由Bkl表示34k与34l的间隔)。
本例的场板层34的间隔Bab～Bkl均相等。即，场板层34的间隔Bab～Bkl具有Bab＝Bbc＝Bcd＝Bde＝Bef＝Bfg＝Bgh＝Bhi＝Bij＝Bjk＝Bkl的关系。但是，场板层34的间隔Bab～Bkl也可以不同。
另外，正面侧电极102和与正面侧电极102相邻的场板层34a之间的间隔也可以考虑半导体基板10的正面侧的电场分布来设计。例如，正面侧电极102和与正面侧电极102相邻的场板层34a之间的间隔与场板层34彼此的间隔Bab～Bkl相同。
宽度C表示保护环32的截面的宽度。多个保护环32a～保护环32l分别以宽度Ca～Cl排列(由Ca表示32a的宽度，由Cb表示32b的宽度，由Cc表示32c的宽度，由Cd表示32d的宽度，由Ce表示32e的宽度，由Cf表示32f的宽度，由Cg表示32g的宽度，由Ch表示32h的宽度，由Ci表示32i的宽度，由Cj表示32j的宽度，由Ck表示32k的宽度，由Cl表示32l的宽度)。在本例中，保护环32的截面的宽度C在所有的保护环32a～保护环32l处相等。即，保护环32的宽度Ca～Cl具有Ca＝Cb＝Cc＝Cd＝Ce＝Cf＝Cg＝Ch＝Ci＝Cj＝Ck＝Cl的关系。但是，保护环32的宽度Ca～Cl也可以不同。
间隔D表示相邻的保护环32的间隔。多个保护环32a～保护环32l分别以间隔Dab～Dkl排列(由Dab表示32a与32b的间隔，由Dbc表示32b与32c的间隔，由Dcd表示32c与32d的间隔，由Dde表示32d与32e的间隔，由Def表示32e与32f的间隔，由Dfg表示32f与32g的间隔，由Dgh表示32g与32h的间隔，由Dhi表示32h与32i的间隔，由Dij表示32i与32j的间隔，由Djk表示32j与32k的间隔，由Dkl表示32k与32l的间隔)。在本例中，保护环32的间隔Dab～Dkl朝向边缘侧依次增大。即，保护环32的间隔Dab～Dkl具有Dab＜Dbc＜Dcd＜Dde＜Def＜Dfg＜Dgh＜Dhi＜Dij＜Djk＜Dkl的关系。即，保护环32的间隔D在电位容易升高的有源部侧，比边缘侧依次减小。由此，在终端结构部30的边缘侧电场容易集中。应予说明，本例的间隔Dab～Dkl的关系是一个例子，保护环32的间隔Dab～Dkl中的至少一个也可以相等。
另外，阱层42和与阱层42相邻的保护环32a的间隔也可以考虑半导体基板10的正面侧的电场分布来设计。例如，阱层42和与阱层42相邻的保护环32a的间隔比保护环32a与保护环32b的间隔Dab小。即，阱层42和与阱层42相邻的保护环32a的间隔以及保护环32的间隔Dab～Dkl是越靠近边缘侧变得越大。
多个场板层34中的有源部侧的场板层34(34a～34f)比电连接的保护环32向边缘侧突出。由此，电场的最大峰从阱层42的端部向边缘侧移动。另外，通过使有源部侧的场板层34向边缘侧突出，从而能够确保用于使正面侧电极102向边缘侧突出的区域。
另一方面，边缘侧的场板层34(34g～34l)比电连接的保护环32向有源部侧突出。由此，终端结构部30中的电场的最大峰向终端结构部30的边缘侧偏离。
突出量E表示场板层34相对于保护环32的突出量。场板层34的突出量E可以根据在终端结构部30中场板层34的设置位置而改变。在一个例子中，关于多个场板层34中的有源部侧的场板层34而言，随着朝向边缘侧，场板层34的突出量E依次变小。例如，场板层34a～场板层34f的突出量Ea～Ef具有Ea＞Eb＞Ec＞Ed＞Ee＞Ef(由Ea表示34a的突出量，由Eb表示34b的突出量，由Ec表示34c的突出量，由Ed表示34d的突出量，由Ee表示34e的突出量，由Ef表示34f的突出量)的关系。
另外，关于多个场板层34中的边缘侧的场板层34而言，随着朝向有源部侧，场板层34的突出量依次变小。例如，场板层34g～场板层34l的突出量Eg～El成为Eg＜Eh＜Ei＜Ej＜Ek＜El(由Eg表示34g的突出量，由Eh表示34h的突出量，由Ei表示34i的突出量，由Ej表示34j的突出量，由Ek表示34k的突出量，由El表示34l的突出量)的关系。
换言之，在本例中，以在终端结构部30的两端使场板层34的突出量E增大，且向终端结构部30的中心侧突出的方式进行配置。另外，以在终端结构部30的中心附近使场板层34的突出量减小，且向终端结构部30的中心侧突出的方式配置。由此，终端结构部30中的电场的最大峰被设置于终端结构部30的中心附近。应予说明，多个场板层34中的最靠近边缘侧的场板层34l向有源部侧突出，并且也向边缘侧突出。
应予说明，在本例中，向有源部侧突出的场板层34的个数与向边缘侧突出的场板层34的个数相等。但是，只要是能够使反向恢复动作时的电场的最大峰向终端结构部30偏离的结构，向有源部侧突出的场板层34的个数与向边缘侧突出的场板层34的个数可以不同。
如上所述，本例的半导体装置100通过使终端结构部30的结构最佳化，从而使反向恢复动作时的电场的最大峰向终端结构部30的边缘侧偏离。由此，抑制雪崩载流子向耐量结构部40的流入，抑制反向恢复动作时的元件的破坏。因此，本例的半导体装置100能够提高反向恢复耐量，实现低损耗的高速切换动作(即，高di/dt)。
[比较例1]
图3表示比较例1的半导体装置500的构成。本例的半导体装置500具备正面侧电极502、阱层542、多个保护环532、多个场板层534和沟道截止部550。本例的半导体装置500与实施例1的半导体装置100的不同之处在于所有的场板层534均向有源部侧突出。
本例的保护环532包含12个保护环532a～532l。另外，本例的场板层534包含12个场板层534a～534l。场板层534a～534l分别从对应的保护环532a～532l向有源部侧突出。
在此，在半导体装置500中，在反向恢复动作时有时电场集中在阱层542的边缘侧的端部。此时，因在阱层542的边缘侧的端部产生的雪崩而导致载流子产生。由于所产生的雪崩载流子会通过阱层542被向有源部的阳极侧抽出，所以耐量结构部540的电位上升，蓄积到了终端结构部530的载流子不通过阱层542而被抽出到阳极侧。此时，由于阱层542被雪崩载流子填满，与不作为耐量结构部540发挥功能的状态相同，所以不抽出载流子而导致元件破坏。
图4表示实施例1的半导体装置100的电场分布的一个例子。图5表示比较例1的半导体装置500的电场分布的一个例子。纵轴表示电场，横轴表示与终端结构部30的边缘侧的端部之间的距离。本例的半导体装置100的电场分布表示半导体基板的正面附近的电场的分布。半导体基板的正面附近可以是距离半导体基板的正面为1μm以下、0.1μm以下或0.01μm以下的深度的位置。
在实施例1的半导体装置100中，终端结构部30的有源部侧的电场得到缓和。并且，终端结构部30的有源部侧的端部的电场比半导体基板10的正面侧的电场分布的最大值小。由此，能够抑制终端结构部30的有源部侧的端部处的雪崩载流子的产生。在本例中，对于终端结构部30的正面侧的电场分布而言，在施加额定电压时，在阱层42和与阱层42相邻的保护环32之间、保护环32彼此之间具有脉冲状的波形。曲线60是对于半导体装置100的电场分布将脉冲状的波形的峰连结而得的曲线。本例的曲线60具有凸状。
由于曲线60具有凸状，所以终端结构部30的有源部侧和边缘侧的电场比终端结构部30的中心的电场得到缓和。例如，终端结构部30的最靠近有源部侧的电场峰被缓和到终端结构部30的电场分布中的最大峰的2/3以下。另外，对于终端结构部30的电场分布而言，在比终端结构部30的中心靠近边缘侧的位置可以具有电场的最大峰。终端结构部30的电场在有源部侧容易变大，通过在比终端结构部30的中心靠近边缘侧的位置设置电场的最大峰，从而容易使终端结构部30中的电场分布均匀分散。
另一方面，比较例1的半导体装置500的终端结构部530的有源部侧的端部的电场没有得到缓和。曲线560是针对半导体装置500的电场分布将脉冲状的波形的峰连结而得的曲线。曲线560不具有凸状，电场集中于终端结构部530的有源部侧。因此，在半导体装置500中，在阱层542的边缘侧的端部会产生雪崩载流子。因此，由于阱层542被雪崩载流子填满，所以有时半导体基板的载流子未被抽出，导致元件破坏。
以上，利用实施方式说明了本发明，但本发明的技术的范围不限于上述实施方式记载的范围。对上述实施方式可以进行各种变更或改良对于本领域技术人员而言是明了的。根据权利要求书的记载可知该进行了各种变更或改良而得到的方式也包括在本发明的技术范围内。
应当注意的是，只要权利要求书、说明书和附图中所示的装置、系统、程序及方法中的工作、过程、步骤及阶段等各处理的执行顺序并未特别明确为“在……之前”，“先于……”等，另外，只要未在后续处理中使用之前处理的结果，就可以按任意顺序实现。即使为方便起见，对权利要求书、说明书和附图中的工作流程使用“首先”、“接下来”等进行了说明，也不表示一定要按照该顺序执行。

Claims (12)

1.一种半导体装置，其特征在于，具备：
有源部，其设置于半导体基板；以及
终端结构部，其设置于所述半导体基板的正面侧的终端，缓和该终端的电场，
所述终端结构部具备：
多个保护环，其从所述有源部侧向与所述有源部相反的边缘侧并列地排列；以及
多个第一场板层，其从所述有源部侧向所述边缘侧并列地排列，且与所述多个保护环分别电连接，
在施加额定电压时，所述终端结构部的正面侧的电场分布中的所述有源部侧的端部的电场比该正面侧的电场分布的最大值小，
所述多个第一场板层中的所述有源部侧的第一场板层比所述多个保护环中的对应的保护环向所述边缘侧突出，所述多个第一场板层中的所述边缘侧的第一场板层比所述多个保护环中的对应的保护环向所述有源部侧突出，
所述多个第一场板层中的所述有源部侧的第一场板层随着朝向所述边缘侧，所述第一场板层的突出量依次变小，
所述多个第一场板层中的所述边缘侧的第一场板层随着朝向所述有源部侧，所述第一场板层的突出量依次变小。
2.根据权利要求1所述的半导体装置，其特征在于，所述终端结构部的电场分布在比所述终端结构部的中心靠近与所述有源部相反的边缘侧的位置具有电场的最大峰。
3.根据权利要求1所述的半导体装置，其特征在于，所述多个第一场板层中的最靠近所述边缘侧的第一场板层向所述有源部侧突出，并且也向所述边缘侧突出。
4.根据权利要求2所述的半导体装置，其特征在于，所述多个第一场板层中的最靠近所述边缘侧的第一场板层向所述有源部侧突出，并且也向所述边缘侧突出。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述半导体装置还具备耐量结构部，所述耐量结构部设置于所述半导体基板的正面侧的所述有源部与所述终端结构部之间。
6.根据权利要求5所述的半导体装置，其特征在于，
所述半导体基板在第一导电型的半导体基板的正面侧至少形成有与该第一导电型不同的第二导电型的第二导电型层，
所述耐量结构部具有阱层作为所述第二导电型层。
7.根据权利要求6所述的半导体装置，其特征在于，所述半导体装置还具备：
层间绝缘膜，其设置在所述半导体基板的正面上；以及
第二场板层，其设置在所述层间绝缘膜上，且与所述阱层电连接，
所述第二场板层比所述阱层向所述边缘侧突出。
8.根据权利要求7所述的半导体装置，其特征在于，所述第二场板层和与该第二场板层相邻的所述第一场板层之间以及所述第一场板层彼此之间的间隔相同。
9.根据权利要求6～8中任一项所述的半导体装置，其特征在于，所述多个第一场板层的宽度是越靠近所述边缘侧变得越大。
10.根据权利要求6～8中任一项所述的半导体装置，其特征在于，所述多个保护环的宽度相同。
11.根据权利要求6～8中任一项所述的半导体装置，其特征在于，所述阱层和与该阱层相邻的所述保护环之间的间隔以及所述保护环彼此之间的间隔是越靠近所述边缘侧变得越大。
12.根据权利要求6～8中任一项所述的半导体装置，其特征在于，在施加额定电压时，所述终端结构部的正面侧的电场分布在所述阱层和与该阱层相邻的所述保护环之间以及所述保护环彼此之间具有脉冲状的波形，且连结该脉冲状的波形的峰而得到的曲线呈凸状。
CN201780039689.0A 2017-01-25 2017-11-24 半导体装置 Active CN109417086B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-011704 2017-01-25
JP2017011704 2017-01-25
PCT/JP2017/042179 WO2018139027A1 (ja) 2017-01-25 2017-11-24 半導体装置

Publications (2)

Publication Number Publication Date
CN109417086A CN109417086A (zh) 2019-03-01
CN109417086B true CN109417086B (zh) 2021-08-31

Family

ID=62979165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780039689.0A Active CN109417086B (zh) 2017-01-25 2017-11-24 半导体装置

Country Status (4)

Country Link
US (1) US10896961B2 (zh)
JP (1) JP6631727B2 (zh)
CN (1) CN109417086B (zh)
WO (1) WO2018139027A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7190256B2 (ja) 2018-02-09 2022-12-15 ローム株式会社 半導体装置
JP7085959B2 (ja) * 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227063A (ja) * 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
US5691553A (en) * 1994-09-20 1997-11-25 Hitachi, Ltd. Semiconductor device and power converter using same
CN102263124A (zh) * 2010-05-27 2011-11-30 富士电机株式会社 半导体器件
CN104205334A (zh) * 2012-03-05 2014-12-10 三菱电机株式会社 半导体装置
CN104221152A (zh) * 2012-07-18 2014-12-17 富士电机株式会社 半导体装置以及半导体装置的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP5162804B2 (ja) 2001-09-12 2013-03-13 富士電機株式会社 半導体装置
JP4269863B2 (ja) 2003-09-25 2009-05-27 富士電機デバイステクノロジー株式会社 双方向高耐圧プレーナ型半導体装置
US7148540B2 (en) * 2004-06-28 2006-12-12 Agere Systems Inc. Graded conductive structure for use in a metal-oxide-semiconductor device
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9281360B1 (en) * 2014-08-12 2016-03-08 Infineon Technologies Ag Semiconductor device with a shielding structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227063A (ja) * 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
US5691553A (en) * 1994-09-20 1997-11-25 Hitachi, Ltd. Semiconductor device and power converter using same
CN102263124A (zh) * 2010-05-27 2011-11-30 富士电机株式会社 半导体器件
CN104205334A (zh) * 2012-03-05 2014-12-10 三菱电机株式会社 半导体装置
CN104221152A (zh) * 2012-07-18 2014-12-17 富士电机株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
WO2018139027A1 (ja) 2018-08-02
JP6631727B2 (ja) 2020-01-15
US10896961B2 (en) 2021-01-19
US20190131412A1 (en) 2019-05-02
JPWO2018139027A1 (ja) 2019-06-27
CN109417086A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
US9852910B2 (en) Vertical power transistor with dual buffer regions
KR101742416B1 (ko) 반도체 장치
JP5191132B2 (ja) 半導体装置
JP5107460B2 (ja) 集積低漏洩ショットキーダイオード
US10510904B2 (en) Semiconductor device with backside N-type layer at active region/termination region boundary and extending into action region
CN111033751B (zh) 半导体装置
CN108417614B (zh) 半导体装置
US9508870B2 (en) Diode
CN109509789B (zh) 半导体装置
US20160027866A1 (en) Semiconductor device
WO2019116696A1 (ja) 半導体装置
CN109417086B (zh) 半导体装置
EP3916806A1 (en) Semiconductor device
US11195922B2 (en) Silicon carbide semiconductor device
CN109564939B (zh) 半导体装置
JP4764998B2 (ja) 半導体装置
CN111095565B (zh) 半导体装置
WO2016001182A2 (en) Semiconductor device
TWI607563B (zh) With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant