WO2018139027A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2018139027A1
WO2018139027A1 PCT/JP2017/042179 JP2017042179W WO2018139027A1 WO 2018139027 A1 WO2018139027 A1 WO 2018139027A1 JP 2017042179 W JP2017042179 W JP 2017042179W WO 2018139027 A1 WO2018139027 A1 WO 2018139027A1
Authority
WO
WIPO (PCT)
Prior art keywords
field plate
semiconductor device
layer
electric field
plate layer
Prior art date
Application number
PCT/JP2017/042179
Other languages
English (en)
French (fr)
Inventor
大輔 尾崎
涼一 河野
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2018564123A priority Critical patent/JP6631727B2/ja
Priority to CN201780039689.0A priority patent/CN109417086B/zh
Publication of WO2018139027A1 publication Critical patent/WO2018139027A1/ja
Priority to US16/228,807 priority patent/US10896961B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Definitions

  • the present invention relates to a semiconductor device.
  • Patent Document 1 Japanese Patent Laid-Open No. 9-232597
  • the withstand voltage may not be sufficient because the electric field concentrates on the end portion on the active portion side of the termination structure portion.
  • a semiconductor device including an active portion provided in a semiconductor substrate and a termination structure portion provided at a termination on the front surface side of the semiconductor substrate and relaxing an electric field at the termination.
  • the electric field distribution on the front surface side of the termination structure portion may be such that the electric field at the end portion on the active portion side is smaller than the maximum value of the electric field distribution on the front surface side at the rated operation (voltage application).
  • the electric field distribution of the termination structure part may have a maximum electric field peak on the edge side opposite to the active part from the center of the termination structure part.
  • the termination structure part is arranged side by side from the active part side to the edge side opposite to the active part, and is arranged side by side from the active part side to the edge side, and is electrically connected to each of the plurality of guard rings.
  • a plurality of first field plate layers formed thereon.
  • the first field plate layer on the active portion side may project to the edge side of the corresponding guard ring among the plurality of guard rings.
  • the first field plate layer on the edge side may protrude to the active part side from the corresponding guard ring among the plurality of guard rings.
  • the first field plate layer on the active portion side may have a protruding amount of the first field plate layer that decreases in order toward the edge side.
  • the first field plate layer on the edge side may have the protruding amount of the first field plate layer sequentially decreasing toward the active portion side.
  • the first field plate layer closest to the edge may project to the active portion side and also to the edge side.
  • the semiconductor device may further include a withstand structure portion provided on the front surface side of the semiconductor substrate and between the active portion and the termination structure portion.
  • the semiconductor substrate may be one in which at least a second conductivity type layer of a second conductivity type different from the first conductivity type is formed on the front surface side of the first conductivity type semiconductor substrate.
  • the withstand structure portion may have a well layer as the second conductivity type layer.
  • the semiconductor device may further include an interlayer insulating film provided on the front surface of the semiconductor substrate, and a second field plate layer provided on the interlayer insulating film and electrically connected to the well layer.
  • the second field plate layer may protrude to the edge side with respect to the well layer.
  • the same distance may be provided between the second field plate layer and the first field plate layer adjacent to the second field plate layer, and between the first field plate layers.
  • the plurality of first field plate layers may be larger in width toward the edge side.
  • the multiple guard rings may have the same width.
  • the distance between the well layer and the guard rings adjacent to the well layer and between the guard rings may be larger toward the edge side.
  • the electric field distribution on the front surface side of the termination structure has a pulse-like waveform between the well layer and the guard ring adjacent to the well layer and between the guard rings when the rated voltage is applied.
  • the curve connecting the peaks of the waveform may be convex.
  • FIG. 1 shows an exemplary configuration of a semiconductor device 100 according to a first embodiment.
  • 2 shows a configuration of a semiconductor device 500 according to Comparative Example 1.
  • 2 shows an example of an electric field distribution of the semiconductor device 100 according to the first embodiment.
  • An example of the electric field distribution of the semiconductor device 500 according to Comparative Example 1 is shown.
  • FIG. 1 shows an outline of the configuration of the semiconductor device 100.
  • the semiconductor device 100 of this example includes an active part 20, a termination structure part 30, and a resistance structure part 40 formed on the semiconductor substrate 10.
  • the semiconductor substrate 10 is obtained by forming a second conductivity type second conductivity type layer on a first conductivity type semiconductor substrate by ion implantation or diffusion.
  • the semiconductor substrate 10 of this example is obtained by forming at least a second conductivity type layer of a second conductivity type different from the first conductivity type on the front surface side of a first conductivity type semiconductor substrate (N ⁇ type). It is.
  • the first conductivity type is assumed to be N-type and the second conductivity type is assumed to be P-type.
  • the first conductivity type and the second conductivity type may be interchanged.
  • the semiconductor substrate 10 may be a silicon substrate, and may be a silicon carbide substrate, a nitride semiconductor substrate, or the like.
  • the active unit 20 is a region where current flows when the semiconductor device 100 is driven.
  • the active part 20 is provided on the semiconductor substrate 10.
  • the active unit 20 includes a transistor and a diode.
  • the semiconductor device 100 may be a transistor or a diode.
  • the active part 20 of this example has a base layer 22 provided on the front surface side of the semiconductor device 100. Base layer 22 has the second conductivity type.
  • the termination structure 30 relaxes the electric field at the termination on the front surface side of the semiconductor substrate 10.
  • the termination structure portion 30 is provided so as to surround the periphery of the active portion 20.
  • the termination structure unit 30 relaxes electric field concentration at the end of the active unit 20.
  • the termination structure 30 is provided at the termination on the front surface side of the semiconductor substrate 10. In the termination structure portion 30, the electric field at the end portion on the active portion side is smaller than the maximum value of the electric field distribution on the front surface side of the semiconductor substrate 10 during the rated operation (applied rated voltage) of the semiconductor device 100.
  • the termination structure 30 includes a guard ring 32 and a field plate layer 34.
  • the termination structure 30 of this example includes a plurality of guard rings 32 and a plurality of field plate layers 34.
  • the guard ring 32 is provided on the front surface side of the semiconductor substrate 10.
  • a plurality of guard rings 32 may be provided.
  • the plurality of guard rings 32 are arranged side by side from the active part side to the edge side.
  • the guard ring 32 has a high concentration second conductivity type.
  • the guard ring 32 of this example has a P + type conductivity type.
  • the guard ring 32 is formed by ion implantation of impurities such as boron.
  • the edge side refers to the side where the termination structure portion 30 is provided when viewed from the active portion 20. That is, the edge side refers to the side opposite to the active portion 20 when viewed from the termination structure portion 30.
  • the edge side indicates the outside of the semiconductor substrate 10.
  • the active part side refers to the side where the active part 20 is provided when viewed from the termination structure part 30 in this specification.
  • the active portion side indicates the inside of the semiconductor substrate 10.
  • the field plate layer 34 is electrically connected to the guard ring 32.
  • the field plate layer 34 is set to a predetermined potential.
  • the plurality of field plate layers 34 are arranged side by side from the active portion side to the edge side.
  • the field plate layer 34 has a structure protruding from the guard ring 32.
  • the plurality of field plate layers 34 of this example protrude at least on either the active part side or the edge side according to the position where the field plate layer 34 is provided.
  • the plurality of field plate layers 34 may protrude on both the active portion side and the edge side.
  • the field plate layer 34 on the active part side protrudes from the corresponding guard ring 32 to the edge side.
  • the edge-side field plate layer 34 projects to the active portion side with respect to the corresponding guard ring 32.
  • the corresponding guard ring 32 refers to the guard ring 32 connected to the field plate layer 34 among the plurality of guard rings 32.
  • the field plate layer 34 is an example of a first field plate layer.
  • the field plate layer 34 on the active part side refers to the field plate layer 34 on the active part side of the middle field plate layer 34 when there are an odd number of field plate layers 34.
  • the field plate layer 34 on the active part side refers to the field plate layer 34 on the active part side rather than between the two central field plate layers 34 when there are an even number of field plate layers 34.
  • the field plate layer 34 on the active part side may refer to the field plate layer 34 on the active part side relative to the center position of the termination structure part 30.
  • the field plate layer 34 on the edge side refers to the field plate layer 34 on the edge side with respect to the middle field plate layer 34 when there are an odd number of field plate layers 34.
  • the field plate layer 34 on the edge side refers to the field plate layer 34 on the edge side of the middle field plate layer 34 when there are an even number of field plate layers 34.
  • the edge-side field plate layer 34 may refer to the edge-side field plate layer 34 with respect to the center position of the termination structure 30.
  • projecting toward the edge side means that the edge part of the field plate layer 34 is provided on the edge side with respect to the edge part of the corresponding guard ring 32 on the edge side.
  • projecting toward the active portion side means that the end portion on the active portion side of the field plate layer 34 is provided closer to the active portion side than the end portion on the active portion side of the corresponding guard ring 32.
  • the interlayer insulating film 36 and the interlayer insulating film 38 are provided on the front surface of the semiconductor substrate 10.
  • the semiconductor device 100 of this example has two interlayer insulating films of the interlayer insulating film 36 and the interlayer insulating film 38, it may have a single layer interlayer insulating film.
  • the interlayer insulating film 36 is a silicon oxide film
  • the interlayer insulating film 38 is a PSG (Phosphorus Silicon Glass) film.
  • the material of the interlayer insulating film 36 and the interlayer insulating film 38 is not limited to this.
  • the front surface side electrode 102 is provided on the interlayer insulating film 38.
  • the front side electrode 102 in this example is an emitter electrode.
  • the front surface side electrode 102 is electrically connected to the well layer 42.
  • the front surface side electrode 102 is an example of a second field plate layer.
  • the front surface side electrode 102 protrudes to the edge side from the well layer 42. As a result, the depletion layer easily spreads to the edge side at the edge side end portion of the withstand structure portion 40. Therefore, the electric field at the edge portion of the well layer 42 is relaxed.
  • the thickness and material of the interlayer insulating film 36 and the interlayer insulating film 38 may be selected so as to obtain a predetermined electric field distribution.
  • the load-bearing structure portion 40 prevents element destruction during the reverse recovery operation of the semiconductor device 100.
  • the withstand structure portion 40 is provided between the active portion 20 and the termination structure portion 30.
  • the withstand structure portion 40 is provided on the front surface side of the semiconductor substrate 10.
  • the tolerant structure portion 40 functions as a current limiting resistor when energized, and suppresses hole injection into the termination structure portion 30.
  • the withstand structure portion 40 By providing the withstand structure portion 40, the concentration of hole electron pairs in the termination structure portion 30 is reduced. Thereby, the semiconductor device 100 can suppress heat generation due to current concentration during the reverse recovery operation, and can prevent element destruction.
  • the withstand structure portion 40 of this example has a well layer 42.
  • the well layer 42 is provided on the front side of the semiconductor substrate 10.
  • the well layer 42 has a high conductivity second conductivity type.
  • the well layer 42 of this example has a P + type conductivity type.
  • the well layer 42 is provided in the withstand structure portion 40.
  • the well layer 42 is also provided at the end of the active portion 20 on the side of the withstand structure portion 40. That is, the well layer 42 is formed from the dielectric structure 40 to the active part 20.
  • the well layer 42 pulls out avalanche carriers generated at the edge side end of the well layer 42. Thereby, it is prevented that a high voltage is applied to the edge portion on the edge side of the active portion 20 to be destroyed.
  • the semiconductor device 100 of this example sets the guard ring 32 and the field plate layer 34 to the same potential by electrically connecting the guard ring 32 and the field plate layer 34. Therefore, by adjusting the width and interval of the guard ring 32 and the field plate layer 34, the extension of the depletion layer in the termination structure 30 can be adjusted. In the semiconductor device 100 of this example, the arrangement of the guard ring 32 and the field plate layer 34 is adjusted so that the maximum peak of the electric field during the reverse recovery operation is shifted to the termination structure portion 30.
  • FIG. 2 shows an example of the configuration of the semiconductor device 100 according to the first embodiment.
  • the guard ring 32 of this example includes 12 guard rings 32a to 32l (reference numerals 32a, 32b,... Are added in order from the active part 20 side).
  • the field plate layer 34 includes twelve field plate layers 34a to 34l (reference numerals 34a, 34b,... In order from the active part 20 side).
  • a channel stopper 50 is provided at the edge of the semiconductor device 100 on the edge side.
  • Width A indicates the width of the cross section of the field plate layer 34.
  • the plurality of field plate layers 34a to 34l have widths Aa to Al (the width of 34a is Aa, the width of 34b is Ab, the width of 34c is Ac, the width of 34d is Ad, the width of 34e is Ae, 34f)
  • the width is Af, the width of 34g is Ag, the width of 34h is Ah, the width of 34i is Ai, the width of 34j is Aj, the width of 34k is Ak, and the width of 34l is Al).
  • the width A of the field plate layer 34 increases in order from the active portion side to the edge side.
  • the widths Aa to Al of the field plate layer 34 have a relationship of Aa ⁇ Ab ⁇ Ac ⁇ Ad ⁇ Ae ⁇ Af ⁇ Ag ⁇ Ah ⁇ Ai ⁇ Aj ⁇ Ak ⁇ Al.
  • the depletion layer becomes easier to extend on the edge side than on the active part side of the termination structure portion 30.
  • Interval B indicates the interval between adjacent field plate layers 34.
  • the plurality of field plate layers 34a to 34l have intervals Bab to Bkl (the interval between 34a and 34b is Bab, the interval between 34b and 34c is Bbc, the interval between 34c and 34d is Bcd, the interval between 34d and 34e is Bde,
  • the interval between 34e and 34f is Bef, the interval between 34f and 34g is Bfg, the interval between 34g and 34h is Bgh, the interval between 34h and 34i is Bhi, the interval between 34i and 34j is Bij, the interval between 34j and 34k is Bjk, 34k 34 l is represented by Bkl).
  • the distance between the front surface side electrode 102 and the field plate layer 34a adjacent to the front surface side electrode 102 is also designed in consideration of the electric field distribution on the front surface side of the semiconductor substrate 10. It's okay.
  • the distance between the front surface side electrode 102 and the field plate layer 34a adjacent to the front surface side electrode 102 is the same as the distances Bab to Bkl between the field plate layers 34.
  • Width C indicates the width of the cross section of the guard ring 32.
  • the plurality of guard rings 32a to 32l have widths Ca to Cl (32a is Ca, 32b is Cb, 32c is Cc, 32d is Cd, 32e is Cd, 32e is Ce, and 32f is wide.
  • Cf the width of 32g is represented by Cg
  • the width of 32h is represented by Ch
  • the width of 32i is represented by Ci
  • the width of 32j is represented by Cj
  • the width of 32k is represented by Ck
  • the width of 32l is represented by Cl.
  • the width C of the cross section of the guard ring 32 is the same for all the guard rings 32a to 32l.
  • the widths Ca to Cl of the guard ring 32 may be different.
  • Interval D indicates the interval between adjacent guard rings 32.
  • the plurality of guard rings 32a to 32l have a distance Dab to Dkl (the distance between 32a and 32b is Dab, the distance between 32b and 32c is Dbc, the distance between 32c and 32d is Dcd, the distance between 32d and 32e is Dde, 32e,
  • the interval of 32f is Def, the interval of 32f and 32g is Dfg, the interval of 32g and 32h is Dgh, the interval of 32h and 32i is Dhi, the interval of 32i and 32j is Dij, the interval of 32j and 32k is Djk, and the interval of 32k and 32l
  • the intervals are represented by Dkl).
  • the intervals Dab to Dkl of the guard ring 32 increase in order toward the edge side. That is, the distances Dab to Dkl of the guard ring 32 have a relationship of Dab ⁇ Dbc ⁇ Dcd ⁇ Dde ⁇ Def ⁇ Dfg ⁇ Dgh ⁇ Dhi ⁇ Dij ⁇ Djk ⁇ Dkl. That is, the interval D of the guard ring 32 is made smaller in order from the edge side on the active part side where the potential tends to be higher. As a result, the electric field tends to concentrate on the edge side of the termination structure 30.
  • the relationship between the distances Dab to Dkl in this example is an example, and at least one of the distances Dab to Dkl of the guard ring 32 may be equal.
  • the distance between the well layer 42 and the guard ring 32a adjacent to the well layer 42 may be designed in consideration of the electric field distribution on the front surface side of the semiconductor substrate 10.
  • the distance between the well layer 42 and the guard ring 32a adjacent to the well layer 42 is smaller than the distance Dab between the guard ring 32a and the guard ring 32b. That is, the distance between the well layer 42 and the guard ring 32a adjacent to the well layer 42 and the distances Dab to Dkl of the guard ring 32 are increased toward the edge side.
  • the field plate layers 34 (34a to 34f) on the active portion side protrude from the electrically connected guard ring 32 to the edge side.
  • the maximum peak of the electric field moves from the end of the well layer 42 to the edge side.
  • the field plate layer 34 (34g to 34l) on the edge side protrudes to the active part side from the guard ring 32 that is electrically connected. Thereby, the maximum peak of the electric field in the termination structure portion 30 is shifted to the edge side of the termination structure portion 30.
  • the overhang amount E indicates the overhang amount of the field plate layer 34 with respect to the guard ring 32.
  • the protruding amount E of the field plate layer 34 may be changed according to the position where the field plate layer 34 is provided in the termination structure portion 30. In one example, in the field plate layer 34 on the active portion side among the plurality of field plate layers 34, the protruding amount E of the field plate layer 34 decreases in order toward the edge side.
  • the projecting amounts Ea to Ef of the field plate layer 34a to the field plate layer 34f are Ea> Eb> Ec> Ed> Ee> Ef (the projecting amount of 34a is Ea, the projecting amount of 34b is Eb, and the projecting amount of 34c is Ec and 34d are represented by Ed, 34e is represented by Ee, and 34f is represented by Ef).
  • the field plate layer 34 on the edge side has the projecting amount of the field plate layer 34 gradually decreasing toward the active portion side.
  • the overhang amounts Eg to El of the field plate layer 34g to the field plate layer 34l are: Eg ⁇ Eh ⁇ Ei ⁇ Ej ⁇ Ek ⁇ El (the overhang amount of 34g is Eg, the overhang amount of 34h is Eh, and the overhang amount of 34i is Ei, the projection amount of 34j is represented by Ej, the projection amount of 34k is represented by Ek, and the projection amount of 34l is represented by El).
  • the projecting amount E of the field plate layer 34 is increased at both ends of the termination structure portion 30 and is projected to the center side of the termination structure portion 30. Further, in the vicinity of the center of the termination structure section 30, the field plate layer 34 is disposed so as to project to the center side of the termination structure section 30 with a small amount of projection. As a result, the maximum electric field peak in the termination structure 30 is provided near the center of the termination structure 30.
  • the field plate layer 34l on the most edge side projects to the active portion side and also to the edge side.
  • the number of field plate layers 34 projecting toward the active portion side is equal to the number of field plate layers 34 projecting toward the edge side.
  • the maximum electric field peak during the reverse recovery operation can be shifted to the termination structure portion 30, the number of field plate layers 34 projecting toward the active portion side and the field plate layers 34 projecting toward the edge side may be increased. The number may be different.
  • the semiconductor device 100 of this example can improve the reverse recovery tolerance and realize a low-loss high-speed switching operation (that is, high di / dt).
  • FIG. 3 shows a configuration of the semiconductor device 500 according to the first comparative example.
  • the semiconductor device 500 of this example includes a front surface side electrode 502, a well layer 542, a plurality of guard rings 532, a plurality of field plate layers 534, and a channel stopper 550.
  • the semiconductor device 500 of this example is different from the semiconductor device 100 according to the example 1 in that all the field plate layers 534 are projected to the active part side.
  • the guard ring 532 of this example includes 12 guard rings 532a to 532l.
  • the field plate layer 534 of this example includes twelve field plate layers 534a to 534l.
  • the field plate layers 534a to 534l project from the corresponding guard rings 532a to 532l toward the active part.
  • the electric field may concentrate on the edge of the well layer 542 during the reverse recovery operation.
  • carriers are generated by an avalanche generated at the edge of the well layer 542. Since the generated avalanche carrier is extracted to the anode side of the active part through the well layer 542, the potential of the withstand structure portion 540 rises, and the carriers accumulated in the termination structure portion 530 do not pass through the well layer 542 and are on the anode side. Pulled out. In this case, since the well layer 542 is completely filled with avalanche carriers and does not function as the withstand-capacity structure portion 540, the carriers are not pulled out and element destruction occurs.
  • FIG. 4 shows an example of an electric field distribution of the semiconductor device 100 according to the first embodiment.
  • FIG. 5 shows an example of an electric field distribution of the semiconductor device 500 according to Comparative Example 1.
  • the vertical axis represents the electric field, and the horizontal axis represents the distance from the end of the termination structure 30 on the edge side.
  • the electric field distribution of the semiconductor device 100 of this example shows the electric field distribution near the front surface of the semiconductor substrate.
  • the vicinity of the front surface of the semiconductor substrate may be a position having a depth of 1 ⁇ m or less, 0.1 ⁇ m or less, or 0.01 ⁇ m or less from the front surface of the semiconductor substrate.
  • the electric field on the active portion side of the termination structure portion 30 is relaxed.
  • the electric field at the end of the termination structure 30 on the active portion side is smaller than the maximum value of the electric field distribution on the front surface side of the semiconductor substrate 10.
  • terminus structure part 30 can be suppressed.
  • the electric field distribution on the front surface side of the termination structure portion 30 is pulsed between the well layer 42 and the guard ring 32 adjacent to the well layer 42 and between the guard rings 32 when the rated voltage is applied. It has the waveform.
  • a curve 60 is a curve that connects peaks of a pulse-shaped waveform with respect to the electric field distribution of the semiconductor device 100.
  • the curve 60 in this example has a convex shape.
  • the electric field on the active portion side and the edge side of the termination structure portion 30 is more relaxed than the electric field at the center of the termination structure portion 30.
  • the electric field peak on the most active portion side of the termination structure portion 30 is relaxed to 2/3 or less of the maximum peak in the electric field distribution of the termination structure portion 30.
  • the electric field distribution of the termination structure portion 30 may have a maximum electric field peak on the edge side from the center of the termination structure portion 30. Where the electric field of the termination structure portion 30 tends to increase on the active portion side, the electric field distribution in the termination structure portion 30 can be uniformly dispersed by providing the maximum electric field peak on the edge side of the center of the termination structure portion 30. .
  • a curve 560 is a curve connecting the peaks of a pulse waveform with respect to the electric field distribution of the semiconductor device 500.
  • the curve 560 does not have a convex shape, and the electric field is concentrated on the active portion side of the termination structure portion 530. Therefore, in the semiconductor device 500, avalanche carriers are generated at the edge of the well layer 542 on the edge side. Therefore, since the well layer 542 is completely filled with avalanche carriers, carriers of the semiconductor substrate may not be extracted, and element destruction may occur.
  • SYMBOLS 10 ... Semiconductor substrate, 20 ... Active part, 22 ... Base layer, 30 ... Termination structure part, 32 ... Guard ring, 34 ... Field plate layer, 36 ... Interlayer insulation Film: 38 ... Interlayer insulating film, 40 ... Durable structure, 42 ... Well layer, 50 ... Channel stopper, 60 ... Curve, 100 ... Semiconductor device, 102 ... Front side electrode, 500 ... Semiconductor device, 502 ... Front side electrode, 530 ... Termination structure, 532 ... Guard ring, 534 ... Field plate layer, 540 ... -Durable structure part, 542 ... well layer, 550 ... channel stopper, 560 ... curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

活性部および終端構造部を備える半導体装置を提供する。半導体基板に設けられた活性部と、半導体基板のおもて面側の終端に設けられ、終端の電界を緩和する終端構造部とを備える半導体装置を提供する。終端構造部のおもて面側の電界分布は、定格電圧印加時に、活性部側の端部の電界がおもて面側の電界分布の最大値よりも小さくなっていてよい。また、終端構造部の電界分布は、終端構造部の中心よりも、活性部と反対のエッジ側に電界の最大ピークを有してよい。

Description

半導体装置
　本発明は、半導体装置に関する。
　従来、活性部を有する半導体装置において、活性部の端部における電界集中を緩和するための終端構造部を設けることが知られている（例えば、特許文献１参照）。
　特許文献１　特開平９－２３２５９７号公報
　しかしながら、従来の半導体装置では、終端構造部の活性部側の端部に電界が集中するので耐圧が十分ではない場合がある。
一般的開示
　本発明の第１の態様においては、半導体基板に設けられた活性部と、半導体基板のおもて面側の終端に設けられ、終端の電界を緩和する終端構造部とを備える半導体装置を提供する。終端構造部のおもて面側の電界分布は、定格動作（電圧印加）時に、活性部側の端部の電界がおもて面側の電界分布の最大値よりも小さくなっていてよい。
　終端構造部の電界分布は、終端構造部の中心よりも、活性部と反対のエッジ側に電界の最大ピークを有してよい。
　終端構造部は、活性部側から活性部と反対のエッジ側に並んで配列された複数のガードリングと、活性部側からエッジ側に並んで配列され、複数のガードリングにそれぞれ電気的に接続された複数の第１フィールドプレート層とを備えてよい。複数の第１フィールドプレート層のうち、活性部側の第１フィールドプレート層は、複数のガードリングのうち対応するガードリングよりもエッジ側に張り出してよい。エッジ側の第１フィールドプレート層は、複数のガードリングのうち対応するガードリングよりも活性部側に張り出してよい。
　複数の第１フィールドプレート層のうち、活性部側の第１フィールドプレート層は、エッジ側に向けて第１フィールドプレート層の張り出し量が順に小さくなってよい。複数の第１フィールドプレート層のうち、エッジ側の第１フィールドプレート層は、活性部側に向けて第１フィールドプレート層の張り出し量が順に小さくなってよい。
　複数の第１フィールドプレート層のうち、もっともエッジ側の第１フィールドプレート層は、活性部側に張り出すと共にエッジ側にも張り出していてよい。
　半導体装置は、半導体基板のおもて面側であって、活性部と終端構造部との間に設けられた耐量構造部をさらに備えてよい。
　半導体基板は、第１導電型の半導体基板のおもて面側に第１導電型と異なる第２導電型の第２導電型層を少なくとも形成したものであってよい。耐量構造部は、第２導電型層としてウェル層を有してよい。
　半導体装置は、半導体基板のおもて面上に設けられた層間絶縁膜と、層間絶縁膜上に設けられ、ウェル層と電気的に接続された第２フィールドプレート層をさらに備えてよい。第２フィールドプレート層は、ウェル層よりもエッジ側に張り出していてよい。
　第２フィールドプレート層と該第２フィールドプレート層に隣接する第１フィールドプレート層との間、及び第１フィールドプレート層同士の間が同一の間隔であってよい。
　複数の第１フィールドプレート層は、エッジ側ほど幅が大きくなっていてよい。
　複数のガードリングは、その幅が同一であってよい。
　ウェル層と該ウェル層に隣接するガードリングの間、及びガードリング同士の間の間隔は、エッジ側ほど大きくなっていてよい。
　終端構造部のおもて面側の電界分布は、定格電圧印加時に、ウェル層と該ウェル層に隣接するガードリングの間、及びガードリング同士の間にパルス状の波形を有し、該パルス状の波形のピークを結んだ曲線が凸状になっていてよい。
　なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の構成の概要を示す。 実施例１に係る半導体装置１００の構成の一例を示す。 比較例１に係る半導体装置５００の構成を示す。 実施例１に係る半導体装置１００の電界分布の一例を示す。 比較例１に係る半導体装置５００の電界分布の一例を示す。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、半導体装置１００の構成の概要を示す。本例の半導体装置１００は、半導体基板１０に形成された活性部２０、終端構造部３０および耐量構造部４０を備える。
　半導体基板１０は、第１導電型の半導体基板に、イオン注入や拡散等で第２導電型の第２導電型層を形成したものである。本例の半導体基板１０は、第１導電型の半導体基板（Ｎ－型）のおもて面側に、第１導電型とは異なる第２導電型の第２導電型層を少なくとも形成したものである。本明細書において、第１導電型をＮ型とし、第２導電型をＰ型として説明するが、第１導電型と第２導電型とを入れ替えてもよい。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板、窒化物半導体基板等であってもよい。
　活性部２０は、半導体装置１００が駆動したときに電流が流れる領域である。活性部２０は、半導体基板１０に設けられる。一例において、半導体装置１００が逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ－ＩＧＢＴ）の場合、活性部２０には、トランジスタおよびダイオードが設けられる。半導体装置１００は、トランジスタやダイオードであってもよい。本例の活性部２０は、半導体装置１００のおもて面側に設けられたベース層２２を有する。ベース層２２は、第２導電型を有する。
　終端構造部３０は、半導体基板１０のおもて面側の終端の電界を緩和する。終端構造部３０は、活性部２０の周囲を囲うように設けられる。終端構造部３０は、活性部２０の端部における電界集中を緩和する。終端構造部３０は、半導体基板１０のおもて面側の終端に設けられる。終端構造部３０は、半導体装置１００の定格動作（定格電圧印加）時に、活性部側の端部の電界が半導体基板１０のおもて面側の電界分布の最大値よりも小さくなっている。終端構造部３０は、ガードリング３２およびフィールドプレート層３４を備える。本例の終端構造部３０は、複数のガードリング３２および複数のフィールドプレート層３４備える。
　ガードリング３２は、半導体基板１０のおもて面側に設けられる。ガードリング３２は、複数設けられてよい。複数のガードリング３２は、活性部側からエッジ側に並んで配列されている。ガードリング３２は、高濃度の第２導電型を有する。本例のガードリング３２は、Ｐ＋型の導電型を有する。一例において、ガードリング３２は、ボロン等の不純物をイオン注入することにより形成される。
　ここで、本明細書において、エッジ側とは、活性部２０からみて終端構造部３０が設けられている側を指す。即ち、エッジ側は、終端構造部３０からみて活性部２０と反対側を指す。例えば、平面視で、終端構造部３０が活性部２０の周囲を囲う場合、エッジ側は、半導体基板１０の外側を指す。
　一方、活性部側とは、本明細書において、終端構造部３０からみて活性部２０が設けられている側を指す。例えば、平面視で、終端構造部３０が活性部２０の周囲を囲う場合、活性部側は、半導体基板１０の内側を指す。
　フィールドプレート層３４は、ガードリング３２と電気的に接続されている。また、フィールドプレート層３４は、予め定められた電位に設定されている。複数のフィールドプレート層３４は、活性部側からエッジ側に並んで配列されている。フィールドプレート層３４は、ガードリング３２から張り出した構造を有する。本例の複数のフィールドプレート層３４は、フィールドプレート層３４の設けられる位置に応じて、活性部側又はエッジ側のいずれかに少なくとも張り出している。また、複数のフィールドプレート層３４は、活性部側およびエッジ側の両方に張り出していてもよい。
　例えば、活性部側のフィールドプレート層３４は、対応するガードリング３２よりもエッジ側に張り出している。エッジ側のフィールドプレート層３４は、対応するガードリング３２よりも活性部側に張り出している。対応するガードリング３２とは、複数のガードリング３２のうちフィールドプレート層３４と接続されたガードリング３２を指す。フィールドプレート層３４は、第１フィールドプレート層の一例である。
　活性部側のフィールドプレート層３４とは、複数のフィールドプレート層３４が奇数ある場合には、真ん中のフィールドプレート層３４よりも活性部側のフィールドプレート層３４を指す。活性部側のフィールドプレート層３４とは、複数のフィールドプレート層３４が偶数ある場合には、中央の２つのフィールドプレート層３４の間よりも活性部側のフィールドプレート層３４を指す。なお、活性部側のフィールドプレート層３４とは、終端構造部３０の中心位置よりも活性部側のフィールドプレート層３４を指してもよい。一方、エッジ側のフィールドプレート層３４とは、複数のフィールドプレート層３４が奇数ある場合には、真ん中のフィールドプレート層３４よりもエッジ側のフィールドプレート層３４を指す。エッジ側のフィールドプレート層３４とは、複数のフィールドプレート層３４が偶数ある場合には、真ん中のフィールドプレート層３４よりもエッジ側のフィールドプレート層３４を指す。なお、エッジ側のフィールドプレート層３４とは、終端構造部３０の中心位置よりもエッジ側のフィールドプレート層３４を指してもよい。
　ここで、エッジ側に張り出すとは、フィールドプレート層３４のエッジ側の端部が、対応するガードリング３２のエッジ側の端部よりもエッジ側に設けられていることを指す。一方、活性部側に張り出すとは、フィールドプレート層３４の活性部側の端部が、対応するガードリング３２の活性部側の端部よりも活性部側に設けられていることを指す。フィールドプレート層３４が張り出されることにより、隣接するガードリング３２との距離が近くなるので、張り出された側に空乏層が広がりやすくなる。
　層間絶縁膜３６および層間絶縁膜３８は、半導体基板１０のおもて面上に設けられる。本例の半導体装置１００は、層間絶縁膜３６および層間絶縁膜３８の２層の層間絶縁膜を有するが単層の層間絶縁膜を有してもよい。一例において、層間絶縁膜３６は、シリコン酸化膜であり、層間絶縁膜３８は、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ　Ｓｉｌｉｃｏｎ　Ｇｌａｓｓ）膜である。但し、層間絶縁膜３６および層間絶縁膜３８の材料はこれに限られない。
　おもて面側電極１０２は、層間絶縁膜３８上に設けられている。本例のおもて面側電極１０２は、エミッタ電極である。また、おもて面側電極１０２は、ウェル層４２と電気的に接続されている。おもて面側電極１０２は、第２フィールドプレート層の一例である。おもて面側電極１０２は、ウェル層４２よりもエッジ側に張り出している。これにより、耐量構造部４０のエッジ側の端部において、空乏層がエッジ側に広がりやすくなる。よって、ウェル層４２のエッジ側の端部における電界が緩和される。層間絶縁膜３６および層間絶縁膜３８の厚みや材料は、予め定められた電界分布が得られるように選択されてよい。
　耐量構造部４０は、半導体装置１００の逆回復動作時の素子破壊を防止する。耐量構造部４０は、活性部２０と終端構造部３０との間に設けられる。耐量構造部４０は、半導体基板１０のおもて面側に設けられる。耐量構造部４０は、通電時に、電流制限抵抗として機能し、終端構造部３０への正孔注入を抑制する。耐量構造部４０を設けることにより、終端構造部３０における正孔電子対の濃度が低減される。これにより、半導体装置１００は、逆回復動作時の電流集中による発熱を抑制し、素子破壊を防止できる。本例の耐量構造部４０は、ウェル層４２を有する。
　ウェル層４２は、半導体基板１０のおもて側に設けられる。ウェル層４２は、高濃度の第２導電型を有する。本例のウェル層４２は、Ｐ＋型の導電型を有する。ウェル層４２は、耐量構造部４０に設けられる。また、ウェル層４２は、活性部２０の耐量構造部４０側の端部にも設けられる。すなわち、ウェル層４２は、耐量構造部４０から活性部２０にかけて形成される。ウェル層４２は、ウェル層４２のエッジ側の端部で発生したアバランシェキャリアを引き抜く。これにより、活性部２０のエッジ側の端部に高電圧が印加されて破壊されるのを防止する。
　本例の半導体装置１００は、ガードリング３２およびフィールドプレート層３４を電気的に接続することにより、ガードリング３２およびフィールドプレート層３４を同電位に設定している。よって、ガードリング３２およびフィールドプレート層３４の幅や間隔を調整することにより、終端構造部３０における空乏層の延び方を調整できる。本例の半導体装置１００は、逆回復動作時の電界の最大ピークが終端構造部３０にずれるようにガードリング３２およびフィールドプレート層３４の配置を調整している。
　［実施例１］
　図２は、実施例１に係る半導体装置１００の構成の一例を示す。本例のガードリング３２は、１２個のガードリング３２ａ～ガードリング３２ｌ（活性部２０側から順に、３２ａ、３２ｂ・・・と符号を付す）を有する。また、フィールドプレート層３４は、１２個のフィールドプレート層３４ａ～フィールドプレート層３４ｌ（活性部２０側から順に、３４ａ、３４ｂ・・・と符号を付す））を有する。半導体装置１００のエッジ側の端部には、チャネルストッパ５０が設けられている。
　幅Ａは、フィールドプレート層３４の断面の幅を示す。複数のフィールドプレート層３４ａ～フィールドプレート層３４ｌは、幅Ａａ～Ａｌ（３４ａの幅をＡａ、３４ｂの幅をＡｂ、３４ｃの幅をＡｃ、３４ｄの幅をＡｄ、３４ｅの幅をＡｅ、３４ｆの幅をＡｆ、３４ｇの幅をＡｇ、３４ｈの幅をＡｈ、３４ｉの幅をＡｉ、３４ｊの幅をＡｊ、３４ｋの幅をＡｋ、３４ｌの幅をＡｌで表す）でそれぞれ配列されている。フィールドプレート層３４の幅Ａは、活性部側からエッジ側にかけて順に大きくなる。即ち、フィールドプレート層３４の幅Ａａ～Ａｌは、Ａａ＜Ａｂ＜Ａｃ＜Ａｄ＜Ａｅ＜Ａｆ＜Ａｇ＜Ａｈ＜Ａｉ＜Ａｊ＜Ａｋ＜Ａｌの関係を有する。これにより、終端構造部３０の活性部側よりもエッジ側において空乏層が伸びやすくなる。
　間隔Ｂは、隣接するフィールドプレート層３４の間隔を示す。複数のフィールドプレート層３４ａ～フィールドプレート層３４ｌは、間隔Ｂａｂ～Ｂｋｌ（３４ａと３４ｂの間隔をＢａｂ、３４ｂと３４ｃの間隔をＢｂｃ、３４ｃと３４ｄの間隔をＢｃｄ、３４ｄと３４ｅの間隔をＢｄｅ、３４ｅと３４ｆの間隔をＢｅｆ、３４ｆと３４ｇの間隔をＢｆｇ、３４ｇと３４ｈの間隔をＢｇｈ、３４ｈと３４ｉの間隔をＢｈｉ、３４ｉと３４ｊの間隔をＢｉｊ、３４ｊと３４ｋの間隔をＢｊｋ、３４ｋと３４ｌの間隔をＢｋｌで表す）でそれぞれ配列されている。
　本例のフィールドプレート層３４の間隔Ｂａｂ～Ｂｋｌは、全て等しい。即ち、フィールドプレート層３４の間隔Ｂａｂ～Ｂｋｌは、Ｂａｂ＝Ｂｂｃ＝Ｂｃｄ＝Ｂｄｅ＝Ｂｅｆ＝Ｂｆｇ＝Ｂｇｈ＝Ｂｈｉ＝Ｂｉｊ＝Ｂｊｋ＝Ｂｋｌの関係を有する。但し、フィールドプレート層３４の間隔Ｂａｂ～Ｂｋｌは、異なっていてもよい。
　また、おもて面側電極１０２と、おもて面側電極１０２に隣接するフィールドプレート層３４ａとの間の間隔も、半導体基板１０のおもて面側の電界分布を考慮して設計されてよい。例えば、おもて面側電極１０２と、おもて面側電極１０２に隣接するフィールドプレート層３４ａとの間の間隔は、フィールドプレート層３４同士の間隔Ｂａｂ～Ｂｋｌと同一である。
　幅Ｃは、ガードリング３２の断面の幅を示す。複数のガードリング３２ａ～ガードリング３２ｌは、幅Ｃａ～Ｃｌ（３２ａの幅をＣａ、３２ｂの幅をＣｂ、３２ｃの幅をＣｃ、３２ｄの幅をＣｄ、３２ｅの幅をＣｅ、３２ｆの幅をＣｆ、３２ｇの幅をＣｇ、３２ｈの幅をＣｈ、３２ｉの幅をＣｉ、３２ｊの幅をＣｊ、３２ｋの幅をＣｋ、３２ｌの幅をＣｌで表す）でそれぞれ配列されている。本例では、ガードリング３２の断面の幅Ｃは、全てのガードリング３２ａ～ガードリング３２ｌで等しい。即ち、ガードリング３２の幅Ｃａ～Ｃｌは、Ｃａ＝Ｃｂ＝Ｃｃ＝Ｃｄ＝Ｃｅ＝Ｃｆ＝Ｃｇ＝Ｃｈ＝Ｃｉ＝Ｃｊ＝Ｃｋ＝Ｃｌの関係を有する。但し、ガードリング３２の幅Ｃａ～Ｃｌは、異なっていてもよい。
　間隔Ｄは、隣接するガードリング３２の間隔を示す。複数のガードリング３２ａ～ガードリング３２ｌは、間隔Ｄａｂ～Ｄｋｌ（３２ａと３２ｂの間隔をＤａｂ、３２ｂと３２ｃの間隔をＤｂｃ、３２ｃと３２ｄの間隔をＤｃｄ、３２ｄと３２ｅの間隔をＤｄｅ、３２ｅと３２ｆの間隔をＤｅｆ、３２ｆと３２ｇの間隔をＤｆｇ、３２ｇと３２ｈの間隔をＤｇｈ、３２ｈと３２ｉの間隔をＤｈｉ、３２ｉと３２ｊの間隔をＤｉｊ、３２ｊと３２ｋの間隔をＤｊｋ、３２ｋと３２ｌの間隔をＤｋｌで表す）でそれぞれ配列されている。本例では、ガードリング３２の間隔Ｄａｂ～Ｄｋｌは、エッジ側に向けて順に大きくなる。即ち、ガードリング３２の間隔Ｄａｂ～Ｄｋｌは、Ｄａｂ＜Ｄｂｃ＜Ｄｃｄ＜Ｄｄｅ＜Ｄｅｆ＜Ｄｆｇ＜Ｄｇｈ＜Ｄｈｉ＜Ｄｉｊ＜Ｄｊｋ＜Ｄｋｌの関係を有する。即ち、ガードリング３２の間隔Ｄは、電位が高くなりやすい活性部側において、エッジ側よりも順に小さくしている。これにより、終端構造部３０のエッジ側で電界が集中しやすくなる。なお、本例の間隔Ｄａｂ～Ｄｋｌの関係は一例であり、ガードリング３２の間隔Ｄａｂ～Ｄｋｌの少なくとも１つが等しくてもよい。
　また、ウェル層４２と、ウェル層４２に隣接するガードリング３２ａとの間隔も、半導体基板１０のおもて面側の電界分布を考慮して設計されてよい。例えば、ウェル層４２と、ウェル層４２に隣接するガードリング３２ａとの間隔は、ガードリング３２ａとガードリング３２ｂとの間隔Ｄａｂよりも小さい。即ち、ウェル層４２と、ウェル層４２に隣接するガードリング３２ａとの間隔および、ガードリング３２の間隔Ｄａｂ～Ｄｋｌは、エッジ側ほど大きくなっている。
　複数のフィールドプレート層３４のうち、活性部側のフィールドプレート層３４（３４ａ～３４ｆ）は、電気的に接続されたガードリング３２よりもエッジ側に張り出している。これにより、電界の最大ピークがウェル層４２の端部からエッジ側に移動する。また、活性部側のフィールドプレート層３４をエッジ側に張り出すことにより、おもて面側電極１０２をエッジ側に張り出すための領域を確保できる。
　一方、エッジ側のフィールドプレート層３４（３４ｇ～３４ｌ）は、電気的に接続されたガードリング３２よりも活性部側に張り出している。これにより、終端構造部３０における電界の最大ピークが終端構造部３０のエッジ側にずれる。
　張り出し量Ｅは、ガードリング３２に対するフィールドプレート層３４の張り出し量を示す。フィールドプレート層３４の張り出し量Ｅは、終端構造部３０においてフィールドプレート層３４が設けられる位置に応じて変更されてよい。一例において、複数のフィールドプレート層３４のうち、活性部側のフィールドプレート層３４では、エッジ側に向けてフィールドプレート層３４の張り出し量Ｅが順に小さくなる。例えば、フィールドプレート層３４ａ～フィールドプレート層３４ｆの張り出し量Ｅａ～Ｅｆは、Ｅａ＞Ｅｂ＞Ｅｃ＞Ｅｄ＞Ｅｅ＞Ｅｆ（３４ａの張り出し量をＥａ、３４ｂの張り出し量をＥｂ、３４ｃの張り出し量をＥｃ、３４ｄの張り出し量をＥｄ、３４ｅの張り出し量をＥｅ、３４ｆの張り出し量をＥｆで表す）の関係を有する。
　また、複数のフィールドプレート層３４のうち、エッジ側のフィールドプレート層３４は、活性部側に向けてフィールドプレート層３４の張り出し量が順に小さくなる。例えば、フィールドプレート層３４ｇ～フィールドプレート層３４ｌの張り出し量Ｅｇ～Ｅｌは、Ｅｇ＜Ｅｈ＜Ｅｉ＜Ｅｊ＜Ｅｋ＜Ｅｌ（３４ｇの張り出し量をＥｇ、３４ｈの張り出し量をＥｈ、３４ｉの張り出し量をＥｉ、３４ｊの張り出し量をＥｊ、３４ｋの張り出し量をＥｋ、３４ｌの張り出し量をＥｌで表す）の関係となる。
　言い換えると、本例では、終端構造部３０の両端において、フィールドプレート層３４の張り出し量Ｅを大きくして、且つ、終端構造部３０の中心側に張り出すように配置されている。また、終端構造部３０の中心付近においては、フィールドプレート層３４の張り出し量を小さくして、且つ、終端構造部３０の中心側に張り出すように配置されている。これにより、終端構造部３０における電界の最大ピークが終端構造部３０の中心近傍に設けられる。なお、複数のフィールドプレート層３４のうち、もっともエッジ側のフィールドプレート層３４ｌは、活性部側に張り出すと共にエッジ側にも張り出している。
　なお、本例では、活性部側に張り出すフィールドプレート層３４の個数と、エッジ側に張り出すフィールドプレート層３４の個数が等しい。しかしながら、逆回復動作時の電界の最大ピークを終端構造部３０にずらすことができる構造であれば、活性部側に張り出すフィールドプレート層３４の個数と、エッジ側に張り出すフィールドプレート層３４の個数は異なっていてよい。
　以上の通り、本例の半導体装置１００は、終端構造部３０の構造を最適化することにより、逆回復動作時の電界の最大ピークを終端構造部３０のエッジ側にずらしている。これにより、耐量構造部４０へのアバランシェキャリアの流入を抑制し、逆回復動作時の素子の破壊を抑制する。よって、本例の半導体装置１００は、逆回復耐量を向上させ、低損失な高速スイッチング動作（即ち、高ｄｉ／ｄｔ）を実現できる。
　［比較例１］
　図３は、比較例１に係る半導体装置５００の構成を示す。本例の半導体装置５００は、おもて面側電極５０２、ウェル層５４２、複数のガードリング５３２、複数のフィールドプレート層５３４およびチャネルストッパ５５０を備える。本例の半導体装置５００は、全てのフィールドプレート層５３４が活性部側に張り出している点で実施例１に係る半導体装置１００と異なる。
　本例のガードリング５３２は、１２個のガードリング５３２ａ～５３２ｌを含む。また、本例のフィールドプレート層５３４は、１２個のフィールドプレート層５３４ａ～５３４ｌを含む。フィールドプレート層５３４ａ～５３４ｌは、それぞれ対応するガードリング５３２ａ～５３２ｌから活性部側に張り出している。
　ここで、半導体装置５００では、逆回復動作時にウェル層５４２のエッジ側の端部に電界が集中する場合がある。この場合、ウェル層５４２のエッジ側の端部で生じたアバランシェによりキャリアが発生する。発生したアバランシェキャリアがウェル層５４２を通って活性部のアノード側へ引き抜かれるので、耐量構造部５４０の電位が上昇し、終端構造部５３０に蓄積されたキャリアがウェル層５４２を通らずにアノード側に引き抜かれる。この場合、ウェル層５４２がアバランシェキャリアに埋め尽くされて、耐量構造部５４０として機能しない状態と同じであるので、キャリアを引き抜けず素子破壊に至る。
　図４は、実施例１に係る半導体装置１００の電界分布の一例を示す。図５は、比較例１に係る半導体装置５００の電界分布の一例を示す。縦軸は電界を示し、横軸は終端構造部３０のエッジ側の端部からの距離を示す。本例の半導体装置１００の電界分布は、半導体基板のおもて面近傍の電界の分布を示す。半導体基板のおもて面近傍とは、半導体基板のおもて面から１μｍ以下、０．１μｍ以下、又は０．０１μｍ以下の深さの位置であってよい。
　実施例１に係る半導体装置１００では、終端構造部３０の活性部側の電界が緩和されている。そして、終端構造部３０の活性部側の端部の電界が、半導体基板１０のおもて面側の電界分布の最大値よりも小さくなっている。これにより、終端構造部３０の活性部側の端部におけるアバランシェキャリアの発生を抑制できる。本例では、終端構造部３０のおもて面側の電界分布は、定格電圧印加時に、ウェル層４２と、ウェル層４２に隣接するガードリング３２の間、ガードリング３２同士の間にパルス状の波形を有する。曲線６０は、半導体装置１００の電界分布について、パルス状の波形のピークを結んだ曲線である。本例の曲線６０は、凸状を有する。
　曲線６０は、凸状を有するので、終端構造部３０の活性部側およびエッジ側の電界が、終端構造部３０の中心の電界よりも緩和されている。例えば、終端構造部３０の最も活性部側の電界ピークは、終端構造部３０の電界分布における最大ピークの２／３以下に緩和される。また、終端構造部３０の電界分布は、終端構造部３０の中心よりもエッジ側に電界の最大ピークを有してよい。終端構造部３０の電界が活性部側で大きくなりやすいところ、終端構造部３０の中心よりもエッジ側に電界の最大ピークを設けることにより、終端構造部３０における電界分布を均一に分散しやすくなる。
　一方、比較例１に係る半導体装置５００は、終端構造部５３０の活性部側の端部の電界が緩和されていない。曲線５６０は、半導体装置５００の電界分布について、パルス状の波形のピークを結んだ曲線である。曲線５６０は、凸状を有さず、終端構造部５３０の活性部側に電界が集中している。そのため、半導体装置５００では、ウェル層５４２のエッジ側の端部において、アバランシェキャリアが生じる。よって、ウェル層５４２がアバランシェキャリアに埋め尽くされるので、半導体基板のキャリアが引き抜かれず、素子破壊が生じる場合がある。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、２０・・・活性部、２２・・・ベース層、３０・・・終端構造部、３２・・・ガードリング、３４・・・フィールドプレート層、３６・・・層間絶縁膜、３８・・・層間絶縁膜、４０・・・耐量構造部、４２・・・ウェル層、５０・・・チャネルストッパ、６０・・・曲線、１００・・・半導体装置、１０２・・・おもて面側電極、５００・・・半導体装置、５０２・・・おもて面側電極、５３０・・・終端構造部、５３２・・・ガードリング、５３４・・・フィールドプレート層、５４０・・・耐量構造部、５４２・・・ウェル層、５５０・・・チャネルストッパ、５６０・・・曲線

Claims (13)

  1. 　半導体基板に設けられた活性部と、
    　前記半導体基板のおもて面側の終端に設けられ、該終端の電界を緩和する終端構造部と
    　を備え、
    　前記終端構造部のおもて面側の電界分布は、定格電圧印加時に、前記活性部側の端部の電界が該おもて面側の電界分布の最大値よりも小さくなっている
    　半導体装置。
  2. 　前記終端構造部の電界分布は、前記終端構造部の中心よりも、前記活性部と反対のエッジ側に電界の最大ピークを有する
    　請求項１に記載の半導体装置。
  3. 　前記終端構造部は、
    　前記活性部側から前記活性部と反対のエッジ側に並んで配列された複数のガードリングと、
    　前記活性部側から前記エッジ側に並んで配列され、前記複数のガードリングにそれぞれ電気的に接続された複数の第１フィールドプレート層と
    　を備え、
    　前記複数の第１フィールドプレート層のうち、前記活性部側の第１フィールドプレート層は、前記複数のガードリングのうち対応するガードリングよりも前記エッジ側に張り出し、前記エッジ側の第１フィールドプレート層は、前記複数のガードリングのうち対応するガードリングよりも前記活性部側に張り出している
    　請求項１又は２に記載の半導体装置。
  4. 　前記複数の第１フィールドプレート層のうち、前記活性部側の第１フィールドプレート層は、前記エッジ側に向けて前記第１フィールドプレート層の張り出し量が順に小さくなり、
    　前記複数の第１フィールドプレート層のうち、前記エッジ側の第１フィールドプレート層は、前記活性部側に向けて前記第１フィールドプレート層の張り出し量が順に小さくなる
    　請求項３に記載の半導体装置。
  5. 　前記複数の第１フィールドプレート層のうち、もっとも前記エッジ側の第１フィールドプレート層は、前記活性部側に張り出すと共に前記エッジ側にも張り出している
    　請求項３又は４に記載の半導体装置。
  6. 　前記半導体基板のおもて面側であって、前記活性部と前記終端構造部との間に設けられた耐量構造部をさらに備える
    　請求項３から５のいずれか一項に記載の半導体装置。
  7. 　前記半導体基板は、第１導電型の半導体基板のおもて面側に該第１導電型と異なる第２導電型の第２導電型層を少なくとも形成したものであり、
    　前記耐量構造部は、前記第２導電型層としてウェル層を有する
    　請求項６に記載の半導体装置。
  8. 　前記半導体基板のおもて面上に設けられた層間絶縁膜と、
    　前記層間絶縁膜上に設けられ、前記ウェル層と電気的に接続された第２フィールドプレート層をさらに備え、
    　前記第２フィールドプレート層は、前記ウェル層よりも前記エッジ側に張り出している
    　請求項７に記載の半導体装置。
  9. 　前記第２フィールドプレート層と該第２フィールドプレート層に隣接する前記第１フィールドプレート層との間、及び前記第１フィールドプレート層同士の間が同一の間隔である
    　請求項８に記載の半導体装置。
  10. 　前記複数の第１フィールドプレート層は、前記エッジ側ほど幅が大きくなっている
    　請求項７から９のいずれか一項に記載の半導体装置。
  11. 　前記複数のガードリングは、その幅が同一である
    　請求項７から１０のいずれか一項に記載の半導体装置。
  12. 　前記ウェル層と該ウェル層に隣接する前記ガードリングの間、及び前記ガードリング同士の間の間隔は、前記エッジ側ほど大きくなっている
    請求項７から１１のいずれか一項に記載の半導体装置。
  13. 　前記終端構造部のおもて面側の電界分布は、定格電圧印加時に、前記ウェル層と該ウェル層に隣接する前記ガードリングの間、及び前記ガードリング同士の間にパルス状の波形を有し、該パルス状の波形のピークを結んだ曲線が凸状になっている
    　請求項７から１２のいずれか一項に記載の半導体装置。
PCT/JP2017/042179 2017-01-25 2017-11-24 半導体装置 WO2018139027A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018564123A JP6631727B2 (ja) 2017-01-25 2017-11-24 半導体装置
CN201780039689.0A CN109417086B (zh) 2017-01-25 2017-11-24 半导体装置
US16/228,807 US10896961B2 (en) 2017-01-25 2018-12-21 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-011704 2017-01-25
JP2017011704 2017-01-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/228,807 Continuation US10896961B2 (en) 2017-01-25 2018-12-21 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2018139027A1 true WO2018139027A1 (ja) 2018-08-02

Family

ID=62979165

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/042179 WO2018139027A1 (ja) 2017-01-25 2017-11-24 半導体装置

Country Status (4)

Country Link
US (1) US10896961B2 (ja)
JP (1) JP6631727B2 (ja)
CN (1) CN109417086B (ja)
WO (1) WO2018139027A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020068223A (ja) * 2018-10-22 2020-04-30 三菱電機株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7190256B2 (ja) 2018-02-09 2022-12-15 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888346A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP2011249580A (ja) * 2010-05-27 2011-12-08 Fuji Electric Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227063A (ja) * 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP5162804B2 (ja) 2001-09-12 2013-03-13 富士電機株式会社 半導体装置
JP4269863B2 (ja) 2003-09-25 2009-05-27 富士電機デバイステクノロジー株式会社 双方向高耐圧プレーナ型半導体装置
US7148540B2 (en) * 2004-06-28 2006-12-12 Agere Systems Inc. Graded conductive structure for use in a metal-oxide-semiconductor device
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
WO2013132568A1 (ja) * 2012-03-05 2013-09-12 三菱電機株式会社 半導体装置
WO2014013821A1 (ja) * 2012-07-18 2014-01-23 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9281360B1 (en) * 2014-08-12 2016-03-08 Infineon Technologies Ag Semiconductor device with a shielding structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888346A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP2011249580A (ja) * 2010-05-27 2011-12-08 Fuji Electric Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020068223A (ja) * 2018-10-22 2020-04-30 三菱電機株式会社 半導体装置
JP7085959B2 (ja) 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN109417086A (zh) 2019-03-01
JP6631727B2 (ja) 2020-01-15
JPWO2018139027A1 (ja) 2019-06-27
CN109417086B (zh) 2021-08-31
US10896961B2 (en) 2021-01-19
US20190131412A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
JP6725015B2 (ja) 半導体装置
JP5381420B2 (ja) 半導体装置
JP5191132B2 (ja) 半導体装置
CN107534042B (zh) 半导体装置
CN111033751B (zh) 半导体装置
JP5972881B2 (ja) 逆導通パワー半導体デバイス
US20240021607A1 (en) Semiconductor device
JP2009026797A (ja) 半導体装置
CN111052393B (zh) 半导体装置
US9508870B2 (en) Diode
CN109509789B (zh) 半导体装置
US10510904B2 (en) Semiconductor device with backside N-type layer at active region/termination region boundary and extending into action region
WO2018139027A1 (ja) 半導体装置
US11569225B2 (en) Semiconductor device
JP6588774B2 (ja) 半導体装置
JP6658955B2 (ja) 半導体装置
WO2016001182A2 (en) Semiconductor device
CN219123242U (zh) 高压二极管
WO2022264697A1 (ja) 半導体装置
JP2007096348A (ja) 半導体装置の製造方法
CN106711205B (zh) 一种igbt及其制作方法
CN117397043A (zh) 半导体装置
CN115398645A (zh) 半导体装置
JP2007123932A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17893977

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018564123

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17893977

Country of ref document: EP

Kind code of ref document: A1