JP2016225363A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016225363A
JP2016225363A JP2015107641A JP2015107641A JP2016225363A JP 2016225363 A JP2016225363 A JP 2016225363A JP 2015107641 A JP2015107641 A JP 2015107641A JP 2015107641 A JP2015107641 A JP 2015107641A JP 2016225363 A JP2016225363 A JP 2016225363A
Authority
JP
Japan
Prior art keywords
outer peripheral
region
guard ring
contact hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015107641A
Other languages
English (en)
Other versions
JP6287958B2 (ja
Inventor
賢 妹尾
Masaru Senoo
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015107641A priority Critical patent/JP6287958B2/ja
Priority to US15/087,230 priority patent/US9530836B2/en
Priority to DE102016109641.5A priority patent/DE102016109641B4/de
Priority to CN201610366187.6A priority patent/CN106206700A/zh
Publication of JP2016225363A publication Critical patent/JP2016225363A/ja
Application granted granted Critical
Publication of JP6287958B2 publication Critical patent/JP6287958B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 ガードリングに接続されるコンタクトホールの近傍で局所的に高い電界が発生することを抑制する。【解決手段】 半導体基板が、素子領域と、外周領域を有している。外周領域に、素子領域を囲むように環状に伸びる複数のガードリングと、各ガードリングを互いから分離しているドリフト領域が形成されている。第１外周絶縁膜、第１外周導電膜、第２外周絶縁膜及び第２外周導電膜が外周領域上に積層されている。各第１外周導電膜が、環状に伸びている。各第２外周導電膜が、第１外周導電膜の一部と重複する。第２外周導電膜が、第１コンタクトホールによって第１外周導電膜と接続されている。第２外周導電膜が、第２コンタクトホールによってガードリングと接続されている。少なくとも１つの第２コンタクトホールの中心が、ガードリングの幅方向の中心線よりも内周側に位置する。【選択図】図６

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、ＩＧＢＴが形成されている素子領域を取り囲む複数本のガードリングが形成されている半導体装置が開示されている。各ガードリングは、ｎ側半導体基板に形成されているｐ型領域で形成されており、半導体基板の表面に露出する位置に形成されている。各ガードリングは素子領域を囲むように環状に伸びており、複数本のガードリングが素子領域を多重に囲んでいる。また、この半導体装置は、第１外周導電膜と第２外周導電膜を有している。第１外周導電膜はガードリング毎に形成されており、各第１外周導電膜は絶縁膜を介して各ガードリング上に形成されている。各第１外周導電膜は、各ガードリングに沿って環状に伸びており、隣接する第１外周導電膜どうしは絶縁されている。第２外周導電膜も、ガードリング毎に形成されており、各第２外周導電膜は絶縁膜を介して各第１外周導電膜上に形成されている。いくつかの第２外周導電膜は、各第１外周導電膜の周方向の一部の位置にのみ形成されている。第１外周導電膜と第２外周導電膜は、第１外周導電膜と第２外周導電膜を分離する絶縁膜に形成されたコンタクトホールによって互いに接続されている。また、第２外周導電膜とガードリングは、第２外周導電膜と第１外周導電膜を分離する絶縁膜と、第１外周導電膜自体と、第１外周導電膜とガードリングを分離する絶縁膜の全部を貫通するコンタクトホールによって互いに接続されている。第２外周導電膜は、ガードリングと第１外周導電膜を接続するために形成されている。第１外周導電膜は、外来電荷の影響を抑制するシールド膜として機能する。すなわち、第１外周導電膜によって外周領域がシールドされるので、外来電荷が半導体装置の表面に付着したときに、外来電荷の電界によって外周領域内の電界分布が乱されることが抑制される。第２外周導電膜の厚みは第１外周導電膜の厚みよりも厚い。厚い第２外周導電膜の形成時に前記２種類のコンタクトホールに導電材を充填することができる。
第１外周導電膜は、厚みが薄いので精度良く形成することができる。したがって、第１外周導電膜どうしの間隔を短くすることができる。第１外周導電膜どうしの間隔を短くすることで、ガードリングどうしの間隔も短くすることができる。他方、厚みが厚い第２外周導電膜は、加工精度が悪いので、第２外周導電膜どうしの間隔を短くすることができない。しかしながら、各第２外周導電膜は第１外周導電膜の周方向の一部に形成されるので、複数の第２外周導電膜を、第１外周導電膜の周方向に分散して配置することができる。したがって、第１外周導電膜どうしの間隔を短くしても、第２外周導電膜どうしが互いに干渉することを防止することができる。薄い第１外周導電膜を厚い第２外周導電膜を介してガードリングに導通させる構造によると、第２外周導電膜を互いに干渉させることなく、ガードリングどうしの間隔を短くすることができる。したがって、この構造によれば、外周領域を小さくすることができ、半導体装置の小型化が可能である。特許文献１の技術では、第２外周導電膜とガードリングとを接続するコンタクトホールを、ガードリングの幅方向の中心線上に形成している。
国際公開第ＷＯ２０１３／１４０５７２Ａ号公報
特許文献１の半導体装置は、第２外周導電膜とガードリングを接続するコンタクトホールを有している。このコンタクトホールは、ガードリング上に局所的に形成されている。コンタクトホールが局所的に存在するため、コンタクトホールの近傍に位置するｐ型ガードリングに隣接するｎ型半導体領域に電界が集中し易く、この領域に高い電界が発生する場合がある。本明細書では、第１外周導電膜と第２外周導電膜を有する半導体装置において、第２外周導電膜とガードリングを接続するコンタクトホールの近傍で局所的に高い電界が発生することを抑制することができる技術を提供する。
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の表面に接している表面電極と、前記半導体基板の裏面に接している裏面電極と、第１外周絶縁膜と、複数の第１外周導電膜と、第２外周絶縁膜と、複数の第２外周導電膜を有している。前記半導体基板が、前記半導体基板の厚み方向に沿って平面視したときに前記表面電極と前記半導体基板との接触面と重複する素子領域と、前記素子領域の周囲の外周領域を有している。前記素子領域に、前記表面電極と前記裏面電極の間に通電することが可能な半導体素子が形成されている。前記外周領域に、複数のガードリングと、ドリフト領域が形成されている。前記複数のガードリングは、前記表面に露出しており、前記素子領域の周囲を環状に伸びるｐ型領域である。前記ドリフト領域は、前記各ガードリングを互いから分離しているｎ型領域である。前記第１外周絶縁膜が、前記外周領域内の前記表面に形成されている。前記各第１外周導電膜が、前記第１外周絶縁膜上に形成されており、前記厚み方向に沿って平面視したときに対応する前記ガードリングと重複するように環状に伸びている。前記第２外周絶縁膜が、各第１外周導電膜上に形成されている。前記各第２外周導電膜が、前記第２外周絶縁膜上に形成されており、前記厚み方向に沿って平面視したときに対応する前記第１外周導電膜の一部と重複するように配置されており、前記各第１外周導電膜の厚みよりも厚い厚みを有している。前記各第２外周導電膜が、対応する前記第１外周導電膜と第１コンタクトホールによって接続されている。前記各第２外周導電膜が、対応する前記ガードリングと第２コンタクトホールによって接続されている。少なくとも１つの前記第２コンタクトホールの中心が、その第２コンタクトホールに接続されている前記ガードリングの幅方向の中心線よりも内周側に位置する。
なお、本明細書において、「内周側」は、素子領域に近い側を意味し、「外周側」は、素子領域から遠い側を意味する。
この半導体装置では、少なくとも１つの第２コンタクトホールの中心が、対応するガードリングの幅方向の中心線よりも内周側に位置する。したがって、この第２コンタクトホールは、主にガードリングに対して内周側で隣接するドリフト領域の電界に影響し、ガードリングに対して外周側で隣接するドリフト領域の電界にはほとんど影響しない。ガードリングに対して内周側で隣接するドリフト領域で生じる電界は、ガードリングに対して外周側で隣接するドリフト領域で生じる電界よりも低くなる。ガードリングに対して内周側で隣接するドリフト領域で生じる電界は低いので、この領域が第２コンタクトホールの影響を受けてもそれほど高い電界は発生しない。また、ガードリングに対して外周側で隣接するドリフト領域には第２コンタクトホールの影響がほとんど及ばないので、この領域でもそれほど高い電界は発生しない。このように、この半導体装置では、第２コンタクトホールの影響によって高い電界が発生することが抑制される。
半導体装置１０の縦断面図（図３、４のＩ−Ｉ線における縦断面図）。 半導体装置１０の縦断面図（図３、４のＩＩ−ＩＩ線における縦断面図）。 半導体装置１０の平面図であって、分離領域７０とガードリング７２の配置を示す図（分離領域７０とガードリング７２をハッチングにより示す。）。 半導体装置１０の平面図であって、第１フィールドプレート８２と第２フィールドプレート８４の配置を示す図（第１フィールドプレート８２をハッチングにより示す。）。 第２フィールドプレート８４の拡大平面図。 図５のＶＩ−ＶＩ線における縦断面図。 図５のＶＩＩ−ＶＩＩ線における縦断面図。 実施形態の半導体装置１０の外周領域１８内の電界分布を示すグラフ。 コンタクトホール９０の位置ずれを示す縦断面図。 比較例の半導体装置の外周領域１８内の電界分布を示すグラフ。 変形例のコンタクトホール９４を示す縦断面図。 変形例の半導体装置の縦断面図。 変形例のコンタクトホール９０を示す縦断面図。 変形例の半導体装置１０の図４に対応する平面図。
図１、２に示す半導体装置１０は、シリコンによって構成された半導体基板１２を有している。なお、以下では、半導体基板１２の表面１２ａに平行な一方向（図１の左右方向）をｘ方向という。また、半導体基板１２の表面１２ａに平行で、ｘ方向に直交する方向（図１の紙面に対して垂直な方向）をｙ方向という。また、半導体基板１２の厚み方向（図１の上下方向）をｚ方向という。
半導体基板１２の表面１２ａには、表面電極６０が形成されている。表面電極６０は、表面１２ａに接触している。表面電極６０は、半導体基板１２の表面１２ａの略中央に形成されている。したがって、図３、４に示すように、半導体基板１２と表面電極６０の接触面６０ａが、半導体基板１２の略中央に位置している。以下では、半導体基板１２のうち、表面１２ａを平面視したときに接触面６０ａと重複する領域を素子領域１６という。また、半導体基板１２のうち、表面１２ａを平面視したときに素子領域１６の周囲に配置されている領域を外周領域１８という。すなわち、素子領域１６と半導体基板１２の端面１２ｃの間の領域を、外周領域１８という。
図１、２に示すように、半導体基板１２の裏面１２ｂには、裏面電極６２が形成されている。裏面電極６２は、裏面１２ｂの略全域に形成されている。すなわち、裏面電極６２は、素子領域１６と外周領域１８に接している。
素子領域１６内の半導体基板１２の表面１２ａには、複数のトレンチが形成されている。各トレンチは、ｙ方向に互いに平行に伸びている。各トレンチの内面は、ゲート絶縁膜４２に覆われている。各トレンチ内には、ゲート電極４４が配置されている。ゲート電極４４は、ゲート絶縁膜４２によって半導体基板１２から絶縁されている。ゲート電極４４の表面は、層間絶縁膜４６に覆われている。
素子領域１６内には、エミッタ領域２０、ボディ領域２２、ドリフト領域２６、バッファ領域２８及びコレクタ領域３２が形成されている。
エミッタ領域２０は、ｎ型領域であり、半導体基板１２の表面１２ａに露出している。エミッタ領域２０は、表面電極６０にオーミック接触している。エミッタ領域２０は、ゲート絶縁膜４２に接している。
ボディ領域２２は、ｐ型領域であり、エミッタ領域２０の周囲に形成されている。ボディ領域２２は、ボディコンタクト領域２２ａと低濃度ボディ領域２２ｂを有している。
ボディコンタクト領域２２ａは、高濃度のｐ型不純物を含有するｐ型領域である。ボディコンタクト領域２２ａは、半導体基板１２の表面１２ａに露出している。ボディコンタクト領域２２ａは、表面電極６０にオーミック接触している。ボディコンタクト領域２２ａは、エミッタ領域２０に隣接している。
低濃度ボディ領域２２ｂは、ボディコンタクト領域２２ａよりもｐ型不純物濃度が低いｐ型領域である。低濃度ボディ領域２２ｂは、エミッタ領域２０とボディコンタクト領域２２ａの下側に形成されている。低濃度ボディ領域２２ｂは、エミッタ領域２０の下側でゲート絶縁膜４２に接している。
ドリフト領域２６は、ｎ型領域であり、低濃度ボディ領域２２ｂの下側に形成されている。ドリフト領域２６は、低濃度ボディ領域２２ｂの下側において、トレンチの下端部近傍のゲート絶縁膜４２と接している。ドリフト領域２６は、ボディ領域２２によってエミッタ領域２０から分離されている。ドリフト領域２６のｎ型不純物濃度は、エミッタ領域２０のｎ型不純物濃度よりも低い。
バッファ領域２８は、ドリフト領域２６よりも高濃度のｎ型不純物を含有するｎ型領域である。バッファ領域２８は、ドリフト領域２６の下側に形成されている。
コレクタ領域３２は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ領域３２は、バッファ領域２８の下側に形成されている。コレクタ領域３２は、ドリフト領域２６及びバッファ領域２８によってボディ領域２２から分離されている。コレクタ領域３２は、半導体基板１２の裏面１２ｂに露出している。コレクタ領域３２は、裏面電極６２にオーミック接触している。
素子領域１６内には、エミッタ領域２０、ボディ領域２２、ドリフト領域２６、バッファ領域２８、コレクタ領域３２及びゲート電極４４等によって、表面電極６０と裏面電極６２の間に接続されたＩＧＢＴが形成されている。すなわち、表面電極６０がエミッタ電極として機能し、裏面電極６２がコレクタ電極として機能する。
外周領域１８内には、分離領域７０、ガードリング７２ａ〜７２ｄ及び終端領域７４が形成されている。
分離領域７０は、ｐ型領域であり、半導体基板１２の表面１２ａに露出する範囲に形成されている。分離領域７０は、ボディ領域２２に隣接している。分離領域７０は、表面１２ａからボディ領域２２の下端よりも深い深さまで伸びている。分離領域７０の下端は、ゲート電極４４の下端と略等しい深さまで伸びている。分離領域７０は、ボディ領域２２を介して表面電極６０に接続されている。図３に示すように、分離領域７０は、素子領域１６の輪郭に沿って伸びている。分離領域７０は、素子領域１６を囲む環状に伸びている。
図１、２に示すように、ガードリング７２ａ〜７２ｄは、ｐ型領域であり、半導体基板１２の表面１２ａに露出する範囲に形成されている。なお、以下では、ガードリング７２ａ〜７２ｄをまとめて、ガードリング７２と呼ぶ場合がある。ガードリング７２は、表面１２ａから分離領域７０の下端と略等しい深さまで伸びている。図３に示すように、ガードリング７２は、素子領域１６を囲む環状に伸びている。より詳細には、最も内周側のガードリング７２ａは、分離領域７０の周囲を囲んでいる。内周側から２番目のガードリング７２ｂは、ガードリング７２ａの周囲を囲んでいる。内周側から３番目のガードリング７２ｃは、ガードリング７２ｂの周囲を囲んでいる。最も外周側のガードリング７２ｄは、ガードリング７２ｃの周囲を囲んでいる。図１、２に示すように、分離領域７０とガードリング７２ａの間には、間隔Ｔ１が設けられている。ガードリング７２ａとガードリング７２ｂの間には、間隔Ｔ２が設けられている。ガードリング７２ｂとガードリング７２ｃの間には、間隔Ｔ３が設けられている。ガードリング７２ｃとガードリング７２ｄの間には、間隔Ｔ４が設けられている。間隔Ｔ１〜Ｔ４は、Ｔ１＜Ｔ２＜Ｔ３＜Ｔ４の関係を満たしている。また、ガードリング７２ａ〜７２ｄは、内周側から外周側に向かう方向（すなわち、素子領域１６から端面１２ｃに向かう方向）において、幅Ｗ１〜Ｗ４を有している。より詳細には、ガードリング７２ａは、幅Ｗ１を有している。ガードリング７２ｂは、幅Ｗ２を有している。ガードリング７２ｃは、幅Ｗ３を有している。ガードリング７２ｄは、幅Ｗ４を有している。幅Ｗ１〜Ｗ４は、Ｗ１＞Ｗ２＞Ｗ３＞Ｗ４の関係を満たしている。図３に示すように、各ガードリング７２は、直線状に伸びる直線部と、カーブ状に伸びるコーナー部を有している。
終端領域７４は、高濃度にｎ型不純物を含有するｎ型領域である。終端領域７４のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度よりも高い。図１に示すように、終端領域７４は、半導体基板１２の表面１２ａに露出する範囲に形成されている。また、終端領域７４は、半導体基板１２の端面１２ｃに露出する範囲に形成されている。図３に示すように、終端領域７４は、半導体基板１２の端面１２ｃに沿って環状に形成されている。最も外周側のガードリング７２ｄと終端領域７４の間には、間隔が設けられている。
図１に示すように、上述したドリフト領域２６、バッファ領域２８及びコレクタ領域３２は、素子領域１６から外周領域１８に跨って形成されている。すなわち、外周領域１８内にも、裏面１２ｂ側からコレクタ領域３２、バッファ領域２８及びドリフト領域２６の順で、これらの領域が積層されている。ドリフト領域２６、バッファ領域２８及びコレクタ領域３２は、端面１２ｃまで伸びている。外周領域１８内のドリフト領域２６は、分離領域７０、ガードリング７２及び終端領域７４の下側に形成されており、これらの領域に接している。また、分離領域７０とガードリング７２ａの間の間隔には、ドリフト領域２６が形成されている。ドリフト領域２６によって、ガードリング７２ａが分離領域７０から分離されている。以下では、分離領域７０とガードリング７２ａの間のドリフト領域２６を、間隔部３４ａという。各ガードリング７２の間の間隔には、ドリフト領域２６が形成されている。ドリフト領域２６によって、ガードリング７２が互いから分離されている。以下では、ガードリング７２ａとガードリング７２ｂの間のドリフト領域２６を、間隔部３４ｂという。また、ガードリング７２ｂとガードリング７２ｃの間のドリフト領域２６を、間隔部３４ｃという。また、ガードリング７２ｃとガードリング７２ｄの間のドリフト領域２６を、間隔部３４ｄという。また、以下では、間隔部３４ａ〜３４ｄをまとめて、間隔部３４という場合がある。ガードリング７２ｄと終端領域７４の間の間隔には、ドリフト領域２６が形成されている。ドリフト領域２６によって、終端領域７４がガードリング７２ｄから分離されている。
外周領域１８内の半導体基板１２の表面１２ａには、外周絶縁膜８０、第１フィールドプレート８２ａ〜８２ｄ、第２フィールドプレート８４及び終端電極８６が形成されている。
図１、２に示すように、終端電極８６は、終端領域７４上に形成されている。図４に示すように、終端電極８６は、終端領域７４に沿って環状に形成されている。終端電極８６は、終端領域７４にオーミック接触している。
図１、２に示すように、外周絶縁膜８０は、終端電極８６と後述するコンタクトホールを除いて、外周領域１８内の表面１２ａの全域を覆っている。
外周絶縁膜８０の内部には、第１フィールドプレート８２ａ〜８２ｄが形成されている。以下では、外周絶縁膜８０のうち、第１フィールドプレート８２ａ〜８２ｄよりも下側に位置する部分を第１外周絶縁膜８０ａと呼び、それ以外の部分（第１フィールドプレート８２ａ〜８２ｄを覆っている部分）を第２外周絶縁膜８０ｂと呼ぶ場合がある。また、以下では、第１フィールドプレート８２ａ〜８２ｄをまとめて、第１フィールドプレート８２と呼ぶ場合がある。
第１フィールドプレート８２は、導電性を有するポリシリコンによって構成されている。各第１フィールドプレート８２は、対応するガードリング７２の上部に配置されている。すなわち、第１フィールドプレート８２ａは、ガードリング７２ａの上部に配置されている。第１フィールドプレート８２ｂは、ガードリング７２ｂの上部に配置されている。第１フィールドプレート８２ｃは、ガードリング７２ｃの上部に配置されている。第１フィールドプレート８２ｄは、ガードリング７２ｄの上部に配置されている。図４に示すように、各第１フィールドプレート８２は、対応するガードリング７２（すなわち、下部に位置するガードリング７２）に沿って環状に伸びている。第１フィールドプレート８２は、直線状に伸びる直線部と、カーブ状に伸びるコーナー部を有している。各第１フィールドプレート８２の幅は、その下部のガードリング７２の幅よりも広い。したがって、半導体基板１２を平面視したときに、各ガードリング７２の全体が、その上部の第１フィールドプレート８２と重複する。図１、２に示すように、各第１フィールドプレート８２の下側には、第１外周絶縁膜８０ａが配置されている。第１フィールドプレート８２は、互いに間隔を開けて形成されている。各第１フィールドプレート８２の間の間隔には、外周絶縁膜８０が形成されている。外周絶縁膜８０によって、第１フィールドプレート８２が互いから絶縁されている。第１フィールドプレート８２ａの上面は、第２外周絶縁膜８０ｂによって覆われている。
第２フィールドプレート８４は、金属によって構成されている。第２フィールドプレート８４は、第２外周絶縁膜８０ｂ上に形成されている。第２フィールドプレート８４の厚みは、第１フィールドプレート８２の厚みよりも厚い。図４に示すように、第２フィールドプレート８４は、第１フィールドプレート８２の上部に、部分的に形成されている。すなわち、第１フィールドプレート８２の周方向の一部と重なるように、第２フィールドプレート８４が形成されている。１つの第１フィールドプレート８２の上部に、複数の第２フィールドプレート８４が形成されている。各第２フィールドプレート８４は、各第１フィールドプレート８２の直線部上に形成されている。すなわち、各第２フィールドプレート８４は、各ガードリング７２の直線部上に形成されている。各第１フィールドプレート８２のコーナー部上には、第２フィールドプレート８４が形成されていない。すなわち、各ガードリング７２のコーナー部上には、第２フィールドプレート８４が形成されていない。１つの第１フィールドプレート８２上の各第２フィールドプレート８４は、隣接する第１フィールドプレート８２上の各第２フィールドプレートに対して、長手方向（第１フィールドプレート８２が伸びる方向）にシフトした位置に形成されている。例えば、第１フィールドプレート８２ｂ上の各第２フィールドプレート８４は、隣接する第１フィールドプレート８２ａ、８２ｃ上の第２フィールドプレート８４に対して、第１フィールドプレート８２ｂが伸びる方向にずれた位置に配置されている。これによって、各第２フィールドプレート８４の間に広い間隔が確保されている。
図５は、１つの第２フィールドプレート８４の拡大平面図を示している。また、図６は図５のＶＩ−ＶＩ線における第２フィールドプレート８４周辺の断面図を示しており、図７は、図５のＶＩＩ−ＶＩＩ線における第２フィールドプレート８４周辺の断面図を示している。なお、図５〜７では、ガードリング７２ａの上部に配置されている第２フィールドプレート８４を例として示しているが、全ての第２フィールドプレート８４が、以下に説明する構造を有している。図５、６に示すように、第２フィールドプレート８４の下部には、コンタクトホール９０が形成されている。より詳細には、第２フィールドプレート８４の下部に位置する第１フィールドプレート８２には、貫通孔８３が形成されている。貫通孔８３は、第１フィールドプレート８２を表面から裏面まで貫通している。コンタクトホール９０は、貫通孔８３内を通るように外周絶縁膜８０を表面から裏面まで貫通している。コンタクトホール９０は、第２フィールドプレート８４と同じ金属によって構成されている。コンタクトホール９０は、第２フィールドプレート８４をその下部のガードリング７２に接続している。コンタクトホール９０と第１フィールドプレート８２の間（すなわち、コンタクトホール９０と貫通孔８３の内面の間）には、外周絶縁膜８０が形成されている。図５〜７の中心線Ｃ１は、内周側から外周側に向かう方向（すなわち、ガードリング７２の幅方向）におけるガードリング７２の中心線を示している。図５、６に示すように、コンタクトホール９０の全体が、中心線Ｃ１よりも内周側に形成されている。すなわち、コンタクトホール９０は、ガードリング７２のうちの中心線Ｃ１よりも内周側に位置する部分に接続されている。
図５、７に示すように、第２フィールドプレート８４の下部に、コンタクトホール９２が形成されている。コンタクトホール９２は、コンタクトホール９０とは別の位置に形成されている。コンタクトホール９２は、第２フィールドプレート８４と同じ金属によって構成されている。コンタクトホール９２は、第２外周絶縁膜８０ｂを表面から裏面まで貫通している。コンタクトホール９２は、第２フィールドプレート８４をその下部の第１フィールドプレート８２に接続している。したがって、第１フィールドプレート８２は、コンタクトホール９２、第２フィールドプレート８４及びコンタクトホール９０を介してガードリング７２に接続されている。図５、７に示すように、コンタクトホール９２の全体が、中心線Ｃ１よりも内周側に形成されている。すなわち、コンタクトホール９２は、第１フィールドプレート８２のうちの中心線Ｃ１よりも内周側に位置する部分に接続されている。
次に、半導体装置１０の動作について説明する。ゲート電極４４に閾値以上の電位を印加すると、ゲート絶縁膜４２に隣接する範囲のボディ領域２２にチャネルが形成される。チャネルが形成されている状態で裏面電極６２が表面電極６０よりも高電位となると、ＩＧＢＴがオンし、裏面電極６２から表面電極６０に向かって電流が流れる。
ゲート電極４４の電位を低下させると、チャネルが消失し、ＩＧＢＴがオフする。すると、ボディ領域２２と分離領域７０を含むｐ型領域とドリフト領域２６の界面のｐｎ接合に逆電圧が印加される。これによって、ボディ領域２２及び分離領域７０からドリフト領域２６内に空乏層が伸びる。外周領域１８内では、分離領域７０から外周側に向かって空乏層が伸びる。分離領域７０から伸びる空乏層がガードリング７２ａに達すると、空乏層がガードリング７２ａ〜７２ｄを経由しながらさらに外周側に伸びる。このため、空乏層が、終端領域７４近傍まで伸びる。すなわち、分離領域７０とガードリング７２の周囲のドリフト領域２６が空乏化される。空乏化したドリフト領域２６によって、分離領域７０内の絶縁性が確保される。ＩＧＢＴがオフしている状態では、終端領域７４の電位は裏面電極６２の電位と略等しくなる。このため、外周領域１８には、横方向（終端領域７４から分離領域７０に向かう方向）に電界が印加される。この電界は、主に、空乏化したドリフト領域２６に印加される。本実施形態の半導体装置１０は、空乏化したドリフト領域２６に印加される電界を緩和する構造を有している。以下、詳細に説明する。
図８は、ＩＧＢＴがオフしているときの、半導体装置１０の外周領域１８内の表面１２ａ近傍における電界分布を示している。図８に示すように、ＩＧＢＴがオフすると、分離領域７０及びガードリング７２の間の空乏化されているドリフト領域２６（すなわち、間隔部３４）に電界が発生する。各間隔部３４内において、電界のピーク値は、間隔部３４の幅方向の中央部Ｃ２よりも内周側の領域内で発生する。すなわち、各間隔部３４では、中央部Ｃ２よりも内周側の領域３５ａで、中央部Ｃ２よりも外周側の領域３５ｂよりも電界が高くなる。言い換えると、ガードリング７２に対して内周側で隣接する領域３５ｂでは、ガードリング７２に対して外周側で隣接する領域３５ａよりも、電界が低くなる。
上述したように、コンタクトホール９０は、ガードリング７２に接している。コンタクトホール９０は局所的に形成されているので、コンタクトホール９０によってその周囲のドリフト領域２６（すなわち、間隔部３４）内の電界が乱される場合がある。高い電界が発生している領域で電界が乱されると、その領域内の一部に電界が集中してさらに高い電界が発生する。しかしながら、実施形態の半導体装置１０では、コンタクトホール９０が、ガードリング７２のうちの中心線Ｃ１よりも内周側でガードリング７２に接している。このため、間隔部３４のうちのガードリング７２に対して内周側で接している領域３５ｂはコンタクトホール９０の影響を受けるが、ガードリング７２に対して外周側で接している領域３５ａはコンタクトホール９０の影響をほとんど受けない。高い電界が発生している領域３５ａの電界がコンタクトホール９０によって乱されることが抑制されるので、領域３５ａの一部で電界がさらに高くなることが抑制される。また、コンタクトホール９０の影響によって領域３５ｂで電界集中が生じやすいが、領域３５ｂの電界はそれほど大きくないので、電界集中が生じてもそれほど高い電界は発生しない。このように、コンタクトホール９０を中心線Ｃ１よりも内周側でガードリング７２に接触させることによって、外周領域１８内で高い電界が生じることが抑制される。
また、図９に示すように、製造誤差によってコンタクトホール９０がガードリング７２から内周側にはみ出す場合がある。このようにコンタクトホール９０の位置がずれると、コンタクトホール９０と間隔部３４の接触界面近傍で電界が集中する。しかしながら、上述したようにガードリング７２に対して内周側で隣接する領域２７ｂで発生する電界が小さいので、電界が集中してもそれほど高い電界が生じない。このように、この構造によれば、製造誤差によるコンタクトホールの位置ずれが生じた場合でも、外周領域１８内で高い電界が発生し難い。
また、ガードリング７２のコーナー部近傍の間隔部３４では、直線部近傍の間隔部３４よりも高い電界が生じる。半導体装置１０では、ガードリング７２のコーナー部上に第２フィールドプレート８４が形成されていない。すなわち、ガードリング７２のコーナー部上にコンタクトホールが形成されていない。このため、ガードリング７２のコーナー部近傍の間隔部３４の電界がコンタクトホールによって乱されることが防止される。これによって、コーナー部近傍で高い電界が生じることが抑制される。
なお、上述したように、外周側のガードリング７２ほど幅が狭くなっている。このため、幅が狭い外周側のガードリング７２（例えば、ガードリング７２ｄ）にコンタクトするコンタクトホール９０を形成することが難しく、ガードリング７２に対してコンタクトホール９０の位置がずれやすい。しかしながら、上記のようにコンタクトホール９０をガードリング７２の幅方向の中心線に対して内周側に意図的にずらすことで、コンタクトホール９０の位置ずれが生じた場合でも、ガードリング７２に対して外周側で隣接する領域で高い電界が発生することを抑制することができる。つまり、コンタクトホール９０を内周側にずらした構造は、外周側のガードリング７２ｄのように幅が狭いガードリングに対して特に有用である。
また、図１０は、比較例の半導体装置の図８に対応する電界分布を示している。上述したように、実施形態の半導体装置１０では、間隔Ｔ１〜Ｔ４がＴ１＜Ｔ２＜Ｔ３＜Ｔ４の関係を満たしており、幅Ｗ１〜Ｗ４がＷ１＞Ｗ２＞Ｗ３＞Ｗ４の関係を満たしている。他方、比較例の半導体装置では、間隔Ｔ１〜Ｔ４が略等しく、幅Ｗ１〜Ｗ４が略等しい。比較例の半導体装置のその他の構成は、実施形態の半導体装置１０と略等しい。
図１０に示すように、間隔Ｔ１〜Ｔ４が等しく、幅Ｗ１〜Ｗ４が等しい場合には、内周側の間隔部３４ほど高い電界が発生する。特に、分離領域７０とガードリング７２ａの間の間隔部３４ａに、高い電界が発生しやすい。
これに対し、図８では、Ｔ１＜Ｔ２＜Ｔ３＜Ｔ４の関係が満たされている。間隔を狭くすると、その間隔部３４で発生する電界が小さくなる。実施形態の半導体装置１０では、Ｔ１＜Ｔ２＜Ｔ３＜Ｔ４の関係が満たされているので、内周側の間隔部３４ほど、電界が抑制される。特に、間隔Ｔ１が最も小さいので、間隔Ｔ１を有する間隔部３４ａで発生する電界が特に抑制される。
また、図８では、Ｗ１＞Ｗ２＞Ｗ３＞Ｗ４の関係が満たされている。ガードリング７２の幅を狭くすると、そのガードリング７２の内周側で隣接する間隔部３４で発生する電界が小さくなる。実施形態の半導体装置１０では、Ｗ１＞Ｗ２＞Ｗ３＞Ｗ４の関係が満たされているので、内周側の間隔部３４ほど、電界が抑制される。特に、ガードリング７２ａの幅Ｗ１が最も小さいので、ガードリング７２ａに対して内周側で隣接する間隔部３４ａで発生する電界が特に抑制される。
以上に説明したように、間隔Ｔ１〜Ｔ４が略等しく、幅Ｗ１〜Ｗ４が略等しい比較例の半導体装置では内周側の間隔部３４ほど高い電界が発生するのに対し、本実施形態の半導体装置１０では、内周側の間隔部３４ほど電界が抑制されるように間隔Ｔ１〜Ｔ４及び幅Ｗ１〜Ｗ４が調整されている。このため、図８に示すように、実施形態の半導体装置１０では、各間隔部３４で生じる電界のピーク値が図８に比べて均一になる。すなわち、外周領域１８内で、均等に電界を分布させることができる。このように均等に電界を分布させることで、外周領域１８内で生じる電界の最大値が小さくなる。このため、実施形態の半導体装置１０は、高い耐圧を有している。
また、外部に存在する電荷が半導体装置１０の表面に付着する場合がある。このような外部電荷によって外周領域１８内の電界が乱されると、外周領域１８内で局所的に高い電界が発生する場合がある。しかしながら、本実施形態の半導体装置１０では、外周領域１８の表面に第１フィールドプレート８２が配置されている。第１フィールドプレートのシールド効果によって、外来電荷から生じる電界が外周領域１８内の電界に影響することが抑制される。特に、本実施形態の半導体装置１０では、第１フィールドプレート８２の厚みが薄いため、第１フィールドプレート８２の間の間隔が小さい。すなわち、第１フィールドプレート８２が密に配置されている。このため、より高いシールド効果を得ることができる。
また、第２フィールドプレート８４は、厚みが厚く、加工性が悪い。このため、第２フィールドプレート８４をエッチングによって加工する際には、各第２フィールドプレート８４の間に広い間隔を設ける必要がある。本実施形態の半導体装置１０では、第２フィールドプレート８４が各第１フィールドプレート８２の一部にのみ設けられているので、各第２フィールドプレート８４を半導体基板１２上で分散して配置することができる。このため、第１フィールドプレート８２が密に配置されていても、第２フィールドプレート８４同士干渉させることなく、第２フィールドプレート８４を十分な間隔を設けて配置することができる。また、第２フィールドプレート８４を介して、第１フィールドプレート８２をガードリング７２に接続することができ、第１フィールドプレート８２の電位を安定させることができる。
また、上記のように第１フィールドプレート８２を密に配置することで、外周領域１８の幅を小さくすることができる。これによって、半導体装置１０の小型化が実現されている。
次に、半導体装置１０の製造方法について説明する。なお、この製造方法は、外周領域１８上に導電膜と絶縁膜を形成する工程に特徴を有するので、これらの工程についてのみ説明する。
半導体基板１２に各ｐ型領域と各ｎ型領域を形成した後に、外周領域１８内の表面１２ａ上に、第１外周絶縁膜８０ａを形成する。次に、第１外周絶縁膜８０ａ上に、厚みが薄いポリシリコン層を形成する。次に、そのポリシリコン層を選択的にエッチングして、第１フィールドプレート８２の形状に成形する。これによって、第１フィールドプレート８２が形成される。ポリシリコン層の厚みが薄いので、エッチングによってポリシリコン層を高精度で加工することができる。このため、複数の第１フィールドプレート８２を、高密度で形成することができる。次に、第１フィールドプレート８２上に、第２外周絶縁膜８０ｂを形成する。次に、外周絶縁膜８０にコンタクトホール９０に相当する貫通孔と、コンタクトホール９２に相当する貫通孔を形成する。次に、各貫通孔内に金属を成長させることによって、コンタクトホール９０、９２を形成する。このとき、第２外周絶縁膜８０ｂ上にも金属膜が成長する。また、素子領域１６内には、半導体基板１２の表面１２ａ上に金属膜が成長する。ここでは、金属膜を厚く成長させる。次に、金属膜を選択的にエッチングして、第２フィールドプレート８４の形状に成形する。これによって、第２フィールドプレート８４が形成される。また、エッチングによって素子領域１６内の金属膜を第２フィールドプレート８４から分離させることで、表面電極６０を形成する。金属膜の厚みが厚いので、金属膜を高精度に加工することは難しい。しかしながら、第２フィールドプレート８４は第１フィールドプレート上に部分的に形成されるので、第２フィールドプレート８４を分散して配置させることができる。このため、第２フィールドプレート８４の間に十分な間隔を設けることができる。以上の工程によって、半導体装置１０の表面１２ａ側の構造が完成する。その後、裏面１２ｂ側の構造を形成することで、半導体装置１０が完成する。
次に、上述した実施形態の各構成要素と請求項の各構成要素との関係について説明する。実施形態の第１フィールドプレートは、請求項の第１外周導電膜の一例である。実施形態の第２フィールドプレートは、請求項の第２外周導電膜の一例である。実施形態のＩＧＢＴは、請求項の半導体素子の一例である。実施形態のコンタクトホール９２は、請求項の第１コンタクトホールの一例である。実施形態のコンタクトホール９０は、請求項の第２コンタクトホールの一例である。実施形態のボディ領域２２と分離領域７０を合わせたｐ型領域は、請求項のメイン領域の一例である。実施形態のガードリング７２ａは、請求項の最も内周側に配置されているガードリングの一例である。
なお、上述した実施形態では、第２フィールドプレート８４とガードリング７２を接続するコンタクトホール９０と、第１フィールドプレート８２と第２フィールドプレート８４を接続するコンタクトホール９２が別個に形成されていた。しかしながら、図１１に示すように、１つのコンタクトホール９４によって、ガードリング７２、第１フィールドプレート８２及び第２フィールドプレート８４が互いに接続されていてもよい。この場合、コンタクトホール９４は、請求項の第１コンタクトホールと第２コンタクトホールを兼用している。
また、上述した実施形態では、素子領域１６内にＩＧＢＴが形成されていたが、ＩＧＢＴに代えてＭＯＳＦＥＴが形成されていてもよい。コレクタ領域３２の代わりに、ｎ型不純物濃度が高く、裏面電極６２に接するｎ型領域（ドレイン領域）を形成することで、素子領域１６内にＭＯＳＦＥＴを形成することができる。また、図１２に示すように、素子領域１６内に、ダイオードが形成されていてもよい。図１２の構造では、素子領域１６内のドリフト領域２６の表面側に、表面電極６０に接するｐ型のアノード領域３８が形成されている。また、バッファ領域２８の裏面側に、裏面電極６２に接する高濃度のｎ型のカソード領域３９が形成されている。図１２のようにダイオードを形成した場合でも、ダイオードに逆電圧が印加されたときに、外周領域１８内に空乏層が広がる。このため、上述した実施形態と同様に、外周領域１８における電界が抑制される。また、素子領域１６内に、種類が異なる複数の半導体素子が形成されていてもよい。
また、上述した実施形態では、コンタクトホール９０の全体がガードリング７２の幅方向の中心線Ｃ１よりも内周側に位置していた。しかしながら、図１３に示すように、コンタクトホール９０の一部が、中心線Ｃ１よりも外周側に飛び出していてもよい。コンタクトホール９０の中心Ｃ３が中心線Ｃ１よりも内周側に位置していれば、コンタクトホール９０の一部が中心線Ｃ１よりも外周側に位置していてもよい。このような構成でも、ガードリング７２に対して外周側で隣接する領域における電界の乱れを抑制することができる。
また、上述した実施形態では、全てのガードリング７２上に島状に第２フィールドプレート８４が形成されていた。しかしながら、図１４に示すように、一部のガードリング７２上に、ガードリング７２に沿って環状に伸びる第２フィールドプレート８４が形成されていてもよい。図１４には示していないが、環状の第２フィールドプレート８４の下部には、コンタクトホール９０、９２が形成されている。この場合も、環状の第２フィールドプレート８４の下部のコンタクトホール９０の中心がガードリング７２の中心線Ｃ１よりも内周側に位置していることが好ましい。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体装置では、半導体基板の厚み方向に沿って平面視したときに、ガードリングが、直線状に伸びる直線部と、カーブ状に伸びるコーナー部を有していてもよい。この場合において、前記厚み方向に沿って平面視したときに、第２コンタクトホールが、直線部に重複する位置に配置されており、コーナー部と重複する位置に配置されていないことが好ましい。
この構成によれば、高い電界が発生しやすいコーナー部近傍のドリフト領域が第２コンタクトホールの影響を受けないので、コーナー部近傍で高い電界が発生することを抑制することができる。
本明細書が開示する一例の半導体装置では、半導体基板に、表面電極に接し、ドリフト領域によって各ガードリングから分離されているｐ型のメイン領域が形成されていてもよい。この場合、最も内周側に配置されているガードリングとメイン領域の間の間隔が、隣り合う２つのガードリングの間の間隔のそれぞれよりも狭いことが好ましい。
この構成によれば、外周領域内の電界分布をより均一化することができる。
本明細書が開示する一例の半導体装置では、隣り合う２つの前記ガードリングの間の間隔が、外周側ほど広い。
この構成によれば、外周領域内の電界分布をより均一化することができる。
本明細書が開示する一例の半導体装置では、ガードリングの幅が、外周側ほど広い。
この構成によれば、外周領域内の電界分布をより均一化することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０ ：半導体装置
１２ ：半導体基板
１６ ：素子領域
１８ ：外周領域
２０ ：エミッタ領域
２２ ：ボディ領域
２６ ：ドリフト領域
２８ ：バッファ領域
３２ ：コレクタ領域
４２ ：ゲート絶縁膜
４４ ：ゲート電極
６０ ：表面電極
６２ ：裏面電極
７０ ：分離領域
７２ ：ガードリング
７４ ：終端領域
８０ ：外周絶縁膜
８０ａ ：第１外周絶縁膜
８０ｂ ：第２外周絶縁膜
８２ ：第１フィールドプレート
８４ ：第２フィールドプレート
８６ ：終端電極
９０ ：コンタクトホール
９２ ：コンタクトホール

Claims (5)

  1. 半導体装置であって、
    半導体基板と、
    前記半導体基板の表面に接している表面電極と、
    前記半導体基板の裏面に接している裏面電極と、
    第１外周絶縁膜と、
    複数の第１外周導電膜と、
    第２外周絶縁膜と、
    複数の第２外周導電膜、
    を有しており、
    前記半導体基板が、前記半導体基板の厚み方向に沿って平面視したときに前記表面電極と前記半導体基板との接触面と重複する素子領域と、前記素子領域の周囲の外周領域を有しており、
    前記素子領域に、前記表面電極と前記裏面電極の間に通電することが可能な半導体素子が形成されており、
    前記外周領域に、
    前記表面に露出しており、前記素子領域を囲むように環状に伸びるｐ型の複数のガードリングと、
    前記各ガードリングを互いから分離しているｎ型のドリフト領域、
    が形成されており、
    前記第１外周絶縁膜が、前記外周領域内の前記表面に形成されており、
    前記各第１外周導電膜が、前記第１外周絶縁膜上に形成されており、前記厚み方向に沿って平面視したときに対応する前記ガードリングと重複するように環状に伸びており、
    前記第２外周絶縁膜が、各第１外周導電膜上に形成されており、
    前記各第２外周導電膜が、前記第２外周絶縁膜上に形成されており、前記厚み方向に沿って平面視したときに対応する前記第１外周導電膜の一部と重複するように配置されており、前記各第１外周導電膜の厚みよりも厚い厚みを有しており、
    前記各第２外周導電膜が、対応する前記第１外周導電膜と第１コンタクトホールによって接続されており、
    前記各第２外周導電膜が、対応する前記ガードリングと第２コンタクトホールによって接続されており、
    少なくとも１つの前記第２コンタクトホールの中心が、その第２コンタクトホールに接続されている前記ガードリングの幅方向の中心線よりも内周側に位置する、
    半導体装置。
  2. 前記厚み方向に沿って平面視したときに、前記ガードリングが、直線状に伸びる直線部と、カーブ状に伸びるコーナー部を有しており、
    前記厚み方向に沿って平面視したときに、前記第２コンタクトホールが、前記直線部に重複する位置に配置されており、前記コーナー部と重複する位置に配置されていない、
    請求項１の半導体装置。
  3. 前記半導体基板に、前記表面電極に接し、前記ドリフト領域によって前記各ガードリングから分離されているｐ型のメイン領域が形成されており、
    最も内周側に配置されている前記ガードリングと前記メイン領域の間の間隔が、隣り合う２つの前記ガードリングの間の間隔のそれぞれよりも狭い、
    請求項１または２の半導体装置。
  4. 隣り合う２つの前記ガードリングの間の間隔が、外周側ほど広い請求項１〜３の何れか一項の半導体装置。
  5. 前記ガードリングの幅が、外周側ほど広い請求項１〜４の何れか一項の半導体装置。
JP2015107641A 2015-05-27 2015-05-27 半導体装置 Active JP6287958B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015107641A JP6287958B2 (ja) 2015-05-27 2015-05-27 半導体装置
US15/087,230 US9530836B2 (en) 2015-05-27 2016-03-31 Semiconductor apparatus
DE102016109641.5A DE102016109641B4 (de) 2015-05-27 2016-05-25 Halbleitergerät
CN201610366187.6A CN106206700A (zh) 2015-05-27 2016-05-27 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015107641A JP6287958B2 (ja) 2015-05-27 2015-05-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2016225363A true JP2016225363A (ja) 2016-12-28
JP6287958B2 JP6287958B2 (ja) 2018-03-07

Family

ID=57281808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015107641A Active JP6287958B2 (ja) 2015-05-27 2015-05-27 半導体装置

Country Status (4)

Country Link
US (1) US9530836B2 (ja)
JP (1) JP6287958B2 (ja)
CN (1) CN106206700A (ja)
DE (1) DE102016109641B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157040A (ja) * 2017-03-16 2018-10-04 ローム株式会社 半導体装置
US11217579B2 (en) 2018-11-26 2022-01-04 Mitsubishi Electric Corporation Semiconductor apparatus
JP2022036203A (ja) * 2017-03-16 2022-03-04 ローム株式会社 半導体装置
WO2023166827A1 (ja) * 2022-03-04 2023-09-07 ローム株式会社 半導体装置および半導体モジュール

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6278048B2 (ja) * 2016-02-19 2018-02-14 トヨタ自動車株式会社 半導体装置
CN108461541A (zh) * 2017-02-17 2018-08-28 中芯国际集成电路制造(上海)有限公司 Igbt的终端结构、igbt器件及其制造方法
JP2018186142A (ja) * 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置
DE102018116332B4 (de) 2018-07-05 2022-02-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP7204953B2 (ja) * 2019-12-23 2023-01-16 三菱電機株式会社 半導体装置および半導体モジュール
US11600724B2 (en) * 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
CN118765439A (zh) * 2022-02-10 2024-10-11 威世硅尼克斯有限责任公司 设计用于高效且坚固的高压碳化硅功率装置的自适应边缘终端

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227063A (ja) * 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
JP2008193043A (ja) * 2007-01-11 2008-08-21 Fuji Electric Device Technology Co Ltd 電力用半導体素子
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
WO2013140572A1 (ja) * 2012-03-22 2013-09-26 トヨタ自動車株式会社 半導体装置
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
WO2014125626A1 (ja) * 2013-02-15 2014-08-21 トヨタ自動車株式会社 半導体装置とその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878661A (ja) 1994-09-08 1996-03-22 Meidensha Corp 電力用半導体素子
JP4993941B2 (ja) * 2006-04-27 2012-08-08 パナソニック株式会社 半導体集積回路及びこれを備えたシステムｌｓｉ
US8008734B2 (en) 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
CN102610635B (zh) * 2012-03-26 2014-04-02 大连理工大学 一种高密度缓变场限环结构及其制造工艺
JP5967065B2 (ja) * 2013-12-17 2016-08-10 トヨタ自動車株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227063A (ja) * 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
JP2008193043A (ja) * 2007-01-11 2008-08-21 Fuji Electric Device Technology Co Ltd 電力用半導体素子
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
WO2013140572A1 (ja) * 2012-03-22 2013-09-26 トヨタ自動車株式会社 半導体装置
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
WO2014125626A1 (ja) * 2013-02-15 2014-08-21 トヨタ自動車株式会社 半導体装置とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157040A (ja) * 2017-03-16 2018-10-04 ローム株式会社 半導体装置
JP2022036203A (ja) * 2017-03-16 2022-03-04 ローム株式会社 半導体装置
JP7260682B2 (ja) 2017-03-16 2023-04-18 ローム株式会社 半導体装置
US11217579B2 (en) 2018-11-26 2022-01-04 Mitsubishi Electric Corporation Semiconductor apparatus
WO2023166827A1 (ja) * 2022-03-04 2023-09-07 ローム株式会社 半導体装置および半導体モジュール

Also Published As

Publication number Publication date
DE102016109641B4 (de) 2021-11-11
US20160351657A1 (en) 2016-12-01
JP6287958B2 (ja) 2018-03-07
CN106206700A (zh) 2016-12-07
US9530836B2 (en) 2016-12-27
DE102016109641A1 (de) 2016-12-01

Similar Documents

Publication Publication Date Title
JP6287958B2 (ja) 半導体装置
US8330185B2 (en) Semiconductor device having semiconductor substrate including diode region and IGBT region
JP2007250672A (ja) 半導体装置
JP6958575B2 (ja) 半導体装置およびその製造方法
JP6224454B2 (ja) 縦型半導体装置
WO2014104100A1 (ja) 半導体装置
JP2009176772A (ja) 半導体装置
JP6626929B1 (ja) 半導体デバイス及び電気装置
WO2014125584A1 (ja) 半導体装置
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP2018098221A (ja) 半導体装置
JP5182376B2 (ja) 半導体装置
JP2013161918A (ja) 半導体装置
JP7091714B2 (ja) 半導体装置
CN109844954B (zh) 半导体器件及其制造方法
JP2014041920A (ja) 半導体装置
JP2009224642A (ja) 炭化珪素半導体装置およびその製造方法
JP2022100379A (ja) 半導体装置とその製造方法
JP6179468B2 (ja) 半導体装置
JP5811110B2 (ja) 半導体装置の製造方法
WO2024084778A1 (ja) 半導体装置とその製造方法
WO2022190488A1 (ja) 半導体装置
JP7103154B2 (ja) 半導体装置とその製造方法
WO2021111528A1 (ja) 半導体装置
JP2018206934A (ja) 炭化ケイ素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R151 Written notification of patent or utility model registration

Ref document number: 6287958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250