JP7204953B2 - 半導体装置および半導体モジュール - Google Patents
半導体装置および半導体モジュール Download PDFInfo
- Publication number
- JP7204953B2 JP7204953B2 JP2021566392A JP2021566392A JP7204953B2 JP 7204953 B2 JP7204953 B2 JP 7204953B2 JP 2021566392 A JP2021566392 A JP 2021566392A JP 2021566392 A JP2021566392 A JP 2021566392A JP 7204953 B2 JP7204953 B2 JP 7204953B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- semiconductor device
- semiconductor substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 174
- 239000000758 substrate Substances 0.000 claims description 53
- 230000001681 protective effect Effects 0.000 claims description 18
- 239000003566 sealing material Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 5
- 239000008393 encapsulating agent Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 claims 1
- 229910001634 calcium fluoride Inorganic materials 0.000 claims 1
- 229910052593 corundum Inorganic materials 0.000 claims 1
- 229910001845 yogo sapphire Inorganic materials 0.000 claims 1
- 230000006870 function Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本開示は、半導体装置および半導体モジュールに関する。
高電圧が印加される電力半導体装置には、高い耐圧リーク特性が求められる。その耐圧リーク特性は、湿度（水分）の影響により低下する場合がある。しかし、湿度要因の不具合は、主耐圧が低下するまで判明せず、システムエラーによって判明することが多い。耐圧の低下は、最悪の場合、電力半導体装置やそのシステムの破壊を引き起こす。
特許文献１には、ｌｏｗ－ｋ材料に吸収された水分、または、その水分に起因するｌｏｗ－ｋ材料の剥離を検出するための半導体チップが提案されている。その半導体チップは、ガードリングと回路素子との間、または、ガードリングの外側に、複数のキャパシタ電極を含む。半導体チップは、キャパシタ電極間の静電容量の変化の検出により、水分や剥離に起因したガードリングの損傷箇所を把握可能にしている。
終端領域に容量が形成される場合、その容量を形成する２つの電極に配線するための領域として、２か所以上の開口が必要である。特にそれら電極にワイヤが接続される場合には、その開口はワイヤ径に応じた面積を有することが必要となる。そのため、半導体装置のサイズが増大し、ひいてはコストが上昇する。
本開示は、上記の課題を解決するためになされたものであり、耐圧特性の判定とともにコスト削減が可能な半導体装置の提供を目的とする。
本開示に係る半導体装置は、半導体基板、第１電極、第２電極および絶縁膜を含む。半導体基板は、表面に半導体素子を含み、裏面に半導体素子の動作を制御する裏面電極を含む。第１電極および第２電極は、半導体基板の外周部に形成された終端領域であって半導体素子が形成された活性領域の外側の終端領域に設けられる。絶縁膜は、第１電極と第２電極との間に設けられる。第２電極は、半導体基板の表面に設けられた絶縁性の層間膜上に設けられている。第１電極は、半導体基板の表面にコンタクトし、かつ、第２電極よりも半導体基板の端部側に設けられ、裏面電極と電気的に接続されている。
本開示によれば、耐圧特性の判定とともにコスト削減を実現する半導体装置の提供が可能である。
本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
＜実施の形態１＞
図１および図２は、それぞれ、実施の形態１における半導体装置１の構成を示す断面図および平面図である。図１は、図２に示されるＡ－Ａ’における断面を示す。図３は、パッケージ化された半導体装置１の構成の一例を示す平面図である。
図１および図２は、それぞれ、実施の形態１における半導体装置１の構成を示す断面図および平面図である。図１は、図２に示されるＡ－Ａ’における断面を示す。図３は、パッケージ化された半導体装置１の構成の一例を示す平面図である。
半導体装置１は、半導体基板２、半導体素子（図示せず）、表面電極３、裏面電極４、第１電極１０、第２電極２０、絶縁膜５、保護膜６、封止材１１および電極端子１２を含む。
半導体素子は、半導体基板２の表面かつ表面電極３の下方に設けられている。半導体素子は、例えば、Ｓｉ等の半導体、または、ＳｉＣ、ＧａＮ等のいわゆるワイドバンドギャップ半導体によって形成されている。半導体素子は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ダイオード等である。半導体素子は、例えば、電力用半導体素子（パワー半導体素子）である。実施の形態１における半導体基板２および半導体素子は、ワイドバンドギャップ半導体で形成されている。
表面電極３は、半導体素子が形成された活性領域に対応して半導体基板２の表面に設けられている。表面電極３は、半導体素子の動作を制御する。動作とは、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ等のスイッチング動作である。
裏面電極４は、半導体基板２の裏面に設けられている。裏面電極４は、半導体素子の動作を制御する。半導体素子がＩＧＢＴの場合、表面電極３はゲート電極およびエミッタ電極にそれぞれ接続される２つの電極パッド（図示せず）を含み、裏面電極４はコレクタ電極に接続される電極パッドに対応する。半導体素子がＭＯＳＦＥＴの場合、表面電極３はゲート電極およびソース電極にそれぞれ接続される２つの電極パッド（図示せず）を含み、裏面電極４はドレイン電極に接続される電極パッドに対応する。半導体素子がダイオードの場合、表面電極３はアノードに接続される電極パッドであり、裏面電極４はカソードに接続される電極パッドである。
第１電極１０および第２電極２０は、半導体素子が形成された活性領域の外側の終端領域８に設けられている。その終端領域８は、表面電極３の外側、つまり半導体基板２の外周部に形成されている。第２電極２０は、半導体基板２の表面に設けられた絶縁性の層間膜７上に設けられている。第１電極１０は、半導体基板２の表面にコンタクトし、かつ、第２電極２０よりも半導体基板２の端部側に設けられている。第１電極１０は、半導体基板２の表面に設けられるコンタクト電極（図示せず）を介して半導体基板２の表面に設けられていてもよい。第１電極１０は、半導体基板２の端部（端面）の近傍に設けられていることが好ましい。第１電極１０および第２電極２０は、半導体素子の動作に関与しない程度に表面電極３および半導体素子から離れている。つまり、第１電極１０および第２電極２０は独立している。第１電極１０は、半導体基板２の端面における微小抵抗を介して、裏面電極４に電気的に接続されている。また、実施の形態１における第１電極１０および第２電極２０は、表面電極３と同一の材料で形成されている。第１電極１０、第２電極２０および表面電極３は、例えば、Ａｌ、ＡｌＳｉ等で形成されている。
第１電極１０および第２電極２０は、図３に示されるように、半導体基板２の外周部のうち、電極端子１２が外部に突出している方向に位置する領域に設けられる。言い換えると、第１電極１０および第２電極２０は、半導体基板２の外周部のうち、電極端子１２の基端部１２Ａ側に設けられる。
絶縁膜５は、第１電極１０と第２電極２０との間に設けられている。第１電極１０、第２電極２０および絶縁膜５は、終端領域８において容量構造を形成している。その容量は、絶縁膜５の吸湿の程度により変化する。
保護膜６は、絶縁性を有し、半導体基板２の表面を覆っている。保護膜６は２つの開口を有する。その２つの開口からは、第２電極２０の一部２０Ａおよび表面電極３がそれぞれ露出している。一方で、第１電極１０は保護膜６に覆われており、第１電極１０は露出していない。実施の形態１における絶縁膜５および保護膜６は、互いに、同一の材料で形成されている。例えば、絶縁膜５および保護膜６は、ポリイミドで形成されている。
封止材１１は、図１に示される構造、つまり半導体基板２、第１電極１０、第２電極２０および絶縁膜５等を含む構造を封止している。実施の形態１における半導体装置１は、封止材１１によってパッケージ化されており、そのパッケージは、樹脂封止のモールドパッケージである。ただし、パッケージは、その構成に限定されるものではなく、ケース内に収容された半導体基板２等を封止する構成であってもよい。
電極端子１２は、封止材１１の内部の第２電極２０、表面電極３および裏面電極４のうちのいずれかに接続される。図３においては、封止材１１の内部における内部配線１３の詳細な構造の図示は省略しているが、例えば、図３において中央に位置する電極端子１２の一端は、ワイヤ等の内部配線１３を介して、第２電極２０の一部２０Ａに接続されている。同様に、図３において下方に位置する電極端子１２の一端は、内部配線１３を介して、裏面電極４に接続されている。各電極端子１２の他端は、封止材１１の外部に突出している。その他端は外部回路と接続可能であり、例えば、後述する制御部１６に接続される。図４は、図３に示される構成の断面と電気回路とを示す図である。第１電極１０は、半導体基板２の端面における微小抵抗を介して、裏面電極４に接続されている。
図５は、実施の形態１における半導体モジュール１５の構成を示すブロック図である。半導体モジュール１５は、上記の半導体装置１と制御部１６とを含む。
制御部１６は、湿度に対する第１電極１０と第２電極２０との間の容量の関係、および、湿度に対する半導体装置１の耐圧の関係のそれぞれを、予めメモリ等に記憶している。図６は、湿度に対する容量および半導体装置１の耐圧の関係の一例を示す図である。制御部１６は、湿度に対する半導体装置１の耐圧の関係に基づいて、半導体装置１の耐圧機能が失われる湿度を決定する。そして、制御部１６は、湿度に対する第１電極１０と第２電極２０との間の容量の関係に基づいて、耐圧機能が失われる湿度における容量を閾値に設定する。制御部１６は、その閾値と、第２電極２０と裏面電極４との間に電圧が印加されることで求められる第１電極１０と第２電極２０との間の検出容量と、に基づいて、半導体装置１の耐圧機能を判定する。例えば、制御部１６は、検出容量が閾値を超える前に、すなわち、検出容量が閾値から予め定められた範囲内の値を示す場合に、エラーを出力する。
制御部１６の機能は、処理回路（図示せず）により実現される。処理回路は、例えば、プロセッサとメモリとを含む。プロセッサがメモリに格納されるプログラムを実行することにより、制御部１６の機能が実現される。
次に、半導体モジュール１５の制御部１６による半導体装置１の耐圧特性の測定方法を説明する。図７は、実施の形態１における半導体装置１の耐圧特性の測定方法を示すフローチャートである。
ステップＳ１にて、制御部１６は、第２電極２０と裏面電極４との間に電圧を印加する。電圧は、例えば、第２電極２０に接続されている電極端子１２と、裏面電極４に接続されている電極端子１２とを通じて印加される。第１電極１０は、半導体基板２の端面における微小抵抗を介して、裏面電極４に電気的に接続されているため、その微小抵抗による電圧降下を除けば、第１電極１０と裏面電極４とはショートしている。つまり両者の電位は、同電位（共通電位）とみなせる。制御部１６は、第１電極１０と裏面電極４とが同電位であるとみなして、第１電極１０と第２電極２０との間の容量（検出容量）を求める。または、第１電極１０と裏面電極４との間に他の抵抗または容量が含まれる場合であっても、それら抵抗および容量は半導体装置１の設計値として予め決定されている。制御部１６は、第２電極２０と裏面電極４との間に電圧を印加した結果と、それら設計値とに基づいて、第１電極１０と第２電極２０との間の容量（検出容量）を求める。
この容量測定は、半導体装置１が動作していない状態で行われる。また、半導体装置１がパッケージ化されていない状態でも容量測定は可能であるが、水分の侵入方向および侵入程度が耐圧特性に関する重要なパラメータであるため、容量測定は半導体装置１がパッケージ化された状態で行われることが好ましい。
ステップＳ２にて、制御部１６は、湿度に対する第１電極１０と第２電極２０との間の容量および半導体装置１の耐圧の関係（図６）と、第１電極１０と第２電極２０との間の検出容量と、に基づいて、半導体装置１の耐圧機能を判定する。ここでは、制御部１６は、検出容量が閾値を超える前に、すなわち、検出容量が閾値から予め定められた範囲内の値を示す場合に、エラーを出力する。このエラーは、パッケージ内に水分が侵入し、半導体装置１の耐圧機能が確保できなくなった状態を示している。検出容量が閾値を超える前にエラーが出力されるため、半導体装置１の破壊が防止される。
以上をまとめると、実施の形態１における半導体装置１は、半導体基板２、第１電極１０、第２電極２０および絶縁膜５を含む。半導体基板２は、表面に半導体素子を含み、裏面に半導体素子の動作を制御する裏面電極４を含む。第１電極１０および第２電極２０は、半導体基板２の外周部に形成された終端領域８に設けられる。その終端領域８は、半導体素子が形成された活性領域の外側に位置する。絶縁膜５は、第１電極１０と第２電極２０との間に設けられる。第２電極２０は、半導体基板２の表面に設けられた絶縁性の層間膜７上に設けられている。第１電極１０は、半導体基板２の表面にコンタクトし、かつ、第２電極２０よりも半導体基板２の端部側に設けられている。第１電極１０は、裏面電極４と電気的に接続されている。
また、実施の形態１における半導体装置１は、半導体基板２の表面を覆う絶縁性の保護膜６を含む。第２電極２０の一部２０Ａは、保護膜６の開口から露出している。第１電極１０は、保護膜６に覆われている。
このような構成により、第２電極２０と裏面電極４との間の電圧印加により、第１電極１０と第２電極２０との間の容量が検出される。その容量は適宜モニタリングされ、容量の変動に基づいて、水分の侵入状況が判定される。水分の侵入が過剰であると判定される場合には、例えば、半導体装置１またはその半導体装置１が使用されているシステムを停止するなどの予防策が講じられる。半導体装置１の破壊が未然に防止されるため、その信頼性が向上する。また、容量測定のための電圧は、第２電極２０と裏面電極４との間に印加される。そのため、半導体装置１は、第１電極１０に内部配線を接続するための開口を必要としない。また、第１電極１０と裏面電極４とを接続する配線も不要である。その結果、半導体装置１のサイズが小型化され、コストが削減される。このように、実施の形態１における半導体装置１は、耐圧特性の判定とともにコスト削減を実現する。
また、実施の形態１における半導体装置１の第１電極１０、第２電極２０および表面電極３は、同一の材料で形成されている。また、絶縁膜５と保護膜６とは、同一の材料で形成されている。
このような構成により、第１電極１０、第２電極２０および表面電極３は、同一のプロセスで作製される。同様に、絶縁膜５および保護膜６は、同一のプロセスで作製される。そのため、製造コストが削減される。
実施の形態１における半導体装置１は、封止材１１および電極端子１２を含む。封止材１１は、半導体基板２、第１電極１０、第２電極２０および絶縁膜５を封止する。電極端子１２は、一端が封止材１１の内部の第２電極２０、裏面電極４および表面電極３のうちのいずれかに接続され、他端が封止材１１の外部に突出している。第１電極１０と第２電極２０とは、半導体基板２の外周部のうち、電極端子１２が封止材１１から突出する基端部１２Ａ側に設けられる。
水分は、電極端子１２の基端部１２Ａから封止材１１の内部に侵入しやすい。容量を形成する第１電極１０および第２電極２０が、その電極端子１２の基端部１２Ａの方向に設けられることにより、水分の検出感度が向上する。
また、実施の形態１における半導体基板２は、ワイドバンドギャップ半導体によって形成されている。
第１電極１０および第２電極２０は金属であることから、第１電極１０および第２電極２０が終端領域８に設けられる場合、綿密な電界強度設計が要求される。第１電極１０および第２電極２０の構造によっては、半導体装置１の機能の低下が引き起こされ、ひいては品質が低下する。製造ばらつき等を考慮すると、予めマージンが確保された終端構造の設計が必要である。実施の形態１における半導体基板２が、ワイドバンドギャップ半導体（ＳｉＣ、ＧａＮ等）で形成される場合、第２電極２０によって半導体基板２の内部の電界強度が高くなったとしても、その影響は小さい。そのため、設計が容易となり、低コスト化を実現する。
また、実施の形態１における半導体モジュール１５は、上記の半導体装置１と制御部１６とを含む。制御部１６は、湿度に対する第１電極１０と第２電極２０との間の容量および半導体装置１の耐圧についての関係と、第２電極２０と裏面電極４との間に電圧が印加されることで求められる第１電極１０と第２電極２０との間の検出容量と、に基づいて、半導体装置１の耐圧機能を判定する。
このような半導体モジュール１５は、検出容量について予め設定された判定基準に基づいて、エラーを出力する。半導体装置１の耐圧機能が確保できなくなる前に、エラーが出力されるため、半導体装置１の信頼性が向上する。
（実施の形態１の変形例）
図８および図９は、それぞれ、実施の形態１の変形例における半導体装置１Ａの構成を示す断面図および平面図である。図８は、図９に示されるＢ－Ｂ’における断面を示す。
図８および図９は、それぞれ、実施の形態１の変形例における半導体装置１Ａの構成を示す断面図および平面図である。図８は、図９に示されるＢ－Ｂ’における断面を示す。
実施の形態１の変形例における絶縁膜５Ａは、保護膜６とは異なる材料で形成されている。絶縁膜５Ａは、例えば、ＣａＦ２、Ａｌ２Ｏ３およびＳｉ３Ｎ４のうちいずれかを含む材料で形成されている。保護膜６は、ポリイミドで形成されている。
絶縁膜５Ａの材料選択により、正常時の容量が調整される。言い換えると、湿度による容量変化の検出感度が、その材料選択により調整される。その結果、過剰な検出など誤作動が防止される。
＜実施の形態２＞
実施の形態２における半導体装置および半導体モジュールを説明する。実施の形態２は実施の形態１の下位概念であり、実施の形態２における半導体装置は、実施の形態１における半導体装置１の各構成を含む。なお、実施の形態１と同様の構成および動作については説明を省略する。
実施の形態２における半導体装置および半導体モジュールを説明する。実施の形態２は実施の形態１の下位概念であり、実施の形態２における半導体装置は、実施の形態１における半導体装置１の各構成を含む。なお、実施の形態１と同様の構成および動作については説明を省略する。
図１０は、実施の形態２における半導体装置１Ｂの構成を示す平面図である。第１電極１０と第２電極２０とは、半導体基板２の外周部に沿って、環状に設けられている。言い換えると、第１電極１０と第２電極２０とは、外周部の全体に配置されている。
このような構成により、第１電極１０と第２電極２０との間の容量を決定する断面積が大きくなる。その断面積は、第１電極１０または第２電極２０の膜厚と、第１電極１０または第２電極２０の長さとの積で求められる。また容量Ｃは、絶縁膜５の誘電率をε、断面積をＳ、第１電極１０と第２電極２０との距離をｄとしたとき、Ｃ＝ε×Ｓ／ｄで表される。第１電極１０および第２電極２０が、半導体基板２の外周部の全体に配置されることで、断面積Ｓが増加し、容量Ｃが大きくなる。その結果、検知感度が高まる。
また、断面積Ｓおよび距離ｄによって、用途に応じた検出感度を有する半導体装置１Ｂの設計が可能である。検出感度が必要に応じて調整されるため、過剰な検出など誤作動が防止される。例えば、第１電極１０および第２電極２０の膜厚は、表面電極３の膜厚に対し±５０％を満たす値であることが好ましい。第１電極１０と第２電極２０との間隔は、終端領域８の幅の３分の１以下であることが好ましい。
（実施の形態２の変形例）
図１１は、実施の形態２の変形例における半導体装置１Ｃの構成を示す平面図である。電極端子１２と接続される第２電極２０の一部２０Ａは、電極端子１２の基端部１２Ａ側に設けられる必要はない。またその領域の大きさは任意である。このような構成であっても、上記と同様の効果を奏する。
図１１は、実施の形態２の変形例における半導体装置１Ｃの構成を示す平面図である。電極端子１２と接続される第２電極２０の一部２０Ａは、電極端子１２の基端部１２Ａ側に設けられる必要はない。またその領域の大きさは任意である。このような構成であっても、上記と同様の効果を奏する。
なお、本開示は、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
本開示は詳細に説明されたが、上記した説明は、全ての局面において、例示であって、本開示がそれに限定されるものではない。例示されていない無数の変形例が、この開示の範囲から外れることなく想定され得るものと解される。
１ 半導体装置、１Ａ 半導体装置、１Ｂ 半導体装置、１Ｃ 半導体装置、２ 半導体基板、３ 表面電極、４ 裏面電極、５ 絶縁膜、５Ａ 絶縁膜、６ 保護膜、７ 層間膜、８ 終端領域、１０ 第１電極、１１ 封止材、１２ 電極端子、１２Ａ 基端部、１３ 内部配線、１５ 半導体モジュール、１６ 制御部、２０ 第２電極、２０Ａ 第２電極の一部。
Claims (8)
- 表面に半導体素子を含み、裏面に前記半導体素子の動作を制御する裏面電極を含む、半導体基板と、
前記半導体基板の外周部に形成された終端領域であって前記半導体素子が形成された活性領域の外側の前記終端領域に設けられる第１電極と、第２電極と、
前記第１電極と前記第２電極との間に設けられる絶縁膜と、を備え、
前記第２電極は、前記半導体基板の前記表面に設けられた絶縁性の層間膜上に設けられており、
前記第１電極は、前記半導体基板の前記表面にコンタクトし、かつ、前記第２電極よりも前記半導体基板の端部側に設けられ、前記裏面電極と電気的に接続されている、半導体装置。 - 前記絶縁膜は、ポリイミド、ＣａＦ２、Ａｌ２Ｏ３およびＳｉ３Ｎ４のうちのいずれかを含む、請求項１に記載の半導体装置。
- 前記半導体基板の前記表面を覆う絶縁性の保護膜をさらに備え、
前記第１電極は、前記保護膜に覆われており、
前記第２電極の一部は、前記保護膜の開口から露出している、請求項１または請求項２に記載の半導体装置。 - 前記第１電極と、前記第２電極と、前記半導体基板の前記表面に設けられ前記半導体素子の前記動作を制御する表面電極とは、同一の材料で形成されており、
前記絶縁膜と前記保護膜とは、同一の材料で形成されている、請求項３に記載の半導体装置。 - 前記半導体基板、前記第１電極、前記第２電極および前記絶縁膜を封止する封止材と、
一端が前記封止材の内部の前記第２電極、前記裏面電極、および、前記半導体基板の前記表面に設けられ前記半導体素子の前記動作を制御する表面電極のうちのいずれかに接続され、他端が前記封止材の外部に突出している電極端子をさらに備え、
前記第１電極と前記第２電極とは、前記半導体基板の前記外周部のうち、前記電極端子が前記封止材から突出する基端部側に設けられる、請求項１から請求項４のいずれか一項に記載の半導体装置。 - 前記第１電極と前記第２電極とは、前記半導体基板の前記外周部に沿って、環状に設けられている、請求項１から請求項５のいずれか一項に記載の半導体装置。
- 前記半導体基板は、ワイドバンドギャップ半導体によって形成されている、請求項１から請求項６のいずれか一項に記載の半導体装置。
- 請求項１から請求項７のいずれか一項に記載の半導体装置と、
湿度に対する前記第１電極と前記第２電極との間の容量および前記半導体装置の耐圧の関係と、前記第２電極と前記裏面電極との間に電圧が印加されることで求められる前記第１電極と前記第２電極との間の検出容量と、に基づいて、前記半導体装置の耐圧機能を判定する制御部と、を備える半導体モジュール。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2019/050304 WO2021130809A1 (ja) | 2019-12-23 | 2019-12-23 | 半導体装置および半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2021130809A1 JPWO2021130809A1 (ja) | 2021-07-01 |
| JP7204953B2 true JP7204953B2 (ja) | 2023-01-16 |
Family
ID=76575761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021566392A Active JP7204953B2 (ja) | 2019-12-23 | 2019-12-23 | 半導体装置および半導体モジュール |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220406893A1 (ja) |
| JP (1) | JP7204953B2 (ja) |
| CN (1) | CN114830333A (ja) |
| DE (1) | DE112019007994T5 (ja) |
| WO (1) | WO2021130809A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228854A (ja) | 2004-02-12 | 2005-08-25 | Toshiba Corp | 半導体チップおよび半導体チップのテスト方法 |
| JP2011151270A (ja) | 2010-01-22 | 2011-08-04 | Toyota Motor Corp | 半導体装置及び半導体チップ |
| JP2011258591A (ja) | 2010-06-04 | 2011-12-22 | Mitsubishi Electric Corp | 半導体素子の検査方法、半導体素子の検査装置、及び半導体素子 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1254026C (zh) * | 2000-11-21 | 2006-04-26 | 松下电器产业株式会社 | 通信系统用仪器 |
| JP2010062331A (ja) * | 2008-09-03 | 2010-03-18 | Toshiba Corp | 電力用半導体装置 |
| JP5706251B2 (ja) * | 2011-06-30 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5716619B2 (ja) * | 2011-09-21 | 2015-05-13 | トヨタ自動車株式会社 | 半導体装置 |
| CN104170090B (zh) * | 2012-03-22 | 2017-02-22 | 丰田自动车株式会社 | 半导体装置 |
| JP6248392B2 (ja) * | 2013-01-17 | 2017-12-20 | 富士電機株式会社 | 半導体装置 |
| DE112013007220B4 (de) * | 2013-07-08 | 2022-12-08 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| JP6345583B2 (ja) * | 2014-12-03 | 2018-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6287958B2 (ja) * | 2015-05-27 | 2018-03-07 | トヨタ自動車株式会社 | 半導体装置 |
| JP6460016B2 (ja) * | 2016-03-09 | 2019-01-30 | トヨタ自動車株式会社 | スイッチング素子 |
| US9985125B1 (en) * | 2016-11-25 | 2018-05-29 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor device |
| CN108461541A (zh) * | 2017-02-17 | 2018-08-28 | 中芯国际集成电路制造(上海)有限公司 | Igbt的终端结构、igbt器件及其制造方法 |
| JP7113220B2 (ja) * | 2018-02-06 | 2022-08-05 | パナソニックＩｐマネジメント株式会社 | 半導体素子およびその製造方法 |
| JP7241574B2 (ja) * | 2019-03-11 | 2023-03-17 | 株式会社東芝 | 半導体装置 |
| JP7331733B2 (ja) * | 2020-02-26 | 2023-08-23 | 三菱電機株式会社 | 半導体装置 |
| JP7401416B2 (ja) * | 2020-09-11 | 2023-12-19 | 株式会社東芝 | 半導体装置 |
-
2019
- 2019-12-23 CN CN201980103124.3A patent/CN114830333A/zh active Pending
- 2019-12-23 JP JP2021566392A patent/JP7204953B2/ja active Active
- 2019-12-23 DE DE112019007994.8T patent/DE112019007994T5/de active Pending
- 2019-12-23 US US17/756,019 patent/US20220406893A1/en active Pending
- 2019-12-23 WO PCT/JP2019/050304 patent/WO2021130809A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228854A (ja) | 2004-02-12 | 2005-08-25 | Toshiba Corp | 半導体チップおよび半導体チップのテスト方法 |
| JP2011151270A (ja) | 2010-01-22 | 2011-08-04 | Toyota Motor Corp | 半導体装置及び半導体チップ |
| JP2011258591A (ja) | 2010-06-04 | 2011-12-22 | Mitsubishi Electric Corp | 半導体素子の検査方法、半導体素子の検査装置、及び半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2021130809A1 (ja) | 2021-07-01 |
| DE112019007994T5 (de) | 2022-10-13 |
| CN114830333A (zh) | 2022-07-29 |
| US20220406893A1 (en) | 2022-12-22 |
| WO2021130809A1 (ja) | 2021-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9761663B2 (en) | Semiconductor device | |
| JP5526849B2 (ja) | 半導体装置 | |
| US10031164B2 (en) | Semiconductor device | |
| US7868436B2 (en) | Semiconductor device | |
| US10290625B2 (en) | Insulated gate semiconductor device | |
| US6486523B2 (en) | Power semiconductor device with temperature detector | |
| JP2013012669A (ja) | 半導体装置 | |
| GB2257297A (en) | Sensing current in mos semiconductor devices | |
| US20230395485A1 (en) | Semiconductor device | |
| JP7204953B2 (ja) | 半導体装置および半導体モジュール | |
| US20180240795A1 (en) | Semiconductor device | |
| US8692244B2 (en) | Semiconductor device | |
| JP6718140B2 (ja) | 半導体装置 | |
| JPH07263641A (ja) | 保護回路を内蔵した絶縁ゲート型半導体装置 | |
| JP3612226B2 (ja) | 半導体装置及び半導体モジュール | |
| TW201946276A (zh) | 半導體裝置及其製造方法 | |
| US11373941B2 (en) | Sense MOSFET electrically connected to a source pad via a plurality of source extraction ports | |
| JP2010199149A (ja) | 半導体装置 | |
| JP4375077B2 (ja) | 半導体保護装置 | |
| US11942471B2 (en) | Semiconductor chip, semiconductor device and manufacturing method of semiconductor device | |
| KR102146044B1 (ko) | 반도체 장치 | |
| US20160260707A1 (en) | Semiconductor device | |
| JP4710131B2 (ja) | 半導体装置 | |
| CN118676070A (zh) | 半导体装置 | |
| JPH1093082A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7204953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |