KR102146044B1 - 반도체 장치 - Google Patents

Abstract

내부 회로에의 수분 침입을 방지하는 반도체 장치를 제공하는 것으로서, 본딩 패드 하층에 형성한 하부 폴리실리콘막(10)과, 그 상방에 층간 절연막(21)을 통하여 설치한 본딩 패드(1)와, 그 외측을 둘러싸도록 배치된 외위 배선(3)과, 외위 배선(3)과 하부 폴리실리콘막(10)을 연속한 외위 컨택트로 접속함으로써, 본딩 패드로부터 내부 회로에의 수분을 차단한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은, 반도체 장치에 관한 것이다. 특히, 본딩 패드를 가지는 반도체 장치에 관한 것이다.

반도체 장치는, 장기적 신뢰성을 보증하기 위해서, 각종 신뢰성 스트레스 시험을 클리어하지 않으면 안된다. 예를 들면, 85℃, 85%라고 하는 조건 하에서 행해지는 고온 고습 바이어스 시험이나, 125℃, 85%, 2기압이라고 하는 조건에서 행해지는 프레셔 쿠커 바이어스 시험(pressure cooker bias test) 등, 고온, 고습 및 바이어스를 조합한 시험이 일반적으로 행해지고 있다. 이들 시험은, 시장에서의 사용 환경을 감안하여 JEDEC 규격 등으로 결정되고, 시장에서 불량을 발생시키지 않도록 생각된 시험으로 되어 있다. 이들 시험은, 시장에서의 장기적 신뢰성을 보증하기 위한 기본적인 기준으로 되어 있어, 시장 불량을 발생시키지 않기 위해서도 필요하다.

이들 고온, 고습 시험 중에, 패키지 수지를 통과한 수분이 패드 등의 개구 부분으로부터 칩 내부에 침입하여, 전기 화학적인 반응을 일으킴으로써 배선의 산화가 일어나, 체적 팽창이나 계면 박리에 의해 신뢰성 불량이 발생하는 경우가 있다. 이를 방지하기 위해서, 본딩 패드의 주변부에 있어서, 패드 상의 질화 티탄막을 링형상·슬릿형상으로 제거함으로써 수분의 침입을 막는 발명이 개시되어 있다(예를 들면, 특허 문헌 1 참조).

일본국 특허 공개 2010-251537호 공보

해결하고자 하는 문제점은, 이하와 같다.

전술한 바와 같이, 고온, 고습 시험 중에, 패키지 수지를 통과한 수분이 패드 등의 개구 부분으로부터 칩 내부에 침입하여, 전기 화학적인 반응을 일으킴으로써 배선의 산화가 일어나, 체적 팽창이나 계면 박리에 의해 신뢰성 불량이 발생하는 경우가 있다. 이 불량 대책으로서, 패키지 수지의 연구나, 패드 구조의 연구로 수분의 칩으로의 침입을 막는다고 하는 대책을 생각할 수 있다. 그러나, 이들 대책도 완전하지 않은 경우가 있다. 수분은 질화막이나 알루미늄 배선 등은 통과하지 않지만, 산화막 중이나, 산화막과 알루미늄 배선막의 계면 등을 통하여 칩 내부로 침입한다. 이들 진입 경로를 어떠한 수단으로 차단하는 것이 이 현상의 대책으로서 요구된다.

본 발명의 반도체 장치는, 상기 과제를 감안하여 이루어진 것으로, 이하와 같은 수단을 이용했다.

먼저, 본딩 패드를 가진 반도체 장치에 있어서, 반도체 기판 상의 산화막과, 상기 산화막 상의 도전성 비투수막과, 상기 도전성 비투수막의 상방에 층간 절연막을 통하여 설치된 본딩 패드와, 상기 본딩 패드와 내부 회로를 연결하는 금속 배선과, 상기 본딩 패드의 주위에 이격하여 배치되는 외위 배선과, 상기 외위 배선을 따라 배치되어, 상기 외위 배선과 상기 도전성 비투수막을 전기적으로 접속하는 컨택트로 이루어지는 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 금속 배선과 상기 외위 배선이 교차하고, 상기 본딩 패드가 상기 도전성 비투수막과 전기적으로 접속되고, 상기 본딩 패드와 상기 외위 배선이 동일 전위인 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 외위 배선은, 평면에서 봐서 C자형 형상이고, 상기 C자형의 벌어진 쪽을 통과하여 상기 금속 배선이 내부 회로에 연결되고, 상기 본딩 패드와 상기 외위 배선이 상이한 전위인 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 도전성 비투수막이 폴리실리콘막 또는 금속막인 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 컨택트는, 내부 회로에 이용하는 텅스텐 플러그와 동 직경인 것이 연속하여 접속하여 배치되어 있는 것을 특징으로 하는 반도체 장치로 했다.

또한, 본딩 패드를 가진 반도체 장치에 있어서, 반도체 기판상의 산화막과, 상기 산화막을 둘러싸고, 상기 반도체 기판 표면에 설치된 외위 불순물 확산층과, 상기 산화막과 상기 외위 불순물 확산층의 상방에 층간 절연막을 통하여 설치된 본딩 패드와, 상기 본딩 패드와 내부 회로를 연결하는 금속 배선과, 상기 본딩 패드의 주위에 이격하여 배치되는 외위 배선과, 상기 외위 배선을 따라 배치되어, 상기 외위 배선과 상기 외위 불순물 확산층을 전기적으로 접속하는 컨택트로 이루어지는 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 금속 배선과 상기 외위 배선이 교차하고, 상기 본딩 패드가 상기 외위 불순물 확산층과 전기적으로 접속되고, 상기 본딩 패드와 상기 외위 배선이 동일 전위인 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 외위 배선은, 평면에서 봐서 C자형 형상이고, 상기 C자형의 벌어진 쪽을 통과하여 상기 금속 배선이 내부 회로에 연결되고, 상기 본딩 패드와 상기 외위 배선이 상이한 전위인 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 컨택트는, 내부 회로에 이용하는 텅스텐 플러그와 동 직경인 것이 연속하여 접속하여 배치되어 있는 것을 특징으로 하는 반도체 장치로 했다.

상기 수단에 의해, 반도체 장치의 신뢰성 시험시의 수분 침입을 차단하는 것이 가능해져, 신뢰성이 높은 반도체 장치를 실현하는 것이 가능해진다.

도 1은 본 발명에 의한 반도체 장치의 제1의 실시예를 나타내는 평면도 및 단면도이다.
도 2는 본 발명에 의한 반도체 장치의 제2의 실시예를 나타내는 평면도 및 단면도이다.
도 3은 본 발명에 의한 반도체 장치의 제3의 실시예를 나타내는 평면도 및 단면도이다.
도 4는 본 발명에 의한 반도체 장치의 제4의 실시예를 나타내는 평면도 및 단면도이다.
도 5는 본 발명에 의한 반도체 장치의 제5의 실시예를 나타내는 평면도 및 단면도이다.
도 6은 본 발명에 의한 반도체 장치의 제6의 실시예를 나타내는 평면도 및 단면도이다.

이하, 본 발명의 실시 형태를 도면에 의거하여 설명한다.

<실시예 1>

도 1을 이용하여, 본 발명의 제1의 실시예를 설명한다. 도 1(a)는, 평면도이며, 도 1(b)는, 도 1(a)의 A-A에 있어서의 단면도이다.

도 1에 도시하는 바와 같이, 반도체 기판상의 산화막(30) 상에 도전성이고 비투수성의 하부 폴리실리콘막(또는, 폴리사이드막)(10)을 정해진 위치에 설치한다. 여기에서, 산화막(30)은 LOCOS 산화막이어도 되고, 전기적인 과제가 없으면 게이트 산화막과 같은 얇은 산화막이어도 된다. 하부 폴리실리콘막(10) 상에는, 하부 폴리실리콘막(10)의 상면 및 측면을 덮는 층간 절연막(21)을 통하여, 하부 폴리실리콘막(10)보다도 작은 금속막으로 이루어지는 본딩 패드(1)가 배치된다. 도 1(a)의 평면도로 나타내는 바와 같이, 본딩 패드(1)는 하부 폴리실리콘막(10)의 완전히 내측에 배치된다. 본딩 패드(1)에는 동층의 금속막으로 이루어지는 금속 배선(2)이 접속되고, 이 금속 배선(2)은 연신되어 내부 회로에 연결되는 구성으로 되어 있다. 여기에서, 금속 배선(2)에는 알루미늄 배선이나 구리 배선이 이용되고, 필요에 따라서 배리어 메탈막을 적층하거나, 반사 방지막을 적층하는 구성으로 되어 있다.

본딩 패드(1)의 주위에는, 또한 본딩 패드(1)가 이격하여 동층의 금속막으로 이루어지는 외위 배선(3)이 하부 폴리 실리콘막(10)의 상방에 형성되고, 본딩 패드(1)로부터 신장되는 금속 배선(2)과 교차한다. 이 때문에, 이 경우는 본딩 패드(1)와 외위 배선(3)은 동일 전위가 된다. 외위 배선(3)은, 그 직하에, 외위 배선의 전체 둘레를 따르도록 형성된 외위 컨택트(20)를 통하여 하방의 하부상 폴리실리콘막(10)과 전기적으로 접속하고 있다. 외위 컨택트(20)는, 연속하는 외위 홈에 외위 배선(3)의 일부가 메워넣어진 구성이어도 되고, 텅스텐 플러그로 이루어지는 구성이어도 된다. 텅스텐 플러그의 경우는, 내부 회로에 이용하는 형상과 동일한 형상을 가지는 소경 플러그로 통일할 필요성으로부터, 연속하는 홈에 텅스텐을 메워넣는 구조를 채용할 수 없는 경우가 있다. 이 경우는, 인접하는 소경 플러그끼리 그 측면에서 접하고, 외위 컨택트(20)의 내외의 층간 절연막을 분단하도록 배치한다. 또는, 소경 플러그의 직경보다도 더욱 폭이 좁은 외위 홈에 텅스텐을 메워넣은 구성이어도 된다. 이는, 소경 플러그보다도 협폭으로 함으로써, 텅스텐을 완전 충전시킨 구조이다. 또한, 도시하지 않지만, 본딩 패드(1)의 일부가 개구하도록 하여 그 외의 부분은 실리콘 질화막으로 덮여져 있다.

이상과 같은 구성으로 함으로써, 본딩 패드 부근에 도달한 수분은, 비투수성의 외위 배선(3)과 외위 컨택트(20)와 하부 폴리실리콘막(10)에 의해 본딩 패드 영역 외, 즉, 내부 회로에의 침입이 불가능하여, 내부 회로에 대하여 수분의 차단을 할 수 있다. 이에 따라, 고신뢰성의 반도체 장치로 할 수 있다.

<실시예 2>

도 2를 이용하여, 본 발명의 제2의 실시예를 설명한다. 도 2(a)는, 평면도이다. 도 2(b)는, 도 2(a)의 A-A에 있어서의 단면도이다.

제1의 실시예와의 차이는, 외위 배선(3)과 외위 컨택트(20)로 이루어지는 외위 구조가 본딩 패드와 전기적으로 접속해 있지 않다는 점이다.

본 발명의 반도체 장치는, 단면에서 봐서, 반도체 기판 상의 산화막(30) 상에 도전성이고 비투수성의 하부 폴리실리콘막(또는, 폴리사이드막)(10)을 설치한다. 여기에서, 산화막(30)은 LOCOS 산화막이어도 되고, 전기적인 과제가 없으면 게이트 산화막과 같은 얇은 산화막이어도 된다. 하부 폴리실리콘막(10)의 상면 및 측면을 덮는 층간 절연막(21)을 통하여, 금속막으로 이루어지는 본딩 패드(1)가 설치된다. 본딩 패드(1)에는 동 층의 금속막으로 이루어지는 금속 배선(2)이 접속되고, 이 금속 배선(2)은 내부 회로에 연결되는 구성으로 되어 있다. 여기에서, 금속 배선(2)에는 알루미늄 배선이나 구리 배선이 이용되고, 필요에 따라 배리어 메탈막을 적층하거나, 반사 방지막을 적층하는 구성으로 되어 있다. 본딩 패드(1)의 주위에는, 본딩 패드(1)와 이격하여 동층의 금속막으로 이루어지는 모난 C자형 외위 배선(3)이 형성된다. 본딩 패드(1)로부터 신장되는 금속 배선(2)은 외위 배선(3)과 이간하여, 외위 배선(3)의 C자의 벌어진 쪽을 통과하여 내부 회로에 연결된다. 이 경우는 본딩 패드(1)와 외위 배선(3)은 상이한 전위로 할 수 있고, 외위 배선(3)을 전원 전위로 해도 되고, 접지 전위로 해도 된다. 경우에 따라서는 전기적으로 부상시키는, 즉 플로팅으로 해도 되고, 어떤 전위로 고정해도 상관없다.

외위 배선(3)은, 그 직하에 형성된 외위 컨택트(20)를 통하여 하방의 하부상 폴리실리콘막(10)과 전기적으로 접속하고 있다. 외위 컨택트(20)는, 연속하는 외위 홈에 외위 배선(3)의 일부가 메워넣어진 구성이어도 되고, 텅스텐 플러그로 이루어지는 구성이어도 된다. 텅스텐 플러그의 경우는, 내부 회로에 이용하는 형상과 동일한 소경 플러그로 통일할 필요성으로부터, 연속하는 홈에 텅스텐을 메워넣는 구조를 채용할 수 없는 경우가 있다. 이 경우는, 인접하는 소경 플러그끼리 그 측면에서 접하고, 외위 컨택트(20)의 내외의 층간 절연막을 분단하도록 배치한다. 또는, 소경 플러그의 직경보다도 더욱 폭이 좁은 외위 홈에 텅스텐을 메워넣은 구성이어도 된다. 이는, 소경 플러그보다도 협폭으로 함으로써, 텅스텐의 완전 충전을 시킨 구조이다. 또한, 도시하지 않지만, 본딩 패드(1)의 일부가 개구하도록 실리콘 질화막으로 덮여 있다.

이상과 같은 구성으로 한 경우는, 외위 배선의 일부가 토막토막 끊겨 있으므로, 실시예 1과 비교하면 어느정도 뒤떨어지지만, 본딩 패드 부근에 도달한 수분은, 비투수성의 외위 배선(3)과 외위 컨택트(20)와 하부 폴리실리콘막(10)에 의해 본딩 패드 영역 외, 즉, 내부 회로에 침입하기 어려운 구조로 되어 있어, 내부 회로에 대하여 수분의 차단을 할 수 있다. 이에 따라, 고신뢰성의 반도체 장치로 할 수 있다.

<실시예 3>

도 3을 이용하여, 제3의 실시예를 설명한다. 도 3(a)는, 평면도이다. 도 3(b)는, 도 3(a)의 A-A에 있어서의 단면도이다.

제1의 실시예와의 차이는, 하부 폴리실리콘막(10)을 대신하여, 도전성이고 비투수성의 하부 금속막(50)을 이용하고 있는 점이다. 금속막으로 함으로써, 수분의 차단이 보다 강고해져, 실시예 1의 구성보다도 고신뢰성의 구조이며, 다층 배선 구조의 반도체 장치에서는 본 실시예의 구조가 된다.

<실시예 4>

도 4를 이용하여, 제4의 실시예를 설명한다. 도 4(a)는 평면도이다. 도 4(b)는, 도 4(a)의 A-A에 있어서의 단면도이다.

제2의 실시예와의 차이는, 하부 폴리실리콘막(10)을 대신하여, 도전성이고 비투수성의 하부 금속막(50)을 이용하고 있는 점이다. 금속막으로 함으로써, 수분의 차단이 보다 강고해지고, 실시예 2의 구성보다도 고신뢰성의 구조이며, 다층 배선 구조의 반도체 장치에서는 본 실시예의 구조가 된다. 또한, 본 실시예의 반도체 장치에서는, 외위 배선의 전위를 임의로 변경하는 것이 가능하다.

<실시예 5>

도 5를 이용하여, 제5의 실시예를 설명한다. 도 5(a)는, 평면도이다. 도 5(b)는, 도 5(a)의 A-A에 있어서의 단면도이다.

제1의 실시예와의 차이는, 하부 폴리실리콘막(10)을 대신하여, 반도체 기판에 형성한 외위 불순물 확산층(40)과, 그 내주에 LOCOS 산화막(30)을 배치하고 있는 점이다. 외위 불순물 확산층(40)과 외위 배선(3)을 외위 컨택트(20)가 접속하고 있고, 외위 컨택트(20)는 층간 절연막(21)을 내외로 분단하고 있다. 본딩 패드(1)는 외위 배선(3)을 통하여 외위 불순물 확산층(40)에 전기적으로 접속되어 있다. 여기에서, 외위 불순물 확산층(40)의 도전형을 주위의 웰 혹은 반도체 기판의 도전형과 상이하도록 함으로써, 본딩 패드는 역방향에 접속된 다이오드를 통하여, 전원 레벨(VDD) 혹은 접지 레벨(VSS)에 접속되게 된다. 외위 불순물 확산층(40)의 도전형을 주위의 웰 혹은 반도체 기판의 도전형과 동일하게 하면, 본딩 패드의 전위를 전원 레벨(VDD) 혹은 접지 레벨(VSS)에 고정하는 것이 가능하다. 이 구성은 기판 혹은 웰과 동일 전위인 본딩 패드에 사용할 수 있게 된다.

<실시예 6>

도 6을 이용하여, 제6의 실시예를 설명한다. 도 6(a)는 평면도이다. 도 6(b)는, 도 6(a)의 A-A에 있어서의 단면도이다.

제2의 실시예와의 차이는, 하부 폴리실리콘막(10)을 대신하여, 반도체 기판에 형성한 외위 불순물 확산층(40)과, 그 내위에 LOCOS 산화막(30)을 배치하고 있는 점이다. 외위 불순물 확산층(40)과 외위 배선(3)을 외위 컨택트(20)와 접속하고 있다. 불순물 확산층에 접속되어 있지만, 실시예 5와 달리, 본딩 패드로부터 직접 기판 확산층에 배선되어 있는 것이 아니므로, 본딩 패드(1)에는 임의 전위를 인가 혹은 출력시키는 것이 가능하다. 당연히, 외위 배선(3)은 전위가 제약되어 있고, 기판 혹은 웰과 동일 전위가 되거나, 역방향에 접속된 다이오드를 통하여 기판 혹은 웰의 전위에 접속되게 된다.

1 : 본딩 패드 2 : 금속 배선
3 : 외위 배선 10 : 하부 폴리실리콘막(또는, 폴리사이드막)
20 : 외위 컨택트 21 : 층간 절연막
30 : 산화막 40 : 외위 불순물 확산층
50 : 하부 금속막

Claims (9)

1. 반도체 기판과,
   상기 반도체 기판 상에 설치된 산화막과,
   상기 산화막 상에 설치된 도전성 비투수막(非透水膜)과,
   상기 도전성 비투수막의 상방에 층간 절연막을 통하여 설치된, 상기 도전성 비투수막보다도 작은 본딩 패드와,
   상기 본딩 패드와 내부 회로를 연결하고, 상기 본딩 패드와 같은 층으로 이루어지는 금속 배선과,
   상기 본딩 패드의 주위이며, 상기 도전성 비투수막의 상방에, 상기 본딩 패드로부터 이격하여 배치되는 외위 배선과,
   상기 외위 배선의 전체 둘레를 따라 배치되고, 상기 외위 배선과 상기 도전성 비투수막을 전기적으로 접속하며, 상기 층간 절연막을 내외로 분단하는 컨택트로 이루어지고,
   상기 금속 배선과 상기 외위 배선이 교차하고, 상기 본딩 패드가 상기 도전성 비투수막과 전기적으로 접속되며, 상기 본딩 패드와 상기 외위 배선이 동일 전위인 것을 특징으로 하는 반도체 장치.
2. 청구항 1에 있어서,
   상기 도전성 비투수막이 폴리실리콘막 또는 금속막인 것을 특징으로 하는 반도체 장치.
3. 청구항 1 또는 청구항 2에 있어서,
   상기 컨택트는, 내부 회로에 이용하는 텅스텐 플러그와 동일 직경인 것이 서로 측면에서 접하도록 연속하여 배치되어 있는 것을 특징으로 하는 반도체 장치.
4. 반도체 기판과,
   상기 반도체 기판 상의 산화막과,
   상기 산화막을 둘러싸고, 상기 반도체 기판 표면에 설치된 외위 불순물 확산층과,
   상기 산화막의 상방에 층간 절연막을 통하여 설치된, 상기 산화막보다도 작은 본딩 패드와,
   상기 본딩 패드와 내부 회로를 연결하고, 상기 본딩 패드와 같은 층으로 이루어지는 금속 배선과,
   상기 본딩 패드의 주위이며, 상기 외위 불순물 확산층 상에, 상기 본딩 패드로부터 이격하여 배치되는 외위 배선과,
   상기 외위 배선의 전체 둘레를 따라 배치되고, 상기 외위 배선과 상기 외위 불순물 확산층을 전기적으로 접속하며, 상기 층간 절연막을 내외로 분단하는 컨택트로 이루어지고,
   상기 금속 배선과 상기 외위 배선이 교차하고, 상기 본딩 패드가 상기 외위 불순물 확산층과 전기적으로 접속되며, 상기 본딩 패드와 상기 외위 배선이 동일 전위이고,
   상기 컨택트는, 내부 회로에 이용하는 텅스텐 플러그와 동일 직경인 것이 연속하여 접속하어 배치되어 있는 것을 특징으로 하는 반도체 장치.
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제

Images