JPH0749798Y2 - Ｍｏｓ集積回路 - Google Patents
Ｍｏｓ集積回路Info
- Publication number
- JPH0749798Y2 JPH0749798Y2 JP865988U JP865988U JPH0749798Y2 JP H0749798 Y2 JPH0749798 Y2 JP H0749798Y2 JP 865988 U JP865988 U JP 865988U JP 865988 U JP865988 U JP 865988U JP H0749798 Y2 JPH0749798 Y2 JP H0749798Y2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- diffusion layer
- mos integrated
- bonding pad
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、MOS集積回路に関し、特にボンディングパッ
ドの構造に関するものである。
ドの構造に関するものである。
一般に、MOS集積回路におけるボンディングパッドは、
第２図（ａ）の平面図および同図（ａ）のＡ−Ａ断面を
示す同図（ｂ）のように、半導体基板１の上に設けた厚
い酸化膜３の上に、外部リード端子から出た金属細線と
接続するための金属導体４を設けたものである。ボンデ
ィングパッドとなる金属導体４の周囲は、金属細線のパ
ッド上でのボンディングパッドには多少の移動や接触の
際の衝撃を考慮し隣接する配線導体７とは、ある一定の
距離をとる必要があり、空きスペースとなる。
第２図（ａ）の平面図および同図（ａ）のＡ−Ａ断面を
示す同図（ｂ）のように、半導体基板１の上に設けた厚
い酸化膜３の上に、外部リード端子から出た金属細線と
接続するための金属導体４を設けたものである。ボンデ
ィングパッドとなる金属導体４の周囲は、金属細線のパ
ッド上でのボンディングパッドには多少の移動や接触の
際の衝撃を考慮し隣接する配線導体７とは、ある一定の
距離をとる必要があり、空きスペースとなる。
すなわち、ボンディングの際に金属細線がパッド上で多
少移動し、またその衝撃により金属細線が押し潰されて
水平方向に広がることがあるため、ある一定の距離をと
ることにより、金属導体４に接続されるべき金属細線が
隣接する配線導体７に接触することを防止している。
少移動し、またその衝撃により金属細線が押し潰されて
水平方向に広がることがあるため、ある一定の距離をと
ることにより、金属導体４に接続されるべき金属細線が
隣接する配線導体７に接触することを防止している。
従来のMOS集積回路におけるボンディングパッドは、前
述したように、半導体基板上の酸化膜上に金属導体を設
けたものであり、さらに、ボンディングパッドの周囲
は、外部リード端子からの金属細線の位置ずれや接続時
の衝撃によるボンディングパッド上金属導体のずれを考
慮し、ある一定の距離をおいて他の配線や素子を配置す
る必要があり、面積の無駄が多い。したがって、MOS集
積回路全体の面積に対する影響は大きく、特にチップサ
イズの小さいMOS集積回路においては問題であり、大き
な欠点である。
述したように、半導体基板上の酸化膜上に金属導体を設
けたものであり、さらに、ボンディングパッドの周囲
は、外部リード端子からの金属細線の位置ずれや接続時
の衝撃によるボンディングパッド上金属導体のずれを考
慮し、ある一定の距離をおいて他の配線や素子を配置す
る必要があり、面積の無駄が多い。したがって、MOS集
積回路全体の面積に対する影響は大きく、特にチップサ
イズの小さいMOS集積回路においては問題であり、大き
な欠点である。
上記問題点に対し本考案のMOS集積回路は、半導体基板
と異なる導電型の不純物拡散層をボンディングパッドと
なる金属導体の周りを囲むように埋め込み、さらに、こ
の拡散層と金属導体とを接触させるための電極部となる
コンタクトを設けることを特徴としている。これによっ
て、外部リード端子からの金属細線の接続時の衝撃によ
りボンディングパッド上の金属細線が多少移動しても、
またこの細線が水平方向に広がっても、拡散層に設けた
コンタクトが一種の堤として作用し、隣接する他の配線
との接触が防止され、面積に無駄のないMOS集積回路が
得られる。
と異なる導電型の不純物拡散層をボンディングパッドと
なる金属導体の周りを囲むように埋め込み、さらに、こ
の拡散層と金属導体とを接触させるための電極部となる
コンタクトを設けることを特徴としている。これによっ
て、外部リード端子からの金属細線の接続時の衝撃によ
りボンディングパッド上の金属細線が多少移動しても、
またこの細線が水平方向に広がっても、拡散層に設けた
コンタクトが一種の堤として作用し、隣接する他の配線
との接触が防止され、面積に無駄のないMOS集積回路が
得られる。
次に、本考案を実施例により説明する。
第１図（ａ）は本考案の一実施例のMOS集積回路におけ
るボンディングパッド近傍の部分平面図、同図（ｂ）は
同図（ａ）のＡ−Ａ断面図である。第１図（ａ），
（ｂ）において、半導体基板１に基板とは異なる導電型
の拡散層２を、ボンディングパッドとなる金属導体４の
周りを囲むように埋め込み、さらに酸化膜２を間に置い
た拡散層２の上部の金属導体５と拡散層２とを接触させ
るための、電極部となる貫通コンタクト６を設けてい
る。ここで、従来はボンディングパッドの金属導体４と
他の配線となる配線導体７の距離は、金属導体４の外部
リード端子からの金属細線接続時の衝撃を考慮すると、
金属導体間の最小基準より広くとる必要があった。しか
しながら、本実施例では、ボンディングパッドとなる金
属導体４を実質取り囲んで金属導体５が形成されている
ので、この導体５が堤として作用し、パッド上に接触さ
れる金属細線の水平方向への移動や広がりが導体５で止
まる。しかも、金属導体５は半導体基板１とは逆導電型
の拡散層２に接続されているため、金属細線からの電流
が半導体基板１に流れ込むことはない。したがって、ボ
ンディングパッドとなる金属導体４と拡散層２の上の金
属導体５との距離は、金属導体間の最小基準でよく、ま
た、図示のとおり、配線導体７との距離も小さくでき
る。
るボンディングパッド近傍の部分平面図、同図（ｂ）は
同図（ａ）のＡ−Ａ断面図である。第１図（ａ），
（ｂ）において、半導体基板１に基板とは異なる導電型
の拡散層２を、ボンディングパッドとなる金属導体４の
周りを囲むように埋め込み、さらに酸化膜２を間に置い
た拡散層２の上部の金属導体５と拡散層２とを接触させ
るための、電極部となる貫通コンタクト６を設けてい
る。ここで、従来はボンディングパッドの金属導体４と
他の配線となる配線導体７の距離は、金属導体４の外部
リード端子からの金属細線接続時の衝撃を考慮すると、
金属導体間の最小基準より広くとる必要があった。しか
しながら、本実施例では、ボンディングパッドとなる金
属導体４を実質取り囲んで金属導体５が形成されている
ので、この導体５が堤として作用し、パッド上に接触さ
れる金属細線の水平方向への移動や広がりが導体５で止
まる。しかも、金属導体５は半導体基板１とは逆導電型
の拡散層２に接続されているため、金属細線からの電流
が半導体基板１に流れ込むことはない。したがって、ボ
ンディングパッドとなる金属導体４と拡散層２の上の金
属導体５との距離は、金属導体間の最小基準でよく、ま
た、図示のとおり、配線導体７との距離も小さくでき
る。
以上説明したように本考案は、ボンディングパッドの周
囲に拡散層を設けた構造を有することにより、面積の無
駄を無くし、チップサイズの縮小化を容易にできるとい
う点で、その効果は非常に大きい。
囲に拡散層を設けた構造を有することにより、面積の無
駄を無くし、チップサイズの縮小化を容易にできるとい
う点で、その効果は非常に大きい。
第１図（ａ）は本考案の一実施例に係るボンディングパ
ッド近傍の部分平面図、同図（ｂ）は同図（ａ）のＡ−
Ａ断面図、第２図（ａ）は従来のMOS集積回路のボンデ
ィングパッド近傍の部分平面図、同図（ｂ）は同図
（ａ）のＡ−Ａ断面図である。 １……半導体基板、２……拡散層、３……酸化膜、４…
…ボンディングパッド、５……拡散層上の金属導体、６
……貫通コンタクト、７……配線導体。
ッド近傍の部分平面図、同図（ｂ）は同図（ａ）のＡ−
Ａ断面図、第２図（ａ）は従来のMOS集積回路のボンデ
ィングパッド近傍の部分平面図、同図（ｂ）は同図
（ａ）のＡ−Ａ断面図である。 １……半導体基板、２……拡散層、３……酸化膜、４…
…ボンディングパッド、５……拡散層上の金属導体、６
……貫通コンタクト、７……配線導体。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04
Claims (1)
- 【請求項１】多数のボンディングパッドが設けられてい
る半導体基板を有するMOS集積回路において、前記半導
体基板と異なる導電型の不純物拡散層が前記ボンディン
グパッドの周りを囲むように埋め込まれ、さらに、前記
拡散層の上の金属導体と拡散層とを接触させるためのコ
ンタクトが設けられていることを特徴とするMOS集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP865988U JPH0749798Y2 (ja) | 1988-01-25 | 1988-01-25 | Ｍｏｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP865988U JPH0749798Y2 (ja) | 1988-01-25 | 1988-01-25 | Ｍｏｓ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01113366U JPH01113366U (ja) | 1989-07-31 |
| JPH0749798Y2 true JPH0749798Y2 (ja) | 1995-11-13 |
Family
ID=31214733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP865988U Expired - Lifetime JPH0749798Y2 (ja) | 1988-01-25 | 1988-01-25 | Ｍｏｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749798Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103972206A (zh) * | 2013-02-06 | 2014-08-06 | 精工电子有限公司 | 半导体装置 |
-
1988
- 1988-01-25 JP JP865988U patent/JPH0749798Y2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103972206A (zh) * | 2013-02-06 | 2014-08-06 | 精工电子有限公司 | 半导体装置 |
| JP2014154640A (ja) * | 2013-02-06 | 2014-08-25 | Seiko Instruments Inc | 半導体装置 |
| CN103972206B (zh) * | 2013-02-06 | 2019-01-25 | 艾普凌科有限公司 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01113366U (ja) | 1989-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0291014A2 (en) | Semiconductor device in which wiring layer is formed below bonding pad | |
| JPH0238446Y2 (ja) | ||
| JP2718854B2 (ja) | 半導体装置 | |
| TW200405516A (en) | Semiconductor integrated circuit device | |
| JPH0749798Y2 (ja) | Ｍｏｓ集積回路 | |
| CN111863794B (zh) | 一种半导体封装器件 | |
| US5148249A (en) | Semiconductor protection device | |
| JP3213507B2 (ja) | 半導体装置 | |
| JP2674169B2 (ja) | 半導体集積回路装置 | |
| JP2664911B2 (ja) | 半導体装置 | |
| JP2525558Y2 (ja) | 半導体装置 | |
| JP2819614B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0727187Y2 (ja) | Ｉｃカード用ｉｃモジュール | |
| JP2806538B2 (ja) | 集積回路装置 | |
| JP3055362B2 (ja) | 半導体装置 | |
| JP2730174B2 (ja) | 入力保護装置 | |
| JPH0529138B2 (ja) | ||
| JPH027447A (ja) | 樹脂封止型半導体装置 | |
| JPS61154054A (ja) | 半導体装置 | |
| JPS62265730A (ja) | 半導体集積回路の電極パツド | |
| JPH02205355A (ja) | 半導体集積回路装置 | |
| JPS63104342A (ja) | 半導体集積回路 | |
| JPH0245640U (ja) | ||
| JPH0760850B2 (ja) | 半導体装置 | |
| JPH077023A (ja) | 樹脂封止型半導体装置 |