CN104170090B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104170090B
CN104170090B CN201280068176.XA CN201280068176A CN104170090B CN 104170090 B CN104170090 B CN 104170090B CN 201280068176 A CN201280068176 A CN 201280068176A CN 104170090 B CN104170090 B CN 104170090B
Authority
CN
China
Prior art keywords
conducting film
connecting portion
film
conducting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280068176.XA
Other languages
English (en)
Other versions
CN104170090A (zh
Inventor
妹尾贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN104170090A publication Critical patent/CN104170090A/zh
Application granted granted Critical
Publication of CN104170090B publication Critical patent/CN104170090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本说明书所公开的半导体装置具备半导体基板、和形成于半导体基板的非单元区域的表面的场板部。非单元区域具备多个FLR层。场板部具备：形成在半导体基板的表面的绝缘膜；多个第1导电膜，所述多个第1导电膜在绝缘膜的内部按每个FLR层形成，当俯视半导体基板时沿着对应的FLR层配置；和多个第2导电膜，所述多个第2导电膜与邻接的至少2个FLR层分别对应形成，当俯视半导体基板时，所述多个第2导电膜沿着对应的FLR层在该对应的FLR层的一部分上断续地配置，所述多个第2导电膜具备形成在绝缘膜的表面的表面部、从表面部延伸并贯穿绝缘膜来与第1导电膜电连接的第1连接部、和从表面部延伸并贯穿绝缘膜而与FLR层电连接的第2连接部。在1个第2导电膜的第1连接部、第2连接部沿第2方向邻接的位置没有设置其他第2导电膜的第1连接部、第2连接部。

Description

半导体装置
技术领域
本说明书记载的技术涉及半导体装置。
背景技术
为了确保半导体装置的耐压，在半导体基板的周边侧的非单元区域形成场限环(FLR)层等耐压保持结构。并且，为了确保半导体装置的可靠性，在FLR层的表面侧形成场板。在日本国专利公开公报2009－38356号(专利文献1)所记载的半导体装置中，在多个FLR层的表面侧形成了具有多个金属层和多个多晶硅层的场板。多个FLR层围绕在单元区域的周围，在与其长边方向正交的方向空开间隔配置。金属层和多晶硅层与多个FLR层分别对应地形成，被配置成沿各自对应的FLR层。多晶硅层形成于在半导体基板的表面形成的绝缘膜内。金属层形成于绝缘膜的表面，并且其一部分贯穿绝缘膜而到达半导体基板的FLR层。另外，金属层和多晶硅层相互接触而电连接。
专利文献1:日本特开2009－38356号公报
为了使半导体装置耐高压，要求减小邻接的FLR层的间隔。但是，由于一般情况下场板与FLR层对应设置，所以FLR层的间隔需要设定成能够设置场板的间隔。例如，在使用日本国专利公开公报2009－38356号所记载那样的厚的金属层的情况下，由于难以使金属层细微化，所以需要使内周侧(接近单元区域一侧)的FLR层的间隔足够大。
发明内容
本说明书所公开的半导体装置具备：半导体基板，其具有形成有半导体元件的单元区域、和设置在单元区域的周围的非单元区域；以及形成在非单元区域的表面的场板部。非单元区域具备：第1导电型的基板层；和多个第2导电型的FLR层，所述多个第2导电型的FLR层形成于基板层的表面，在沿着单元区域的周围的第1方向延伸而包围单元区域，并且在与第1方向正交的第2方向空开间隔配置。场板部具备：形成在半导体基板的表面的绝缘膜；多个第1导电膜，所述多个第1导电膜在绝缘膜的内部按每个FLR层形成，当俯视半导体基板时沿着对应的FLR层配置；和多个第2导电膜，所述多个第2导电膜与邻接的至少2个FLR层分别对应形成，当俯视半导体基板时，所述多个第2导电膜沿着对应的FLR层在该对应的FLR层的一部分上断续地配置，所述多个第2导电膜具备形成在绝缘膜的表面的表面部、从表面部延伸并贯穿绝缘膜来与第1导电膜电连接的第1连接部、和从表面部延伸并贯穿绝缘膜而与FLR层电连接的第2连接部。在1个第2导电膜的第1连接部沿第2方向邻接的位置没有设置其他第2导电膜的第1连接部，在1个第2导电膜的第2连接部沿第2方向邻接的位置没有设置其他第2导电膜的第2连接部。
在上述的半导体装置中，第2导电膜沿FLR层断续地配置，在1个第2导电膜的第1连接部沿第2方向邻接的位置和第2连接部沿第2方向邻接的位置，均未设置其他的第2导电膜的第1连接部和第2连接部。由于第1连接部和第2连接部在第2方向没有重合，所以即使FLR层的间隔变窄，也能够确保第2导电膜的第2方向的宽度。即使在使用了难以细微化的较厚的金属膜等作为第2导电膜的情况下，也能够使内周侧的FLR层的间隔变窄来使半导体装置耐高压。
场板部还具备第3导电膜，在俯视半导体基板时，该第3导电膜沿没有形成对应的第2导电膜的FLR层配置，并包括形成在绝缘膜的表面的表面部、和从表面部延伸且贯穿绝缘膜而与FLR层电连接的第3连接部。第3导电膜被设置在比多个第2导电膜靠半导体基板的周边侧。
优选第2导电膜的第1方向的端部被设置在俯视半导体基板时的除角部外的部分。
附图说明
图1是示意性表示实施例1涉及的半导体装置的俯视图。
图2是图1的II－II线剖视图。
图3是将实施例1的第2导电膜的周边放大来示意性表示的俯视图。
图4是图3的IV－IV线剖视图。
图5是图3的V－V线剖视图。
图6是图3的VI－VI线剖视图。
图7是变形例涉及的半导体装置的第2导电膜的周边的剖视图。
图8是变形例涉及的半导体装置的第2导电膜的周边的俯视图。
图9是图8的IX－IX线剖视图。
图10是变形例涉及的半导体装置的第2导电膜的周边的剖视图。
图11是变形例涉及的半导体装置的第2导电膜的周边的剖视图。
图12是变形例涉及的半导体装置的第2导电膜的周边的俯视图。
图13是变形例涉及的半导体装置的第2导电膜的周边的俯视图。
图14是变形例涉及的半导体装置的俯视图。
图15是变形例涉及的半导体装置的俯视图。
图16是变形例涉及的半导体装置的俯视图。
图17是变形例涉及的半导体装置的俯视图。
图18是变形例涉及的半导体装置的俯视图。
图19是变形例涉及的半导体装置的俯视图。
具体实施方式
本说明书所公开的半导体装置具备：具有形成有半导体元件的单元区域、和设置于单元区域的周围的非单元区域的半导体基板；以及形成于非单元区域的表面的场板部。半导体装置可以还具备形成于单元区域的表面的表面电极以及形成于单元区域的背面的背面电极。作为表面电极的材料，没有特别限定，例如能够优选采用将铝(Al)或铝与硅的合金(AlSi)等作为主成分的金属膜。作为背面电极的材料，没有特别限定，例如能够优选采用从半导体基板侧依次层叠Al或AlSi、钛(Ti)、镍(Ni)、金(Au)等镍保护膜而成的层叠电极。
非单元区域具备第1导电型的基板层、和形成于基板层的表面的多个第2导电型的FLR层。多个FLR层向沿着单元区域的周围的第1方向延伸而包围单元区域，并且在与第1方向正交的第2方向空开间隔配置。非单元区域中的形成有FLR层的区域是所谓的耐压保持区域。优选FLR层的第2导电型的杂质浓度为1×1012cm－2以上，特别优选为1×1014cm－2以上。
场板部具备绝缘膜、多个第1导电膜和多个第2导电膜。优选场板部形成于在非单元区域内设置的耐压保持区域的表面。绝缘膜形成于半导体基板的表面。
第1导电膜在绝缘膜的内部按每个FLR层形成，在俯视半导体基板时，沿对应的FLR层配置。第1导电膜的材料没有限定，除了多晶硅、非晶硅、硅氮化物等硅类的膜之外，还能够优选使用铝、银(Ag)等金属膜。在使用硅类的膜作为第1导电膜的情况下，一般在与使用较厚的金属膜相比能够细微化这一点上优选。另外，当在单元区域形成有IGBT等具有绝缘栅的半导体元件时，若将栅电极的材料(例如多晶硅)作为第1导电膜的材料使用，则在形成栅极的工序中能够同时形成第1导电膜这一点上优选。优选第1导电膜的膜厚为1μm以下。第1导电膜的膜厚越薄，则能够使邻接的第1导电膜的间隔越窄，提高针对可动离子的屏蔽性。
第2导电膜与邻接的至少2个FLR层分别对应形成，在俯视半导体基板时，沿着对应的FLR层断续地配置在其一部分上。各个第2导电膜包括形成于绝缘膜的表面的表面部、从表面部延伸并且贯穿绝缘膜而与第1导电膜电连接的第1连接部、从表面部延伸并且贯穿绝缘膜而与FLR层电连接的第2连接部。通过第2导电膜，FLR层和第1导电膜电连接。第2导电膜的材料没有限定，除了多晶硅、非晶硅、硅氮化物等硅类的膜之外，还能够优选采用铝、银(Ag)等金属膜。在使用与表面电极所含的材料相同的膜(例如Al或AlSi)作为第2导电膜的情况下，优选在形成表面电极的工序中能够同时形成第2导电膜。
并且，在1个第2导电膜的第1连接部沿第2方向邻接的位置，未设置其他的第2导电膜的第1连接部。在1个第2导电膜的第2连接部沿第2方向邻接的位置，未设置其他的第2导电膜的第2连接部。其中，这里“1个第2导电膜”的“邻接的位置”是指当沿着1个FLR层在其表面侧设置有1个第2导电膜时位于该FLR层的第2方向的一侧的1个FLR层或位于两侧的2个FLR层的表面侧的位置。形成于在第2方向邻接的FLR层的表面侧的第2导电膜被配置成各自的第1连接部和第2连接部相互在第2方向不重合。因此，即使将1个第2导电膜的第1连接部和第2连接部在第2方向上扩大，也不会与其他的第2导电膜的第1连接部和第2连接部发生干扰。能够增大第1连接部和第2连接部的第2方向的宽度，进而能够增大第2导电膜的第2方向的宽度。尤其在使用了难以细微化的较厚的金属膜等作为第2导电膜的情况下，也能够在不使第2导电膜的第2方向的宽度变窄的情况下使FLR层的间隔变窄来使半导体装置耐高压。若使用了金属膜作为第2导电膜、使用了细微加工比较容易的硅类的材料(例如多晶硅)作为第1导电膜，则能够同时实现半导体装置的制造工序的简化、和针对可动离子的屏蔽性的提高。
在1个第2导电膜沿第2方向邻接的位置，也可以不设置其他的第2导电膜。另外，第2导电膜的第1方向的端部也可以在第2方向一部分重复。该情况下，对于第2导电膜而言，优选越朝向第1方向的端部，第2方向的宽度越窄。
也可以在多个FLR层的所有表面不形成第2导电膜。场板部也可以包含在FLR层的表面上，当俯视半导体基板时沿着未形成对应的第2导电膜的FLR层配置的第3导电膜。第3导电膜包含：形成于绝缘膜的表面的表面部、和从表面部延伸且贯穿绝缘膜而与FLR层电连接的第3连接部。第3导电膜还可以包含从表面部延伸且贯穿绝缘膜而与第1导电膜电连接的第4连接部。此外，第3连接部也可以兼具第4连接部的功能而也与第1导电膜电连接。优选第3导电膜设置于比多个第2导电膜靠半导体基板的周边侧。为了实现半导体装置的耐高压，越是接近半导体基板的中央的FLR层，越需要使间隔变窄，半导体基板的周边侧的FLR层的间隔能够比较大。通过在即使FLR层的间隔变大对半导体装置的耐压影响也较小的半导体基板的周边侧的区域配置第3导电膜，能够更可靠地使半导体装置耐高压。作为第3导电膜的材料，优选使用第2导电膜的材料而在上面说明的材料。
优选第2导电膜的第1方向的端部设置于在俯视半导体基板时的除角部外的部分。换言之，优选在半导体基板的角部沿FLR层形成第2导电膜，第2导电膜的端部位于半导体基板的直线部而与邻接的第2导电膜相互不同地配置。由于半导体装置在其角部更加易于集中电场，所以优选存在第2导电膜。其中，在俯视半导体基板时的角部，FLR层弯曲成大致圆弧状，在直线部，FLR层为直线状。同样，沿FLR层形成的第1导电膜、第2导电膜和第3导电膜也在俯视半导体基板时的角部弯曲成大致圆弧状，在直线部为直线状。
形成于本申请涉及的半导体装置的单元区域的半导体元件没有特别限定，例如可列举IGBT、MOSFET、二极管等。这些半导体元件可以是纵置型，也可以是横置型。并且，在半导体基板和场板的表面，也可以设置保护膜(例如聚酰亚胺膜、硅氮化物膜等)。
实施例1
如图1、2所示，半导体装置10具备半导体基板100、场板部11、表面电极110和背面电极112。半导体基板100具备单元区域101和非单元区域102。单元区域101位于半导体基板100的中央，被分割成2个区域。表面电极110形成于半导体基板100的单元区域101的表面。背面电极112形成于半导体基板100的单元区域101以及非单元区域102的背面。表面电极110是AlSi电极，背面电极112是从半导体基板100侧依次层叠AlSi、Ti、Ni、Au而成的层叠电极。
在单元区域101，虽未详细图示，但形成有IGBT。单元区域101具备p型的集电极层131、作为n型漂移层的基板层132、p型的体(body)层133和发射极层(未图示)。基板层132是包含磷(P)作为杂质的n型半导体基板。集电极层131和基板层132延伸至非单元区域102。在半导体基板100的非单元区域102的表面侧，以包围单元区域101的方式形成有栅极布线103。场板部11形成于比栅极布线103更靠半导体基板100的周边侧。
非单元区域102具备基板层132、形成于基板层132的表面的p型的p层134、p型的FLR层135a～135d、n型的n层136和形成于基板层132的背面的集电极层131。FLR层135a～135d是通过向基板层132的表面离子注入硼(B)而形成的p型的半导体层，作为杂质的硼的浓度为1×1014cm－2以上。p层134、FLR层135a～135d以及n层136从靠近单元区域101一侧按照上述顺序配置，分别向沿单元区域101的周围的方向延伸而形成为包围单元区域的一系列近似四边形的层。p层134与单元区域101的体层133连接。如图1所示，在俯视半导体基板100时，FLR层135a～135d包围单元区域101的周围，具有在半导体基板100的直线部为直线状、在角部为圆弧状的一系列近似四边形状。虽然在图1中省略了图示，但p层134和n层136也与FLR层135a～135d同样，包围单元区域101的周围，具有在半导体基板100的直线部为直线状、在角部为圆弧状的近似四边形状。在将FLR层135a～135d的长边方向(图1所示的近似四边形状的FLR层135a～135d的周向、图2所示的x轴方向)作为第1方向，将与第1方向正交的方向(是图1所示的一系列近似四边形状的FLR层135a～135d的法线向量的方向，图2所示的y轴的正方向或负方向)作为第2方向时，p层134、FLR层135a～135d以及n层136在第2方向空开间隔配置。
场板部11具备将硅氧化物作为材料的绝缘膜142、将多晶硅作为材料的多个第1导电膜140a～140d、和将铝作为材料的第2导电膜120a、120b以及第3导电膜120c、120d。绝缘膜142形成于非单元区域102的表面。
第1导电膜140a～140d形成于绝缘膜142的内部。第1导电膜140a～140d在第2方向空开间隔配置，通过在其之间存在的绝缘膜142而相互绝缘。第1导电膜140a～140d沿分别对应的FLR层135a～135d配置，与FLR层135a～135d同样地形成为一系列的近似四边形状。第1导电膜140a～140d的厚度为1μm以下。其中，绝缘膜142也形成于p层134的表面，在其内部形成有将多晶硅作为材料的导电膜141a以及141b。导电膜141a以及141b沿p层134配置于其表面侧，形成为一系列的近似四边形状。导电膜141a、导电膜141b和第1导电膜140a在第2方向空开间隔配置，通过在其之间存在的第1绝缘膜142而相互绝缘。栅布线103位于p层134的表面侧，从绝缘膜142的表面贯穿绝缘膜142而延伸至到达导电膜141a的位置。导电膜104位于p层134的表面侧，沿p层134的周向断续地配置。在导电膜104的背面侧，对导电膜141b设置有孔部(未图示)。导电膜104具有从绝缘膜142的表面贯穿绝缘膜142并且通过导电膜141b的孔部而延伸至到达p层134的位置的连接部(未图示)，由此与p层134电连接。并且，导电膜104具有从绝缘膜142的表面贯穿绝缘膜142而到达导电膜141b的连接部(未图示)，由此，与导电膜141b电连接。此外，导电膜104可以如图1所示那样断续地形成，也可以形成为一系列的近似四边形状。另外，在比场板部11靠半导体基板100的周边侧(图2所示的y轴的正方向)，形成有与n层136电连接的电极114。其中，绝缘膜142、第1导电膜140a～140d、n层136和电极114在图1中省略了图示。
如图3～6所示，在沿FLR层135a形成的第1导电膜140a形成有孔部143a，在孔部143a的表面侧形成有第2导电膜120a。当俯视时，第2导电膜120a的面积比孔部143a大。优选第2导电膜120a的第2方向(图3所示的y轴方向)的宽度比第1导电膜140a的第2方向的宽度小，但也可以比其大。
第2导电膜120a包含表面部121a、第1连接部123a和第2连接部122a。表面部121a形成于绝缘膜142的表面。第1连接部123a从表面部121a延伸且贯穿绝缘膜142至到达导电膜140a的位置而与导电膜140a电连接。第2连接部122a从表面部121a延伸且贯穿绝缘膜142而与FLR层135a电连接。如图4、5所示，第2连接部122a和第1导电膜140a被绝缘膜142隔离，第1连接部123a和第2连接部122a被绝缘膜142隔离。表面部121a、第1连接部123a和第2连接部122a由同一材料一体形成，第1连接部123a和第2连接部122a经由表面部121a电连接。此外，虽未图示，但第1导电膜140b、第2导电膜120b、FLR层135b也与第1导电膜140a、第2导电膜120a、FLR层135a同样地相互连接。
在第2导电膜120a沿第2方向(该情况下，是图2等所示的y轴的正方向)邻接的位置，未形成第2导电膜120b。换言之，在第2导电膜120b沿第2方向(该情况下，是图2等所示的y轴的负方向)邻接的位置，未形成第2导电膜120a。因此，在第2导电膜120a的第1连接部123a、第2连接部122a沿第2方向邻接的位置，未设置第2导电膜120b的第1连接部123b和第2连接部122b。另外，在第2导电膜120b的第1连接部123b、第2连接部122b沿第2方向邻接的位置，未设置第2导电膜120a的第1连接部123a和第2连接部122a。其中，导电膜104及其连接部、和第2导电膜120a及其连接部(第1连接部123a和第2连接部122a)也具有与第2导电膜120a、120b及其连接部同样的位置关系。即，在导电膜104沿第2方向邻接的位置未形成第2导电膜120a。另外，在导电膜104的连接部沿第2方向邻接的位置未形成第1连接部123a、第2连接部122a。
如图1、2所示，在俯视半导体基板100时，第3导电膜120c、120d分别沿FLR层135c、135d配置，与FLR层135a～135d同样地形成为一系列的近似四边形状。第2导电膜120a、120b以及第3导电膜120c、120d分别沿y方向空开间隔配置。在第1导电膜140c、140d设置有与第1导电膜140a、140b同样的孔部。第3导电膜120c、120d具有表面部121c、121d、和分别贯穿绝缘膜142直至到达FLR层135c、135d的位置且通过第1导电膜140c的孔部、第1导电膜140d的孔部而延伸的第3连接部122c、122d。第3导电膜120c、120d经由第3连接部122c、122d分别与FLR层135c、135d电连接。另外，第3导电膜120c、120d分别具有从表面部121c、121d延伸且贯穿绝缘膜142直至到达第1导电膜140c、140d的位置的第4连接部(未图示)，在第4连接部，分别与第1导电膜140c、140d电连接。
第1导电膜140a～140d以及导电膜141a、141b以与形成于单元区域101的IGBT的绝缘栅的栅电极(未图示)相同的多晶硅作为材料，含有1×1013cm－2以上的杂质离子。在半导体装置10的制造工序中，第1导电膜140a～140d在形成IGBT的栅电极的工序中同时形成。第2导电膜120a、120b、第3导电膜120c、120d以及电极114以与表面电极110相同的铝作为材料，在半导体装置10的制造工序中，在形成表面电极110的工序中同时形成。
如上述那样，在半导体装置10中，第2导电膜120a、120b沿分别对应的FLR层135a、135b断续地配置在其表面的一部分。并且，在第2导电膜120a的第1连接部123a、第2连接部122a沿第2方向邻接的位置，未设置第2导电膜120b的第1连接部123b、第2连接部122b。另外，在第2导电膜120b的第1连接部123b、第2连接部122b沿第2方向邻接的位置，未设置第2导电膜120a的第1连接部123a、第2连接部122a。由于沿第2方向邻接的第2导电膜120a、120b的第1连接部123a、123b和第2连接部122a、122b在第2方向不重合，所以即使FLR层135a、135b的间隔变窄，也能够确保第2导电膜120a、120b的第2方向的宽度。在使用细微化比较困难的较厚的金属膜等作为第2导电膜120a、120b的情况下，也能够使FLR层135a、135b的间隔变窄来使半导体装置10耐高压化。即，由于能够同时实现利用表面电极110所包含的材料来形成第2导电膜120a、120b和使FLR层135a、135b的间隔变窄，所以可通过简单的制造工序来制造耐高压的半导体装置。其中，在实施例1中，导电膜104及其连接部、和第2导电膜120a及其连接部也具有与第2导电膜120a、120b同样的位置关系。因此，同样即使p层134和FLR层135a的间隔变窄，也能够确保导电膜104、第2导电膜120a的第2方向的宽度，可得到与上述同样的作用效果。
(变形例)
第1导电膜、第2导电膜等的方式不限于实施例1中说明的方式。例如，也可以是图7所示那样的具有表面部221a、第1连接部223a以及第2连接部222a的第2导电膜220a。在第2导电膜220a中，在第1连接部223a和第2连接部222a之间不存在绝缘膜242，第1连接部223a和第2连接部222a相互接触。另外，也可以如图8、9所示，第1导电膜340a在第2导电膜120a的下方具有矩形状的切口部分343a，第2导电膜120a的第2连接部122a位于切口部分343a。
另外，也可以是图10所示那样的具有表面部421、第1连接部423以及第2连接部422的第2导电膜420。在第2导电膜420中，第1连接部423和第2连接部422沿第2方向配置，第1连接部423和第2连接部422被绝缘膜142隔离。并且，也可以是图11所示那样的具有表面部521、第1连接部523以及第2连接部522的第2导电膜520。在第2导电膜520中，第1连接部523和第2连接部522沿第2方向配置，并且在第2方向相互接触。另外，在多个第2导电膜中，表面部、第1连接部以及第2连接部的形态也可以相互不同。
另外，如果沿第2方向邻接的多个第2导电膜的第1连接部和第2连接部在第2方向不重合，则也可以如图12、13所示那样，在1个第2导电膜沿第2方向邻接的位置形成其他的第2导电膜。例如，可以是图12所示那样的第2导电膜420a、420b。第2导电膜420a的表面部421a的x方向的端部和第2导电膜420b的表面部421b的x方向的端部在第2方向重合。即，第2导电膜420b的一部分位于第2导电膜420a沿第2方向邻接的位置。表面部421a、421b的第1方向的端部成为半圆形状，越靠端部侧则第2方向的宽度越窄。第1连接部423a和第2连接部422a、第1连接部423b和第2连接部422b与图10同样分别相互沿第2方向配置，分别形成在第2导电膜420a和第2导电膜420b不重合的区域。因此，在第1连接部423a沿第2方向邻接的位置未形成第1连接部423b，在第2连接部422a沿第2方向邻接的位置未形成第2连接部422b。
同样，也可以是图13所示那样的第2导电膜420f、420g。第2导电膜420f的表面部421f的x方向的端部和第2导电膜420g的表面部421g的x方向的端部在第2方向重合，第2导电膜420g的一部分位于第2导电膜420f沿第2方向邻接的位置。表面部421f、421g的第1方向的端部与中央部相比第2方向的宽度变窄。第1连接部423f和第2连接部422f、第1连接部423g和第2连接部422g与图10同样，分别相互沿第2方向配置，分别形成在第2导电膜420f和第2导电膜420g不重合的区域。因此，在第1连接部423f沿第2方向邻接的位置未形成第1连接部423g，在第2连接部422f沿第2方向邻接的位置未形成第2连接部422g。
另外，第2导电膜的配置不限于图1等所示的配置。例如，也可以如图14、15所示，是具备不具有第3导电膜而具有第2导电膜620a～620d的浮置部11a的半导体装置10a，或者可以是具备具有第2导电膜621a～621d的浮置部11b的半导体装置10b。另外，也可以如第2导电膜620b、620d、621b、621d那样，至少其一部分配置在俯视半导体基板100时的角部。同样，对于图1所示的导电膜104而言，也可以取而代之，使用至少其一部分配置于俯视半导体基板100时的角部的导电膜104a、104b。另外，第2导电膜的第2方向的长度没有特别限定，例如可以如图15所示，是FLR层的周的1/4左右以上的长度的第2导电膜621a～621d。此外，对于图1所示的导电膜104而言，可以取而代之使用p层134的周的1/4左右以上的长度的导电膜104b。若成为这样的构成，则由于第2导电膜的第1方向的端部的个数减少，所以能够降低可动离子避开第2导电膜而直线沿第2方向移动的概率。其中，优选第2导电膜的第1方向的长度为表面电极的周边侧的端部(图2所示的端部110a)与设置在比浮置层靠半导体基板的周边侧的n层的表面的电极(图2所示的端部114a)之间的距离D1以上，更加优选为从表面电极的周边侧的端部到位于形成有浮置层一侧的最近的半导体基板的端部为止的距离D2以上。第2导电膜的第1方向的长度越长，则可动离子为了到达邻接的第2导电膜而移动越多的距离。若第2导电膜的第1方向的长度为距离D1以上，则能够使可动离子从1个第2导电膜移动而到达其邻接的第2导电膜的概率为50％以下。优选如半导体装置10a、10b所示那样，以第2导电膜的第1方向的端部不位于半导体基板10的角部的方式配置第2导电膜。
另外，也可以如图16所示，是具备具有FLR层的周的1/4左右以上长度的第2导电膜622a、622b、和第3导电膜622c、622d的浮置部11c的半导体装置10c。由于第3导电膜622c、622d分别与图1所示的第3导电膜120c、120d相同，第2导电膜622a、622b以及导电膜104c分别与图15所示的第2导电膜621a、621b以及导电膜104b相同，所以省略说明。另外，也可以如图17所示，是具备仅在半导体基板100的最周边侧的FLR层的上部形成有第3导电膜623d，在中央侧形成有第2导电膜623a～623c的浮置部11d的半导体装置10d。另外，可以如第2导电膜623a～623c那样，第2导电膜的间隔可以不一定，也可以在沿第2方向邻接的多个FLR层135a～135d的表面侧具有未形成第2导电膜623a～623c的区域。同样，对于图1所示的导电膜104而言，也可以取而代之使用以不一定的间隔配置的导电膜104d。另外，优选在如半导体装置10、10c、10d那样设置第3导电膜的情况下，设置于比第2导电膜靠半导体基板10的周边侧。
并且，表面电极以及栅极布线的方式不限于实施例1中说明的方式。例如，也可以如图18所示，是具备在半导体基板100的表面一部分连接的1个表面电极610、和包围其周围的栅极布线603的半导体装置10e。并且，可以如图19所示的半导体装置10f那样，取代图1所示的导电膜104而具备导电膜104f，表面电极710延伸至与导电膜104f接触，表面电极710和导电膜104f电连接。其中，导电膜104f是在与表面电极710的连接部的附近对导电膜104的配置进行了局部变更，以便易于通过布线与表面电极710连接的导电膜。另外，第2导电膜720a、720b是根据导电膜104f的配置，在表面电极710和导电膜104f的连接部的附近，对第2导电膜120a、120b的配置进行了局部变更的导电膜。栅极布线703形成为包围表面电极710的周围。其中，在图7～图19的说明中，对于与实施例1所示的半导体装置10同样的方式省略了说明。另外，虽未图示，但与导电膜104a等以及第2导电膜620a等的位置的变更对应，上述连接部的位置以及其背面侧的第1导电膜等的孔部的位置也被变更。
以上，对本发明的实施例进行了详细说明，但这些只不过是例示，并不对技术方案进行限定。在技术方案记载的技术中，包含对以上例示的具体例进行了各种变形、变更的技术。
本说明书或附图所说明的技术特征可单独或通过各种组合来发挥技术上的有用性，对申请时权利要求记载的组合没有限定。另外，本说明书或附图所例示的技术能够同时实现多个目的，实现其中一个目的自身具有技术上的有用性。

Claims (3)

1.一种半导体装置(10)，具备：半导体基板，其具有形成有半导体元件的单元区域(101)、和设置在所述单元区域的周围的非单元区域(102)；以及形成在所述非单元区域的表面的场板部(11)，其特征在于，
所述非单元区域具备：
第1导电型的基板层(132)；和
多个第2导电型的场限环层(135a、135b、135c、135d)，所述多个第2导电型的场限环层形成于所述基板层的表面，在沿着所述单元区域的周围的第1方向延伸而包围所述单元区域，并且在与所述第1方向正交的第2方向空开间隔配置，
所述场板部具备：
形成在半导体基板(100)的表面的绝缘膜(142)；
多个第1导电膜(140a、140b、140c、140d)，所述多个第1导电膜在所述绝缘膜的内部按每个所述场限环层形成，当俯视所述半导体基板时沿着对应的所述场限环层配置；和
多个第2导电膜(120a、120b)，所述多个第2导电膜与邻接的至少2个所述场限环层分别对应形成，当俯视所述半导体基板时，所述多个第2导电膜沿着对应的所述场限环层在对应的所述场限环层的一部分上断续地配置，所述多个第2导电膜具备形成在所述绝缘膜的表面的表面部
(121a、121b)、从所述表面部延伸并贯穿所述绝缘膜来与所述第1导电膜电连接的第1连接部(123a、123b)、和从所述表面部延伸并贯穿所述绝缘膜而与所述场限环层电连接的第2连接部(122a、122b)，
在所述第2导电膜中的一个第2导电膜的所述第1连接部沿所述第2方向邻接的位置没有设置其他所述第2导电膜的所述第1连接部，
在所述第2导电膜中的一个第2导电膜的所述第2连接部沿所述第2方向邻接的位置没有设置其他所述第2导电膜的所述第2连接部。
2.根据权利要求1所述的半导体装置，其中，
所述场板部还具备第3导电膜(120c、120d)，在俯视所述半导体基板时，该第3导电膜沿没有形成对应的所述第2导电膜的所述场限环层配置，并包括形成在所述绝缘膜的表面的表面部(121c、121d)、和从所述表面部延伸且贯穿所述绝缘膜而与所述场限环层电连接的第3连接部
(122c、122d)，
在俯视所述半导体基板时，所述第3导电膜与所述多个第2导电膜相比被设置在更靠近所述半导体基板的周边侧的位置。
3.根据权利要求1或2所述的半导体装置，其中，
在俯视所述半导体基板时，所述第2导电膜的所述第1方向的端部被设置在所述半导体基板的除角部外的部分。
CN201280068176.XA 2012-03-22 2012-03-22 半导体装置 Active CN104170090B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/057328 WO2013140572A1 (ja) 2012-03-22 2012-03-22 半導体装置

Publications (2)

Publication Number Publication Date
CN104170090A CN104170090A (zh) 2014-11-26
CN104170090B true CN104170090B (zh) 2017-02-22

Family

ID=49222066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280068176.XA Active CN104170090B (zh) 2012-03-22 2012-03-22 半导体装置

Country Status (6)

Country Link
US (1) US9178014B2 (zh)
JP (1) JP5686203B2 (zh)
KR (1) KR101561797B1 (zh)
CN (1) CN104170090B (zh)
DE (1) DE112012006068B8 (zh)
WO (1) WO2013140572A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5888465B2 (ja) * 2013-02-15 2016-03-22 トヨタ自動車株式会社 半導体装置とその製造方法
CN104377234A (zh) * 2014-11-05 2015-02-25 中国东方电气集团有限公司 采用金属截止场板的半导体器件终端单元结构及制造方法
JP6358343B2 (ja) * 2015-01-29 2018-07-18 富士電機株式会社 半導体装置
JP6287958B2 (ja) 2015-05-27 2018-03-07 トヨタ自動車株式会社 半導体装置
JP6217708B2 (ja) 2015-07-30 2017-10-25 トヨタ自動車株式会社 半導体装置とその製造方法
JP6565815B2 (ja) * 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP6904279B2 (ja) * 2018-02-27 2021-07-14 三菱電機株式会社 半導体装置およびその製造方法並びに電力変換装置
CN108511516A (zh) * 2018-06-04 2018-09-07 中山汉臣电子科技有限公司 一种具有新型终端结构的功率半导体器件
JP7492415B2 (ja) * 2020-09-18 2024-05-29 株式会社東芝 半導体装置
CN113257888A (zh) 2021-03-31 2021-08-13 华为技术有限公司 一种功率半导体器件、封装结构及电子设备
JP2023087192A (ja) * 2021-12-13 2023-06-23 株式会社 日立パワーデバイス 半導体装置および電力変換装置
WO2023154046A1 (en) * 2022-02-10 2023-08-17 Vishay Siliconix Llc Adaptive edge termination by design for efficient and rugged high voltage silicon carbide power device
WO2023166827A1 (ja) * 2022-03-04 2023-09-07 ローム株式会社 半導体装置および半導体モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
JP2010219224A (ja) * 2009-03-16 2010-09-30 Toshiba Corp 電力用半導体装置
CN101887884A (zh) * 2009-05-12 2010-11-17 三菱电机株式会社 半导体装置
CN102163621A (zh) * 2010-02-19 2011-08-24 富士电机系统株式会社 半导体器件以及制造半导体器件的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162804B2 (ja) 2001-09-12 2013-03-13 富士電機株式会社 半導体装置
JP2003347547A (ja) 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
CN101345254A (zh) 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
JP2009117715A (ja) 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法
JP2011082315A (ja) 2009-10-07 2011-04-21 Shindengen Electric Mfg Co Ltd 半導体装置
JP5182766B2 (ja) * 2009-12-16 2013-04-17 三菱電機株式会社 高耐圧半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
JP2010219224A (ja) * 2009-03-16 2010-09-30 Toshiba Corp 電力用半導体装置
CN101887884A (zh) * 2009-05-12 2010-11-17 三菱电机株式会社 半导体装置
CN102163621A (zh) * 2010-02-19 2011-08-24 富士电机系统株式会社 半导体器件以及制造半导体器件的方法

Also Published As

Publication number Publication date
KR20140124853A (ko) 2014-10-27
DE112012006068T5 (de) 2014-12-04
WO2013140572A1 (ja) 2013-09-26
DE112012006068B4 (de) 2020-01-16
US9178014B2 (en) 2015-11-03
US20150054118A1 (en) 2015-02-26
KR101561797B1 (ko) 2015-10-19
JPWO2013140572A1 (ja) 2015-08-03
JP5686203B2 (ja) 2015-03-18
DE112012006068B8 (de) 2020-03-19
CN104170090A (zh) 2014-11-26

Similar Documents

Publication Publication Date Title
CN104170090B (zh) 半导体装置
CN101083279B (zh) 半导体装置
JP5609876B2 (ja) 半導体装置
WO2015080162A1 (ja) 半導体装置
US20070210341A1 (en) Periphery design for charge balance power devices
US20150022948A1 (en) Capacitor structure
US9153652B2 (en) Power semiconductor device and edge terminal structure thereof including an L-shaped electric-plate
US10879336B2 (en) Capacitor
US20140084336A1 (en) Semiconductor device
US10304950B2 (en) Semiconductor device and method for manufacturing the same
US20160126235A1 (en) Semiconductor device and method for producing the same
JP3785644B2 (ja) 半導体素子
US20070040215A1 (en) Power semiconductor device with interconnected gate trenches
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
US9385246B2 (en) Differential MOSCAP device
JP4686580B2 (ja) 電力用半導体装置
JP6980626B2 (ja) 半導体装置
WO2007022316A2 (en) Power semiconductor device with interconnected gate trenches
WO2006081382A2 (en) Power semiconductor device with endless gate trenches
JP2020047675A (ja) 半導体装置
JP2010062331A (ja) 電力用半導体装置
US11967643B2 (en) Semiconductor device
WO2023223590A1 (ja) 半導体チップ
WO2023223589A1 (ja) 半導体チップ
CN105938830A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200410

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.