JP5888465B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP5888465B2
JP5888465B2 JP2015500062A JP2015500062A JP5888465B2 JP 5888465 B2 JP5888465 B2 JP 5888465B2 JP 2015500062 A JP2015500062 A JP 2015500062A JP 2015500062 A JP2015500062 A JP 2015500062A JP 5888465 B2 JP5888465 B2 JP 5888465B2
Authority
JP
Japan
Prior art keywords
layer
surface density
semiconductor device
flr
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015500062A
Other languages
English (en)
Other versions
JPWO2014125626A1 (ja
Inventor
賢 妹尾
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Application granted granted Critical
Publication of JP5888465B2 publication Critical patent/JP5888465B2/ja
Publication of JPWO2014125626A1 publication Critical patent/JPWO2014125626A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Description

本発明は、半導体装置に関する。本明細書は、フィールドリミティングリングを備えた半導体装置に関し、半導体装置の耐圧を高める技術を提供する。
半導体装置では、ＰＮ接合の境界に沿って空乏層と呼ばれる絶縁帯が生じる。空乏層の幅が狭いと空乏層での電界強度が高くなる。電界強度が過度に高くなると絶縁が破壊され、素子がダメージを受ける。活性領域の縁で空乏層が狭くなり、電界強度が高くなることが知られている。
半導体装置の耐圧を高める技術の一つとして、フィールドリミティングリング（Field Limiting Ring: FLR）が知られている。以下、説明を簡単にするため、フィールドリミティングリングを単純に「ＦＬＲ」と記す。ＦＬＲは、素子を形成する活性領域を囲むように半導体基板内に設けられた層であり、基板の元来の導電型と異なる導電型を有する。ＦＬＲは、フローティング拡散層とも呼ばれる。半導体基板がＮ型であれば、活性領域をリング状に囲むようにＰ型の不純物をドーピングし、Ｐ型のＦＬＲが形成される。ＦＬＲを設けると、ＦＬＲと半導体基板のＰＮ接合部に沿って空乏層が拡がり、耐圧が高まる。ＦＬＲに関する改良が例えば特開２０００−１１４５４９号に開示されている。
一般に、幅広の一つのＦＬＲを設けるよりも、幅狭の複数のＦＬＲを設ける方が、耐圧が高まることが知られている。ここで、「幅」とは、半導体装置を平面視したときのＦＲＬの幅を意味する。以下「幅」は同じ意味で用いる。複数のＦＬＲを設けた場合、隣接するＦＬＲの間に絶縁帯が形成される。絶縁帯を狭くすると、絶縁帯での電界強度が高くなるため、隣接するＦＬＲの間の幅は過度に小さくすることはできない。
他方、半導体装置の主面はＦＬＲを含め、絶縁層に覆われているが、その絶縁層に可動イオンが過剰に存在すると、電界分布が乱される結果、絶縁層が破壊され易くなる。可動イオンの他にも絶縁層を劣化させる要因は存在するが、ここでは、絶縁層を劣化させる典型的な要因として可動イオンを考える。
可動イオンの原因は、半導体装置の製造工程における混入のほか、外部からの汚染も一因であると考えられている。可動イオンを低減するため、絶縁層に、可動イオンをトラップするための導体層や半導体層を設けることが考えられる。半導体層内のキャリアが可動イオンを捕獲する。しかし、前述したように、隣接するＦＬＲの間には相応の幅の絶縁帯を確保する必要があるため、単純に、隣接するＦＬＲの間に導体層や半導体層を設けることはできない。導体層や、キャリアを有する半導体層には電界が生じないため、隣接するＦＬＲの間に導体層や半導体層が存在すると、その分だけ電界が生じ得る幅が狭められてしまうからである。
本明細書は、主面表面の絶縁層内の可動イオンを低減するとともに、耐圧を高める技術を提供する。
本明細書が開示する技術は、複数のＦＬＲを覆っている絶縁層の内部に、半導体層を設ける。半導体層は、活性領域を囲むように設けられる。半導体層は、フィールドリミティングリングと平行になるように設けられる。また、半導体層は、半導体基板を平面視したときに、隣接するＦＬＲの間の範囲とオーバーラップするように配置される。以下、隣接するＦＬＲの間の範囲をリング間範囲と称する。ただし、半導体層は、２つのＦＬＲの間の領域の全体とオーバーラップするのではなく、その一部とオーバーラップし、残部はオーバーラップしないように設けられる。別言すれば、半導体基板を平面視したときに、リング間範囲と半導体層がオーバーラップする領域が活性領域を囲むとともに、そのオーバーラップする領域と平行に、リング間範囲と半導体層がオーバーラップしない領域が活性領域を囲むことになる。さらに、本明細書が開示する技術の特徴は、半導体層が、リサーフ条件の面密度（濃度）より低い面密度（濃度）で活性化された不純物を含むことである。ここで、不純物は、半導体のタイプを決定する物質であり、代表的には、ボロンやリンである。半導体層全体がＰ型あるいはＮ型となる。
リング間範囲と半導体層がオーバーラップしない領域は、常に絶縁帯となるため、半導体基板の内部で発生した空乏層から続く電界はその絶縁帯を通る。本明細書が開示する技術は、基板に印加される電圧が高くなると、絶縁帯に隣接する半導体層内でも空乏層が拡がり、電界が形成される幅を拡げ、電界強度を緩和する。以下、その原理を説明する。
リサーフ条件の面密度より低い面密度の活性化された不純物を含むと、電圧を加えると空乏層が形成されることが知られている。リサーフ条件に相当する面密度（濃度）は、ドーピングする半導体表面の領域の面密度で約１．０ｘＥ＋１２［atoms/cm2］であることが知られている。リサーフ条件については、文献：J. A. Apples, et al, Tech. Dig. IEDM79, 238, 1979 に詳しいので、そちらを参照されたい。以下、説明の便宜のため、リサーフ条件に相当する面密度を「リサーフ面密度」と称する。
半導体層は、一定面密度の不純物を含むため、一定面密度のキャリアを有する。このキャリアが、可動イオンをトラップするので、可能イオンに起因する絶縁破壊が生じ難くなる。
一方、リング間範囲の上方の絶縁層に上記の面密度の半導体層を設けることによる耐圧向上の理由を、図１Ａ、図１Ｂを参照して説明する。図１Ａ、図１Ｂは、半導体装置２を、その厚み方向に横断した断面図である。半導体装置２は、Ｎ−型のドリフト層６とＮ＋型のコレクタ層７が積層された半導体基板８の活性領域にＰ型のボディ層５３が形成されたトランジスタである。なお、ゲート等の図示は省略している。また、図面を理解し易くするため、ドリフト層６には断面を表すハッチングを付していないことに留意されたい。以後の図でも、ドリフト層６にはハッチングを付していない。
半導体装置２は、平面視したときに活性領域を囲むように３本のＦＬＲを備えている。活性領域に近いＦＬＲを第１ＦＬＲ１４ａと称し、最も遠いＦＬＲを第３ＦＬＲ１４ｃと称し、中間のＦＬＲを第２ＦＬＲ１４ｂと称する。なお、３本のＦＬＲを区別しないで表すときには、ＦＬＲ１４と称する。
半導体装置の第１主面（図において上側の表面）の周辺領域は絶縁層５で覆われている。それぞれのＦＬＲ１４の上方で絶縁層５の中には、半導体層３が設けられている。半導体層３は、基板平面視において、隣接する２つのＦＬＲの間の範囲（リング間範囲Ｒａ）とオーバーラップする低面密度領域３ａと、ＦＬＲ１４とオーバーラップする高面密度領域３ｂを有する。「基板平面視において」とは、別言すれば、「基板をその厚み方向に横断する方向において」という意味である。また、「ＦＬＲ１４の上方」とは、ＦＬＲ１４から絶縁層５に向かう方向を意味する。
高面密度領域３ｂは、不純物をリサーフ面密度よりも高い面密度で含んでおり、低面密度領域３ａは、不純物をリサーフ面密度よりも低い面密度で含んでいる。含有する不純物は、Ｐ型でもＮ型でもよいが、半導体層全体が同じ導電型を有する。活性領域に形成されたトランジスタのゲートに電圧を印加せず、第１主電極５２と第２主電極５４の間に電圧を印加すると、ボディ層５３と第１ＦＬＲ１４ａに沿って空乏層が拡がる。図には等電位線が破線で示されているが、ドリフト層６における等電位線が、空乏層に対応する。等電位線は、絶縁層５を横断して半導体装置２の外部へと伸びる。
図１Ａは、主電極間に印加する電圧が低い場合の等電位線を表しており、図１Ｂは主電極間に印加する電圧が高い場合の等電位線を表している。両主電極間の電圧が低い場合は（図１Ａ）、半導体層３の低面密度領域３ａ及び高面密度領域３ｂの双方にキャリアが存在するので、半導体層３の全体が導体となる。それゆえ、低面密度領域３ａは高面密度領域３ｂとともに全体が等電位となる。従って、ドリフト層６の空乏層から続く電界は、低面密度領域３ａには拡がらず、半導体層３（低面密度領域３ａを含む半導体層３）が存在しない範囲Ｗ１で電界が生じる。別言すれば、ドリフト層６の空乏層から続く電界は、リング間範囲Ｒａでは、範囲Ｗ１でのみ生じることになる。範囲Ｗ１は狭いが、印加されている電圧が低いので範囲Ｗ１の電界強度も低く、絶縁破壊には至らない。他方、低面密度領域３ａにキャリアが存在する間は、可動イオンをトラップすることができる。なお、高面密度領域３ｂには常にキャリアが存在し、可動イオンをトラップする。
両主電極間の電圧が高くなると、低面密度領域３ａに空乏層が形成される。そうすると、低面密度領域３ａが絶縁状態となり、低面密度領域３ａの内部にも電界が生じ得る。最大では低面密度領域３ａ全体に空乏層が拡がる。その場合、リング間範囲Ｒａのうち、低面密度領域３ａを含む範囲Ｗ２で電界が生じる。別言すれば、ドリフト層６の空乏層から続く電界は、リング間範囲Ｒａでは、範囲Ｗ２で生じることになる。図１Ａの状態から図１Ｂの状態に移ると、リング間範囲Ｒａにおいて電界が生じる範囲がＷ１からＷ２に拡がるので、電界強度の増加が緩和される。まとめると次の通りである。半導体装置に印加される電圧が高くなると、リング間範囲とオーバーラップする半導体層３では低面密度領域３ａに空乏層が拡がるので、即ち絶縁帯が拡がるので、電界強度の増加が緩和される。
なお、基板平面視において、リング間範囲Ｒａには、半導体層３がオーバーラップしない領域、即ち、常に絶縁帯となる領域が確保される。図１Ａの範囲Ｗ１が、常に絶縁帯となる領域に相当する。この絶縁帯を確保することで、必ず第１ＦＬＲ１４ａと第２ＦＬＲ１４ｂの間に電界を生じさせることができる。別言すれば、ドリフト層６の空乏層から連続する電界の一部を第１ＦＬＲ１４ａと第２ＦＬＲ１４ｂの間で引き受けることができる。
また、同様の現象が第２ＦＬＲ１４ｂと第３ＦＬＲ１４ｃの間でも生じる。第２ＦＬＲ１４ｂと第３ＦＬＲ１４ｃの間でも上記説明した現象と同様の現象が生じ、ＦＬＲ間の電界強度の増加が緩和される。
図１Ａ、１Ｂの例では、一つの半導体層３において、高面密度領域３ｂから低面密度領域３ａへ面密度がステップ状に変化する。一つの半導体層において不純物面密度が徐々に変化し、ＦＬＲと対向する範囲ではリサーフ面密度よりも高く、半導体層３の端部に近づくにつれて不純物面密度が低くなり、その途中で面密度がリサーフ面密度を下回るように構成してもよい。そのような構成では、半導体装置に印加される電圧に応じて半導体層内の空乏層が拡大し、リング間範囲での電界強度の増加が緩和される。
上記の効果は、リサーフ面密度よりも低い面密度で不純物を含む半導体層と、不純物を高面密度で含む別の半導体層で構成することもできる。あるいは、上記の効果は、リサーフ面密度よりも低い面密度で不純物を含む半導体層と導体層で構成することもできる。即ち、図１Ａ及び図１Ｂにおける高面密度領域３ｂを、低面密度領域３ａとは独立した半導体層で構成しても上記した効果を得ることができる。あるいは、高面密度領域３ｂを導体で置き換えても同様の効果を得ることができる。半導体層とは独立した導体層を絶縁層内に設ける場合は、次の構成を備えるのがよい。絶縁層内に設けられる導体層は、一つのＦＬＲ（例えば図１Ａの第１ＦＬＲ１４ａ）に対向するとともに活性領域を囲んでいる。そして、半導体層の幅方向の縁が、そのＦＬＲ（第１ＦＬＲ１４ａ）の幅方向の縁、及び、導体層の幅方向の縁よりも隣接するＦＬＲ（例えば図１Ａの第２ＦＬＲ１４ｂ）の近くまで伸びている。導体層の端と隣のＦＬＲとの間に位置する半導体層が、図１Ａ、図１Ｂの低面密度領域３ａに対応する。また、導体層は、絶縁層の内部で可動イオンをトラップし、絶縁層の劣化を防ぐ。
なお、半導体層の低面密度領域における不純物面密度の下限値は、一般的に半導体と不導体（絶縁体）の境界とされている、１．０ｘＥ−６［atoms/cm2］である。低面密度領域は、キャリアが存在するとともに、一定の電圧が印加されると空乏層が拡がる、という性質を備えている必要がある。低面密度領域と高面密度領域と導体層の組み合わせの様々なバリエーションは実施例で詳しく説明する。
上記の導体層は、金属でもよいが、導体に近くなるようにポリシリコンに不純物を過度にドーピングした層であってもよい。そのような層は、半導体素子のゲートにも用いられる。従って、上記した絶縁層内の半導体層は、その層を製造する特別な工程を増加することなく、半導体装置を製造する従来の工程で同時に作ることができる。具体的には、導体層は、基板上にゲートを形成する工程で、同時に形成することができる。また、上記した半導体層のベースとなるポリシリコン層は、温度検出用の素子のベースとなるポリシリコン層を基板上に形成する工程で同時に形成することができる。上記の半導体装置を製造する方法も、本明細書が開示する新規な製造方法である。
本明細書が開示する技術の詳細とさらなる改良は、実施例にて説明する。
半導体装置の断面図である（低電圧の場合の等電位線が描かれている）。 半導体装置の断面図である（高電圧の場合の等電位線が描かれている）。 半導体装置の平面図である。 半導体層の別の位置における断面図である。 半導体層内の不純物の分布の一例を示す拡大断面図である。 半導体層内の不純物の分布の別の一例を示す拡大断面図である。 第２実施例の半導体装置の断面図である（低電圧の場合の等電位線が描かれている）。 第２実施例の半導体装置の断面図である（高電圧の場合の等電位線が描かれている）。 第２実施例の半導体装置の別の位置における断面図である。 半導体装置の製造方法を説明する図である（１）。 半導体装置の製造方法を説明する図である（２）。 半導体装置の製造方法を説明する図である（３）。 半導体装置の製造方法を説明する図である（４）。 第３実施例の半導体装置の断面図である。 ＦＬＲと導体層を導通させる構造の一例を示す断面図である。 ＦＬＲと導体層を導通させる構造の別の一例を示す断面図である。 ＦＬＲと導体層を導通させる構造のさらに別の一例を示す断面図である。 面密度勾配を有する半導体層の製造方法の一例を説明する断面図である。 面密度勾配を有する半導体層の製造方法の別の一例を説明する断面図である。
（第１実施例）図面を参照して本明細書が開示する半導体装置の第１実施例を説明する。第１実施例の半導体装置２は、トランジスタが実装されたデバイスである。図１Ａ、図１Ｂは、第１実施例の半導体装置２の断面図である。図１Ａ、図１Ｂは、既に説明した。図２は、半導体装置２の平面図である。符号５２は、第１主電極を示している。第１主電極５２は、トランジスタの一方の電極であり、平面視において第１主電極５２が示す領域が「活性領域」に相当する。別言すれば、活性領域は、基板８の平面視において第１主電極５２が占める範囲である。半導体装置２は、活性領域に素子（トランジスタ）が形成されている。平面視において、活性領域の周囲が周辺領域である。半導体装置２は、周辺領域に３本のＦＬＲ（フィールドリミティングリング）を備える。ＦＬＲは、絶縁層５（図１Ａ参照）で覆われているので、図２ではＦＬＲを破線で示している。また、理解し易いように、図２では、ＦＬＲをグレーで示している。前述したように、平面視において、内側から第１ＦＬＲ１４ａ、第２ＦＬＲ１４ｂ、第３ＦＬＲ１４ｃと称する。複数のＦＬＲ１４は、平面視において活性領域を囲んでいる。ＦＬＲ１４は基板内に形成されており、その上面は絶縁層５で覆われている。前述したように、絶縁層５内に、各ＦＬＲに沿って半導体層３が形成されている。従って、図２には描かれていないが、平面視において３つの半導体層３の夫々も活性領域を囲んでいる。
図３は、別の位置における半導体装置２の断面図である。各ＦＬＲに対応する半導体層３は、導体１３によって各ＦＬＲ１４と導通している。導体１３は、平面視において活性領域を一巡してはおらず、所々でＦＬＲ１４と半導体層３を接続している。各ＦＬＲに対応する半導体層３と各ＦＬＲ１４は等電位である。それゆえ、夫々のＦＬＲ１４と、各ＦＬＲの上方に位置する半導体層３の間には電界が生じない。従って、図１Ａ、図１Ｂに示したように、ドリフト層６の空乏層から続く電界領域は、隣接するＦＬＲ（第１ＦＬＲ１４ａと第２ＦＬＲ１４ｂ）の間を通る。
半導体装置２におけるＦＬＲ１４とそれに対応する半導体層３の構造と機能は既に説明したのでここでは説明は繰り返さない。
次に、図４と図５を参照して、第１実施例の半導体装置２の変形例を説明する。図１Ａから図３に示した半導体装置２では、半導体層３は、高面密度領域３ｂと低面密度領域３ａがはっきりと区別される。不純物の面密度は、高面密度領域から低面密度領域に向けて徐々に低下していてもよい。図４は、面密度が徐々に変化する半導体層を有する半導体装置１０２の拡大断面図である。図５は、別の面密度分布の半導体層を有する半導体装置２０２の拡大断面図である。図４と図５は、２つのＦＬＲ（第１ＦＬＲ１４ａと第２ＦＬＲ１４ｂ）の付近を拡大したものである。図４、図５に描かれていない範囲は、図１Ａの半導体装置２と同じである。
図４では、一つの半導体層１０３の上に、面密度グラフＧ１を示している。面密度グラフＧ１の縦軸は半導体層１０３が含有する不純物の面密度を示しており、横軸は半導体層１０３における位置を示している。位置Ｐ１は、半導体層１０３の内側の端であり、位置Ｐ３は外側の端である。ここで、活性領域に近い側が「内側」に相当し、活性領域から遠い側が「外側」に相当する。第１主電極５２の範囲が活性領域に相当する。位置Ｐ１は、第１ＦＬＲ１４ａの内側の縁にも相当する。位置Ｐ２は、第１ＦＬＲ１４ａの外側の縁に相当する。半導体層１０３は、第１ＦＬＲ１４ａに対向しているとともに、第１ＦＬＲ１４ａの外側のリング間範囲Ｒａにまで伸びている。
半導体層１０３は、内側では不純物面密度が高く、外側にいくほど面密度が低下する。グラフＧ１において、符号Ｒｃはリサーフ面密度を示している。符号Ｐｃは、不純物面密度がリサーフ面密度Ｒｃに相当する位置である。半導体層１０３では、不純物面密度がリサーフ面密度よりも高い領域が、第１ＦＬＲ１４ａと対向する範囲を超える。そして、リング間範囲Ｒａにて不純物面密度がリサーフ面密度Ｒｃを下回る。別言すれば、位置Ｐｃが、位置Ｐ２と位置Ｐ３の間に位置する。
図５は、別の面密度分布を有する半導体層２０３の例である。半導体装置２０２の半導体層２０３も、内側から外側に向かって徐々に低下する不純物面密度分布を有する。ただし、半導体層２０３では、リサーフ面密度Ｒｃに対応する位置Ｐｃは、第１ＦＬＲ１４ａと対向する範囲に位置する。別言すれば、図４の半導体装置１０２の半導体層１０３では、含有する不純物面密度がリサーフ面密度Ｒｃを下回る低面密度領域が狭く、図５の半導体装置２０２の半導体層２０３では、低面密度領域が広い。半導体装置１０２は半導体装置２０２よりも、耐圧改善効果は小さいが、可動イオンのトラップ効果は大きい。逆に、半導体装置２０２は、半導体装置１０２よりも、耐圧改善効果が大きく、可動イオンのトラップ効果は小さい。いずれの半導体層も、不純物面密度は内側から外側に向けて徐々に低下するが、ＦＬＲと対向する範囲に、リサーフ面密度Ｒｃを超える領域（高面密度領域）を有し、リング間範囲の端部にはリサーフ面密度Ｒｃを下回る領域（低面密度領域）を有する。半導体層は、図１Ａに示したように高面密度領域と低面密度領域がステップ状に変化するものであってもよいし、図４、図５に示したように高面密度領域から低面密度領域に面密度が徐々に変化するものであってもよい。また、半導体層は、ＦＬＲに対向する範囲の一部に高面密度領域が存在すればよく、ＦＬＲに対向する全範囲で不純物面密度がリサーフ面密度を超えている必要はない。同様に、半導体層は、リング間範囲とオーバーラップする範囲の端部に低面密度領域が存在すればよく、オーバーラップする全範囲で低面密度ある必要はない。
（第２実施例）次に、図６Ａ、６Ｂ、及び、図７を用いて第２実施例の半導体装置３０２を説明する。半導体装置３０２は、面密度が変化する半導体層の代わりに、面密度が一定の半導体層３ｃと、導体層９を絶縁層５の内部に備える。半導体層３ｃと導体層９は、各ＦＬＲに対して備えられる。各導体層９は、各ＦＬＲに対向している。図示は省略するが、各導体層９は、各ＦＬＲに沿って活性領域を囲んでいる。なお、図６Ａ〜図７において、図１Ａの半導体装置２と同じ部品には同じ符号を付す。半導体装置２と同じ部品の説明は省略する。
半導体層３ｃは、基板８の平面視において、一部が導体層９及びＦＬＲ１４とオーバーラップしている。半導体層３ｃの別の一部は、ＦＬＲ１４に隣接するリング間範囲Ｒａとオーバーラップしている。別言すれば、半導体層３ｃは、対応するＦＬＲ（例えば第１ＦＬＲ１４ａ）の幅方向の縁、及び、対応する導体層９の幅方向の縁よりも、隣接するＦＬＲ（例えば第２ＦＬＲ１４ｂ）の近くまで伸びている。
図６Ａは、図１Ａと同様に、主電極５２と５４の間に低電圧を印加したときの、空乏層を通る等電位線を示しており、図６Ｂは、図１Ｂと同様に、高電圧を印加したときの、空乏層を通る等電位線を示している。半導体層３ｃは、リサーフ面密度よりも低い面密度で不純物を含んでいる。それゆえ、高い電圧が加わると、空乏層が拡がる。空乏層の幅は、電圧に依存する。電圧が低い場合、空乏層の幅は狭い。極端に電圧が低い場合、半導体層３ｃにはほとんど空乏層が生じない（図６Ａ）。それゆえ、半導体層３ｃ内の全域にキャリアが存在し、半導体層３ｃは全体が等電位となる。従って半導体層３ｃの内部には電界が発生せず、ドリフト層６の空乏層から続く電界は、リング間範囲Ｒａにおいて、半導体層３ｃが存在しない範囲（図６Ａに図示される範囲Ｗ１）に限定される。別言すれば、ドリフト層６の空乏層を表す等電位線は、隣接するＦＬＲの間で、かつ、半導体層３ｃが存在しない範囲Ｗ１を通り、半導体層３ｃを通ることはできない。
主電極５２と５４の間に高い電圧を印加した場合、半導体層３ｃには空乏層が拡がる。空乏層にはキャリアが存在しないため、電界が生じ得る。それゆえ、ドリフト層６に生じた空乏層から続く電界は、リング間範囲Ｒａにおいて、半導体層３ｃを含む（ただし導体層９は含まない）範囲Ｗ２に拡がる（図６Ｂ）。電圧が高くなると、リング間範囲Ｒａにおいて電界が生じる範囲が拡がるので、電界強度が緩和され、耐圧が向上する。
なお、電圧が低い場合は、導体層９と半導体層３ｃがともに可動イオンをトラップする。電圧が高くなり、半導体層３ｃに空乏層が拡がると、導体層９のみが可動イオンをトラップする。電圧が低ければ多くの領域で可動イオンをトラップすることができ、それゆえ、可動イオンによる絶縁層５の劣化も抑止できる。
図７に、半導体装置３０２の別の位置における断面図を示す。図７の断面では、各ＦＬＲ１４と、各ＦＬＲ１４に対応する導体層９及び半導体層３ｃが電極２３を介して導通している。即ち、各ＦＬＲ１４、及び、各ＦＬＲ１４に対応する導体層９と半導体層３ｃは同電位となる。それゆえ、ＦＬＲ１４と導体層９の間や、導体層９と半導体層３ｃの間には電界が生じない。ドリフト層６の空乏層から続く電界は、必ず、隣接するＦＬＲの間の範囲（リング間範囲Ｒａ）を通る。
電極２３は、基板８の平面視において活性領域を囲んでいなくともよい。電極２３は、活性領域の周囲の所々でＦＬＲと導体層と半導体層を導通していればよい。逆に、電極２３は基板平面視において活性領域を囲むように一巡していてもよい。
次に、図８Ａ〜８Ｄを参照して、半導体装置の製造方法を説明する。対象の半導体装置４０２は、素子の温度を検知するためのダイオードを伴うＩＧＢＴ（Insulated Gate Bipolar Transistor）である。図８Ａは、ゲートを生成する工程を説明する図である。なお、図８Ａの工程までに、Ｎ−型の基板８に、Ｎ＋型のコレクタ層７、コレクタ層７に接する第２主電極５４、Ｐ＋型のボディ層５３、ゲート用トレンチ４１２、第１ＦＬＲ１４ａ、第２ＦＬＲ１４ｂ、温度検知用Ｐ＋層４１９は、既に形成されている。これらの層は、従来の方法で製造できるのでその説明は省略する。
図８Ａは、ゲート４１３を形成する工程を示している。実施例のＩＧＢＴのゲート４１３は、トレンチ４１２にポリシリコンを満たしたものである。ここでのポリシリコンは、導体として機能するのに十分な不純物面密度を有している。トレンチ４１２にポリシリコンを満たすと同時に、その同じポリシリコンで、第１ＦＬＲ１４ａと第２ＦＬＲ２４ａの上方にそれぞれ導体層９を形成する。この導体層９は、ゲートと同じ、導体化したポリシリコンである。
次に、主面の上に、絶縁層を積み増し（絶縁層５ｂ）、次いで、その絶縁層５ｂの上に、温度検知用ダイオードのベースとなるポリシリコン層４１４と、半導体層のベースとなるポリシリコン層４１５を形成する（図８Ｂ）。温度検知用ダイオードのベースとなるポリシリコン層４１４と、半導体層のベースとなるポリシリコン層４１５は、同じ材料で形成される。ここでのポリシリコンは、Ｎ−の導電型を有している。温度検知用ダイオードのベースとなるポリシリコン層４１４は、温度検知用Ｐ＋層４１９の上方に形成される。半導体層のベースとなるポリシリコン層４１５は、その一部が夫々の導体層９とオーバーラップするように形成される。即ち、基板８に，温度検出用の素子のベースとなるポリシリコン層４１４を形成するのと同時に半導体層のベースとなるポリシリコン層４１５を形成する。
次に、ポリシリコン層４１４の約半分にＰ型不純物をドープし、残りの半分にＮ型不純物をドープする。その結果、ポリシリコン層４１４はダイオード４１４ａとなる。この工程では、同時に、半導体層のベースとなるポリシリコン層４１５に所望の面密度の不純物をドープする。例えば、図６Ａに示した半導体装置３０２の半導体層３０３と同様に、リサーフ面密度よりも低い面密度となるようにＰ型不純物をドープする。その結果、ポリシリコン層４１５は半導体層３となる。
次に、レジスト４１６を形成し、不要な絶縁層部分を除去する（図８Ｃ）。図８Ｃの符号Ｅが示す溝が、エッチングにて絶縁層５ｂを除去する部位を示す。この例では、ダイオード４１４ａの一部が露出するように絶縁層５ｂが除去されるとともに、ＦＬＲ１４の一部と導体層９の一部と半導体層３の一部が露出するように絶縁層５ｂの対応箇所が除去される。
最後に、除去した部分に導体化したポリシリコン層を形成する（図８Ｄ）。導体化したポリシリコン層が、第１主電極５２、温度検知ダイオード用電極４２３、及び、ＦＬＲ用電極４２４を構成する。ＦＬＲ用電極４２４は、ＦＬＲ（第１ＦＬＲ１４、第２ＦＬＲ２４）と、それに対応する導体層９、半導体層３を相互に導通させる。
上記の製造方法は、温度検知用のダイオード４１４ａを伴うＩＧＢＴにおいて、既存の工程を利用して導体層９と半導体層３を生成する。従って、導体層９や半導体層３を形成するための新たな工程を付加する必要がない。
（第３実施例）次に、図９を参照して第３実施例の半導体装置５０２を説明する。この半導体装置５０２は、先に説明した第２実施例の半導体装置３０２に近い構造を有している。第２実施例の半導体装置３０２は、ＦＬＲ１４の近くに導体層９を設け、導体層９の上方に半導体層３が設けられている。本実施例の半導体装置５０２は、ＦＬＲ１４の近くに半導体層３を設け、その半導体層３の上方に導体層９を設ける。即ち、半導体装置３０２と５０２は、導体層９と半導体層３の上下方向の位置が逆転している。半導体装置５０２は、半導体装置３０２と同じ利点を有する。
次に、図１０〜図１２を用いて、ＦＬＲ１４と導体層９とを導通させる構造のバリエーションを説明する。図１０の半導体装置６０２では、絶縁層５に、ＦＬＲ１４と２つの導体層９との夫々に通じるトレンチを形成する。そして、各トレンチに導体を充填する。充填した導体が、ＦＬＲ１４と導体層９を導通する電極２３ａに相当する。図１１の半導体装置７０２では、導体層９を貫通してＦＬＲ１４に達する太いトレンチを形成する。そして、そのトレンチに導体を充填する。充填した導体が電極２３ｂに相当する。電極２３ｂの側面に導体層９が接し、電極２３ｂの下面にＦＬＲ１４が接する。
図１２の半導体装置８０２では、中央部が下方に屈曲した導体層９ａを形成する。導体層９ａの屈曲した部分がＦＬＲ１４と接する。半導体装置８０２は、導体層９ａとＦＬＲ１４を導通させる電極が不要であるという利点を有する。
次に、図１３、図１４を参照して、面密度勾配を有する半導体層を形成する方法の例を説明する。図１３の方法では、内部に半導体層９１３を含む絶縁層５の上面にレジスト層９０２を形成する。レジスト層の一部を除去し、半導体層３が露出する複数の開口（開口９０３ａ、９０３ｂ、９０３ｃ）を形成する。不純物面密度の望ましい分布に応じて、開口の幅を調整する。即ち、最も高い面密度で不純物を与えたい領域に対応して最も広い開口９０３ａを設け、最も低い面密度で不純物を与えたい領域に対応して最も狭い開口９０３ｃを設ける。中間の面密度で不純物を与えたい領域に対応しては、中間の幅の開口９０３ｂを設ける。そして、Ｐ型あるいはＮ型の不純物９０１をドープする。開口の大きさに応じた不純物面密度の半導体層３が得られる。図１３では、左端で不純物面密度が高く、右へいくほど不純物面密度が下がる半導体層が得られる。
図１４の方法では、拡散係数の小さい元素を用いてドープする。拡散係数の小さい元素の例は、砒素（Ａｓ）、アンチモン（Ｓｂ）、インジウム（Ｉｎ）がある。図１４の方法では、内部に半導体層９１４を含む絶縁層５の上面にレジスト層９０２を形成する。そして、不純物を高面密度で与えたい領域の上方のレジスト層を除去し、開口９０３ｄを形成する。そうして、拡散係数の小さい元素９０４をドープする。不純物が直接打ち込まれる領域では不純物を高面密度で含む領域（高面密度領域９１４ｂ）が生成される。用いられる不純物は拡散係数が小さいので、高面密度領域９１４ｂから、レジスト９０２によって不純物が到達しない領域へと不純物が半導体層９１４の内部を拡散する。図１４において、半導体層９１４の内部に描かれた矢印が不純物の拡散を表している。こうして、レジスト９０２に覆われた領域が低面密度領域９１４ａとなる。
実施例で説明した技術に関する留意点を述べる。ＦＬＲ１４、ＦＬＲ１４に対応する半導体層３、ＦＬＲ１４に対応する導体層９は、相互に導通していることが望ましい。ＦＬＲ１４と半導体層３を導通する電極、ＦＬＲと導体層９を導通する電極は、基板平面視において、ＦＬＲとともに活性領域を一巡していることが好ましい。
本発明の代表的かつ非限定的な具体例について、図面を参照して詳細に説明した。この詳細な説明は、本発明の好ましい例を実施するための詳細を当業者に示すことを単純に意図しており、本発明の範囲を限定することを意図したものではない。また、開示された追加的な特徴ならびに発明は、さらに改善された半導体装置とその製造方法を提供するために、他の特徴や発明とは別に、又は共に用いることができる。
また、上記の詳細な説明で開示された特徴や工程の組み合わせは、最も広い意味において本発明を実施する際に必須のものではなく、特に本発明の代表的な具体例を説明するためにのみ記載されるものである。さらに、上記の代表的な具体例の様々な特徴、ならびに、独立及び従属請求項に記載されるものの様々な特徴は、本発明の追加的かつ有用な実施形態を提供するにあたって、ここに記載される具体例のとおりに、あるいは列挙された順番のとおりに組合せなければならないものではない。
本明細書及び／又は請求の範囲に記載された全ての特徴は、実施例及び／又は請求の範囲に記載された特徴の構成とは別に、出願当初の開示ならびに請求の範囲に記載された特定事項に対する限定として、個別に、かつ互いに独立して開示されることを意図するものである。さらに、全ての数値範囲及びグループ又は集団に関する記載は、出願当初の開示ならびに請求の範囲に記載された特定事項に対する限定として、それらの中間の構成を開示する意図を持ってなされている。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (6)

  1. 半導体装置の基板の平面視において、半導体素子が形成されている活性領域を囲んでいる複数のフィールドリミティングリングと、
    前記基板の主面上に設けられており、複数のフィールドリミティングリングを覆っている絶縁層と、
    前記絶縁層内に設けられており、前記活性領域を囲んでおり、前記フィールドリミティングリングと平行な半導体層と、
    を備えており、
    前記半導体層は、リサーフ条件の面密度よりも低い面密度で不純物を含んでいるとともに、平面視において、隣接する前記フィールドリミティングリングの間の範囲（リング間範囲）の一部とオーバーラップしており、リング間範囲の残部とオーバーラップしていないことを特徴とする半導体装置。
  2. 平面視において、前記半導体層は、
    一つのフィールドリミティングリングと対向するとともに、一つのフィールドリミティングリングに隣接するリング間範囲の上方まで伸びており、
    前記リング間範囲とオーバーラップする部分に、リサーフ条件の面密度よりも低い面密度で不純物を含む低面密度領域を有するとともに、前記一つのフィールドリミティングリングと対向する部分に、リサーフ条件の面密度よりも高い面密度で不純物を含む高面密度領域を有する、ことを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体層が前記一つのフィールドリミティングリングと導通していることを特徴とする請求項２に記載の半導体装置。
  4. 前記絶縁層内に形成されており、一つのフィールドリミティングリングに対向するとともに活性領域を囲んでいる導体層をさらに備えており、
    前記半導体層が、前記一つのフィールドリミティングリング、及び、前記導体層よりも隣接するフィールドリミティングリングの近くまで伸びている、
    ことを特徴とする請求項１に記載の半導体装置。
  5. 前記半導体層と前記導体層と一つのフィールドリミティングリングが導通していることを特徴とする請求項４に記載の半導体装置。
  6. 請求項４又は５に記載の半導体装置の製造方法であり、
    基板にトレンチゲートを形成するのと同時に前記導体層を形成する工程と、
    基板に温度検出用の素子のベースとなるポリシリコン層を形成するのと同時に半導体層のベースとなるポリシリコン層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2015500062A 2013-02-15 2013-02-15 半導体装置とその製造方法 Active JP5888465B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/053724 WO2014125626A1 (ja) 2013-02-15 2013-02-15 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP5888465B2 true JP5888465B2 (ja) 2016-03-22
JPWO2014125626A1 JPWO2014125626A1 (ja) 2017-02-02

Family

ID=51353652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015500062A Active JP5888465B2 (ja) 2013-02-15 2013-02-15 半導体装置とその製造方法

Country Status (5)

Country Link
US (1) US9412809B2 (ja)
JP (1) JP5888465B2 (ja)
CN (1) CN104995736B (ja)
DE (1) DE112013006681B4 (ja)
WO (1) WO2014125626A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798997B2 (en) 2021-03-19 2023-10-24 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106489208B (zh) 2015-01-29 2019-11-01 富士电机株式会社 半导体装置
JP6287958B2 (ja) * 2015-05-27 2018-03-07 トヨタ自動車株式会社 半導体装置
JP6834156B2 (ja) * 2016-03-16 2021-02-24 富士電機株式会社 半導体装置および製造方法
JP2018067690A (ja) 2016-10-21 2018-04-26 トヨタ自動車株式会社 半導体装置とその製造方法
JP2018186142A (ja) * 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
WO2023154046A1 (en) * 2022-02-10 2023-08-17 Vishay Siliconix Llc Adaptive edge termination by design for efficient and rugged high voltage silicon carbide power device
CN117116974A (zh) * 2023-08-31 2023-11-24 海信家电集团股份有限公司 半导体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330496A (ja) * 1998-05-07 1999-11-30 Hitachi Ltd 半導体装置
JP2001217420A (ja) * 2000-02-01 2001-08-10 Mitsubishi Electric Corp 半導体装置
JP2002231944A (ja) * 2001-01-31 2002-08-16 Sanken Electric Co Ltd 電力用半導体装置
JP2005093550A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 半導体装置
JP2013012568A (ja) * 2011-06-29 2013-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812093B2 (ja) * 1992-09-17 1998-10-15 株式会社日立製作所 プレーナ接合を有する半導体装置
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
JP2000114549A (ja) 1998-09-30 2000-04-21 Meidensha Corp 半導体素子
JP4264316B2 (ja) * 2003-09-01 2009-05-13 株式会社豊田中央研究所 半導体装置とその製造方法
JP2007123570A (ja) * 2005-10-28 2007-05-17 Toyota Industries Corp 半導体装置
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009117715A (ja) 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法
JP5477681B2 (ja) * 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
US8373224B2 (en) * 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf stepped oxides and trenched contacts
US8278710B2 (en) * 2010-07-23 2012-10-02 Freescale Semiconductor, Inc. Guard ring integrated LDMOS
CN104040720B (zh) 2012-01-12 2016-12-14 丰田自动车株式会社 半导体装置及其制造方法
DE112012006068B8 (de) * 2012-03-22 2020-03-19 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330496A (ja) * 1998-05-07 1999-11-30 Hitachi Ltd 半導体装置
JP2001217420A (ja) * 2000-02-01 2001-08-10 Mitsubishi Electric Corp 半導体装置
JP2002231944A (ja) * 2001-01-31 2002-08-16 Sanken Electric Co Ltd 電力用半導体装置
JP2005093550A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 半導体装置
JP2013012568A (ja) * 2011-06-29 2013-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798997B2 (en) 2021-03-19 2023-10-24 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
CN104995736A (zh) 2015-10-21
DE112013006681B4 (de) 2022-01-20
CN104995736B (zh) 2018-03-30
DE112013006681T5 (de) 2015-10-29
US20150364541A1 (en) 2015-12-17
WO2014125626A1 (ja) 2014-08-21
JPWO2014125626A1 (ja) 2017-02-02
US9412809B2 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
JP5888465B2 (ja) 半導体装置とその製造方法
US9576841B2 (en) Semiconductor device and manufacturing method
JP5772987B2 (ja) 半導体装置とその製造方法
JP6139356B2 (ja) 半導体装置
JP5472309B2 (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
JP2019071313A (ja) 半導体装置
JP6640691B2 (ja) 半導体装置及びその製造方法
JP2008085188A (ja) 絶縁ゲート型半導体装置
JP7351086B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JP2009176772A (ja) 半導体装置
JP2018037577A (ja) 半導体装置
JP2016192479A (ja) 半導体装置および半導体装置の製造方法
US10204980B2 (en) Semiconductor device and manufacturing method of the same
JP7102808B2 (ja) 半導体装置
JP6471811B2 (ja) 半導体装置
JP6854598B2 (ja) 半導体装置
JP7288827B2 (ja) 半導体装置の製造方法
JP2010192691A (ja) 半導体装置
JP4889072B2 (ja) 半導体装置
JP6606819B2 (ja) 半導体装置
US11626478B2 (en) Buried grid with shield in wide band gap material
KR101244003B1 (ko) 전력 반도체 소자
JP7263978B2 (ja) 半導体装置
TWI714683B (zh) 具有超晶格結構的表面優化電晶體

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R151 Written notification of patent or utility model registration

Ref document number: 5888465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250