CN104995736B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104995736B
CN104995736B CN201380072943.9A CN201380072943A CN104995736B CN 104995736 B CN104995736 B CN 104995736B CN 201380072943 A CN201380072943 A CN 201380072943A CN 104995736 B CN104995736 B CN 104995736B
Authority
CN
China
Prior art keywords
layer
semiconductor device
semiconductor layer
semiconductor
flr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380072943.9A
Other languages
English (en)
Other versions
CN104995736A (zh
Inventor
妹尾贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN104995736A publication Critical patent/CN104995736A/zh
Application granted granted Critical
Publication of CN104995736B publication Critical patent/CN104995736B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

本发明提供一种减少主面表面的绝缘层内的可动离子并且提高耐压的半导体装置。半导体装置(2)具备多个FLR(14)、绝缘层(5)、半导体层(3)。多个FLR(14)在对基板(8)进行俯视观察时包围形成有元件的有源区域。绝缘层(5)被设置在半导体装置(2)的主面上并覆盖多个FLR(14)。半导体层(3)被设置在绝缘层内，并以与FLR(14)平行的方式包围有源区域。半导体层(3)以与RESURF条件的面密度相比较低的面密度而含有杂质。而且，在俯视观察时，半导体层(3)与相邻的FLR(14)之间的范围(环间范围(Ra))的一部分重叠，且不与环间范围(Ra)的剩余部分重叠。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置。本说明书涉及一种具备场限环的半导体装置，并且提供一种提高半导体装置的耐压的技术。
背景技术
在半导体装置中，沿着PN结的边界会产生被称为耗尽层的绝缘带。当耗尽层的宽度较窄时，耗尽层中的电场强度会增高。当电场强度过度地增高时，绝缘被会遭到破坏，从而元件受到损伤。已知在有源区域的边缘处耗尽层变窄，从而电场强度增高的情况。
作为提高半导体装置的耐压技术的一种，已知有场限环(Field Limiting Ring：FLR)。以下，为了便于说明，将场限环简记为“FLR”。FLR为以包围形成元件的有源区域的方式而被设置在半导体基板内的层，并具有与基板的原本的导电型不同的导电型。FLR也被称为浮置扩散层。如果半导体基板为N型，则以环状包围有源区域的方式掺杂P型的杂质，从而形成P型的FLR。当设置FLR时，耗尽层将沿着FLR和半导体基板的PN结部扩展，从而耐压得到提高。有关FLR的改良例如被日本特开2000－114549号公开。
发明内容
已知在一般情况下，与设置宽度较宽的一个FLR的方式相比，设置宽度较窄的多个FLR的方式更能提高耐压。在此，“宽度”指的是，在对半导体装置进行俯视观察时的FRL的宽度。以下，“宽度”以相同的含义而使用。在设置了多个FLR的情况下，在相邻的FLR之间形成有绝缘带。由于在将绝缘带设为较窄时，绝缘带中的电场强度将增高，因此相邻的FLR之间的宽度不能过度地减小。
另一方面，虽然半导体装置的主面包含FLR并被绝缘层覆盖，但是当在该绝缘层中过剩地存在可动离子时，电场分布会被打乱，其结果为，绝缘层较容易被破坏。虽然还存在可动离子之外的使绝缘层劣化的因素，但是，在此将可动离子考虑为使绝缘层劣化的典型的原因。
可动离子的原因可以认为是在半导体装置的制造工序中的混入，此外，来自外部的污染也是一个因素。为了减少可动离子，考虑到在绝缘层中设置用于对可动离子进行捕捉的导体层或半导体层。半导体层内的载流子对可动离子进行捕获。但是，如前文所述的那样，由于需要在相邻的FLR之间确保相应的宽度的绝缘带，因此不能只单纯地在相邻的FLR之间设置导体层或半导体层。这是因为，由于在导体层或具有载流子的半导体层中不产生电场，因此当在相邻的FLR之间存在导体层或半导体层时，能够产生电场的宽度将被缩窄对应的量。
本说明书提供一种减少主面表面的绝缘层内的可动离子并且提高耐压的技术。
在本说明书所公开的技术中，在覆盖多个FLR的绝缘层的内部设置半导体层。半导体层以与FLR平行并包围有源区域的方式而设置。此外，半导体层以在对半导体基板进行俯视观察时与相邻的FLR之间的范围重叠的方式而配置。以下，将相邻的FLR之间的范围称为环间范围。但是，半导体层是以如下方式而设置的，即，不与两个FLR之间的区域的整体重叠，而是与其一部分重叠，与剩余部分不重叠的方式。换言之，在对半导体基板进行俯视观察时，环间范围与半导体层重叠的区域包围有源区域，并且与该重叠的区域平行地，环间范围与半导体层不重叠的区域包围有源区域。而且，本说明书所公开的技术的特征为，半导体层含有以与RESURF条件的面密度(浓度)相比较低的面密度(浓度)而被活化的杂质。在此，杂质为决定半导体的类型的物质，代表性的物质为硼或磷。半导体层整体成为P型或N型。
由于环间范围与半导体层不重叠的区域始终成为绝缘带，因此从在半导体基板的内部产生的耗尽层连续的电场会穿过该绝缘带。在本说明书所公开的技术中，当向基板施加的电压增高时，耗尽层在与绝缘带相邻的半导体层内也会扩展，从而使形成有电场的宽度扩大，由此缓和电场强度。以下，对其原理进行说明。
已知在含有与RESURF条件的面密度相比较低的面密度的被活化的杂质时，若施加电压，则会形成耗尽层。已知与RESURF条件相当的面密度(浓度)在进行掺杂的半导体表面的区域的面密度上为约1.0xE+12[atoms/cm2]。有关RESURF条件，在文献：J.A.Apples,etal,Tech.Dig.IEDM79,238,1979中有详细记载，故请参照。以下，为了便于说明，将与RESURF条件相当的面密度称为“RESURF面密度”。
由于半导体层含有固定面密度的杂质，因此具有固定面密度的载流子。由于该载流子捕捉可动离子，因此不易产生由可动离子所引起的绝缘破坏。
另一方面，参照图1A、图1B，对通过在环间范围的上方的绝缘层上设置上述的面密度的半导体层而提高耐压的理由进行说明。图1A、图1B为将半导体装置2在其厚度方向上横切的剖视图。半导体装置2为在层压有N－型的漂移层6和N+型的集电层7的半导体基板8的有源区域内形成有P型的体层53的晶体管。另外，省略了栅等的图示。此外，请留意为了容易理解附图，而在漂移层6上未划有表示截面的阴影线。在以后的图中，在漂移层6上也未划有阴影线。
半导体装置2以在俯视观察时包围有源区域的方式而具备三条FLR。将靠近有源区域的FLR称为第一FLR14a，将距有源区域最远的FLR称为第三FLR14c，将中间的FLR称为第二FLR14b。另外，在不对三条FLR进行区别而表示时，称为FLR14。
半导体装置的第一主面(图中为上侧的表面)的外围区域被绝缘层5覆盖。在FLR14各自的上方的绝缘层5中设置有半导体层3。半导体层3具有在对基板进行俯视观察时，与相邻的两个FLR之间的范围(环间范围Ra)重叠的低面密度区域3a和与FLR14重叠的高面密度区域3b。“在对基板进行俯视观察时”换言之为“在将基板于其厚度方向上横切的方向上”的含义。此外，“FLR14的上方”指的是从FLR14朝向绝缘层5的方向。
高面密度区域3b以与RESURF面密度相比较高的面密度而含有杂质，低面密度区域3a以与RESURF面密度相比较低的面密度而含有杂质。所含有的杂质既可以为P型也可以为N型，半导体层整体具有相同的导电型。在未向被形成在有源区域中的晶体管的栅极施加电压而向第一主电极52与第二主电极54之间施加电压时，耗尽层会沿着体层53和第一FLR14a扩展。在图中等电位线由虚线表示，漂移层6中的等电位线与耗尽层对应。等电位线横穿绝缘层5并向半导体装置2的外部延伸。
图1A图示了向主电极间施加的电压较低的情况下的等电位线，图1B图示了向主电极间施加的电压较高的情况下的等电位线。在两主电极之间的电压较低的情况下(图1A)，由于在半导体层3的低面密度区域3a以及高面密度区域3b双方中存在有载流子，因此半导体层3整体成为导体。因此，低面密度区域3a与高面密度区域3b一起整体成为等电位。因此，从漂移层6的耗尽层连续的电场不向低面密度区域3a扩展，从而在不存在半导体层3(包含低面密度区域3a在内的半导体层3)的范围W1中产生电场。换言之，从漂移层6的耗尽层连续的电场在环间范围Ra内仅在范围W1中产生。虽然范围W1较窄，但是由于所施加的电压较低，因此范围W1的电场强度也较低，不至于破坏绝缘。另一方面，在低面密度区域3a中存在载流子的期间能够对可动离子进行捕捉。另外，在高面密度区域3b中始终存在载流子，并对可动离子进行捕捉。
当两主电极间的电压增高时，在低面密度区域3a中将形成有耗尽层。于是，低面密度区域3a成为绝缘状态，在低面密度区域3a的内部中也可能产生电场。耗尽层最大会扩展至低面密度区域3a整体。在该情况下，在环间范围Ra中的包含低面密度区域3a的范围W2中产生电场。换言之，从漂移层6的耗尽层连续的电场在环间范围Ra的范围W2中产生。当从图1A的状态转移至图1B的状态时，由于在环间范围Ra中电场所产生的范围从W1扩大至W2，因此电场强度的增加被缓和。汇总如下。当向半导体装置施加的电压增高时，由于在与环间范围重叠的半导体层3中耗尽层扩展至低面密度区域3a，即绝缘带扩展，因此电场强度的增加被缓和。
另外，在对基板进行俯视观察时，在环间范围Ra中确保了半导体层3不重叠的区域，即始终成为绝缘带的区域。图1A的范围W1相当于始终成为绝缘带的区域。通过确保该绝缘带，从而能够必然在第一FLR14a和第二FLR14b之间产生电场。换言之，能够在第一FLR14a和第二FLR14b之间承担从漂移层6的耗尽层连续的电场的一部分。
此外，同样的现象也在第二FLR14b和第三FLR14c之间也产生。在第二FLR14b和第三FLR14c之间也产生与上述说明的现象相同的现象，从而FLR间的电场强度的增加被缓和。
在图1A、1B的示例中，在一个半导体层3中，面密度从高面密度区域3b向低面密度区域3a以阶梯状变化。也可以以如下方式构成，即，在一个半导体层中，杂质面密度逐渐地变化，在与FLR对置的范围内，与RESURF面密度相比较高，随着靠近半导体层3的端部，杂质面密度降低，并且在其中途面密度低于RESURF面密度。在此种结构中，与向半导体装置施加的电压相对应地，半导体层内的耗尽层扩大，从而在环间范围内地电场强度的增加被缓和。
上述的效果也能够由以与RESURF面密度相比较低的面密度而含有杂质的半导体层和以高面密度而含有杂质的另外的半导体层构成。或者，上述的效果也能够由以低于RESURF面密度的面密度而含有杂质的半导体层和导体层构成。即，通过由与低面密度区域3a独立的半导体层构成图1A以及图1B中的高面密度区域3b，也能获得上述的效果。或者，通过导体来置换高面密度区域3b，也能够获得同样的效果。在绝缘层内设置独立于半导体层的导体层的情况下，可以具备如下结构。设置在绝缘层内的导体层与一个FLR(例如图1A的第一FLR14a)对置并且包围有源区域。并且，半导体层的宽度方向上的边缘与该FLR(第一FLR14a)的宽度方向上的边缘以及导体层的宽度方向上的边缘相比延伸至相邻的FLR(例如图1A的第二FLR14b)附近。位于导体层的端部与相邻的FLR之间的半导体层对应于图1A、图1B的低面密度区域3a。此外，导体层在绝缘层的内部对可动离子进行捕捉从而防止绝缘层的劣化。
另外，半导体层的低面密度区域中的杂质面密度的下限值为，一般被设为半导体与非导体(绝缘体)的边界的1.0xE－6[atoms/cm2]。低面密度区域需要具备存在载流子并且当施加有固定的电压时耗尽层会扩展的性质。低面密度区域与高面密度区域和导体层的组合的各种变化在实施例中进行详细说明。
上述的导体层可以为金属，也可以为以接近于导体的方式而向多晶硅过度地掺杂杂质的层。这种层也被使用于半导体元件的栅。因此，上述绝缘层内的半导体层能够在不增加制造该层的特别的工序的条件下，在制造半导体装置的现有的工序中同时制造出。具体而言，导体层能够于在基板上形成栅的工序中同时形成。此外，成为上述的半导体层的基底的多晶硅层能够于在基板上形成成为温度检测用的元件的基底的多晶硅层的工序中同时形成。制造上述的半导体装置的方法也是本说明书所公开的新的制造方法。
在实施例中对本说明书所公开的技术的详细内容及进一步的改良进行说明。
附图说明
图1A为半导体装置的剖视图(描绘有低电压的情况下的等电位线)。
图1B为半导体装置的剖视图(描绘有高电压的情况下的等电位线)。
图2为半导体装置的俯视图。
图3为半导体层的其他的位置处的剖视图。
图4为表示半导体层内的杂质分布的一个示例的放大剖视图。
图5为表示半导体层内的杂质分布的另外的一个示例的放大剖视图。
图6A为第二实施例的半导体装置的剖视图(描绘有低电压的情况下的等电位线)。
图6B为第二实施例的半导体装置的剖视图(描绘有高电压的情况下的等电位线)。
图7为第二实施例的半导体装置的其他的位置处的剖视图。
图8A为对半导体装置的制造方法进行说明的图(1)。
图8B为对半导体装置的制造方法进行说明的图(2)。
图8C为对半导体装置的制造方法进行说明的图(3)。
图8D为对半导体装置的制造方法进行说明的图(4)。
图9为第三实施例的半导体装置的剖视图。
图10为表示使FLR和导体层导通的结构的一个示例的剖视图。
图11为表示使FLR和导体层导通的结构的另外的一个示例的剖视图。
图12为表示使FLR和导体层导通的结构的又一个示例的剖视图。
图13为对具有面密度斜度的半导体层的制造方法的一个示例进行说明的剖视图。
图14为对具有面密度斜度的半导体层的制造方法的另外的一个示例进行说明的剖视图。
具体实施方式
(第一实施例)
参照附图，对本说明书所公开的半导体装置的第一实施例进行说明。第一实施例的半导体装置2为安装有晶体管的装置。图1A、图1B为第一实施例的半导体装置2的剖视图。图1A、图1B已经进行了说明。图2为半导体装置2的俯视图。符号52表示第一主电极。第一主电极52为晶体管的一个电极，并在俯视观察时第一主电极52所表示的区域相当于“有源区域”。换言之，有源区域为在对基板8进行俯视观察时第一主电极52所占的范围。半导体装置2在有源区域中形成了元件(晶体管)。在俯视观察时，有源区域的周围为外围区域。半导体装置2在外围区域中具备三条FLR(场限环)。由于FLR被绝缘层5(参照图1A)覆盖，因此在图2中通过虚线来表示FLR。此外，为了便于理解，在图2中，用灰色表示FLR。如前文所述的那样，在俯视观察时，从内侧起依次称为第一FLR14a、第二FLR14b、第三FLR14c。在俯视观察时，多个FLR14包围有源区域。FLR14被形成于基板内，其上表面被绝缘层5覆盖。如前文所述的那样，在绝缘层5内，沿着各FLR而形成有半导体层3。因此，虽然在图2中未描绘，但是在俯视观察时，三个半导体层3各自都包围有源区域。
图3为其他的位置处的半导体装置2的剖视图。与各FLR对应的半导体层3通过导体13而与各FLR14导通。导体13在俯视观察时并未绕有源区域一周，而是在各处将FLR14和半导体层3连接。与各FLR对应的半导体层3和各FLR14为等电位。因此，在各FLR14和位于各FLR的上方的半导体层3之间不会产生电场。因此，如图1A、图1B所示的那样，从漂移层6的耗尽层连续的电场区域穿过相邻的FLR(第一FLR14a和第二FLR14b)之间。
由于已经对半导体装置2中的FLR14和与其对应的半导体层3的结构以及功能进行了说明，因此在此不进行重复说明。
接下来，参照图4和图5，对第一实施例的半导体装置2的改变例进行说明。在图1A至图3所示的半导体装置2中，在半导体层3中，高面密度区域3b和低面密度区域3a被明显地区分开。杂质的面密度也可以从高面密度区域趋向低面密度区域而逐渐降低。图4为具有面密度逐渐变化的半导体层的半导体装置102的放大剖视图。图5为具有另外的面密度分布的半导体层的半导体装置202的放大剖视图。图4和图5为将两个FLR(第一FLR14a和第二FLR14b)的附近放大的图。在图4、图5中未描绘的范围与图1A的半导体装置2相同。
在图4中，在一个半导体层103的上方图示了面密度曲线G1。面密度曲线G1的纵轴表示半导体层103所含有的杂质的面密度，横轴表示半导体层103中的位置。位置P1为半导体层103的内侧的端部，位置P3为外侧的端部。在此，靠近有源区域的一侧相当于“内侧”，距有源区域较远的一侧相当于“外侧”。第一主电极52的范围相当于有源区域。位置P1也相当于第一FLR14a的内侧的边缘。位置P2相当于第一FLR14a的外侧的边缘。半导体层103与第一FLR14a对置，并且延伸至第一FLR14a的外侧的环间范围Ra。
在半导体层103中，在内侧，杂质面密度较高，而越向外侧则面密度越降低。在曲线G1中，符号Rc表示RESURF面密度。符号Pc为杂质面密度与RESURF面密度Rc相当的位置。在半导体层103中，杂质面密度与RESURF面密度相比较高的区域超出了与第一FLR14a对置的范围。并且，在环间范围Ra内，杂质面密度低于RESURF面密度Rc。换言之，位置Pc位于位置P2和位置P3之间。
图5为具有另外的面密度分布的半导体层203的示例。半导体装置202的半导体层203也具有从内侧趋向外侧而逐渐降低的杂质面密度分布。但是，在半导体层203中，与RESURF面密度Rc对应的位置Pc位于与第一FLR14a对置的范围内。换言之，在图4的半导体装置102的半导体层103中，所含有的杂质面密度低于RESURF面密度Rc的低面密度区域较窄，而在图5的半导体装置202的半导体层203中，低面密度区域较广。虽然与半导体装置202相比，半导体装置102的耐压改善效果较小，但是可动离子的捕捉效果较大。相反地，与半导体装置102相比，半导体装置202的耐压改善效果较大，而可动离子的捕捉效果较小。虽然任意的半导体层的杂质面密度均从内侧趋向外侧而逐渐降低，但在与FLR对置的范围中，具有超出RESURF面密度Rc的区域(高面密度区域)，且在环间范围内的端部处具有低于RESURF面密度Rc的区域(低面密度区域)。半导体层既可以如图1A所示的那样，高面密度区域与低面密度区域呈阶梯状变化，也可以如图4、图5所示的那样，面密度从高面密度区域向低面密度区域逐渐变化。此外，在半导体层中，只需在与FLR对置的范围的一部分中存在高面密度区域即可，杂质面密度无需在与FLR对置的整个范围内超过RESURF面密度。同样地，在半导体层中，只需在与环间范围重叠的范围内的端部处存在低面密度区域即可，无需在所重叠的整个范围内存在低面密度。
(第二实施例)
接下来，使用图6A、6B以及图7对第二实施例的半导体装置302进行说明。半导体装置302在绝缘层5的内部具备面密度为固定的半导体层3c和导体层9，以取代面密度发生变化的半导体层。半导体层3c和导体层9针对于各FLR而设置。各导体层9与各FLR对置。虽然省略了图示，但是各导体层9沿着各FLR而包围有源区域。另外，在图6A至图7中，对与图1A的半导体装置2相同的部件标示有相同的符号。省略与半导体装置2相同的部件的说明。
在对基板8进行俯视观察时，半导体层3c的一部分与导体层9以及FLR14重叠。半导体层3c的另外一部分与相邻于FLR14的环间范围Ra重叠。换言之，半导体层3c与所对应的FLR(例如第一FLR14a)的宽度方向上的边缘以及所对应的导体层9的宽度方向上的边缘相比延伸至相邻的FLR(例如第二FLR14b)的附近。
图6A与图1A相同，图示了向主电极52和54之间施加了低电压时的穿过耗尽层的等电位线，图6B与图1B相同，图示了施加了高电压时的穿过耗尽层的等电位线。半导体层3c以低于RESURF面密度的面密度而含有杂质。因此，当施加较高的电压时耗尽层会扩展。耗尽层的宽度依存于电压。在电压较低的情况下，耗尽层的宽度较窄。在电压极低的情况下，在半导体层3c中几乎不产生耗尽层(图6A)。因此，在半导体层3c内的整个区域中存在载流子，半导体层3c整体成为等电位。因此，在半导体层3c的内部不产生电场，从漂移层6的耗尽层连续的电场被限定于环间范围Ra中不存在半导体层3c的范围(图6A所示的范围W1)内。换言之，表示漂移层6的耗尽层的等电位线穿过相邻的FLR之间且不存在半导体层3c的范围W1，并且不能穿过半导体层3c。
在向主电极52和主电极54之间施加了较高的电压的情况下，耗尽层会扩展到半导体层3c中。由于耗尽层中不存在载流子，因此能够产生电场。因此，从在漂移层6中产生的耗尽层连续的电场扩展至环间范围Ra中包含半导体层3c(但是不包含导体层9)的范围W2(图6B)。由于当电压增高时，环间范围Ra中电场所产生的范围会扩展，因此电场强度被缓和，从而耐压得到提高。
另外，在电压较低的情况下，导体层9和半导体层3c均捕捉可动离子。当电压增高从而耗尽层扩展至半导体层3c时，仅导体层9对可动离子进行捕捉。如果电压较低，则能够在较多的区域中对可动离子进行捕捉，因此也能够抑止由可动离子造成的绝缘层5的劣化。
图7图示了半导体装置302的其他的位置处的剖视图。在图7的截面中，各FLR14和与各FLR14对应的导体层9以及半导体层3c通过电极23而导通。即，各FLR14以及与各FLR14对应的导体层9和半导体层3c为等电位。因此，在FLR14与导体层9之间或在导体层9与半导体层3c之间不会产生电场。从漂移层6的耗尽层连续的电场必定穿过相邻的FLR之间的范围(环间范围Ra)。
电极23可以在对基板8进行俯视观察时不包围有源区域。电极23只需在有源区域的周围的各处将FLR和导体层以及半导体层导通即可。反之，电极23也可以在对基板进行俯视观察时以包围有源区域的方式而围绕有源区域一周。
接下来，参照图8A至8D，对半导体装置的制造方法进行说明。作为对象的半导体装置402为带有用于对元件的温度进行检测的二极管的IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)。图8A为对生成栅的工序进行说明的图。另外，在图8A的工序之前，在N－型的基板8上已经形成了N+型的集电层7、与集电层7相接的第二主电极54、P+型的体层53、栅用沟槽412、第一FLR14a、第二FLR14b、温度检测用P+层419。由于这些层能够通过现有的方法制造，因此省略其说明。
图8A图示了形成栅413的工序。实施例的IGBT的栅413为在沟槽412中填满了多晶硅的元件。此处的多晶硅具有足够作为导体而发挥作用的杂质面密度。在沟槽412中填满多晶硅的同时，通过该相同的多晶硅而在第一FLR14a和第二FLR24a的上方分别形成导体层9。与栅相同，该导体层9为导体化了的多晶硅。
接下来，在主面上层压绝缘层(绝缘层5b)，然后，在该绝缘层5b上形成成为温度检测用二极管的基底的多晶硅层414和成为半导体层的基底的多晶硅层415(图8B)。成为温度检测用二极管的基底的多晶硅层414和成为半导体层的基底的多晶硅层415由同种材料形成。此处的多晶硅具有N－的导电型。成为温度检测用二极管的基底的多晶硅层414被形成在温度检测用P+层419的上方。成为半导体层的基底的多晶硅层415以其一部分与各个导体层9重叠的方式而形成。即，在基板8上形成成为温度检测用的元件的基底的多晶硅层414的同时形成成为半导体层的基底的多晶硅层415。
接下来，向多晶硅层414的大约一半掺杂P型杂质，向剩余的一半掺杂N型杂质。其结果为，多晶硅层414成为二极管414a。与此同时，在该工序中，向成为半导体层的基底的多晶硅层415掺杂所需的面密度的杂质。例如，与如图6A所示的半导体装置302的半导体层303相同，以成为低于RESURF面密度的面密度的方式而掺杂P型杂质。其结果为，多晶硅层415成为半导体层3。
接下来，形成抗蚀剂层416并去除不需要的绝缘层部分(图8C)。图8C的符号E所示的槽表示通过蚀刻而去除绝缘层5b的部位。在该示例中，以使二极管414a的一部分露出的方式而去除绝缘层5b，并且以FLR14的一部分和导体层9的一部分以及半导体层3的一部分露出的方式而去除绝缘层5b的对应部分。
最后，在进行了去除的部分上形成导体化了的多晶硅层(图8D)。导体化了的多晶硅层构成第一主电极52、温度检测二极管用电极423以及FLR用电极424。FLR用电极424使FLR(第一FLR14、第二FLR24)和与之对应的导体层9、半导体层3相互导通。
上述的制造方法在带有温度检测用的二极管414a的IGBT中，利用已有的工序而生成导体层9和半导体层3。因此，无需附加用于形成导体层9或半导体层3的新工序。
(第三实施例)
接下来，参照图9，对第三实施例的半导体装置502进行说明。该半导体装置502具有与此前说明的第二实施例的半导体装置302相近的结构。在第二实施例的半导体装置302中，在FLR14的附近设置导体层9，并且在导体层9的上方设置有半导体层3。在本实施例的半导体装置502中，在FLR14附近设置半导体层3并且在该半导体层3的上方设置导体层9。即，在半导体装置302和半导体装置502中，导体层9和半导体层3的上下方向上的位置倒转。半导体装置502具有与半导体装置302相同的优点。
接下来，使用图10至图12，对使FLR14和导体层9导通的结构的变更进行说明。在图10的半导体装置602中，在绝缘层5上形成分别通至FLR14和两个导体层9的沟槽。并且，向各沟槽填充导体。所填充的导体相当于将FLR14和导体层9导通的电极23a。在图11的半导体装置702中，形成贯穿导体层9并到达FLR14的较粗的沟槽。并且，向该沟槽填充导体。所填充的导体相当于电极23b。电极23b的侧面与导体层9相接，电极23b的下表面与FLR14相接。
在图12的半导体装置802中，形成中央部向下方弯曲的导体层9a。导体层9a的弯曲部分与FLR14相接。半导体装置802具有不需要使导体层9a和FLR14导通的电极的优点。
接下来，参照图13、图14，对形成具有面密度斜度的半导体层的方法的示例进行说明。在图13的方法中，在内部含有半导体层913的绝缘层5的上表面上形成抗蚀剂层902。去除抗蚀剂层的一部分，从而形成使半导体层3露出的多个开口(开口903a、903b、903c)。根据杂质面密度的优选分布而对开口的宽度进行调节。即，与欲以最高的面密度赋予杂质的区域对应而设置最宽的开口903a，与欲以最低的面密度赋予杂质的区域对应而设置最窄的开口903c。与欲以中间的面密度赋予杂质的区域对应而设置中间的宽度的开口903b。然后，掺杂P型或N型的杂质901。得到对应于开口的大小的杂质面密度的半导体层3。在图13中，得到在左端杂质面密度较高，且越靠右则杂质面密度越下降的半导体层。
在图14的方法中，使用扩散系数较小的元素进行掺杂。扩散系数较小的元素的示例为砷(As)、锑(Sb)、铟(In)。在图14的方法中，在内部含有半导体层914的绝缘层5的上表面上形成抗蚀剂层902。然后，去除欲以高面密度赋予杂质的区域的上方的抗蚀剂层，从而形成开口903d。然后，掺杂扩散系数较小的元素904。在直接打入杂质的区域中，生成以高面密度而含有杂质的区域(高面密度区域914b)。由于所使用的杂质的扩散系数较小，因此，杂质在半导体层914的内部从高面密度区域914b向因抗蚀剂层902而使杂质未到达的区域扩散。在图14中，在半导体层914的内部中所描绘的箭头表示杂质的扩散。以此方式，被抗蚀剂层902覆盖的区域成为低面密度区域914a。
陈述与实施例中所说明的技术相关的注意点。优选为，FLR14、与FLR14对应的半导体层3和与FLR14对应的导体层9相互导通。优选为，将FLR14和半导体层3导通的电极、将FLR和导体层9导通的电极在对基板进行俯视观察时，与FLR一起绕有源区域一周。
参照附图，对本发明的代表性且非限定性的具体示例进行了详细的说明。该详细说明只是旨在向本领域技术人员示出用于实施本发明的优选示例的详细内容，而并非旨在对本发明的范围进行限定。此外，所公开的追加特征以及发明能够与其他的特征或发明分开或者一起使用，以提供进一步被改善的半导体装置及其制造方法。
此外，在上述详细的说明中所公开的特征或工序的组合并非为在最广泛的意义上实施本发明时所必须的，其只不过是用于特别地对本发明的代表性的具体示例进行说明而被记载的。而且，上述的代表性的具体示例的各种特征以及独立和从属权利要求中所述的各种特征，在提供本发明的追加且有用的实施方式时，并不一定要如在此所述的具体示例那样或如所列举的顺序那样来进行组合。
本说明书和/或权利要求书中所记载的全部特征旨在独立于实施例和/或权利要求中所记载的特征的结构，作为对申请原始的公开以及权利要求中所记载的特定事项的限定，而单独地且互相独立地被公开。而且，关于所有的数值范围以及组或集合的记载的意图在于，作为对申请原始的公开以及权利要求中所记载的特定事项的限定，而公开它们的中间的结构。
以上，虽然对本发明的具体示例进行了详细说明，但是这些只不过是示例，并不限定权利要求书。权利要求书中所记载的技术包含对以上所例示的具体示例进行了各种的变形、变更的内容。在本说明书或附图中所说明的技术要素以单独或者各种组合的方式而发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，本说明书或者附图所例示的技术能够同时实现多个目的，并且实现其中一个目的本身便具有技术上的有用性。

Claims (6)

1.一种半导体装置，其特征在于，具备：
多个场限环，在对半导体装置的基板进行俯视观察时，包围形成有半导体元件的有源区域；
绝缘层，其被设置在基板的主面上并覆盖多个场限环；
半导体层，其被设置在绝缘层内，并在所述俯视观察时包围有源区域，且与所述场限环平行，
半导体层以与RESURF条件的面密度相比较低的面密度而含有杂质，并且在俯视观察时，与相邻的场限环之间的环间范围的一部分重叠，且不与环间范围的剩余部分重叠。
2.如权利要求1所述的半导体装置，其特征在于，
在俯视观察时，半导体层与一个场限环对置且延伸至与一个场限环相邻的环间范围的上方，并且
在与环间范围重叠的部分处具有以与RESURF条件的面密度相比较低的面密度而含有杂质的低面密度区域，且在与一个场限环对置的部分处具有以与RESURF条件的面密度相比较高的面密度而含有杂质的高面密度区域。
3.如权利要求2所述的半导体装置，其特征在于，
半导体层与所述一个场限环导通。
4.如权利要求1所述的半导体装置，其特征在于，
还具备导体层，所述导体层被形成在绝缘层内，并与一个场限环对置且包围有源区域，
半导体层与所述一个场限环及导体层相比延伸至相邻的场限环的附近。
5.如权利要求4所述的半导体装置，其特征在于，
半导体层、导体层和一个场限环导通。
6.一种半导体装置的制造方法，其为权利要求4或5所述的半导体装置的制造方法，其特征在于，包括：
在基板上形成沟槽栅的同时形成所述导体层的工序；
在基板上形成成为温度检测用的元件的基底的多晶硅层的同时形成成为半导体层的基底的多晶硅层的工序。
CN201380072943.9A 2013-02-15 2013-02-15 半导体装置及其制造方法 Active CN104995736B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/053724 WO2014125626A1 (ja) 2013-02-15 2013-02-15 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
CN104995736A CN104995736A (zh) 2015-10-21
CN104995736B true CN104995736B (zh) 2018-03-30

Family

ID=51353652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380072943.9A Active CN104995736B (zh) 2013-02-15 2013-02-15 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US9412809B2 (zh)
JP (1) JP5888465B2 (zh)
CN (1) CN104995736B (zh)
DE (1) DE112013006681B4 (zh)
WO (1) WO2014125626A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6358343B2 (ja) 2015-01-29 2018-07-18 富士電機株式会社 半導体装置
JP6287958B2 (ja) * 2015-05-27 2018-03-07 トヨタ自動車株式会社 半導体装置
JP6834156B2 (ja) * 2016-03-16 2021-02-24 富士電機株式会社 半導体装置および製造方法
JP2018067690A (ja) 2016-10-21 2018-04-26 トヨタ自動車株式会社 半導体装置とその製造方法
JP2018186142A (ja) * 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
JP2022144785A (ja) 2021-03-19 2022-10-03 株式会社東芝 半導体装置
WO2023154046A1 (en) * 2022-02-10 2023-08-17 Vishay Siliconix Llc Adaptive edge termination by design for efficient and rugged high voltage silicon carbide power device
CN117116974A (zh) * 2023-08-31 2023-11-24 海信家电集团股份有限公司 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330496A (ja) * 1998-05-07 1999-11-30 Hitachi Ltd 半導体装置
JP2001217420A (ja) * 2000-02-01 2001-08-10 Mitsubishi Electric Corp 半導体装置
CN1591897A (zh) * 2003-09-01 2005-03-09 丰田自动车株式会社 半导体器件及其制造方法
JP2013012568A (ja) * 2011-06-29 2013-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812093B2 (ja) * 1992-09-17 1998-10-15 株式会社日立製作所 プレーナ接合を有する半導体装置
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
JP2000114549A (ja) 1998-09-30 2000-04-21 Meidensha Corp 半導体素子
JP2002231944A (ja) * 2001-01-31 2002-08-16 Sanken Electric Co Ltd 電力用半導体装置
JP4469584B2 (ja) 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP2007123570A (ja) * 2005-10-28 2007-05-17 Toyota Industries Corp 半導体装置
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009117715A (ja) 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法
JP5477681B2 (ja) * 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
US8373224B2 (en) * 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf stepped oxides and trenched contacts
US8278710B2 (en) * 2010-07-23 2012-10-02 Freescale Semiconductor, Inc. Guard ring integrated LDMOS
EP2804214B1 (en) 2012-01-12 2021-02-24 Denso Corporation Semiconductor device comprising a termination structure
KR101561797B1 (ko) * 2012-03-22 2015-10-19 도요타지도샤가부시키가이샤 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330496A (ja) * 1998-05-07 1999-11-30 Hitachi Ltd 半導体装置
JP2001217420A (ja) * 2000-02-01 2001-08-10 Mitsubishi Electric Corp 半導体装置
CN1591897A (zh) * 2003-09-01 2005-03-09 丰田自动车株式会社 半导体器件及其制造方法
JP2013012568A (ja) * 2011-06-29 2013-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2014125626A1 (ja) 2014-08-21
JP5888465B2 (ja) 2016-03-22
DE112013006681B4 (de) 2022-01-20
US9412809B2 (en) 2016-08-09
JPWO2014125626A1 (ja) 2017-02-02
US20150364541A1 (en) 2015-12-17
DE112013006681T5 (de) 2015-10-29
CN104995736A (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
CN104995736B (zh) 半导体装置及其制造方法
US9041173B2 (en) Semiconductor device
JP6139356B2 (ja) 半導体装置
US9093472B2 (en) Semiconductor device
CN105280711B (zh) 电荷补偿结构及用于其的制造
JP5701913B2 (ja) 半導体装置
CN105448961B (zh) 超结器件的终端保护结构
JP6588340B2 (ja) 窒化物パワーデバイスおよびその製造方法
US20150287818A1 (en) Semiconductor structure
TW201541639A (zh) 半導體裝置
US10546933B2 (en) Switching element and method of manufacturing the same
CN105990423A (zh) 横向双扩散场效应管
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
US8686436B2 (en) Silicon carbide semiconductor device
KR101431774B1 (ko) 실리콘 집적 가능한 화합물 무접합 전계효과 트랜지스터
JP4532536B2 (ja) 半導体装置
JP5769818B2 (ja) 半導体装置
US20130248925A1 (en) Power semiconductor device
US8735949B2 (en) Junction type field effect transistor and manufacturing method thereof
JP6471811B2 (ja) 半導体装置
CN105990437A (zh) 半导体装置
EP2860761A1 (en) Semiconductor device
CN103000670A (zh) 具有高沟道迁移率的SiC-MOSFET
US10797170B2 (en) Semiconductor device and manufacturing method thereof
JP3244414U (ja) パワー半導体装置およびパワー半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200410

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.