DE102016109641A1 - Halbleitergerät - Google Patents

Halbleitergerät Download PDF

Info

Publication number
DE102016109641A1
DE102016109641A1 DE102016109641.5A DE102016109641A DE102016109641A1 DE 102016109641 A1 DE102016109641 A1 DE 102016109641A1 DE 102016109641 A DE102016109641 A DE 102016109641A DE 102016109641 A1 DE102016109641 A1 DE 102016109641A1
Authority
DE
Germany
Prior art keywords
area
peripheral
peripheral film
film
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016109641.5A
Other languages
English (en)
Other versions
DE102016109641B4 (de
Inventor
Masaru Senoo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102016109641A1 publication Critical patent/DE102016109641A1/de
Application granted granted Critical
Publication of DE102016109641B4 publication Critical patent/DE102016109641B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Halbleitergerät umfasst ein Halbleitersubstrat, das einen Vorrichtungsbereich und einen peripheren Bereich umfasst. Der periphere Bereich umfasst Schutzringe. Eine erste periphere filmartige Isolationsschicht, erste periphere filmartige Leitungsschichten, eine zweite periphere filmartige Isolationsschicht und zweite periphere filmartige Leitungsschichten sind in dem peripheren Bereich geschichtet. Jeder der ersten peripheren filmartigen Leitungsschichten erstreckt sich ringförmig. Jede der zweiten peripheren filmartigen Leitungsschichten überschneidet einen Teil der entsprechenden ersten peripheren filmartigen Leitungsschicht. Jede der zweiten peripheren filmartigen Leitungsschichten ist mit der entsprechenden ersten peripheren filmartigen Leitungsschicht über ein erstes Kontaktloch verbunden. Jede der zweiten peripheren filmartigen Leitungsschichten ist mit dem entsprechenden Schutzring über ein zweites Kontaktloch verbunden. Eine Mitte zumindest eines der zweiten Kontaktlöcher ist auf einer Innenseite in Bezug auf eine Mittellinie des Schutzrings in einer Breitenrichtung angeordnet.

Description

  • TECHNISCHES GEBIET
  • Die hier offenbarte Technik bezieht sich auf ein Halbleitergerät.
  • HINTERGRUND DER ERFINDUNG
  • Die WO 2013/140572 A1 offenbart ein Halbleitergerät, das mit einer Vielzahl von Schutzringen (guard ring) versehen ist, die einen Vorrichtungsbereich umgeben, in dem ein IGBT (Bipolartransistor mit isolierter Gateelektrode) ausgebildet ist. Jeder Schutzring ist aus einem p-Typ-Bereich konfiguriert, der in einem n-Typ-Halbleitersubstrat bereitgestellt ist, wobei er bei einer Position bereitgestellt ist, die in einer vorderen Oberfläche des Halbleitersubstrats freigelegt ist. Jeder Schutzring erstreckt sich in einer ringförmigen Form, die den Vorrichtungsbereich umgibt, wobei die Vielzahl von Schutzringen den Vorrichtungsbereich in mehreren Schichten umgibt. Ferner umfasst das Halbleitergerät erste periphere filmartige Leitungsschichten und zweite periphere filmartige Leitungsschichten. Die ersten peripheren filmartigen Leitungsschichten sind für jeden der Schutzringe bereitgestellt, und jede erste periphere filmartige Leitungsschicht ist auf dem entsprechenden Schutzring über eine filmartige Isolationsschicht angeordnet. Jede erste periphere filmartige Leitungsschicht erstreckt in einer ringförmigen Form entlang dem entsprechenden Schutzring, wobei benachbarte erste periphere filmartige Leitungsschichten voneinander isoliert sind. Die zweiten peripheren filmartigen Leitungsschichten sind für jeden der Schutzringe bereitgestellt, wobei jede zweite periphere filmartige Leitungsschicht auf der entsprechenden ersten peripheren filmartigen Leitungsschicht über eine filmartige Isolationsschicht angeordnet ist. Einige der zweiten peripheren filmartigen Leitungsschichten sind nur bei Teilpositionen in einer Umfangsrichtung der ersten peripheren filmartigen Leitungsschichten bereitgestellt. Die ersten peripheren filmartigen Leitungsschichten und die zweiten peripheren filmartigen Leitungsschichten sind miteinander über Kontaktlöcher verbunden, die in den filmartigen Isolationsschichten bereitgestellt sind, die die ersten peripheren filmartigen Leitungsschichten und die zweiten peripheren filmartigen Leitungsschichten trennen. Ferner sind die zweiten peripheren filmartigen Leitungsschichten und die Schutzringe miteinander durch Kontaktlöcher verbunden, die alle der peripheren filmartigen Leitungsschichten, die die ersten peripheren filmartigen Leitungsschichten und die zweiten peripheren filmartigen Leitungsschichten trennen, der ersten peripheren filmartigen Leitungsschichten selbst und der filmartigen Isolationsschichten, die die ersten peripheren filmartigen Leitungsschichten und die Schutzringe trennen, durchdringen. Die zweiten peripheren filmartigen Leitungsschichten sind bereitgestellt, um den Schutzring und die erste periphere filmartige Leitungsschicht zu verbinden. Die ersten peripheren filmartigen Leitungsschichten fungieren als filmartige Abschirmschichten, die Einflüsse von externen Ladungen unterdrücken. Das heißt, da ein peripherer Bereich durch die ersten peripheren filmartigen Leitungsschichten abgeschirmt wird, wird unterdrückt, dass eine elektrische Feldverteilung in dem peripheren Bereich durch ein elektrisches Feld gestört wird, das durch die externen Ladungen erzeugt wird, wenn sich die externen Ladungen an eine vordere Oberfläche der Halbleitervorrichtung anhaften. Eine Dicke der zweiten peripheren filmartigen Leitungsschichten ist dicker als eine Dicke der ersten peripheren filmartigen Leitungsschichten. Ein leitfähiges Material kann in die zwei Typen von Kontaktlöchern bei einer Ausbildung der dicken zweiten peripheren filmartigen Leitungsschichten eingefüllt werden.
  • Die ersten peripheren filmartigen Leitungsschichten können aufgrund der zugehörigen Dicke, die dünn ist, genau ausgebildet werden. Dementsprechend kann ein Freiraum zwischen den ersten peripheren filmartigen Leitungsschichten kurz gemacht werden. Indem der Freiraum zwischen den ersten peripheren filmartigen Leitungsschichten kurz gemacht wird, kann ebenso ein Freiraum zwischen den Schutzringen kurz gemacht werden. Demgegenüber weisen die dicken zweiten peripheren filmartigen Leitungsschichten eine geringere Verarbeitungsgenauigkeit auf, sodass ein Freiraum zwischen den zweiten peripheren filmartigen Leitungsschichten nicht kurz gemacht werden kann. Da jedoch die zweiten peripheren filmartigen Leitungsschichten bei Teilpositionen in der Umfangsrichtung der ersten peripheren filmartigen Leitungsschichten bereitgestellt werden, kann eine Vielzahl der zweiten peripheren filmartigen Leitungsschichten verteilt in der Umfangsrichtung der ersten peripheren filmartigen Leitungsschichten angeordnet werden. Dementsprechend wird, auch wenn der Freiraum zwischen der ersten peripheren filmartigen Leitungsschicht kurz gemacht wird, verhindert, dass sich die zweiten peripheren filmartigen Leitungsschichten einander stören. Durch eine Struktur, die veranlasst, dass die dünnen ersten peripheren filmartigen Leitungsschichten elektrisch mit den Schutzringen über die dicken zweiten peripheren filmartigen Leitungsschichten verbunden werden, kann der Freiraum zwischen den Schutzringen kurz gemacht werden, ohne es zu gestatten, dass sich die zweiten peripheren filmartigen Leitungsschichten einander stören. Somit kann gemäß diesem Aufbau der periphere Bereich klein gemacht werden, wobei eine Größe des Halbleitergeräts verringert werden kann. In der Technik der WO 2013/140572 A1 sind die Kontaktlöcher, die die zweiten peripheren filmartigen Leitungsschichten und die Schutzringe verbinden, auf Mittellinien der Schutzringe in einer Breitenrichtung bereitgestellt.
  • KURZZUSAMMENFASSUNG
  • In dem Halbleitergerät gemäß der WO 2013/140572 A1 gibt es Kontaktlöcher für ein Verbinden der zweiten peripheren filmartigen Leitungsschichten und der Schutzringe. Die Kontaktlöcher sind lokal bei den Schutzringen bereitgestellt. Aufgrund des lokalen Vorhandenseins der Kontaktlöcher ist es wahrscheinlich, dass sich ein elektrisches Feld in dem n-Typ-Halbleiterbereich benachbart zu den p-Typ-Schutzringen konzentriert, die in der Nähe der Kontaktlöcher angeordnet sind, wobei ein hohes elektrisches Feld in einem derartigen Bereich erzeugt werden kann. Die Beschreibung stellt hierbei eine Technik bereit, die eine Erzeugung eines lokalen hohen elektrischen Felds in der Nähe eines Kontaktloches, das eine zweite periphere filmartige Leitungsschicht und einen Schutzring verbindet, in einem Halbleitergerät unterdrücken kann, das eine erste periphere filmartige Leitungsschicht und eine zweite periphere filmartige Leitungsschicht induziert.
  • Ein hier offenbartes Halbleitergerät umfasst ein Halbleitersubstrat, eine Vorderelektrode, die in Kontakt mit einer vorderen Oberfläche des Halbleitersubstrats ist, eine Rückelektrode, die in Kontakt mit einer hinteren Oberfläche des Halbleitersubstrats ist, eine erste periphere filmartige Isolationsschicht, eine Vielzahl von ersten peripheren filmartigen Leitungsschichten, eine zweite periphere filmartige Isolationsschicht und eine Vielzahl von zweiten peripheren filmartigen Leitungsschichten umfasst. Das Halbleitersubstrat umfasst einen Vorrichtungsbereich und einen peripheren Bereich. In einer Draufsicht entlang einer Dickenrichtung des Halbleitersubstrats überlappt bzw. überschneidet der Vorrichtungsbereich eine Kontaktfläche zwischen der Vorderelektrode und dem Halbleitersubstrat, wobei der periphere Bereich um den Vorrichtungsbereich herum angeordnet ist. Der Vorrichtungsbereich umfasst eine Halbleitervorrichtung, die konfiguriert ist, einen elektrischen Strom zwischen der Vorderelektrode und der Rückelektrode durchzulassen. Der periphere Bereich umfasst eine Vielzahl von Schutzringen eines p-Typs, die in der vorderen Oberfläche freigelegt sind, wobei sie eine ringförmige Form aufweisen, die den Vorrichtungsbereich umgibt, und einen Driftbereich eines n-Typs, der die Schutzringe voneinander trennt. Die erste periphere filmartige Isolationsschicht ist auf der vorderen Oberfläche in dem peripheren Bereich angeordnet. Jede der ersten peripheren filmartigen Leitungsschichten ist auf der ersten peripheren filmartigen Isolationsschicht angeordnet, wobei sie eine ringförmige Form aufweist, die den entsprechenden Schutzring in einer Draufsicht entlang der Dickenrichtung überschneidet. Die zweite periphere filmartige Isolationsschicht ist auf jeder der ersten peripheren filmartigen Leitungsschichten angeordnet. Jede der zweiten peripheren filmartigen Leitungsschichten ist auf der zweiten peripheren filmartigen Isolationsschicht angeordnet, wobei sie so angeordnet ist, dass sie einen Teil der entsprechenden ersten peripheren filmartigen Leitungsschicht in der Draufsicht entlang der Dickenrichtung überschneidet, und weist eine Dicke auf, die größer als eine Dicke jeder der ersten peripheren filmartigen Leitungsschichten ist. Jede der zweiten peripheren filmartigen Leitungsschichten ist mit der entsprechenden ersten peripheren filmartigen Leitungsschicht über ein erstes Kontaktloch verbunden. Jede der zweiten peripheren filmartigen Leitungsschichten ist mit dem entsprechenden Schutzring über ein zweites Kontaktloch verbunden. Eine Mitte zumindest eines der zweiten Kontaktlöcher ist bei einer Innenseite in Bezug auf eine Mittellinie des Schutzrings angeordnet, der mit dem zumindest einem zweiten Kontaktloch verbunden ist. Die Mittellinie definiert eine Mitte des Schutzrings in einer Breitenrichtung.
  • Es ist anzumerken, dass in dieser Beschreibung eine "Innenseite" eine Seite bezeichnet, die näher an dem Vorrichtungsbereich ist, wobei eine "Außenseite" eine Seite bezeichnet, die von dem Vorrichtungsbereich weiter weg ist.
  • In diesem Halbleitergerät ist eine Mitte von zumindest einem zweiten Kontaktloch mehr bei der Innenseite als die Mittellinie des entsprechenden Schutzrings in der Breitenrichtung positioniert. Dementsprechend beeinflusst dieses zweite Kontaktloch hauptsächlich ein elektrisches Feld in dem Driftbereich benachbart zu dem Schutzring auf der Innenseite, aber beeinflusst schwerlich ein elektrisches Feld in dem Driftbereich benachbart zu dem Schutzring auf der Außenseite. Das elektrische Feld, das in dem Driftbereich benachbart zu dem Schutzring auf der Innenseite erzeugt wird, wird niedriger als das elektrische Feld, das in dem Driftbereich benachbart zu dem Schutzring auf der Außenseite erzeugt wird. Da das elektrische Feld, das in dem Driftbereich benachbart zu dem Schutzring auf der Innenseite erzeugt wird, niedrig ist, würde ein elektrisches Feld, das so hoch ist, nicht erzeugt werden, auch wenn dieser Bereich durch das zweite Kontaktloch beeinflusst wird. Ferner würde, da der Einfluss des zweiten Kontaktlochs schwerlich den Driftbereich benachbart zu dem Schutzring auf der Außenseite beeinflusst, ein elektrisches Feld, das so hoch ist, in diesem Bereich ebenso nicht erzeugt werden. Dementsprechend wird in diesem Halbleitergerät die Erzeugung des hohen elektrischen Felds durch den Einfluss des zweiten Kontaktlochs unterdrückt.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • 1 zeigt eine vertikale Querschnittsdarstellung eines Halbleitergeräts (eine vertikale Querschnittsdarstellung entlang einer Linie I-I in 3, 4);
  • 2 zeigt eine vertikale Querschnittsdarstellung des Halbleitergeräts (eine vertikale Querschnittsdarstellung entlang einer Linie II-II in 3, 4);
  • 3 zeigt eine Draufsicht des Halbleitergeräts, die eine Anordnung eines Trennungsbereichs 70 und von Schutzringen 72 zeigt (die den Trennungsbereich 70 und die Schutzringe 72 durch schraffierte Linien zeigt);
  • 4 zeigt eine Draufsicht des Halbleitergeräts, die eine Ansicht von ersten Feldplatten 82 und zweiten Feldplatten 84 zeigt (die die ersten Feldplatten 82 durch schraffierte Linien zeigt);
  • 5 zeigt eine vergrößere Draufsicht der zweiten Feldplatte 84;
  • 6 zeigt eine vertikale Querschnittsdarstellung entlang einer Linie VI-VI in 5;
  • 7 zeigt eine vertikale Querschnittsdarstellung entlang einer Linie VII-VII in 5;
  • 8 zeigt einen Graphen, der eine elektrische Feldverteilung in einem peripheren Bereich 18 des Halbleitergeräts gemäß dem Ausführungsbeispiel zeigt;
  • 9 zeigt eine vertikale Querschnittsdarstellung, die einen Positionsversatz eines Kontaktlochs 90 zeigt;
  • 10 zeigt einen Graphen, der eine elektrische Feldverteilung in einem peripheren Bereich 18 eines Halbleitergeräts gemäß einem Vergleichsbeispiel zeigt;
  • 11 zeigt eine vertikale Querschnittsdarstellung, die ein Kontaktloch 94 gemäß einer Variante zeigt;
  • 12 zeigt eine vertikale Querschnittsdarstellung, die ein Halbleitergerät gemäß einer Variante zeigt;
  • 13 zeigt eine vertikale Querschnittsdarstellung, die ein Kontaktloch 90 gemäß einer Variante zeigt; und
  • 14 zeigt eine Draufsicht, die 4 entspricht, die ein Halbleitergerät gemäß einer Variante zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ein Halbleitergerät 10, das in den 1, 2, gezeigt ist, umfasst ein Halbleitersubstrat 12, das durch Silizium konfiguriert ist. Es ist anzumerken, dass nachstehend eine Richtung, die parallel zu einer vorderen Oberfläche 12a des Halbleitersubstrats 12 ist (Links-Rechts-Richtung gemäß 1), als eine x-Richtung bezeichnet wird. Ferner wird eine Richtung, die parallel zu der vorderen Oberfläche 12a des Halbleitersubstrats 12 ist und orthogonal zu der x-Richtung ist (eine Richtung, die vertikal zu einer Blattoberfläche von 1 ist), als eine y-Richtung bezeichnet. Ferner wird eine Dickenrichtung des Halbleitersubstrats 12 (Auf-Ab-Richtung gemäß 1) als eine z-Richtung bezeichnet.
  • Eine Vorderelektrode 60 ist auf der vorderen Oberfläche 12a des Halbleitersubstrats 12 bereitgestellt. Die Vorderelektrode 60 stellt einen Kontakt mit der vorderen Oberfläche 12a her. Die Vorderelektrode 60 ist im Wesentlichen bei einer Mitte der vorderen Oberfläche 12a des Halbleitersubstrats 12 bereitgestellt. Somit ist, wie es in den 3, 4 gezeigt ist, eine Kontaktoberfläche 60a zwischen dem Halbleitersubstrat 12 und der Vorderelektrode 60 im Wesentlichen bei der Mitte der vorderen Oberfläche 12a angeordnet. Nachstehend wird ein Bereich des Halbleitersubstrats 12, der die Kontaktoberfläche 60a überschneidet, wenn die vorderen Oberfläche 12a in einer Draufsicht betrachtet wird, als ein Vorrichtungsbereich 16 bezeichnet. Ferner wird ein Bereich des Halbleitersubstrats 12, der um den Vorrichtungsbereich 16 herum angeordnet ist, wenn die vordere Oberfläche 12a in der Draufsicht betrachtet wird, als ein peripherer Bereich 18 bezeichnet. Das heißt, ein Bereich zwischen dem Vorrichtungsbereich 16 und einer Endoberfläche 12c des Halbleitersubstrats 12 wird als der periphere Bereich 18 bezeichnet.
  • Wie es in den 1 und 2 gezeigt ist, ist eine Rückelektrode 62 auf einer hinteren Oberfläche 12b des Halbleitersubstrats 12 bereitgestellt. Die Rückelektrode 62 ist im Wesentlichen über einem gesamten Bereich der hinteren Oberfläche 12b bereitgestellt. Das heißt, die Rückelektrode 62 ist in Kontakt mit dem Vorrichtungsbereich 16 und dem peripheren Bereich 18.
  • Eine Vielzahl von Gräben bzw. Trenches ist auf der vorderen Oberfläche 12a des Halbleitersubstrats 12 in dem Vorrichtungsbereich 16 bereitgestellt. Die Gräben erstrecken sich parallel zueinander in der y-Richtung. Eine innere Oberfläche jedes Grabens ist durch eine filmartige Gateisolationsschicht 42 bedeckt. Eine Gateelektrode 44 ist in jedem Graben angeordnet. Die Gateelektroden 44 sind von dem Halbleitersubstrat 12 durch die filmartigen Gateisolationsschichten 42 isoliert. Eine vordere Oberfläche jeder Gateelektrode 44 ist durch eine filmartige Zwischenschichtisolationsschicht 46 bedeckt.
  • Emitterbereiche 20, ein Körperbereich 22, ein Driftbereich 26, ein Pufferbereich 28 und ein Kollektorbereich 32 sind in dem Vorrichtungsbereich 16 bereitgestellt.
  • Die Emitterbereiche 20 sind n-Typ-Bereiche, wobei sie bei der vorderen Oberfläche 12a des Halbleitersubstrats 12 freigelegt sind. Die Emitterbereiche 20 stellen einen ohmschen Kontakt mit der Vorderelektrode 60 her. Die Emitterbereiche 20 stellen einen Kontakt mit den filmartigen Gateisolationsschichten 42 her.
  • Der Körperbereich 22 ist ein p-Typ-Bereich und ist um die Emitterbereiche 20 herum bereitgestellt. Der Körperbereich 22 umfasst einen Körperkontaktbereich 22a und einen Niedrigkonzentrationskörperbereich 22b.
  • Der Körperkontaktbereich 22a ist ein p-Typ-Bereich, der eine hohe Konzentration von p-Typ-Störstellen beinhaltet. Der Körperkontaktbereich 22a ist bei der vorderen Oberfläche 12a des Halbleitersubstrats 12 freigelegt. Der Körperkontaktbereich 22a stellt einen ohmschen Kontakt mit der Vorderelektrode 60 her. Der Körperkontaktbereich 22a ist benachbart zu den Emitterbereichen 20.
  • Der Niedrigkonzentrationskörperbereich 22b ist ein p-Typ-Bereich, der eine niedrigere p-Typ-Störstellenkonzentration als der Körperkontaktbereich 22a aufweist. Der Niedrigkonzentrationskörperbereich 22b ist unter den Emitterbereichen 20 und dem Körperkontaktbereich 22a bereitgestellt. Der Niedrigkonzentrationskörperbereich 22b stellt einen Kontakt mit den filmartigen Gateisolationsschichten 42 unter den Emitterbereichen 20 her.
  • Der Driftbereich 26 ist ein n-Typ-Bereich und ist unter dem Niedrigkonzentrationskörperbereich 22b bereitgestellt. Der Driftbereich 26 stellt einen Kontakt mit den filmartigen Gateisolationsschichten 42 in der Nähe von unteren Enden der Gräben unter dem Niedrigkonzentrationskörperbereich 22b her. Der Driftbereich 26 ist von den Emitterbereichen 20 durch den Körperbereich 22 getrennt. Eine n-Typ-Störstellenkonzentration des Driftbereichs 26 ist niedriger als eine n-Typ-Störstellenkonzentration der Emitterbereiche 20.
  • Der Pufferbereich 28 ist ein n-Typ-Bereich, der eine höhere Konzentration von n-Typ-Störstellen als der Driftbereich 26 beinhaltet. Der Pufferbereich 28 ist unter dem Driftbereich 26 bereitgestellt.
  • Der Kollektorbereich 32 ist ein p-Typ-Bereich, der eine hohe Konzentration von p-Typ-Störstellen beinhaltet. Der Kollektorbereich 32 ist unter dem Pufferbereich 28 bereitgestellt. Der Kollektorbereich 32 ist von dem Körperbereich 22 durch den Driftbereich 26 und den Pufferbereich 28 getrennt. Der Kollektorbereich 32 ist bei der hinteren Oberfläche 12b des Halbleitersubstrats 12 freigelegt. Der Kollektorbereich 32 stellt einen ohmschen Kontakt mit der Rückelektrode 62 her.
  • Ein IGBT, der zwischen der Vorderelektrode 60 und der Rückelektrode 62 angeschlossen ist, ist in dem Vorrichtungsbereich 16 durch die Emitterbereiche 20, den Körperbereich 22, den Driftbereich 26, den Pufferbereich 28, den Kollektorbereich 32 und die Gateelektroden 44 usw. bereitgestellt. Das heißt, die Vorderelektrode 60 fungiert als eine Emitterelektrode und die Rückelektrode 62 fungiert als eine Kollektorelektrode.
  • Ein Trennungsbereich 70, Schutzringe 72a bis 72d und ein Abschlussbereich 74 sind in dem peripheren Bereich 18 bereitgestellt.
  • Der Trennungsbereich 70 ist ein p-Typ-Bereich und ist in einem Bereich bereitgestellt, der bei der vorderen Oberfläche 12a des Halbleitersubstrats 12 freigelegt ist. Der Trennungsbereich 70 ist benachbart zu dem Körperbereich 22. Der Trennungsbereich 70 erstreckt sich von der vorderen Oberfläche 12a in eine Tiefe, die tiefer als ein unteres Ende des Körperbereichs 22 ist. Ein unteres Ende des Trennungsbereichs 70 erstreckt sich in eine Tiefe, die im Wesentlichen gleich zu unteren Enden der Gateelektroden 44 ist. Der Trennungsbereich 70 ist mit der Vorderelektrode 60 über den Körperbereich 22 verbunden. Wie es in 3 gezeigt ist, erstreckt sich der Trennungsbereich 70 entlang einem Umriss des Vorrichtungsbereichs 16. Der Trennungsbereich 70 erstreckt sich in einer ringförmigen Form, die den Vorrichtungsbereich 16 umgibt.
  • Wie es in den 1 und 2 gezeigt ist, sind die Schutzringe 72a bis 72d p-Typ-Bereiche, wobei sie in einem Bereich bereitgestellt sind, der bei der vorderen Oberfläche 12a des Halbleitersubstrats 12 freigelegt ist. Es ist anzumerken, dass es nachstehend Fälle gibt, in denen die Schutzringe 72a bis 72d kollektiv als Schutzringe 72 bezeichnet werden. Die Schutzringe 72 erstrecken sich von der vorderen Oberfläche 12a in eine Tiefe, die im Wesentlichen gleich zu dem unteren Ende des Trennungsbereichs 70 ist. Wie es in 3 gezeigt ist, erstrecken sich die Schutzringe 72 in einer ringförmigen Form, die den Vorrichtungsbereich 16 umgibt. Genauer gesagt umgibt der Schutzring 72a auf einer am weitesten innenliegenden Seite eine Peripherie des Trennungsbereichs 70. Der Schutzring 72b, der der zweite von der Innenseite ist, umgibt eine Peripherie des Schutzrings 72a. Der Schutzring 72c, der der dritte von der Innenseite ist, umgibt eine Peripherie des Schutzrings 72b. Der Schutzring 72d auf der am weitesten außenliegenden Seite umgibt eine Peripherie des Schutzrings 72c. Wie es in den 1 und 2 gezeigt ist, ist ein Freiraum T1 zwischen dem Trennungsbereich 70 und dem Schutzring 72a bereitgestellt. Ein Freiraum T2 ist zwischen dem Schutzring 72a und dem Schutzring 72b bereitgestellt. Ein Freiraum T3 ist zwischen dem Schutzring 72b und dem Schutzring 72c bereitgestellt. Ein Freiraum T4 ist zwischen dem Schutzring 72c und dem Schutzring 72d bereitgestellt. Die Freiräume T1 bis T4 erfüllen eine Beziehung gemäß T1 < T2 < T3 < T4. Ferner weisen die Schutzringe 72a bis 72d Breiten W1 bis W4 in einer Richtung von der Innenseite zu der Außenseite auf (d.h. eine Richtung von dem Vorrichtungsbereich 16 zu der Endoberfläche 12c). Genauer gesagt weist der Schutzring 72a die Breite W1 auf. Der Schutzring 72b weist die Breite W2 auf. Der Schutzring 72c weist die Breite W3 auf. Der Schutzring 72d weist die Breite W4 auf. Die Breiten W1 bis W4 erfüllen eine Beziehung gemäß W1 > W2 > W3 > W4. Wie es in 3 gezeigt ist, umfasst jeder Schutzring 72 lineare Abschnitte, die sich gerade erstrecken, und Eckenabschnitte, die sich in eine Kurve erstrecken.
  • Der Abschlussbereich 74 ist ein n-Typ-Bereich, der eine hohe Konzentration von n-Typ-Störstellen beinhaltet. Die n-Typ-Störstellenkonzentration des Abschlussbereichs 74 ist höher als die n-Typ-Störstellenkonzentration des Driftbereichs 26. Wie es in 1 gezeigt ist, ist der Abschlussbereich 74 in einem Bereich bereitgestellt, der bei der vorderen Oberfläche 12a des Halbleitersubstrats 12 freigelegt ist. Ferner ist der Abschlussbereich 74 in einem Bereich bereitgestellt, der bei der Endoberfläche 12c des Halbleitersubstrats 12 freigelegt ist. Wie es in 3 gezeigt ist, ist der Abschlussbereich 74 in einer ringförmigen Form entlang der Endoberfläche 12c des Halbleitersubstrats 12 bereitgestellt. Ein Freiraum ist zwischen dem äußersten Schutzring 72d und dem Abschlussbereich 74 bereitgestellt.
  • Wie es in 1 gezeigt ist, sind der vorstehend genannte Driftbereich 26, der Pufferbereich 28 und der Kollektorbereich 32 über den Vorrichtungsbereich 16 zu dem peripheren Bereich 18 bereitgestellt. Das heißt, in dem peripheren Bereich 18 sind ebenso zugehörige Bereiche in der Reihenfolge des Kollektorbereichs 32, des Pufferbereichs 28 und des Driftbereichs 26 von der Seite der hinteren Oberfläche 12b geschichtet. Der Driftbereich 26, der Pufferbereich 28 und der Kollektorbereich 32 erstrecken sich zu der Endoberfläche 12c. Der Driftbereich 26 in dem peripheren Bereich 18 ist unter dem Trennungsbereich 70, den Schutzringen 72 und dem Abschlussbereich 74 bereitgestellt und stellt einen Kontakt mit diesen Bereichen her. Ferner ist der Driftbereich 26 in einem Freiraum zwischen dem Trennungsbereich 70 und dem Schutzring 72a bereitgestellt. Der Schutzring 72a ist von dem Trennungsbereich 70 durch den Driftbereich 26 getrennt. Nachstehend wird der Driftbereich 26 zwischen dem Trennungsbereich 70 und dem Schutzring 72a als ein Freiraumabschnitt 34a bezeichnet. Der Driftbereich 26 ist in Freiräumen zwischen den Schutzringen 72 bereitgestellt. Die Schutzringe 72 sind voneinander durch den Driftbereich 26 getrennt. Nachstehend wird der Driftbereich 26 zwischen dem Schutzring 72a und dem Schutzring 72b als ein Freiraumabschnitt 34b bezeichnet. Ferner wird der Driftbereich 26 zwischen dem Schutzring 72b und dem Schutzring 72c als ein Freiraumabschnitt 34c bezeichnet. Ferner wird der Driftbereich 26 zwischen dem Schutzring 72c und dem Schutzring 72d als ein Freiraumabschnitt 34d bezeichnet. Ferner können nachstehend die Freiraumabschnitte 34a bis 34d in einigen Fällen kollektiv als Freiraumabschnitte 34 bezeichnet werden. Der Driftbereich 26 ist in einem Freiraum zwischen dem Schutzring 72d und dem Abschlussbereich 74 bereitgestellt. Der Abschlussbereich 74 ist von dem Schutzring 72d durch den Driftbereich 26 getrennt.
  • Eine periphere filmartige Isolationsschicht 80, erste Feldplatten 82a bis 82d, zweite Feldplatten 84 und eine Abschlusselektrode 86 sind in der vorderen Oberfläche 12a des Halbleitersubstrats 12 in dem peripheren Bereich 18 bereitgestellt.
  • Wie es in den 1 und 2 gezeigt ist, ist die Abschlusselektrode 86 bei dem Abschlussbereich 74 bereitgestellt. Wie es in 4 gezeigt ist, ist die Abschlusselektrode 86 in einer ringförmigen Form entlang dem Abschlussbereich 74 bereitgestellt. Die Abschlusselektrode 86 stellt einen ohmschen Kontakt mit dem Abschlussbereich 74 her.
  • Wie es in den 1 und 2 gezeigt ist, deckt die periphere filmartige Isolationsschicht 80 eine Gesamtheit der vorderen Oberfläche 12a in dem peripheren Bereich 18 mit Ausnahme der Abschlusselektrode 86 und Kontaktlöchern, die nachstehend zu beschreiben sind, ab.
  • Die ersten Feldplatten 82a bis 82d sind innerhalb der peripheren filmartigen Isolationsschicht 80 bereitgestellt. Nachstehend wird in der peripheren filmartigen Isolationsschicht 80 in einigen Fällen ein Abschnitt, der niedriger als die ersten Feldplatten 82a bis 82d angeordnet ist, als eine erste periphere filmartige Isolationsschicht 80a bezeichnet, wobei der andere Teil (ein Teil, der die ersten Feldplatten 82a bis 82d bedeckt) als eine zweite periphere filmartige Isolationsschicht 80b bezeichnet wird. Ferner können nachstehend die ersten Feldplatten 82a bis 82d in einigen Fällen kollektiv als erste Feldplatten 82 bezeichnet werden.
  • Die ersten Feldplatten 82 sind aus leitfähigen Polysilizium konfiguriert. Die ersten Feldplatten 82 sind jeweils über zugehörige entsprechende Schutzringen 72 angeordnet. Das heißt, die erste Feldplatte 82a ist über dem Schutzring 72a angeordnet. Die erste Feldplatte 82b ist über dem Schutzring 72b angeordnet. Die erste Feldplatte 82c ist über dem Schutzring 72c angeordnet. Die erste Feldplatte 82d ist über dem Schutzring 72d angeordnet. Wie es in 4 gezeigt ist, erstrecken sich die ersten Feldplatten 82 jeweils in einer ringförmigen Form entlang zugehörigen entsprechenden Schutzringen 72 (d.h. der Schutzring 72 ist darunter angeordnet). Jede erste Feldplatte 82 umfasst lineare Abschnitte, die sich gerade erstrecken, und Eckenabschnitte, die sich in einer Kurve erstrecken. Breiten der ersten Feldplatten 82 sind breiter als die Breiten der Schutzringe 72 darunter. Somit überschneitet sich, wenn das Halbleitersubstrat 12 in der Draufsicht betrachtet wird, die Gesamtheit jedes Schutzrings 72 mit der entsprechenden ersten Feldplatte 82 darüber. Wie es in den 1 und 2 gezeigt ist, ist die erste periphere filmartige Isolationsschicht 80a unter allen der ersten Feldplatten 82 angeordnet. Die ersten Feldplatten 82 sind mit Zwischenräumen dazwischen bereitgestellt. Die periphere filmartige Isolationsschicht 80 ist in den Freiräumen zwischen den ersten Feldplatten 82 bereitgestellt. Die ersten Feldplatten 82 sind voneinander durch die periphere filmartige Isolationsschicht 80 isoliert. Eine obere Oberfläche der ersten Feldplatte 82a wird durch die zweite periphere filmartige Isolationsschicht 80b bedeckt.
  • Die zweiten Feldplatten 84 sind aus Metall konfiguriert. Die zweiten Feldplatten 84 sind auf der zweiten peripheren filmartigen Isolationsschicht 80b bereitgestellt. Eine Dicke der zweiten Feldplatten 84 ist dicker als eine Dicke der ersten Feldplatten 82. Wie es in 4 gezeigt ist, sind die zweiten Feldplatten 84 lokal über den ersten Feldplatten 82 bereitgestellt. Das heißt, die zweiten Feldplatten 84 sind derart bereitgestellt, dass sie sich mit Teilen der ersten Feldplatten 82 in einer Umfangsrichtung überschneiden. Eine Vielzahl von zweiten Feldplatten 84 ist über einer ersten Feldplatte 82 bereitgestellt. Die zweiten Feldplatten 84 sind über den linearen Abschnitten der ersten Feldplatte 82 bereitgestellt. Das heißt, die zweiten Feldplatten 84 sind über den linearen Abschnitten jedes Schutzrings 72 bereitgestellt. Die zweiten Feldplatten 84 sind nicht über den Eckenabschnitten jeder ersten Feldplatte 82 bereitgestellt. Das heißt, die zweiten Feldplatten 84 sind nicht über den Eckenabschnitten jedes Schutzrings 72 bereitgestellt. Die zweiten Feldplatten 84 über einer ersten Feldplatte 82 sind bei Positionen bereitgestellt, die in einer longitudinalen Richtung (eine Richtung, entlang der sich die erste Feldplatte 82 erstreckt) in Bezug auf jede der zweiten Feldplatten bei benachbarten ersten Feldplatten 82 verschoben sind. Beispielsweise sind die zweiten Feldplatten 84 über der ersten Feldplatte 82b bei Positionen angeordnet, die in der Richtung, entlang der sich die erste Feldplatte 82b erstreckt, in Bezug auf die zweiten Feldplatten 84 der benachbarten ersten Feldplatten 82a, 82c versetzt sind. Aufgrund dessen können breite Freiräume zwischen den zweiten Feldplatten 84 sichergestellt werden.
  • 5 zeigt eine vergrößerte Draufsicht einer zweiten Feldplatte 84. Ferner zeigt 6 eine Querschnittsdarstellung einer Peripherie der zweiten Feldplatte 84 entlang einer Linie VI-VI in 5, und 7 zeigt eine Querschnittsdarstellung einer Peripherie der zweiten Feldplatte 84 entlang einer Linie VII-VII in 5. Es ist anzumerken, dass in den 5 bis 7 die zweite Feldplatte 84, die über dem Schutzring 72a angeordnet ist, als das Beispiel gezeigt ist, wobei jedoch alle der zweiten Feldplatten 84 den nachstehend beschriebenen Aufbau aufweisen. Wie es in den 5 und 6 gezeigt ist, ist ein Kontaktloch 90 unter der zweiten Feldplatte 84 bereitgestellt. Genauer gesagt ist ein Durchgangsloch 83 in der ersten Feldplatte 82 bereitgestellt, die unter der zweiten Feldplatte 84 positioniert ist. Das Durchgangsloch 83 durchbohrt die periphere filmartige Isolationsschicht 80 von einer vorderen Oberfläche zu einer hinteren Oberfläche hiervon. Das Kontaktloch 90 durchbohrt die periphere filmartige Isolationsschicht 80 von einer vorderen Oberfläche zu einer hinteren Oberfläche hiervon, indem es durch das Durchgangsloch 83 hindurchgeht. Das Kontaktloch 90 ist aus dem gleichen Metall wie die zweite Feldplatte 84 konfiguriert. Das Kontaktloch 90 verbindet die zweite Feldplatte 84 mit dem Schutzring 72, der darunter angeordnet ist. Die periphere filmartige Isolationsschicht 80 ist zwischen dem Kontaktloch 90 und der ersten Feldplatte 82 (d.h. zwischen dem Kontaktloch 90 und einer inneren Oberfläche des Durchgangslochs 83) bereitgestellt. Eine Mittellinie C1 in den 5 bis 7 zeigt eine Mittellinie des Schutzrings 72 in einer Richtung von der Innenseite zu der Außenseite (d.h. die Breitenrichtung des Schutzrings 72) an. Wie es in den 5 und 6 gezeigt ist, ist die Gesamtheit des Kontaktlochs 90 mehr auf der Innenseite als die Mittellinie C1 bereitgestellt. Das heißt, das Kontaktloch 90 ist mit einem Abschnitt des Schutzrings 72 verbunden, der mehr auf der Innenseite als die Mittellinie C1 angeordnet ist.
  • Wie es in den 5 und 7 gezeigt ist, ist ein Kontaktloch 92 unter der zweiten Feldplatte 84 bereitgestellt. Das Kontaktloch 92 ist bei einer Position bereitgestellt, die zu dem Kontaktloch 90 unterschiedlich ist. Das Kontaktloch 92 ist aus dem gleichen Metall wie die zweite Feldplatte 84 konfiguriert. Das Kontaktloch 92 durchbohrt die zweite periphere filmartige Isolationsschicht 80b von einer vorderen Oberfläche zu einer hinteren Oberfläche hiervon. Das Kontaktloch 92 verbindet die zweite Feldplatte 84 mit der ersten Feldplatte 82, die darunter angeordnet ist. Somit ist die erste Feldplatte 82 mit dem Schutzring 72 über das Kontaktlock 92, die zweite Feldplatte 84 und das Kontaktloch 90 verbunden. Wie es in den 5 und 7 gezeigt ist, ist die Gesamtheit des Kontaktlochs 92 mehr auf der Innenseite als die Mittellinie C1 bereitgestellt. Das heißt, das Kontaktloch 92 ist mit einem Abschnitt der ersten Feldplatte 82 verbunden, der mehr auf der Innenseite als die Mittellinie C1 angeordnet ist.
  • Als Nächstes wird ein Betrieb des Halbleitergeräts 10 beschrieben. Wenn ein Potential, das größer oder gleich einem Schwellenwert ist, an die Gateelektroden 44 angelegt wird, werden Kanäle in dem Körperbereich 22 in Bereichen ausgebildet, die zu den filmartigen Gateisolationsschichten 42 benachbart sind. Wenn die Rückelektrode 62 dazu gelangt, ein höheres Potential als die Vorderelektrode 60 in einem Zustand zu haben, in dem die Kanäle ausgebildet sind, schaltet sich der IGBT EIN und ein Strom fließt von der Rückelektrode 62 zu der Vorderelektrode 60.
  • Die Kanäle verschwinden, indem das Potential der Gateelektroden 44 verringert wird, wobei als Ergebnis hiervon sich der IGBT AUS schaltet. Indem dies getan wird, wird eine Sperrspannung bzw. Umkehrspannung an pn-Übergänge bei Schnittflächen zwischen den p-Typ-Bereichen, die den Körperbereich 22 und den Trennungsbereich 70 umfassen, und dem Driftbereich 26 angelegt. Aufgrund dessen erstreckt sich eine Verarmungsschicht bzw. Sperrschicht von dem Körperbereich 22 und dem Trennungsbereich 70 in den Driftbereich 26. In dem peripheren Bereich 18 erstreckt sich die Verarmungsschicht bzw. Sperrschicht von dem Trennungsbereich 70 in Richtung der Außenseite. Wenn die Sperrschicht, die sich von dem Trennungsbereich 70 erstreckt, den Schutzring 72a erreicht, erstreckt sich die Sperrschicht weiter in Richtung der Außenseite über die Schutzringe 72a bis 72d. Aufgrund dessen erstreckt sich die Sperrschicht in die Nähe des Abschlussbereichs 74. Das heißt, der Driftbereich 26 um den Trennungsbereich 70 und die Schutzringe 72 herum wird verarmt. Die Isolationsleistung des Trennungsbereichs 70 ist durch den verarmten Driftbereich 26 sichergestellt. In einem Zustand, in dem der IGBT AUS ist, wird ein Potential des Abschlussbereichs 74 im Wesentlichen gleich zu dem Potential der Rückelektrode 62. Aufgrund dessen wird an den peripheren Bereich 18 ein elektrisches Feld in einer lateralen bzw. seitlichen Richtung (eine Richtung, die sich von dem Abschlussbereich 74 zu dem Trennungsbereich 70 erstreckt) angelegt. Dieses elektrische Feld wird hauptsächlich an den verarmten Driftbereich 26 angelegt. In dem Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel ist eine Struktur zum Verringern des elektrischen Felds bereitgestellt, das an den verarmten Driftbereich 26 angelegt wird. Nachstehend wird dies ausführlich beschrieben.
  • 8 zeigt eine elektrische Feldverteilung in der Nähe der vorderen Oberfläche 12a in dem peripheren Bereich 18 des Halbleitergeräts 10, wenn der IGBT AUS ist. Wie es in 8 gezeigt ist, wird, wenn der IGBT auf AUS schaltet, das elektrische Feld in dem verarmten Driftbereich 26 (d.h. in den Freiraumabschnitten 34) zwischen dem Trennungsbereich 70 und den Schutzringen 72 erzeugt. Ein Spitzenwert des elektrischen Felds in den Freiraumabschnitten 34 wird in einem Bereich mehr auf der Innenseite als ein Mittelabschnitt C2 jedes Freiraumabschnitts 34 in der Breitenrichtung erzeugt. Das heißt, in jedem Freiraumabschnitt 34 ist das elektrische Feld in einem Bereich 35a mehr auf der Innenseite als der Mittelabschnitt C2 höher als in einem Bereich 35b auf der Außenseite des Mittelabschnitts C2. Anders ausgedrückt weisen die Bereiche 35b, die benachbart zu den Schutzringen 72 auf der Innenseite sind, ein niedrigeres elektrisches Feld als die Bereiche 35a auf, die benachbart zu den Schutzringen 72 auf der Außenseite sind.
  • Wie es vorstehend beschrieben ist, stellt das Kontaktloch 90 einen Kontakt mit einem zugehörigen entsprechenden Schutzring 72 her. Da die Kontaktlöcher 90 lokal bereitgestellt sind, kann es Fälle geben, in denen das elektrische Feld in dem Driftbereich 26 (d.h. dem Freiraumabschnitt 34), der die Kontaktlöcher 90 umgibt, durch die Kontaktlöcher 90 gestört werden kann. Wenn das elektrische Feld in einem Bereich gestört wird, in dem ein hohes elektrisches Feld erzeugt wird, werden noch höhere elektrische Felder durch das elektrische Feld, das sich bei einem Teil innerhalb eines derartigen Bereichs konzentriert, erzeugt. In dem Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel stellen jedoch die Kontaktlöcher 90 einen Kontakt mit dem entsprechenden Schutzring 72 mehr auf der Innenseite als die Mittellinie C1 dieses Schutzrings 72 her. Aufgrund dessen wird, obwohl der Bereich 35b in Kontakt mit diesem Schutzring 72 auf der Innenseite innerhalb des Freiraumabschnitts 34 durch das Kontaktloch 90 beeinflusst werden wird, der Bereich 35a in Kontakt mit diesem Schutzring 72 auf der Außenseite jedoch schwerlich einen Einfluss der Kontaktlöcher 90 empfangen. Da vermieden wird, dass das elektrische Feld in dem Bereich 35a, in dem das hohe elektrische Feld erzeugt wird, durch die Kontaktlöcher 90 gestört wird, wird somit die Erzeugung eines noch höheren elektrischen Felds bei einem Teil des Bereichs 35a unterdrückt. Ferner wird, obwohl die elektrische Feldkonzentration wahrscheinlich in dem Bereich 35b durch den Einfluss der Kontaktlöcher 90 auftritt, jedoch, da das elektrische Feld in dem Bereich 35b nicht so groß ist, ein bedeutend hohes elektrisches Feld nicht erzeugt werden, auch wenn eine elektrische Feldkonzentration darin auftritt. Dementsprechend wird, indem das Kontaktloch 90 hergestellt wird, um einen Kontakt mit dem entsprechenden Schutzring 72 mehr auf der Innenseite als die zugehörige Mittellinie C1 herzustellen, die Erzeugung der hohen elektrischen Felder in dem peripheren Bereich 18 unterdrückt.
  • Ferner gibt es, wie es in 9 gezeigt ist, Fälle, in denen die Kontaktlöcher 90 auf der Innenseite der Schutzringe 72 durch einen Herstellungsfehler angeordnet sind. Als solches wird, wenn die Positionen der Kontaktlöcher 90 versetzt sind, das elektrische Feld in der Nähe von Kontaktschnittstellen zwischen den Kontaktlöchern 90 und den Freiraumabschnitten 34 konzentriert. Da jedoch, wie es vorstehend beschrieben ist, das elektrische Feld, das in den Bereichen 35b erzeugt wird, die benachbart zu den Schutzringen 72 auf der Innenseite sind, klein ist, wird ein so bedeutend hohes elektrisches Feld nicht erzeugt werden, auch wenn eine elektrische Feldkonzentration darin auftritt. Wie es vorstehend beschrieben ist, ist es gemäß diesem Aufbau weniger wahrscheinlich, dass das hohe elektrische Feld in dem peripheren Bereich 18 erzeugt wird, auch in dem Fall, in dem der Positionsversatz der Kontaktlöcher 90 aufgrund des Herstellungsfehlers erzeugt wird.
  • Ferner wird in den Freiraumabschnitten 34 in der Nähe der Eckenabschnitte der Schutzringe 72 ein höheres elektrisches Feld als in den Freiraumabschnitten 34 in der Nähe der linearen Abschnitte erzeugt. In dem Halbleitergerät 10 sind die zweiten Feldplatten 84 nicht über den Eckenabschnitten der Schutzringe 72 bereitgestellt. Das heißt, es ist kein Kontaktloch über den Eckenabschnitten der Schutzringe 72 bereitgestellt. Aufgrund dessen wird verhindert, dass das elektrische Feld in den Freiraumabschnitten 34 in der Nähe der Eckenabschnitte der Schutzringe 72 durch Kontaktlöcher gestört wird. Aufgrund dessen kann die Erzeugung des hohen elektrischen Felds in der Nähe der Eckenabschnitte unterdrückt werden.
  • Es ist anzumerken, dass, wie es vorstehend beschrieben ist, die Schutzringe 72 auf der Außenseite schmalere Breiten aufweisen. Aufgrund dessen ist es schwierig, Kontaktlöcher 90 auszubilden, die die Schutzringe 72 auf der Außenseite mit schmaleren Breiten kontaktieren (beispielsweise den Schutzring 72b), wobei die Positionen der Kontaktlöcher 90 wahrscheinlicher in Bezug auf den Schutzring 72 versetzt sind. Indem jedoch die Kontaktlöcher 90 absichtlich zu der Innenseite in Bezug auf die Mittellinie jedes Schutzrings 72 in der Breitenrichtung versetzt werden, wie es vorstehend beschrieben ist, kann die Erzeugung des hohen elektrischen Felds in Bereichen, die benachbart zu den Schutzringen 72 auf der Außenseite sind, auch in Fällen unterdrückt werden, in denen der Positionsversatz der Kontaktlöcher 90 auftritt. Das heißt, der Aufbau, der die Kontaktlöcher 90 zu der Innenseite versetzt, ist insbesondere für Schutzringe mit schmalen Breiten wirksam, wie beispielsweise dem Schutzring 72d auf der Außenseite.
  • Ferner zeigt 10 eine elektrische Feldverteilung eines Halbleitergeräts eines Vergleichsbeispiels, die 8 entspricht. Wie es vorstehend beschrieben ist, erfüllen in dem Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel die Freiräume T1 bis T4 die Beziehung gemäß T1 < T2 < T3 < T4, und die Breiten W1 bis W4 erfüllen die Beziehung gemäß W1 > W2 > W3 > W4. Demgegenüber sind in dem Halbleitergerät gemäß dem Vergleichsbeispiel Freiräume T1 bis T4 im Wesentlichen gleich und Breiten W1 bis W4 sind im Wesentlichen gleich. Andere Konfigurationen des Halbleitergeräts des Vergleichsbeispiels sind im Wesentlichen gleich zu denen des Halbleitergeräts 10 gemäß dem vorliegenden Ausführungsbeispiel.
  • Wie es in 10 gezeigt ist, werden in dem Fall, in dem die Freiräume T1 bis T4 gleich sind und die Breiten W1 bis W4 gleich sind, höhere elektrische Felder in den Freiraumabschnitten 34 auf der Innenseite erzeugt. Insbesondere ist es wahrscheinlich, dass das hohe elektrische Feld in dem Freiraumabschnitt 34a zwischen dem Trennungsbereich 70 und dem Schutzring 72a auftritt.
  • Diesbezüglich ist in 8 die Beziehung gemäß T1 < T2 < T3 < T4 erfüllt. Wenn der Freiraum schmaler gemacht wird, wird das elektrische Feld, das in diesem Freiraumabschnitt 34 erzeugt wird, kleiner. In dem Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel wird das elektrische Feld für Freiraumabschnitte 34 auf der Innenseite mehr unterdrückt, da die Beziehung gemäß T1 < T2 < T3 < T4 erfüllt ist. Insbesondere wird, da der Freiraum T1 der kleinste ist, das elektrische Feld, das in dem Freiraumabschnitt 34a erzeugt wird, der den Freiraum T1 aufweist, besonders unterdrückt.
  • Ferner ist in 8 die Beziehung gemäß W1 > W2 > W3 > W4 erfüllt. Wenn die Breite eines Schutzrings 72 schmaler gemacht wird, wird das elektrische Feld, das in einem Freiraumabschnitt 34 benachbart zu diesem Schutzring 72 auf der Innenseite erzeugt wird, kleiner. In dem Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel wird das elektrische Feld für Freiraumabschnitte 34 auf der Innenseite mehr unterdrückt, da die Beziehung gemäß W1 > W2 > W3 > W4 erfüllt ist. Insbesondere wird, da die Breite W1 des Schutzrings 72a die kleinste ist, das elektrische Feld, das in dem Freiraumabschnitt 34a benachbart zu dem Schutzring 72a auf der Innenseite erzeugt wird, besonders unterdrückt.
  • Wie es vorstehend beschrieben ist, sind entgegen der Tatsache, dass höhere elektrische Felder in den Freiraumabschnitten 34 auf der Innenseite in dem Halbleitergerät gemäß dem Vergleichsbeispiel erzeugt werden, in dem die Freiräume T1 bis T4 im Wesentlichen gleich sind und die Breiten W1 bis W4 im Wesentlichen gleich sind, in dem Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel die Freiräume T1 bis T4 und die Breiten W1 bis W4 derart justiert, dass das elektrische Feld zu einem größeren Grad für die Freiraumabschnitte 34 auf der Innenseite unterdrückt wird. Aufgrund dessen werden, wie es in 8 gezeigt ist, in dem Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel die Spitzenwerte der elektrischen Felder, die in den Freiraumabschnitten 34 erzeugt werden, im Vergleich zu denen gemäß 10 gleichförmig. Das heißt, die elektrischen Felder können gleichmäßig in dem peripheren Bereich 18 verteilt werden. Indem die elektrischen Felder gleichmäßig, wie es vorstehend beschrieben ist, verteilt werden, wird der maximale Wert der elektrischen Felder, die in dem peripheren Bereich 18 erzeugt werden, kleiner. Aufgrund dessen weist das Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel einen hohen Spannungswiderstand auf.
  • Ferner gibt es Fälle, in denen Ladungen, die auf der Außenseite vorhanden sind, an der vorderen Oberfläche des Halbleitergeräts 10 anhaften. Wenn das elektrische Feld in dem peripheren Bereich 18 durch derartige externe Ladungen gestört wird, kann ein hohes elektrisches Feld lokal innerhalb des peripheren Bereichs 18 erzeugt werden. In dem Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel, sind jedoch die ersten Feldplatten 82 über der vorderen Oberfläche des peripheren Bereichs 18 angeordnet. Durch einen Abschirmeffekt der ersten Feldplatten 82 wird vermieden, dass die elektrischen Felder, die durch die externen Ladungen erzeugt werden, das elektrische Feld in dem peripheren Bereich 18 beeinflussen. Insbesondere sind in dem Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel, da eine Dicke der ersten Feldplatten 82 dünn ist, Freiräume zwischen den ersten Feldplatten 82 klein. Das heißt, die ersten Feldplatten 82 sind mit einer hohen Dichte angeordnet. Aufgrund dessen kann ein noch höherer Abschirmeffekt erreicht werden.
  • Ferner weisen die zweiten Feldplatten 84 eine dicke Dicke auf und weisen eine niedrige Bearbeitbarkeit auf. Aufgrund dessen müssen bei einer Bearbeitung der zweiten Feldplatten 84 durch Ätzen große Freiräume zwischen den zweiten Feldplatten 84 bereitgestellt werden. In dem Halbleitergerät 10 gemäß dem vorliegenden Ausführungsbeispiel können, da die zweiten Feldplatten 84 nur bei Teilen der ersten Feldplatten 82 bereitgestellt werden, die zweiten Feldplatten 84 angeordnet werden, indem sie über dem Halbleitersubstrat 12 verteilt werden. Aufgrund dessen stören sich die zweiten Feldplatten 84 einander nicht, auch wenn die ersten Feldplatten 82 mit einer hohen Dichte angeordnet werden, wobei die zweiten Feldplatten 84 mit ausreichenden Freiräumen angeordnet werden können. Ferner können die ersten Feldplatten 82 mit den Schutzringen 72 über die zweiten Feldplatten 84 verbunden werden, sodass das Potenzial der ersten Feldplatten 82 hierdurch stabilisiert werden kann.
  • Ferner kann durch ein Anordnen der ersten Feldplatten 82 mit einer hohen Dichte, wie es vorstehend beschrieben ist, die Breite des peripheren Bereichs 18 kleiner gemacht werden. Aufgrund dessen kann die Größe des Halbleitergeräts 10 kompakt gemacht werden.
  • Als Nächstes wird ein Herstellungsverfahren des Halbleitergeräts 10 beschrieben. Es ist anzumerken, dass das Herstellungsverfahren bezüglich der Ausbildung von filmartigen Leitungsschichten und filmartigen Isolationsschichten auf dem peripheren Bereich 18 charakteristisch ist, sodass nur zugehörige Verarbeitungen beschrieben werden.
  • Die erste periphere filmartige Isolationsschicht 80a wird auf der vorderen Oberfläche 12a in dem peripheren Bereich 18 ausgebildet, nachdem die p-Typ-Bereiche und die n-Typ-Bereiche in dem Halbleitersubstrat 12 ausgebildet worden sind. Dann wird eine Polysiliziumschicht mit einer dünnen Dicke auf der ersten peripheren filmartigen Isolationsschicht 80a ausgebildet. Dann wird die Polysiliziumschicht selektiv geätzt, um ein Muster der ersten Feldplatten 82 auszubilden. Aufgrund dessen werden die ersten Feldplatten 82 ausgebildet. Da die Dicke der Polysiliziumschicht dünn ist, kann die Polysiliziumschicht sehr genau durch das Ätzen bearbeitet werden. Aufgrund dessen kann die Vielzahl von ersten Feldplatten 82 mit einer hohen Dichte ausgebildet werden. Als nächstes wird die zweite periphere filmartige Isolationsschicht 80b auf den ersten Feldplatten 82 ausgebildet. Als Nächstes werden Durchgangslöcher, die den Kontaktlöchern 90 entsprechen, und Durchgangslöcher, die den Kontaktlöchern 92 entsprechen, in der peripheren filmartigen Isolationsschicht 80 ausgebildet. Dann werden die Kontaktlöcher 90, 92 ausgebildet, indem Metall in jedem der Durchgangslöcher aufgewachsen wird. Bei dieser Gelegenheit wird eine filmartige Metallschicht ebenso auf der zweiten peripheren filmartigen Isolationsschicht 80b aufgewachsen. Ferner wächst eine Metallschicht auf der vorderen Oberfläche 12a des Halbleitersubstrats 12 in dem Vorrichtungsbereich 16. Hierbei wird die filmartige Metallschicht dick aufgewachsen. Dann wird die Metallschicht selektiv geätzt, um ein Muster der zweiten Feldplatten 84 auszubilden. Aufgrund dessen werden die zweiten Feldplatten 84 ausgebildet. Ferner wird die Vorderelektrode 60 ausgebildet, indem die filmartige Metallschicht in dem Vorrichtungsbereich 16 von den zweiten Feldplatten 84 getrennt wird. Da die Dicke der Metallschicht dick ist, ist es schwierig, die filmartige Metallschicht mit hoher Genauigkeit zu bearbeiten. Da jedoch die zweiten Feldpatten 84 lokal auf den ersten Feldplatten 82 ausgebildet sind, können die zweiten Feldplatten 84 angeordnet werden, indem sie verteilt werden. Aufgrund dessen können ausreichende Freiräume zwischen den zweiten Feldplatten 84 bereitgestellt werden. Gemäß den vorstehend beschriebenen Verarbeitungen wird die Struktur auf der Seite der vorderen Oberfläche 12a des Halbleitergeräts 10 vervollständigt. Danach wird das Halbleitergerät 10 vervollständigt, indem die Struktur auf der Seite der hinteren Oberfläche 12b ausgebildet wird.
  • Als Nächstes wird eine Beziehung der ein Bestandteil bildenden Merkmale des vorstehend genannten Ausführungsbeispiels und der ein Bestandteil bildenden Merkmale der Patentansprüche beschrieben. Die ersten Feldplatten gemäß dem Ausführungsbeispiel sind ein Beispiel einer ersten peripheren filmartigen Leitungsschicht in den Patentansprüchen. Die zweiten Feldplatten gemäß dem Ausführungsbeispiel sind ein Beispiel einer zweiten peripheren filmartigen Leitungsschicht in den Patentansprüchen. Der IGBT gemäß dem Ausführungsbeispiel ist ein Beispiel einer Halbleitervorrichtung in den Patentansprüchen. Die Kontaktlöcher 92 gemäß dem Ausführungsbeispiel sind ein Beispiel eines ersten Kontaktlochs in den Patentansprüchen. Die Kontaktlöcher 90 gemäß dem Ausführungsbeispiel sind ein Beispiel eines zweiten Kontaktlochs in den Patentansprüchen. Die p-Typ-Bereiche, die den Körperbereich 22 und den Trennungsbereich 70 umfassen, gemäß dem Ausführungsbeispiel sind ein Beispiel eines Hauptbereichs in den Patentansprüchen. Der Schutzring 72a gemäß dem Ausführungsbeispiel ist ein Beispiel eines Schutzrings, der auf einer am weitesten innenliegenden Seite angeordnet ist, in den Patentansprüchen.
  • Es ist anzumerken, dass in dem vorstehend beschriebenen Ausführungsbeispiel die Kontaktlöcher 90 für ein Verbinden der zweiten Feldplatten 84 und der Schutzringe 72 sowie die Kontaktlöcher 92 für ein Verbinden der ersten Feldplatten 82 und der zweiten Feldplatten 84 separat ausgebildet worden sind. Wie es jedoch in 11 gezeigt ist, können der Schutzring 72, die erste Feldplatte 82 und die zweite Feldplatte 84 miteinander durch ein Kontaktloch 94 verbunden werden. In diesem Fall fungiert das Kontaktloch 94 sowohl als das erste Kontaktloch als auch als das zweite Kontaktloch in den Patentansprüchen.
  • Ferner ist in dem vorstehend beschriebenen Ausführungsbeispiel der IGBT in dem Vorrichtungsbereich 16 ausgebildet worden, wobei jedoch statt des IGBT ein MOS-FET darin ausgebildet werden kann. Der MOSFET kann in dem Vorrichtungsbereich 16 ausgebildet werden, indem ein n-Typ-Bereich (Drainbereich), der die Rückelektrode 62 kontaktiert, mit einer hohen n-Typ-Störstellenkonzentration anstatt des Kollektorbereichs 32 ausgebildet wird. Ferner kann, wie es in 12 gezeigt ist, eine Diode in dem Vorrichtungsbereich 16 ausgebildet werden. In dem Aufbau gemäß 12 wird ein p-Typ-Anodenbereich 38, der die Vorderelektrode 60 kontaktiert, auf der Seite der vorderen Oberfläche des Driftbereichs 26 in dem Vorrichtungsbereich 16 ausgebildet. Ferner wird ein n-Typ-Kathodenbereich 39 mit einer hohen Konzentration und einer Kontaktherstellung mit der Rückelektrode 62 auf der Seite der hinteren Oberfläche des Pufferbereichs 28 ausgebildet. Auch in dem Fall eines Ausbildens der Diode, wie es in 12 gezeigt ist, erstreckt sich die Verarmungsschicht bzw. Sperrschicht in den peripheren Bereich 18, wenn die Umkehrspannung bzw. Sperrspannung an die Diode angelegt wird. Aufgrund dessen wird das elektrische Feld in dem peripheren Bereich 18 auf ähnliche Weise wie in dem vorstehend beschriebenen Ausführungsbeispiel unterdrückt. Ferner kann eine Vielzahl von Halbleitervorrichtungen von unterschiedlichen Typen in dem Vorrichtungsbereich 16 ausgebildet werden.
  • Ferner ist in dem vorstehend beschriebenen Ausführungsbeispiel die Gesamtheit der Kontaktlöcher 90 mehr auf der Innenseite als die Mittellinien C1 der Schutzringe 72 in der Breitenrichtung positioniert. Wie es jedoch in 13 gezeigt ist, kann ein Teil jedes Kontaktlochs 90 mehr zu der Außenseite als die Mittellinie C1 herausragen. Solange eine Mitte C3 des Kontaktlochs 90 mehr auf der Innenseite als die Mittellinie C1 positioniert ist, kann der Teil des Kontaktlochs 90 mehr auf der Außenseite als die Mittellinie C1 positioniert sein. Auch durch eine derartige Konfiguration können die Störungen in dem elektrischen Feld in dem Bereich benachbart zu jedem Schutzring 72 auf der zugehörigen Außenseite unterdrückt werden.
  • Ferner werden in dem vorstehend beschriebenen Ausführungsbeispiel die zweiten Feldplatten 84 in einer Inselform auf allen Schutzringen 72 ausgebildet. Wie es jedoch in 14 gezeigt ist, kann eine zweite Feldplatte 84, die sich in einer ringförmigen Form entlang einem zugehörigen entsprechenden Schutzring 72 erstreckt, auf einem oder mehreren der Schutzringe 72 bereitgestellt werden. Obwohl es in 14 nicht gezeigt ist, sind die Kontaktlöcher 90, 92 unter den ringförmigen zweiten Feldplatten 84 ausgebildet. Auch in diesem Fall ist es zu bevorzugen, dass die Mitten der Kontaktlöcher 90 unter der ringförmigen zweiten Feldplatte 84 mehr auf der Innenseite als die Mittellinie C1 des entsprechenden Schutzrings 72 angeordnet sind.
  • Einige der technischen Elemente, die hier offenbart sind, werden nachstehend aufgelistet. Es ist anzumerken, dass die technischen Elemente, die nachstehend genannt sind, jeweils unabhängig nützlich sind.
  • In einem Beispiel des Halbleitergeräts, das hier offenbart ist, kann jeder der Schutzringe einen linearen Abschnitt, der sich in einer Draufsicht entlang der Dickenrichtung gerade erstreckt, und einen Eckenabschnitt umfassen, der sich in der Draufsicht entlang der Dickenrichtung in einer Kurve erstreckt. Bei dieser Gelegenheit können die zweiten Kontaktlöcher bei Positionen angeordnet sein, die die linearen Abschnitte in der Draufsicht entlang der Dickenrichtung überschneiden, und können nicht bei Positionen angeordnet sein, die die Eckenabschnitte in der Draufsicht entlang der Dickenrichtung überschneiden.
  • Gemäß dieser Konfiguration kann, da der Driftbereich in der Nähe der Eckenabschnitte, wo das hohe elektrische Feld wahrscheinlich erzeugt wird, keinen Einfluss des zweiten Kontaktlochs empfängt, unterdrückt werden, dass das hohe elektrische Feld in der Nähe der Eckenabschnitte erzeugt wird.
  • In einem Beispiel des Halbleitergeräts, das hier offenbart ist, kann das Halbleitersubstrat einen Hauptbereich des p-Typs umfassen, der in Kontakt mit der Vorderelektrode ist, und der von jedem der Schutzringe durch den Driftbereich getrennt ist. Bei dieser Gelegenheit ist ein Freiraum zwischen dem Hauptbereich und dem Schutzring, der auf der am weitesten innenliegenden Seite angeordnet ist, vorzugsweise kleiner als jeder Freiraum zwischen benachbarten Schutzringen.
  • Gemäß dieser Konfiguration kann die elektrische Feldverteilung in dem peripheren Bereich weiter gleichförmig gemacht werden.
  • In einem Beispiel des Halbleitergeräts, das hier offenbart ist, vergrößert sich unter Freiräumen zwischen benachbarten Schutzringen jeder Freiraum, wenn er auf einer Außenseite positioniert ist.
  • Gemäß dieser Konfiguration kann die elektrische Feldverteilung in dem peripheren Bereich weiter gleichförmig gemacht werden.
  • In einem Beispiel des Halbleitergeräts, das hier offenbart ist, kann sich zwischen Breiten der Schutzringe jede Breite vergrößern, wenn der Schutzring auf einer Außenseite positioniert ist.
  • Entsprechend dieser Konfiguration kann die elektrische Feldverteilung in dem peripheren Bereich weiter gleichförmig gemacht werden.
  • Spezifische Beispiele der vorliegenden Erfindung sind ausführlich beschrieben worden, wobei diese jedoch lediglich beispielhafte Angaben sind und somit den Umfang der Patentansprüche nicht begrenzen. Die in den Patentansprüchen beschriebene Technik umfasst Modifikationen und Variationen der spezifischen Beispiele, die vorstehend dargestellt wurden. Technische Merkmale, die in der Beschreibung und der Zeichnung beschrieben sind, können alleine oder in verschiedenen Kombinationen technisch nützlich sein, wobei sie nicht auf die Kombinationen, wie sie ursprünglich beansprucht sind, begrenzt sind. Ferner kann die Technik, die in der Beschreibung und der Zeichnung beschrieben ist, gleichzeitig eine Vielzahl von Zielen erreichen, wobei eine technische Bedeutung hiervon in einem Erreichen irgendeines von derartigen Zielen liegt.
  • Ein Halbleitergerät umfasst ein Halbleitersubstrat, das einen Vorrichtungsbereich und einen peripheren Bereich umfasst. Der periphere Bereich umfasst Schutzringe. Eine erste periphere filmartige Isolationsschicht, erste periphere filmartige Leitungsschichten, eine zweite periphere filmartige Isolationsschicht und zweite periphere filmartige Leitungsschichten sind in dem peripheren Bereich geschichtet. Jeder der ersten peripheren filmartigen Leitungsschichten erstreckt sich ringförmig. Jede der zweiten peripheren filmartigen Leitungsschichten überschneidet einen Teil der entsprechenden ersten peripheren filmartigen Leitungsschicht. Jede der zweiten peripheren filmartigen Leitungsschichten ist mit der entsprechenden ersten peripheren filmartigen Leitungsschicht über ein erstes Kontaktloch verbunden. Jede der zweiten peripheren filmartigen Leitungsschichten ist mit dem entsprechenden Schutzring über ein zweites Kontaktloch verbunden. Eine Mitte zumindest eines der zweiten Kontaktlöcher ist auf einer Innenseite in Bezug auf eine Mittellinie des Schutzrings in einer Breitenrichtung angeordnet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2013/140572 A1 [0002, 0003, 0004]

Claims (5)

  1. Halbleitergerät (10) mit: einem Halbleitersubstrat (12); einer Vorderelektrode (60), die in Kontakt mit einer vorderen Oberfläche des Halbleitersubstrats (12) ist; einer Rückelektrode (62), die in Kontakt mit einer hinteren Oberfläche des Halbleitersubstrats (12) ist; einer ersten peripheren filmartigen Isolationsschicht (80a); einer Vielzahl von ersten peripheren filmartigen Leitungsschichten (82); einer zweiten peripheren filmartigen Isolationsschicht (80b); und einer Vielzahl von zweiten peripheren filmartigen Leitungsschichten (84), wobei das Halbleitersubstrat (12) einen Vorrichtungsbereich (16) und einen peripheren Bereich (18) umfasst, in einer Draufsicht entlang einer Dickenrichtung des Halbleitersubstrats (12) der Vorrichtungsbereich (16) eine Kontaktfläche (60a) zwischen der Vorderelektrode (60) und dem Halbleitersubstrat (12) überschneidet, wobei der periphere Bereich (18) um den Vorrichtungsbereich (16) herum angeordnet ist, der Vorrichtungsbereich (16) eine Halbleitervorrichtung umfasst, die konfiguriert ist, einen elektrischen Strom zwischen der Vorderelektrode (60) und der Rückelektrode (62) durchzulassen, der periphere Bereich (18) umfasst: eine Vielzahl von Schutzringen (72), die ein p-Typ sind, bei der vorderen Oberfläche freigelegt sind und eine ringförmige Form aufweisen, die den Vorrichtungsbereich (16) umgibt; und einen Driftbereich (26), der ein n-Typ ist und die Schutzringe (72) voneinander trennt, die erste periphere filmartige Isolationsschicht (80a) auf der vorderen Oberfläche in dem peripheren Bereich (18) angeordnet ist, jede der ersten peripheren filmartigen Leitungsschichten (82) auf der ersten peripheren filmartigen Isolationsschicht (80a) angeordnet ist, wobei sie eine ringförmige Form aufweist, die den entsprechenden Schutzring (72) in der Draufsicht entlang der Dickenrichtung überschneidet, die zweite periphere filmartige Isolationsschicht (80b) auf jeder der ersten peripheren filmartigen Isolationsschichten (82) angeordnet ist, jede der zweiten peripheren filmartigen Leitungsschichten (84) auf der zweiten peripheren filmartigen Isolationsschicht (80b) angeordnet ist, so angeordnet ist, dass sie einen Teil der entsprechenden ersten peripheren filmartigen Leitungsschicht (82) in der Draufsicht entlang der Dickenrichtung überschneidet, und eine Dicke aufweist, die größer als eine Dicke jeder der ersten peripheren filmartigen Leitungsschichten (82) ist, jede der zweiten peripheren filmartigen Leitungsschichten (84) mit der entsprechenden ersten peripheren filmartigen Leitungsschicht (82) über ein erstes Kontaktloch (92) verbunden ist, jede der zweiten peripheren filmartigen Leitungsschichten (84) mit dem entsprechenden Schutzring (72) über ein zweites Kontaktloch (90) verbunden ist und eine Mitte zumindest eines der zweiten Kontaktlöcher (90) auf einer Innenseite in Bezug auf eine Mittellinie des Schutzrings (72), der mit dem zumindest einem zweiten Kontaktloch (90) verbunden ist, angeordnet ist, wobei die Mittellinie eine Mitte des Schutzrings (72) in einer Breitenrichtung definiert.
  2. Halbleitergerät (10) nach Anspruch 1, wobei jeder der Schutzringe (72) einen linearen Abschnitt, der sich in der Draufsicht entlang der Dickenrichtung gerade erstreckt, und einen Eckenabschnitt, der sich in der Draufsicht entlang der Dickenrichtung in einer Kurve erstreckt, umfasst und die zweiten Kontaktlöcher (90) bei Positionen angeordnet sind, die die linearen Abschnitte in der Draufsicht entlang der Dickenrichtung überschneiden, und nicht bei Positionen angeordnet sind, die die Eckenabschnitte in der Draufsicht entlang der Dickenrichtung überschneiden.
  3. Halbleitergerät (10) nach Anspruch 1 oder 2, wobei das Halbleitersubstrat (12) einen Hauptbereich (22, 70) umfasst, der von dem p-Typ ist, in Kontakt mit der Vorderelektrode (60) ist und von jedem der Schutzringe (72) durch den Driftbereich (26) getrennt ist, und ein Freiraum zwischen dem Hauptbereich (22, 70) und dem Schutzring (72), der auf der am weitesten innenliegenden Seite angeordnet ist, kleiner ist als jeder Freiraum zwischen benachbarten Schutzringen (72).
  4. Halbleitergerät (10) nach einem der Ansprüche 1 bis 3, wobei unter Freiräumen zwischen benachbarten Schutzringen (72) jeder Freiraum sich vergrößert, wenn er auf einer Außenseite positioniert ist.
  5. Halbleitergerät (10) nach einem der Ansprüche 1 bis 4, wobei unter Breiten der Schutzringe (72) jede Breite sich vergrößert, wenn der Schutzring (72) auf einer Außenseite positioniert ist.
DE102016109641.5A 2015-05-27 2016-05-25 Halbleitergerät Active DE102016109641B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015107641A JP6287958B2 (ja) 2015-05-27 2015-05-27 半導体装置
JP2015-107641 2015-05-27

Publications (2)

Publication Number Publication Date
DE102016109641A1 true DE102016109641A1 (de) 2016-12-01
DE102016109641B4 DE102016109641B4 (de) 2021-11-11

Family

ID=57281808

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016109641.5A Active DE102016109641B4 (de) 2015-05-27 2016-05-25 Halbleitergerät

Country Status (4)

Country Link
US (1) US9530836B2 (de)
JP (1) JP6287958B2 (de)
CN (1) CN106206700A (de)
DE (1) DE102016109641B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6278048B2 (ja) * 2016-02-19 2018-02-14 トヨタ自動車株式会社 半導体装置
CN108461541A (zh) * 2017-02-17 2018-08-28 中芯国际集成电路制造(上海)有限公司 Igbt的终端结构、igbt器件及其制造方法
JP7260682B2 (ja) * 2017-03-16 2023-04-18 ローム株式会社 半導体装置
JP2018157040A (ja) * 2017-03-16 2018-10-04 ローム株式会社 半導体装置
JP2018186142A (ja) * 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置
DE102018116332B4 (de) * 2018-07-05 2022-02-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP7068994B2 (ja) 2018-11-26 2022-05-17 三菱電機株式会社 半導体装置
US11600724B2 (en) * 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
WO2023154046A1 (en) * 2022-02-10 2023-08-17 Vishay Siliconix Llc Adaptive edge termination by design for efficient and rugged high voltage silicon carbide power device
WO2023166827A1 (ja) * 2022-03-04 2023-09-07 ローム株式会社 半導体装置および半導体モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140572A1 (ja) 2012-03-22 2013-09-26 トヨタ自動車株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227063A (ja) * 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
JPH0878661A (ja) 1994-09-08 1996-03-22 Meidensha Corp 電力用半導体素子
JP4993941B2 (ja) * 2006-04-27 2012-08-08 パナソニック株式会社 半導体集積回路及びこれを備えたシステムｌｓｉ
US8008734B2 (en) 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
JP5205856B2 (ja) * 2007-01-11 2013-06-05 富士電機株式会社 電力用半導体素子
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
CN102610635B (zh) * 2012-03-26 2014-04-02 大连理工大学 一种高密度缓变场限环结构及其制造工艺
US9385183B2 (en) * 2012-12-06 2016-07-05 Mitsubishi Electric Corporation Semiconductor device
DE112013006681B4 (de) 2013-02-15 2022-01-20 Denso Corporation Halbleitervorrichtung
JP5967065B2 (ja) * 2013-12-17 2016-08-10 トヨタ自動車株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140572A1 (ja) 2012-03-22 2013-09-26 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP2016225363A (ja) 2016-12-28
JP6287958B2 (ja) 2018-03-07
CN106206700A (zh) 2016-12-07
DE102016109641B4 (de) 2021-11-11
US9530836B2 (en) 2016-12-27
US20160351657A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
DE102016109641B4 (de) Halbleitergerät
DE112015005000B4 (de) Halbleitervorrichtung
DE102015121516B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102017104715B4 (de) Schaltvorrichtung
DE102008040892B4 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE112009004065B4 (de) Halbleitereinrichtung mit einem Halbleitersubstrat einschließlich eines Diodenbereichs und eines IGBT-Bereichs
DE102005039131B4 (de) Halbleiterbauteil und Siliciumcarbid-Halbleiterbauteil
DE102015102756A1 (de) Halbleitereinrichtung
DE102016122600B4 (de) Igbt
DE102017104716A1 (de) Schaltvorrichtung
DE102017221950A1 (de) Halbleitervorrichtung
DE102018124708A1 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102016120955A1 (de) Schaltvorrichtung
DE112018001442T5 (de) Halbleitervorrichtung
DE102018131705A1 (de) Halbleitervorrichtung
DE102004054286B4 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE102017114184B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102019131060A1 (de) Halbleitergerät
DE112019001937T5 (de) Halbleitervorrichtung
DE102021110549A1 (de) Halbleitervorrichtung
DE112016006503B4 (de) Halbleiterschaltelement
DE112018002359T5 (de) Halbleiterbauteil
DE112013003623T5 (de) Halbleiterbauelement und Verfahren zum Herstellen von diesem

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final