DE102017104715B4 - Schaltvorrichtung - Google Patents

Schaltvorrichtung Download PDF

Info

Publication number
DE102017104715B4
DE102017104715B4 DE102017104715.8A DE102017104715A DE102017104715B4 DE 102017104715 B4 DE102017104715 B4 DE 102017104715B4 DE 102017104715 A DE102017104715 A DE 102017104715A DE 102017104715 B4 DE102017104715 B4 DE 102017104715B4
Authority
DE
Germany
Prior art keywords
region
metal layer
layer
area
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017104715.8A
Other languages
English (en)
Other versions
DE102017104715A1 (de
Inventor
Akitaka SOENO
Masaru Senoo
Takashi Kuno
Satoshi Kuwano
Noriyuki Kakimoto
Toshitaka Kanemaru
Kenta HASHIMOTO
Yuma Kagata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102017104715A1 publication Critical patent/DE102017104715A1/de
Application granted granted Critical
Publication of DE102017104715B4 publication Critical patent/DE102017104715B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Schaltvorrichtung (10) mit:einem Halbleitersubstrat (18); einer Gateisolationsschicht (32); einer Gateelektrode (30); einer Zwischenisolationsschicht (62); einer ersten Metallschicht (51); einer zweiten Metallschicht (52) und einer Isolationsschutzschicht (60), wobei,ein Graben (40), der sich netzförmig erstreckt, in einer oberen Oberfläche (18a) des Halbleitersubstrates (18) bereitgestellt ist,die Gateisolationsschicht (32) eine innere Oberfläche des Grabens (40) bedeckt,die Gateelektrode (30) innerhalb des Grabens (40) angeordnet ist, die Gateelektrode (30) von dem Halbleitersubstrat (18) durch die Gateisolationsschicht (32) isoliert ist,wobei jedes Gebiet des Halbleitersubstrates (18), das bei einer Draufsicht auf die obere Oberfläche (18a) von dem Graben (40) umgeben ist, als Zellengebiet (42) bezeichnet ist, ein Bereich, der bei der Draufsicht auf die obere Oberfläche (18a) eine Vielzahl von Zellengebieten (42) umfasst, als ein erster Elementbereich (11) bezeichnet ist, und ein Bereich, der bei der Draufsicht auf die obere Oberfläche (18a) einen Rand des ersten Elementbereiches (11) umgibt und eine Vielzahl von Zellengebieten (42) umfasst, als Umgebungsbereich (13) bezeichnet ist, die Zwischenisolationsschicht (62) die obere Oberfläche (18a) und die Gateelektrode (30) in einem Bereich quer über den ersten Elementbereich (11) und den Umgebungsbereich (13) bedeckt,innerhalb des ersten Elementbereiches (11) ein Kontaktloch (62a) der Zwischenisolationsschicht (62) über jedem der Zellengebiete (42) bereitgestellt ist,innerhalb des Umgebungsbereiches (13) die Zwischenisolationsschicht (62) eine Gesamtheit der oberen Oberfläche (18a) über den Zellengebieten (42) bedeckt,die erste Metallschicht (51) die Zwischenisolationsschicht (62) bedeckt, von der Gateelektrode (30) durch die Zwischenisolationsschicht (62) isoliert ist, mit der oberen Oberfläche (18a) innerhalb des Kontaktloches (62a) in Kontakt steht,eine Vertiefung (51a) auf einer Oberfläche der ersten Metallschicht (51) über dem Kontaktloch (62a) bereitgestellt ist,die Isolationsschutzschicht (60) einen Außenrandseitenabschnitt der ersten Metallschicht (51) in dem Umgebungsbereich (13) bedeckt,eine Öffnung (80) in der Isolationsschutzschicht (60) in einem Bereich bereitgestellt ist, der breiter als der erste Elementbereich (11) ist und den ersten Elementbereich (11) umfasst,die zweite Metallschicht (52) mit der Oberfläche der ersten Metallschicht (51) in der Öffnung (80) in Kontakt steht, und mit einer Seitenoberfläche (60a) der Öffnung (80) in Kontakt steht, wobei die zweite Metallschicht (52) einen linearen Ausdehnungskoeffizienten aufweist, der kleiner ist als ein linearer Ausdehnungskoeffizient der ersten Metallschicht (51),jedes der Zellengebiete (42) innerhalb des ersten Elementbereiches (11) aufweist:ein erstes Gebiet (22) einer ersten Leitfähigkeitsart, das mit der ersten Metallschicht (51) und der Gateisolationsschicht (32) in Kontakt steht, undein Körpergebiet (24) einer zweiten Leitfähigkeitsart, das mit der ersten Metallschicht (51) in Kontakt steht und mit der Gateisolationsschicht (32) unterhalb des ersten Gebietes (22) in Kontakt steht,jedes Zellengebiet (42) innerhalb des Umgebungsbereiches (13) ein Randgebiet einer zweiten Leitfähigkeitsart (29) aufweist, das von der zweiten Leitfähigkeitsart ist, wobei das Randgebiet der zweiten Leitfähigkeitsart (29) sich bis unter ein unteres Ende des Grabens (40) innerhalb des Umgebungsbereiches (13) erstreckt, und mit dem Körpergebiet (24) elektrisch verbunden ist, unddas Halbleitersubstrat (18) ein zweites Gebiet (26) der ersten Leitfähigkeitsart aufweist, wobei das zweite Gebiet (26) quer unterhalb des Körpergebietes (24) und unterhalb des Randgebietes der zweiten Leitfähigkeitsart (29) angeordnet ist, mit der Gateisolationsschicht (32) unterhalb des Körpergebietes (24) in Kontakt steht und von den ersten Gebieten (22) durch das Körpergebiet (24) getrennt ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Schaltvorrichtung.
  • STAND DER TECHNIK
  • Die Druckschrift JP 2005 - 116 963 A offenbart eine Schaltvorrichtung mit einem Halbleitersubstrat, dessen obere Oberfläche durch eine Verlötung mit einem Kühlkörperblock verbunden ist.
  • Ferner offenbart die Druckschrift JP 2015 - 225 872 A eine Schaltvorrichtung mit einem Graben, der sich in einer oberen Oberfläche eines Halbleitersubstrates netzförmig erstreckt. Eine innere Oberfläche des Grabens ist mit einer Gateisolationsschicht bedeckt. Innerhalb des Grabens ist eine Gateelektrode angeordnet. Eine Zwischenisolationsschicht bedeckt die obere Oberfläche des Halbleitersubstrates und der Gateelektrode. Über jedem der von dem Graben umgebenen Abschnitte (nachstehend als Zellengebiete bezeichnet) in dem Halbleitersubstrat ist ein Kontaktloch in der Zwischenisolationsschicht bereitgestellt. Eine obere Elektrode bedeckt die Zwischenisolationsschicht, und steht in den Kontaktlöchern mit dem Halbleitersubstrat in Kontakt. Jedes Zellengebiet umfasst ein erstes Gebiet (Emittergebiet) einer ersten Leitfähigkeitsart (n-Typ), und ein Körpergebiet einer zweiten Leitfähigkeitsart (p-Typ). Jedes der ersten Gebiete steht mit der oberen Elektrode und der Gateisolationsschicht in Kontakt. Das Körpergebiet steht mit der oberen Elektrode in Kontakt, und steht mit der Gateisolationsschicht unterhalb der ersten Gebiete in Kontakt. Ferner umfasst das Halbleitersubstrat ein zweites Gebiet (Driftgebiet) der ersten Leitfähigkeitsart. Das zweite Gebiet steht mit der Gateisolationsschicht unterhalb des Körpergebietes in Kontakt, und ist von den ersten Gebieten durch das Körpergebiet getrennt. Falls ein Potential der Gateelektrode auf ein vorbestimmtes Potential gesteuert wird, bilden sich in dieser Schaltvorrichtung in dem Körpergebiet Kanäle. Die ersten Gebiete und das zweite Gebiet sind elektrisch durch die Kanäle verbunden. Dementsprechend fließt ein Strom zwischen den ersten Gebieten und dem zweiten Gebiet.
  • Weiterer Stand der Technik kann aus der Druckschrift EP 2 237 319 A2 , die eine Schaltvorrichtung mit einem Bipolartransistor mit isoliertem Grabengate offenbart und einen Leistungswandler, der diese verwendet, aus der Druckschrift WO 2009 / 104 068 A1 , die einen Bipolartransistor mit isoliertem Gate und ein Herstellungsverfahren dafür offenbart sowie aus der Druckschrift WO 2015 / 040 712 A1 ersehen werden, die eine Halbleitervorrichtung offenbart, die bei einem Lötvorgang der Oberflächenelektrode eine hohe Toleranz bei Heiz- oder Kühlbedingungen zeigt.
  • ERFINDUNGSZUSAMMENFASSUNG
  • Eine obere Elektrode einer in der Druckschrift JP 2005 - 116 963 A offenbarten Schaltvorrichtung umfasst meist eine erste Metallschicht und eine zweite Metallschicht. Die erste Metallschicht ist eine Metallschicht, die mit der oberen Oberfläche des Halbleitersubstrates in Kontakt steht. Die erste Metallschicht ist aus einem Material ausgebildet, das das Halbleitersubstrat weniger wahrscheinlich kontaminiert und mit dem Halbleitersubstrat einen Kontakt mit einem geringen Kontaktwiderstand herstellt. Die zweite Metallschicht ist eine auf der ersten Metallschicht angeordnete Metallschicht und stellt einen Kontakt mit der Verlötung her. Die zweite Metallschicht ist aus einem Material ausgebildet, das leicht mit der Verlötung zu verbinden ist.
  • Bei einer Schaltvorrichtung mit einem sich netzförmig erstreckenden Graben gemäß der Druckschrift JP 2015 - 225 872 A kann eine obere Elektrode teilweise aus einer ersten Metallschicht und einer zweiten Metallschicht zur Verbindung der oberen Elektrode mit einem Außenbereich durch eine Verlötung ausgebildet sein. Beispielsweise zeigt 7 eine Schnittansicht entlang einer Linie VII-VII einer Schaltvorrichtung mit einem Graben 140, der sich netzförmig (in diesem Fall, gitterförmig) gemäß 6 erstreckt. Gemäß 7 ist eine obere Elektrode 150 aus einer ersten Metallschicht 151 und einer zweiten Metallschicht 152 ausgebildet. Bei Ausbildung der ersten Metallschicht 151 werden Vertiefungen 151a auf einer Oberfläche der ersten Metallschicht 151 oberhalb von Kontaktlöchern 162a einer Zwischenisolationsschicht 162 ausgebildet. Dementsprechend weist die erste Metallschicht 151 eine Vielzahl von Vertiefungen 151a auf ihrer oberen Oberfläche auf. Die zweite Metallschicht 152 ist auf der ersten Metallschicht 151 angeordnet. Dementsprechend ist die zweite Metallschicht 152 in jede Vertiefung 151a gefüllt. Ferner ist bei einer Schaltvorrichtung gemäß der Druckschrift JP 2015 - 225 872 A gemäß 7 eine obere Oberfläche bei einem Außenrandabschnitt eines Halbleitersubstrates 118 meist mit einer Isolationsschutzschicht 160 bedeckt. Die Isolationsschutzschicht 160 ist derart zur Bedeckung eines Außenrandseitenabschnittes der ersten Metallschicht 151 bereitgestellt, dass kein Spalt zwischen der ersten Metallschicht 151 und der Isolationsschutzschicht 160 erzeugt wird. Die Isolationsschutzschicht 160 weist eine Öffnung 180 auf. Die zweite Metallschicht 152 bedeckt die erste Metallschicht 151 in der Öffnung 180. Ferner ist die zweite Metallschicht 152 zur Herstellung eines Kontaktes mit einem Innenrandseitenende 160a (eine Seitenoberfläche der Öffnung 180) der Isolationsschutzschicht 160 derart bereitgestellt, dass kein Spalt zwischen der zweiten Metallschicht 152 und der Isolationsschutzschicht 160 erzeugt wird. Insbesondere ist gemäß 7 ein Abschnitt der zweiten Metallschicht 152 oberhalb der Isolationsschutzschicht 160 angeordnet. Die zweite Metallschicht 152 darf jedoch nicht oberhalb der Isolationsschutzschicht 160 angeordnet sein.
  • Beim Betrieb der Schaltvorrichtung gemäß 7 steigt eine Temperatur des Halbleitersubstrates 118 an. Danach steigen die Temperaturen der ersten Metallschicht 151, der zweiten Metallschicht 152 und der Isolationsschutzschicht 160 ebenso an. Ein linearer Ausdehnungskoeffizient der zweiten Metallschicht 152 ist im Allgemeinen kleiner als ein linearer Ausdehnungskoeffizient der ersten Metallschicht 151. Ferner ist ein linearer Ausdehnungskoeffizient der Isolationsschutzschicht 160 im Allgemeinen größer oder gleich dem linearen Ausdehnungskoeffizienten der ersten Metallschicht 151. Die erste Metallschicht 151 dehnt sich entlang der zweiten Metallschicht 152 in einem Bereich, in dem die erste Metallschicht 151 mit der zweiten Metallschicht 152 in Kontakt steht, thermisch aus. Da der lineare Ausdehnungskoeffizient der zweiten Metallschicht 152 gering ist, ist die thermische Ausdehnung der ersten Metallschicht 151 in diesem Bereich unterdrückt. Da insbesondere die zweite Metallschicht 152 in jede Vertiefung 151a in der oberen Oberfläche der ersten Metallschicht 151 gefüllt ist, ist die erste Metallschicht 151 durch die zweite Metallschicht 152 stabil zurückgehalten.
  • Aufgrund dessen ist eine thermische Ausdehnungsmenge der ersten Metallschicht 151 in dem Bereich, in dem die erste Metallschicht 151 mit der zweiten Metallschicht 152 in Kontakt steht, gering. Andererseits dehnt sich die erste Metallschicht 151 thermisch mit der Isolationsschutzschicht 160 in einem Bereich aus, in dem die erste Metallschicht 151 mit der Isolationsschutzschicht 160 in Kontakt steht. Da der lineare Ausdehnungskoeffizient der Isolationsschutzschicht 160 relativ groß ist, ist die thermische Ausdehnungsmenge der ersten Metallschicht 151 in diesem Bereich relativ groß. Die erste Metallschicht 151 direkt unterhalb der Innenrandseitenoberfläche 160a der Isolationsschutzschicht 160 ist an einer Grenze zwischen einem Bereich mit einer geringen thermischen Ausdehnungsmenge (dem Bereich, in dem die erste Metallschicht 151 mit der zweiten Metallschicht 152 in Kontakt steht) und einem Bereich mit einer großen thermischen Ausdehnungsmenge (der Bereich, in dem die erste Metallschicht 151 mit der Isolationsschutzschicht 160 in Kontakt steht) positioniert. Falls die Temperatur der Schaltvorrichtung sich ändert, ist es aufgrund dessen wahrscheinlich, dass sich in der ersten Metallschicht 151 direkt unterhalb der Seitenoberfläche 160a eine Verspannung konzentriert, und die erste Metallschicht 151 ist somit in diesem Abschnitt anfällig für das Auftreten von Rissen.
  • Im Gegensatz dazu ist es gemäß 8 vorstellbar, dass eine Gesamtheit von einer oberen Oberfläche jedes Zellengebietes 142 (ein Gebiet, das von dem Graben 140 umgeben ist) mit der Zwischenisolationsschicht 162 in der Nähe der Innenrandseitenoberfläche 160a der Isolationsschutzschicht 160 bedeckt ist (d.h., in der Zwischenisolationsschicht 162 sind in der Nähe der Seitenoberfläche 160a keine Kontaktlöcher 162a bereitgestellt). Eine obere Oberfläche der Zwischenisolationsschicht 162 wird in einem Bereich, in dem keine Kontaktlöcher 162a bereitgestellt sind, flach. Aufgrund dessen wird die obere Oberfläche der ersten Metallschicht 151 auf der Zwischenisolationsschicht 162 in diesem Bereich ebenso flach. Das bedeutet, die Vertiefungen 151a sind in der oberen Oberfläche der ersten Metallschicht 151 in diesem Bereich nicht vorhanden. In diesem Bereich steht dementsprechend die erste Metallschicht 151 mit der zweiten Metallschicht 152 an einer flachen Oberfläche in Kontakt. Die Rückhaltekraft der zweiten Metallschicht 152 auf die erste Metallschicht 151 ist an der flachen Oberfläche schwach. Aufgrund dessen ist die thermische Ausdehnungsmenge der ersten Metallschicht 151 in dem Bereich der flachen Oberfläche verglichen zu der thermischen Ausdehnungsmenge der ersten Metallschicht 151 in einem Bereich, in dem die Vertiefungen 151a vorhanden sind, groß (insbesondere ist die thermische Ausdehnungsmenge der ersten Metallschicht 151 auch in dem Bereich der flachen Oberfläche, verglichen mit der thermischen Ausdehnungsmenge der ersten Metallschicht 151 in einem Bereich, in dem die erste Metallschicht 151 mit der Isolationsschutzschicht 160 in Kontakt steht, gering). Infolgedessen ist ein Unterschied der thermischen Ausdehnungsmenge der ersten Metallschicht 151 zwischen einem Bereich, in dem die thermische Ausdehnungsmenge der ersten Metallschicht 151 gering ist (ein Bereich, in dem die erste Metallschicht 151 mit der zweiten Metallschicht 152 in Kontakt steht) und einem Bereich, in dem die thermische Ausdehnungsmenge der ersten Metallschicht 151 groß ist (ein Bereich, in dem die erste Metallschicht 151 mit der Isolationsschutzschicht 160 in Kontakt steht) an einer Position direkt unterhalb der Seitenoberfläche 160a der Isolationsschutzschicht 160 gering. Aufgrund dessen verringert diese Konfiguration die thermische Verspannung, die in der ersten Metallschicht 151 an der Position direkt unterhalb der Seitenoberfläche 160a erzeugt wird, und unterdrückt das Auftreten von Rissen in der ersten Metallschicht 151 an diesem Abschnitt.
  • Gemäß der Konfiguration von 8 tritt jedoch ein Problem auf, dass ein Widerstand des zweiten Gebietes 126 sich erhöht, wenn die Schaltvorrichtung anschaltet. Die Details sind nachstehend erläutert. In jedem Zellengebiet 142 unterhalb der Zwischenisolationsschicht 162 in einem Bereich, in dem keine Kontaktlöcher 162a vorhanden sind, ist gemäß 8 das Körpergebiet 124 nicht mit der oberen Elektrode 150 verbunden, und dadurch ist ein Potential des Körpergebietes 124 potentialfrei. Sobald die Schaltvorrichtung abschaltet, wird ein Potentialunterschied zwischen dem zweiten Gebiet 126 und dem Körpergebiet 124 groß. Danach dehnt sich eine Verarmungsschicht von einem pn-Übergang an einer Grenzfläche zwischen dem zweiten Gebiet 126 und dem Körpergebiet 124 in seine Umgebung aus. Diese Verarmungsschicht verarmt das zweite Gebiet 126 in einem breiten Bereich. Ferner verarmt diese Verarmungsschicht teilweise auch das Körpergebiet 124. Falls sich die Verarmungsschicht in dem Körpergebiet 124 ausdehnt, wird ein Teil von Ladungsträgern in dem Körpergebiet 124 (z.B. Löcher) mit Ladungsträgern in dem zweiten Gebiet 126 (z.B. Elektronen) wiedervereinigt, um zu verschwinden. Dementsprechend verringert sich mit Ausdehnung der Verarmungsschicht die Ladungsträgeranzahl in dem Körpergebiet 124.
  • Falls danach das Potential der Gateelektrode 130 auf ein Gate-AN-Potential gesteuert wird, wird ein Kanal in dem Körpergebiet 124 in einem zu einer Gateisolationsschicht 132 benachbarten Bereich ausgebildet. Danach wird das Potential des zweiten Gebietes 126 zu einem Potential der ersten Gebiete 122 im Wesentlichen gleich. Danach werden Ladungsträger von der oberen Elektrode 150 an das Körpergebiet 124 in einem Bereich, in dem das Körpergebiet 124 mit der oberen Elektrode 150 verbunden ist, zugeführt. Aufgrund dessen verschwindet die sich von dem pn-Übergang an der Grenzfläche zwischen dem Körpergebiet 124 und dem zweiten Gebiet 126 erstreckende Verarmungsschicht. Dementsprechend fließt ein Strom zwischen einer Elektrode 154 und der oberen Elektrode 150.
  • Im Gegensatz dazu werden in dem Bereich, in dem das Körpergebiet 124 potentialfrei ist (das Gebiet, in dem keine Kontaktlöcher 162a vorhanden sind) keine Ladungsträger von der oberen Elektrode 150 zu dem Körpergebiet 124 zugeführt. Auch falls der Kanal ausgebildet ist, wird aufgrund dessen ein Zustand beibehalten, bei dem sich die Verarmungsschicht in das zweite Gebiet 126 unterhalb des potentialfreien Körpergebietes 124 erstreckt. Das bedeutet, auch in einem AN-Zustand gemäß 8 erstreckt sich eine Verarmungsschicht 159 von dem potentialfreien Körpergebiet 124 in das zweite Gebiet 126. Aufgrund dessen ist in dieser Schaltvorrichtung ein Strompfad in dem zweiten Gebiet 126 eng, und ein Widerstand des zweiten Gebietes 126 ist in dem AN-Zustand hoch. Als solches ist der Widerstand des zweiten Gebietes 126 bei dieser Schaltvorrichtung hoch, falls die Schaltvorrichtung anschaltet.
  • Insbesondere ist gemäß den 6 bis 8 die Schaltvorrichtung mit einem Kollektorgebiet 128 (d.h., ein IGBT: Bipolartransistor mit isoliertem Gate) als ein Beispiel beschrieben. Jedoch kann ein ähnliches Problem im Fall eines FET (Feldeffekttransistors) auftreten, der das Kollektorgebiet 128 nicht umfasst. Das vorstehend beschriebene Problem kann sowohl in einem FET einer n-Kanalart als auch in einem FET einer p-Kanalart auftreten. Ferner ist gemäß den 7 und 8 die Elektrode 154 an einer unteren Oberfläche des Halbleitersubstrates 118 bereitgestellt. Jedoch kann die Elektrode 154 an anderen Positionen bereitgestellt sein.
  • Gemäß 8 kann das Problem des potentialfreien Körpergebietes 124 gelöst werden, falls der Graben 140 unterhalb eines Abschnittes der Zwischenisolationsschicht 162, bei dem die Kontaktlöcher 162a nicht vorhanden sind, entfernt wird. Falls jedoch der Graben 140 lokal entfernt wird, kann ein Problem auftreten, dass ein elektrisches Feld sich an einem Rand eines Abschnittes des Grabens 140 konzentriert, der zu dem Gebiet benachbart ist, bei dem der Graben 140 lokal entfernt wurde, wodurch sich die Durchbruchspannung der Schaltvorrichtung verringert.
  • Die vorliegende Erfindung stellt eine Technik bereit, die ein Auftreten von Rissen in einer ersten Metallschicht unterhalb einer Seitenoberfläche einer Öffnung einer Isolationsschutzschicht unterdrückt, eine Durchbruchspannung einer Schaltvorrichtung sicherstellen kann, und einen Widerstand eines zweiten Gebietes beim Anschalten der Schaltvorrichtung verringern kann.
  • Eine erfindungsgemäße Schaltvorrichtung umfasst ein Halbleitersubstrat; eine Gateisolationsschicht; eine Gateelektrode; eine Zwischenisolationsschicht; eine erste Metallschicht; eine zweite Metallschicht und eine Isolationsschutzschicht. Ein sich netzförmig erstreckender Graben ist in einer oberen Oberfläche des Halbleitersubstrates bereitgestellt. Die Gateisolationsschicht bedeckt eine innere Oberfläche des Grabens. Die Gateelektrode ist innerhalb des Grabens angeordnet, und ist von dem Halbleitersubstrat durch die Gateisolationsschicht isoliert. Jedes Gebiet des Halbleitersubstrates, das bei einer Draufsicht auf die obere Oberfläche von einem Graben umgeben ist, wird als Zellengebiet bezeichnet. Ein bei der Draufsicht auf die obere Oberfläche eine Vielzahl von Zellengebieten umfassender Bereich wird als erster Elementbereich bezeichnet. Ein Bereich, der bei der Draufsicht auf die obere Oberfläche einen Rand des ersten Elementbereiches umgibt und eine Vielzahl von Zellengebieten umfasst, ist als Umgebungsbereich bezeichnet. Die Zwischenisolationsschicht bedeckt die obere Oberfläche und die Gateelektrode in einem Bereich quer über den ersten Elementbereich und den Umgebungsbereich. Innerhalb des ersten Elementbereiches ist in der Zwischenisolationsschicht über jedem der Zellengebiete ein Kontaktloch bereitgestellt. Innerhalb des Umgebungsbereiches bedeckt die Zwischenisolationsschicht eine Gesamtheit der oberen Oberfläche über den Zellengebieten. Die erste Metallschicht bedeckt die Zwischenisolationsschicht, ist von der Gateelektrode durch die Zwischenisolationsschicht isoliert, und steht mit der oberen Oberfläche innerhalb des Kontaktloches in Kontakt. Auf einer Oberfläche der ersten Metallschicht über dem Kontaktloch ist eine Vertiefung bereitgestellt. Die Isolationsschutzschicht bedeckt einen Außenrandseitenabschnitt der ersten Metallschicht in dem Umgebungsbereich. In der Isolationsschutzschicht ist in einem Bereich, der breiter als der erste Elementbereich ist und den ersten Elementbereich umfasst, eine Öffnung bereitgestellt. Die zweite Metallschicht steht mit der Oberfläche der ersten Metallschicht in der Öffnung in Kontakt, steht mit einer Seitenoberfläche der Öffnung in Kontakt und weist einen linearen Ausdehnungskoeffizienten auf, der kleiner als ein linearer Ausdehnungskoeffizient der ersten Metallschicht ist. Jedes der Zellengebiete innerhalb des ersten Elementbereiches umfasst: ein erstes Gebiet einer ersten Leitfähigkeitsart, das mit der ersten Metallschicht und der Gateisolationsschicht in Kontakt steht; und ein Körpergebiet einer zweiten Leitfähigkeitsart, das mit der ersten Metallschicht in Kontakt steht und mit der Gateisolationsschicht unterhalb des ersten Gebietes in Kontakt steht. Jedes Zellengebiet innerhalb des Umgebungsbereiches umfasst ein Randgebiet der zweiten Leitfähigkeitsart, das von der zweiten Leitfähigkeitsart ist, und sich bis unter ein unteres Ende des Grabens innerhalb des Umgebungsbereiches erstreckt und mit dem Körpergebiet elektrisch verbunden ist. Das Halbleitersubstrat umfasst ein zweites Gebiet der ersten Leitfähigkeitsart, das quer unterhalb des Körpergebietes und unterhalb des Randgebietes der zweiten Leitfähigkeitsart angeordnet ist, mit der Gateisolationsschicht unter dem Körpergebiet in Kontakt steht und von den ersten Gebieten durch das Körpergebiet getrennt ist.
  • Insbesondere bedeutet die „Außenrandseite“ hierbei eine von dem ersten Elementbereich entferntere Seite, und eine „Innenrandseite“ bedeutet hierbei eine zu dem ersten Elementbereich nähere Seite.
  • Bei der erfindungsgemäßen Schaltvorrichtung sind die Gesamtheiten der oberen Oberflächen der Zellengebiete in dem Umgebungsbereich mit der Zwischenisolationsschicht bedeckt. Das bedeutet, in der Zwischenisolationsschicht ist innerhalb des Umgebungsbereiches kein Kontaktloch bereitgestellt. Somit ist die obere Oberfläche der Zwischenisolationsschicht in dem Umgebungsbereich flach. Aufgrund dessen ist die Oberfläche der ersten Metallschicht auf der Zwischenisolationsschicht in dem Umgebungsbereich ebenso flach. In der erfindungsgemäßen Schaltvorrichtung ist die Seitenoberfläche der Öffnung der Isolationsschutzschicht (das Innenrandseitenende der Isolationsschutzschicht) in dem Umgebungsbereich (d.h., ein Bereich, in dem die obere Oberfläche der ersten Metallschicht flach ist) positioniert. Ferner steht die zweite Metallschicht, die die obere Oberfläche der ersten Metallschicht in dem ersten Elementbereich bedeckt, mit der Seitenoberfläche der Öffnung der Isolationsschutzschicht in Kontakt. Das bedeutet, in der erfindungsgemäßen Schaltvorrichtung ist die Seitenoberfläche der Öffnung der Isolationsschutzschicht (d.h., eine Grenze zwischen einem Bereich, in dem die erste Metallschicht mit der zweiten Metallschicht in Kontakt steht, und einem Bereich, in dem die erste Metallschicht mit der Isolationsschutzschicht in Kontakt steht) innerhalb des Umgebungsbereiches positioniert, bei dem die obere Oberfläche der ersten Metallschicht flach ist. Ähnlich dem Fall gemäß 8 ist aufgrund dessen die thermische Verspannung abgeschwächt, die an der ersten Metallschicht an der Position direkt unterhalb der Seitenoberfläche der Öffnung der Isolationsschutzschicht anliegt. Bei der erfindungsgemäßen Schaltvorrichtung treten somit weniger wahrscheinlich Risse in der ersten Metallschicht an der Position direkt unterhalb der Seitenoberfläche der Öffnung der Isolationsschutzschicht auf.
  • Ferner ist bei der erfindungsgemäßen Schaltvorrichtung das Randgebiet der zweiten Leitfähigkeitsart in dem Halbleitersubstrat in dem Umgebungsbereich bereitgestellt. Das Randgebiet der zweiten Leitfähigkeitsart erstreckt sich von innerhalb jedes Zellengebietes bis unterhalb des Grabens innerhalb des Umgebungsbereiches, und ist mit den Körpergebieten verbunden. Das bedeutet, ein Potential jedes Zellengebietes unterhalb der keine Kontaktlöcher aufweisenden Zwischenisolationsschicht ist nicht potentialfrei, sondern ist mit dem Potential des Körpergebietes verbunden (d.h., einem Potential der ersten Metallschicht). Beim Abschalten der Schaltvorrichtung dehnt sich eine Verarmungsschicht von einem pn-Übergang an einer Grenzfläche zwischen dem Randgebiet der zweiten Leitfähigkeitsart und dem zweiten Gebiet aus. Bei dieser Gelegenheit verringert sich die Ladungsträgeranzahl in dem Randgebiet der zweiten Leitfähigkeitsart. Beim Einschalten der Schaltvorrichtung werden Ladungsträger an das Randgebiet der zweiten Leitfähigkeitsart über das Körpergebiet zugeführt. Aufgrund dessen verschwindet beim Anschalten der Schaltvorrichtung die Verarmungsschicht, die sich von dem pn-Übergang an der Grenzfläche zwischen dem Randgebiet der zweiten Leitfähigkeitsart und dem zweiten Gebiet erstreckt hatte. Dementsprechend kann ein Strom durch das zweite Gebiet in einem breiten Bereich fließen. Beim Anschalten der Schaltvorrichtung ist aufgrund dessen der Widerstand des zweiten Gebietes gering.
  • Ferner kann gemäß vorstehender Beschreibung durch Bereitstellung des sich zu einer Position unterhalb des Grabens innerhalb des Umgebungsbereiches ausdehnenden Randgebietes der zweiten Leitfähigkeitsart das elektrische Feld in der Nähe der zu dem Randgebiet der zweiten Leitfähigkeitsart benachbarten Abschnitte des Grabens abgeschwächt werden. Dementsprechend kann die Durchbruchspannung der Schaltvorrichtung sichergestellt werden.
  • Entsprechend der erfindungsgemäßen Schaltvorrichtung kann gemäß vorstehender Beschreibung das Auftreten von Rissen in der ersten Metallschicht direkt unterhalb der Seitenoberfläche der Öffnung der Isolationsschutzschicht unterdrückt werden. Ferner kann entsprechend der erfindungsgemäßen Schaltvorrichtung die Durchbruchspannung der Schaltvorrichtung aufrechterhalten werden, da die Konzentration des elektrischen Feldes in der Nähe der zu dem Randgebiet der zweiten Leitfähigkeitsart benachbarten Grabenabschnitte abgeschwächt ist. Zusätzlich kann entsprechend der erfindungsgemäßen Schaltvorrichtung der Widerstand des zweiten Gebietes beim Anschalten der Schaltvorrichtung verringert werden.
  • Figurenliste
    • 1 zeigt eine Draufsicht auf einen IGBT 10 eines Ausführungsbeispiels.
    • 2 ist eine vergrößerte Ansicht einer oberen Oberfläche 18a des Halbleitersubstrates 18.
    • 3 zeigt eine vertikale Schnittansicht des IGBT 10 (vertikale Schnittansicht entlang einer Linie III-III der 1 und 2).
    • 4 zeigt eine vergrößerte Schnittansicht um ein p-Randgebiet 29.
    • 5 zeigt eine vertikale Schnittansicht eines IGBT 10 einer Abwandlung.
    • 6 zeigt eine Draufsicht auf eine Schaltvorrichtung eines Vergleichsbeispiels 1.
    • 7 zeigt eine vertikale Schnittansicht der Schaltvorrichtung eines Vergleichsbeispiels 1 (vertikale Schnittansicht entlang einer Linie VII-VII in 6).
    • 8 zeigt eine vertikale Schnittansicht einer Schaltvorrichtung eines Vergleichsbeispiels 2.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ein IGBT 10 eines Ausführungsbeispiels gemäß den 1 bis 3 umfasst ein Halbleitersubstrat 18 Elektroden, von denen jede an einer oberen Oberfläche 18a und einer unteren Oberfläche 18b des Halbleitersubstrates 18 bereitgestellt sind, und eine Isolationsschicht. Insbesondere ist bei den 1 und 2 eine Darstellung der Elektrode auf der oberen Oberfläche 18a des Halbleitersubstrates 18 und der Isolationsschicht für eine einfachere Erklärung weggelassen. Ferner ist eine zu der oberen Oberfläche 18a des Halbleitersubstrates 18 parallele Richtung als eine x-Richtung bezeichnet, und eine zu der oberen Oberfläche 18a parallele und zu der x-Richtung senkrechte Richtung ist nachstehend als eine y-Richtung bezeichnet.
  • Gemäß 1 ist in der oberen Oberfläche 18a des Halbleitersubstrates 18 ein Graben 40 bereitgestellt. Der Graben 40 umfasst eine Vielzahl von ersten Gräben 40a, die sich parallel zu der x-Richtung erstrecken, und eine Vielzahl von zweiten Gräben 40b, die sich parallel zu der y-Richtung erstrecken. Die ersten Gräben 40a sind mit Intervallen zwischen einander entlang der y-Richtung angeordnet. Eine Vielzahl von zweiten Gräben 40b ist in jedem der Intervalle zwischen zwei benachbarten ersten Gräben 40a angeordnet. Jedes Paar von benachbarten ersten Gräben 40a ist durch die entsprechenden zweiten Gräben 40b verbunden. Die zweiten Gräben 40b sind derart angeordnet, dass jedes Paar von zweiten Gräben, die in der y-Richtung benachbart sind, nicht direkt verbunden sind. Die obere Oberfläche 18a des Halbleitersubstrates 18 ist in eine Menge von rechteckigen Gebieten durch den Graben 40 unterteilt (d.h., die ersten Gräben 40a und die zweiten Gräben 40b). Das bedeutet, der Graben 40 erstreckt sich netzförmig derart, dass die Menge von rechteckigen Gebieten definiert ist. Jedes der die von dem Graben 40 umgebenen rechteckigen Halbleitergebiete ist nachstehend als ein Zellengebiet 42 bezeichnet. Ferner ist ein Bereich, in dem bei einer Draufsicht auf die obere Oberfläche 18a des Halbleitersubstrates 18 der Graben 40 bereitgestellt ist, nachstehend als Grabenbereich 14 bezeichnet. Ferner ist in dem Grabenbereich 14 ein an einer Mitte des Halbleitersubstrates 18 angeordneter Bereich nachstehend als ein erster Elementbereich 11 bezeichnet. Der erste Elementbereich 11 umfasst eine Vielzahl von Zellengebieten 42. Ferner ist bei dem Grabenbereich 14 ein Ringbereich, der zu dem ersten Elementbereich 11 benachbart ist und den ersten Elementbereich 11 umgibt, nachstehend als Umgebungsbereich 13 bezeichnet. Der Umgebungsbereich 13 umfasst eine Vielzahl von Zellengebieten 42, die zu dem ersten Elementbereich 11 benachbart sind. Ferner ist in dem Grabenbereich 14 ein Ringbereich, der zu dem Umgebungsbereich 13 benachbart ist und von dem Umgebungsbereich 13 umgeben ist, nachstehend als ein zweiter Elementbereich 12 bezeichnet. Der zweite Elementbereich 12 umfasst eine Vielzahl von Zellengebieten 42, die zu dem Umgebungsbereich 13 benachbart sind. Bei 1 sind der erste Elementbereich 11 und der zweite Elementbereich 12 durch eine Schattierung gezeigt. Ein Bereich zwischen dem ersten Elementbereich 11 und dem zweiten Elementbereich 12 entspricht dem Umgebungsbereich 13. Eine Zellenstruktur zur Durchführung des Schaltens ist in dem ersten Elementbereich 11 und dem zweiten Elementbereich 12 bereitgestellt. Ferner ist ein weiter an einer Außenrandseite des Grabenbereiches 14 positionierter Bereich (eine Seite, die näher an einer Außenrandendoberfläche des Halbleitersubstrates 18 ist) nachstehend als ein Außenrandspannungswiderstandsbereich 15 bezeichnet.
  • Gemäß den 2 und 3 ist eine innere Oberfläche des Grabens 40 mit einer Gateisolationsschicht 32 bedeckt. Ferner ist innerhalb des Grabens 40 eine Gateelektrode 30 angeordnet. Die Elektrode 30 erstreckt sich bei der Draufsicht auf die obere Oberfläche 18a des Halbleitersubstrates 18 entsprechend dem Graben 40 netzförmig. Die Gateelektrode 30 ist von dem Halbleitersubstrat 18 durch die Gateisolationsschicht 32 isoliert.
  • Gemäß den 2 und 3 umfasst jedes Zellengebiet 42 in dem ersten Elementbereich 11 Emittergebiete 22 und ein Körpergebiet 24.
  • Jedes Emittergebiet 22 ist ein n-Gebiet. Zwei Emittergebiete 22 sind in jedem Zellengebiet 42 in dem ersten Elementbereich 11 bereitgestellt. Jedes Emittergebiet 22 ist in einem an der oberen Oberfläche 18a des Halbleitersubstrates 18 freiliegenden Bereich angeordnet. Die Emittergebiete 22 stehen mit der Gateisolationsschicht 32 an einem obersten Abschnitt des Grabens 40 in Kontakt.
  • Das Körpergebiet 24 ist ein p-Gebiet. Das Körpergebiet 24 ist an der oberen Oberfläche 18a des Halbleitersubstrates 18 zwischen zwei Emittergebieten 22 freigelegt. Das Körpergebiet 24 erstreckt sich von der an der oberen Oberfläche 18a freiliegenden Position zu einer Position unterhalb der Emittergebiete 22. Das Körpergebiet 24 umfasst Hochdichtegebiete 24a und ein Niedrigdichtegebiet 24b, das eine niedrigere p-Dotierstoffdichte als die Hochdichtegebiete 24a aufweist. Jedes Hochdichtegebiet 24a ist in einem Bereich angeordnet, der auf der oberen Oberfläche 18a freiliegend ist. Das Niedrigdichtegebiet 24b ist unterhalb der Emittergebiete 22 angeordnet. Das Niedrigdichtegebiet 24b steht mit der Gateisolationsschicht 32 unterhalb der Emittergebiete 22 in Kontakt.
  • Jedes Zellengebiet 42 in dem zweiten Elementbereich 12 umfasst ebenso Emittergebiete 22 und das Körpergebiet 24. Die Emittergebiete 22 und das Körpergebiet 24 in dem zweiten Elementbereich 12 weisen jeweils die gleichen Konfigurationen auf wie die der Emittergebiete 22 und des Körpergebietes 24 in dem ersten Elementbereich 11.
  • Gemäß 3 ist ein p-Randgebiet 29 in dem Umgebungsbereich 13 bereitgestellt. Das p-Randgebiet 29 ist in Bereichen bereitgestellt, die auf der oberen Oberfläche 18a des Halbleitersubstrates 18 in dem Umgebungsbereich 13 freiliegend sind. Das p-Randgebiet 29 erstreckt sich ringförmig, um den ersten Elementbereich 11 bei einer Draufsicht auf das Halbleitersubstrat 18 von oben zu umgeben. Das p-Randgebiet 29 erstreckt sich quer über gesamte Bereiche von Zellengebieten 42 innerhalb des Umgebungsbereiches 13, und erstreckt sich von den entsprechenden Zellengebieten 42 zu einem Gebiet unterhalb des Grabens 40 innerhalb des Umgebungsbereiches 13. Abschnitte des p-Randgebietes 29 in den entsprechenden Zellengebieten 42 sind miteinander über ein Gebiet unterhalb des Grabens 40 verbunden. Ferner erstreckt sich ein Teil des p-Randgebietes 29 hinüber in den ersten Elementbereich 11 und den zweiten Elementbereich 12. Das p-Randgebiet 29 ist zu dem Körpergebiet 24 in dem ersten Elementbereich 11 und ebenso mit dem Körpergebiet 24 in dem zweiten Elementbereich 12 verbunden.
  • Gemäß den 1 und 3 sind ein Anschlussgebiet 34 und eine Vielzahl von Schutzringen 36 in dem Außenrandspannungswiderstandsgebiet 15 bereitgestellt.
  • Das Anschlussgebiet 34 ist in einem Bereich positioniert, der an der oberen Oberfläche 18a des Halbleitersubstrates 18 freiliegend ist. Das Anschlussgebiet 34 erstreckt sich von der oberen Oberfläche 18a zu einer Seite, die tiefer als das untere Ende des Grabens 40 ist. Das Anschlussgebiet 34 erstreckt sich ringförmig, um den Grabenbereich 14 zu umgeben. Das Anschlussgebiet 34 steht mit dem Körpergebiet 24 in Kontakt.
  • Jeder Schutzring 36 ist in einem Bereich positioniert, der an der oberen Oberfläche 18a des Halbleitersubstrates 18 freiliegend ist. Jeder Schutzring 36 erstreckt sich von der oberen Oberfläche 18a zu einer Seite, die tiefer als das untere Ende des Grabens 40 ist. Der Anschlussbereich 34 ist von vielen Schutzringen 36 umgeben. Jeder Schutzring 36 ist von den Körpergebieten 24 und dem Anschlussgebiet 34 getrennt. Ferner sind die entsprechenden Schutzringe 36 voneinander getrennt.
  • Gemäß 3 umfasst das Halbleitersubstrat 18 ein Driftgebiet 26, ein Puffergebiet 27 und ein Kollektorgebiet 28.
  • Das Driftgebiet 26 ist ein n-Gebiet mit einer niedrigen n-Dotierstoffdichte. Das Driftgebiet 26 erstreckt sich quer über den ersten Elementbereich 11, den Umgebungsbereich 13, den zweiten Elementbereich 12 und den Außenrandspannungswiderstandsbereich 15. Innerhalb des ersten Elementbereiches 11 ist das Driftgebiet 26 unter dem Körpergebiet 24 angeordnet, und steht mit dem Körpergebiet 24 von unterhalb des Körpergebietes 24 her in Kontakt. Innerhalb des ersten Elementbereiches 11 ist das Driftgebiet 26 von den Emittergebieten 22 durch das Körpergebiet 24 getrennt. Innerhalb des ersten Elementbereiches 11 steht das Driftgebiet 26 mit der Gateisolationsschicht 32 unterhalb des Körpergebietes 24 in Kontakt. Innerhalb des Umgebungsbereiches 13 ist das Driftgebiet 26 unterhalb des p-Randgebietes 29 angeordnet, und steht mit dem p-Randgebiet 29 von unterhalb des p-Randgebietes 29 her in Kontakt. Innerhalb des zweiten Elementbereiches 12 ist das Driftgebiet 26 unterhalb des Körpergebietes 24 angeordnet, und steht mit dem Körpergebiet 24 von unterhalb des Körpergebietes 24 her in Kontakt. Innerhalb des zweiten Elementbereiches 12 ist das Driftgebiet 26 von den Emittergebieten 22 durch das Körpergebiet 24 getrennt. Innerhalb des zweiten Elementbereiches 12 steht das Driftgebiet 26 mit der Gateisolationsschicht 32 unterhalb des Körpergebietes 24 in Kontakt. Innerhalb des Außenrandspannungswiderstandsbereiches 15 steht das Driftgebiet 26 mit dem Anschlussgebiet 34 und den entsprechenden Schutzringen 36 in Kontakt. Das Anschlussgebiet 34 ist von den Schutzringen 36 durch das Driftgebiet 26 getrennt. Ferner sind die Schutzringe 36 jeweils voneinander durch das Driftgebiet 26 getrennt.
  • Das Puffergebiet 27 ist ein n-Gebiet mit einer höheren n-Dotierstoffdichte als das Driftgebiet 26. Das Puffergebiet 27 erstreckt sich quer über den ersten Elementbereich 11, den Umgebungsbereich 13, den zweiten Elementbereich 12 und den Außenrandspannungswiderstandsbereich 15. Das Puffergebiet 27 ist unterhalb des Driftgebietes 26 angeordnet, und steht mit dem Driftgebiet 26 von unterhalb des Driftgebietes 26 her in Kontakt.
  • Das Kollektorgebiet 28 ist ein p-Gebiet. Das Kollektorgebiet 28 erstreckt sich quer über den ersten Elementbereich 11, den Umgebungsbereich 13, den zweiten Elementbereich 12 und den Außenrandspannungswiderstandsbereich 15. Das Kollektorgebiet 28 ist unterhalb des Puffergebietes 27 angeordnet, und steht mit dem Puffergebiet 27 von unterhalb des Puffergebietes 27 her in Kontakt. Das Kollektorgebiet 28 ist an der unteren Oberfläche 18b des Halbleitersubstrates 18 freiliegend.
  • Gemäß 3 ist eine Zwischenisolationsschicht 62, eine ohmsche Metallschicht 51, eine Vielzahl von Ringelektroden 53, eine Isolationsschutzschicht 60 und eine Oberflächenmetallschicht 52 in dem Halbleitersubstrat 18 angeordnet.
  • Die Zwischenisolationsschicht 62 ist an der oberen Oberfläche 18a des Halbleitersubstrates 18 angeordnet. Die Zwischenisolationsschicht 62 erstreckt sich quer über den Grabenbereich 14 und den Außenrandspannungswiderstandsbereich 15. Eine Gesamtheit einer oberen Oberfläche der Gateelektrode 30 ist mit der Zwischenisolationsschicht 62 bedeckt. Ein die Zwischenisolationsschicht 62 in einer vertikalen Richtung durchdringendes Kontaktloch 62a ist über jedem der Zellengebiete 42 innerhalb des ersten Elementbereiches 11 und des zweiten Elementbereiches 12 bereitgestellt. Innerhalb des Umgebungsbereiches 13 sind keine Kontaktlöcher über den jeweiligen Zellengebieten 42 bereitgestellt. Das bedeutet, die Gesamtheiten der oberen Oberflächen der entsprechenden Zellengebiete 42 innerhalb des Umgebungsbereiches 13 sind mit der Zwischenisolationsschicht 62 bedeckt. Innerhalb des Außenrandspannungswiderstandsbereiches 14 sind in der Zwischenisolationsschicht 62 Kontaktlöcher über dem Anschlussgebiet 34 und über den jeweiligen Schutzringen 36 und Ähnlichem bereitgestellt.
  • Die ohmsche Metallschicht 51 bedeckt die Zwischenisolationsschicht 62 in dem ersten Elementbereich 11, dem Umgebungsbereich 13 und dem zweiten Elementbereich 12. Die ohmsche Metallschicht 51 erstreckt sich entlang einer Oberfläche der Zwischenisolationsschicht 62 und der oberen Oberfläche 18a des Halbleitersubstrates 18, und weist eine im Wesentlichen konstante Dicke auf. Somit ist eine obere Oberfläche der ohmschen Metallschicht 51 innerhalb des ersten Elementbereiches 11 und des zweiten Elementbereiches 12 den Kontaktlöchern 62a folgend vertieft. Das bedeutet, auf der Oberfläche der ohmschen Metallschicht 51 über den entsprechenden Kontaktlöchern 62a sind Vertiefungen 51a bereitgestellt. Die ohmsche Metallschicht 51 steht mit der oberen Oberfläche 18a des Halbleitersubstrates 18 in jedem Kontaktloch 62a in Kontakt. Die ohmsche Metallschicht 51 steht mit den Emittergebieten 22 und dem Hochdichtegebiet 24a des Körpergebietes 24 in jedem Kontaktloch 62a in Kontakt. Da in dem Umgebungsbereich 13 keine Kontaktlöcher 62a in der Zwischenisolationsschicht 62 bereitgestellt sind, ist die obere Oberfläche der ohmschen Metallschicht 51 in dem Umgebungsbereich 13 flach. Ferner erstreckt sich ein Teil der ohmschen Metallschicht 51 bis über das Anschlussgebiet 34. Die ohmsche Metallschicht 51 steht mit dem Anschlussgebiet 34 in dem Kontaktloch über dem Anschlussgebiet 34 in ohmschen Kontakt. Die ohmsche Metallschicht 51 ist aus AlSi (eine Legierung von Aluminium mit Silizium) ausgebildet.
  • Auf den jeweiligen Schutzringen 36 ist eine Vielzahl von Ringelektroden 53 angeordnet. Die Ringelektroden 53 erstrecken sich ringförmig entlang der Schutzringe 36. Jede Ringelektrode 53 steht mit dem entsprechenden Schutzring 36 innerhalb des Kontaktloches über dem Schutzring 36 in ohmschen Kontakt.
  • Die Isolationsschutzschicht 60 ist über der ohmschen Metallschicht 51, der Zwischenisolationsschicht 62 und den Ringelektroden 53 innerhalb des zweiten Elementbereiches 12 und innerhalb des Außenrandspannungswiderstandsbereiches 15 angeordnet. Gesamte Oberflächen des zweiten Elementbereiches 12 und des Außenrandspannungswiderstandsbereiches 15 sind mit der Isolationsschutzschicht 60 bedeckt. Ein Teil der Isolationsschutzschicht 60 erstreckt sich hinüber zu dem Umgebungsbereich 13. Innerhalb des Umgebungsbereiches 13 ist die Isolationsschutzschicht 60 auf der ohmschen Metallschicht 51 angeordnet. Die Isolationsschutzschicht 60 bedeckt einen Außenrandabschnitt der ohmschen Metallschicht 51 innerhalb des Umgebungsbereiches 13. Die Isolationsschutzschicht 60 weist an einer Mitte der oberen Oberfläche 18a des Halbleitersubstrates 18 eine Öffnung 80 auf. Die Öffnung 80 ist in einem Bereich, der breiter als der erste Elementbereich 11 ist und den ersten Elementbereich 11 umfasst, bereitgestellt. Das bedeutet, die Gesamtheit des ersten Elementbereiches 11 und eines Innenrandabschnittes des Umgebungsbereiches 13 sind innerhalb der Öffnung 80 positioniert. Ein Innenrandseitenende 60a der Isolationsschutzschicht 60 (d.h., eine Seitenoberfläche der Öffnung 80) ist innerhalb des Umgebungsbereiches 13 positioniert. Die Isolationsschutzschicht 60 ist aus einem Harz (z.B. Polyimid) ausgebildet. Ein linearer Ausdehnungskoeffizient der Isolationsschutzschicht 60 ist geringfügig größer als ein linearer Ausdehnungskoeffizient der ohmschen Metallschicht 51 (d.h., AlSi).
  • Die Oberflächenmetallschicht 52 bedeckt die Oberfläche der ohmschen Metallschicht 51 in einem Bereich, der nicht mit der Isolationsschutzschicht 60 bedeckt ist (d.h., ein Innenrandabschnitt der ohmschen Metallschicht 51 innerhalb des Umgebungsbereiches 13 und der ohmschen Metallschicht 51 in dem ersten Elementbereich 11). Die Oberflächenmetallschicht 52 ist in jede Vertiefung 51a innerhalb des ersten Elementbereiches 11 gefüllt. Ein Teil der Oberflächenmetallschicht 52 auf der Außenrandseite erstreckt sich bis über die Isolationsschutzschicht 60. Somit steht die Oberflächenmetallschicht 52 mit der Isolationsschutzschicht 60 an der Innenrandseitenoberfläche 60a der Isolationsschutzschicht 60 (d.h., die Seitenoberfläche der Öffnung 80) in Kontakt. Die Oberflächenmetallschicht 52 ist aus Nickel ausgebildet. Die Oberflächenmetallschicht 52 (d.h., Nickel) weist eine hohe Lötbenetzbarkeit auf. Der lineare Ausdehnungskoeffizient der Oberflächenmetallschicht 52 (d.h., Nickel) ist kleiner als der lineare Ausdehnungskoeffizient der ohmschen Metallschicht 51 (d.h., AlSi). Eine Lötschicht 55 ist mit der Oberflächenmetallschicht 52 verbunden. Die Oberflächenmetallschicht 52 ist durch die Lötschicht 55 mit einem nicht gezeigten Metallblock verbunden.
  • Eine untere Elektrode 54 ist an der unteren Oberfläche 18b des Halbleitersubstrates 18 angeordnet. Die untere Elektrode 54 steht mit dem Kollektorgebiet 28 in ohmschen Kontakt.
  • Nachstehend ist ein Betrieb des IGBT 10 beschrieben. Der IGBT 10 wird in einem Zustand verwendet, in dem eine Spannung, die die untere Elektrode 54 auf ein höheres Potential bringt, zwischen der ohmschen Metallschicht 51 und der unteren Elektrode 54 angelegt wird. Falls ein Potential, das höher als eine Schwellwertspannung ist, an die Gateelektrode 30 angelegt wird, werden in den Körpergebieten 24 in zu der Gateisolationsschicht 32 benachbarten Bereichen Kanäle ausgebildet. Die Kanäle verbinden die Emittergebiete 22 mit dem Driftgebiet 26. Dementsprechend fließen Elektronen von der ohmschen Metallschicht 51 zu der unteren Elektrode 54 durch die Emittergebiete 22, die Kanäle, das Driftgebiet 26, das Puffergebiet 27 und das Kollektorgebiet 28. Ferner fließen Löcher von der unteren Elektrode 54 zu der ohmschen Metallschicht 51 durch das Kollektorgebiet 28, das Puffergebiet 27, das Driftgebiet 26 und die Körpergebiete 24. Das bedeutet, der IGBT 10 schaltet an und es fließt ein Strom von der unteren Elektrode 54 zu der ohmschen Metallschicht 51.
  • Falls das Potential der Gateelektrode 30 auf ein niedrigeres Potential als die Schwellwertspannung verringert wird, verschwinden die Kanäle. Danach wird eine Rückwärtsspannung an die pn-Übergänge 25a an den Grenzflächen zwischen den Körpergebieten 24 und dem Driftgebiet 26 angelegt. Aufgrund dessen dehnen sich Verarmungsschichten von den pn-Übergängen 25a zu den Körpergebieten 24 und dem Driftgebiet 26 aus. Da die n-Dotierstoffdichte des Driftgebietes 26 sehr gering ist, wird das Driftgebiet 26 in einem breiten Bereich verarmt. Falls ferner die Verarmungsschichten sich in den Körpergebieten 24 ausbreiten, werden Löcher, die in dem verarmten Bereich vorliegen, mit Elektronen in dem Driftgebiet 26 wiedervereinigt, um zu verschwinden. Mit der Ausbreitung der Verarmungsschichten verringert sich somit die Löcheranzahl, die in den Körpergebieten 24 vorliegt.
  • Innerhalb des Umgebungsbereiches 13 wird ferner eine Rückwärtsspannung an einen pn-Übergang 25b einer Grenzfläche zwischen dem p-Randgebiet 29 und dem Driftgebiet 26 angelegt. Aufgrund dessen dehnt sich eine Verarmungsschicht von dem pn-Übergang 25b zu dem p-Randgebiet 29 und dem Driftgebiet 26 aus. Das Driftgebiet 26 wird durch die Verarmungsschicht, die sich von dem pn-Übergang 25b ausdehnt, ebenso verarmt. Mit Ausdehnung der Verarmungsschicht zu dem p-Randgebiet 29 werden ferner Löcher, die in dem verarmten Gebiet vorliegen, mit Elektronen in dem Driftgebiet 26 wiedervereinigt, um zu verschwinden. Mit der Ausdehnung der Verarmungsschicht verringert sich somit die Löcheranzahl, die in dem p-Randgebiet 29 vorliegt.
  • Innerhalb des Außenrandspannungswiderstandsbereiches 15 wird ferner eine Rückwärtsspannung an einen pn-Übergang 25c an einer Grenzfläche zwischen dem Anschlussgebiet 34 und dem Driftgebiet 26 angelegt. Aufgrund dessen dehnt sich eine Verarmungsschicht von dem pn-Übergang 25c zu dem Anschlussgebiet 34 und dem Driftgebiet 26 aus. Falls die sich von dem pn-Übergang 25c zu dem Driftgebiet 26 ausdehnende Verarmungsschicht einen an der Seite des innersten Randes positionierten ersten Schutzring 36 erreicht, dehnt sich die Verarmungsschicht von dem ersten Schutzring 36 zu dem Driftgebiet 26 um diesen ersten Schutzring 36 aus. Falls die sich von dem ersten Schutzring 36 zu dem Driftgebiet 26 ausdehnende Verarmungsschicht einen neben dem ersten Schutzring 36 positionierten zweiten Schutzring 36 erreicht, dehnt sich danach die Verarmungsschicht von dem zweiten Schutzring 36 zu dem Driftgebiet um diesen zweiten Schutzring 36 aus. Als solches dehnt sich die Verarmungsschicht innerhalb des Außenrandspannungswiderstandsbereiches 15 zu der Außenrandseite über die Vielzahl der Schutzringe 36 aus. Aufgrund dessen wird das Driftgebiet 26 innerhalb des Außenrandspannungswiderstandsbereiches 15 bis in die Nähe der Außenrandendoberfläche 18c des Halbleitersubstrates 18 hin verarmt.
  • Falls das Potential der Gateelektrode 30 gemäß vorstehender Erklärung auf ein Potential gesenkt wird, das tiefer als die Schwellwertspannung ist, verschwinden die Kanäle, wodurch das Driftgebiet 26 in einem breiten Bereich verarmt wird. Die Körpergebiete 24 sind von dem Puffergebiet 27 durch die Verarmungsschichten getrennt. Falls das Potential der Gateelektrode 30 auf ein Potential gesenkt wird, das tiefer als die Schwellwertspannung ist, wird aufgrund dessen der in dem IGBT 10 fließende Strom gestoppt. Das bedeutet, der IGBT 10 ist abgeschaltet.
  • 4 zeigt eine Verteilung der Verarmungsschicht um das p-Randgebiet 29 in einem Zustand, bei dem der IGBT 10 abgeschaltet ist. Bei 4 zeigt eine unterbrochene Linie 92 ein oberes Ende der Verarmungsschicht. Bei 4 ist ein Halbleitergebiet oberhalb der unterbrochenen Linie 92 (schattierter Bereich) ein Halbleitergebiet, das nicht verarmt ist (nachstehend als nicht verarmtes Gebiet bezeichnet), und ein Halbleitergebiet unterhalb der unterbrochenen Linie 92 ist ein Halbleitergebiet, das verarmt ist. Ferner ist gemäß 4 das Driftgebiet 26 in einem gesamten Bereich gemäß 4 verarmt. Obwohl das p-Randgebiet 29 und die Körpergebiete 24 teilweise in der Nähe ihrer unteren Enden verarmt sind, ist das meiste des p-Randgebietes 29 und der Körpergebiete 24 nicht verarmt. Da die p-Dotierstoffdichte des p-Randgebietes 29 höher als die p-Dotierstoffdichte der Niedrigdichtegebiete 24b der Körpergebiete 24 ist, ist es weniger wahrscheinlich, dass sich die Verarmungsschicht in das p-Randgebiet 29 ausdehnt, als in die Niedrigdichtegebiete 24b. Somit wird eine Breite der Verarmungsschicht in dem p-Randgebiet 29 enger als eine Breite der Verarmungsschicht in den Körpergebieten 24. Ferner sind unterbrochene Linien 94 bei 4 Äquipotentiallinien, die eine Potentialverteilung in der Verarmungsschicht anzeigen. Da sich das p-Randgebiet 29 zu einer Position erstreckt, die tiefer als das untere Ende des Grabens 40 ist, sind die Äquipotentiallinien 94 in dem Umgebungsbereich 13 an einer tieferen Position als die Äquipotentiallinien 94 in dem ersten Elementbereich 11 und dem zweiten Elementbereich 12 verteilt. Somit wird das elektrische Feld um das untere Ende eines Abschnittes des Grabens 40 abgeschwächt, der am nächsten zu dem Umgebungsbereich 13 ist. Somit ist ein Auftreten eines hohen elektrischen Feldes in der Umgebung des p-Randgebietes 29 unterdrückt.
  • Falls der IGBT 10 wieder von dem AUS-Zustand (Zustand gemäß 4) zu einem Zustand geschaltet wird, bei dem das Potential der Gateelektrode 30 auf ein Potential angehoben wird, das höher als dessen Schwellwertspannung ist, werden Kanäle in den Körpergebieten 24 ausgebildet, und das Potential des Driftgebietes 26 verringert sich. Nachfolgend werden Löcher von der ohmschen Metallschicht 51 zu den Körpergebieten 24 zugeführt. Aufgrund dessen verkleinern sich die Verarmungsschichten, die sich von den pn-Übergängen 25a an den Grenzflächen zwischen den Körpergebieten 24 und dem Driftgebiet 26 erstreckt hatten, und verschwinden. Aufgrund dessen wird es möglich, dass Elektronen und Löcher in dem Driftgebiet 26 fließen, und somit ist der IGBT 10 angeschaltet.
  • Falls das Potential des Driftgebietes 26 verringert wird, werden ferner Löcher von der ohmschen Metallschicht 51 zu dem p-Randgebiet 29 über die Körpergebiete 24 zugeführt. Aufgrund dessen verkleinert sich die Verarmungsschicht, die sich von dem pn-Übergang 25b an der Grenzfläche zwischen dem p-Randgebiet 29 und dem Driftgebiet 26 erstreckt hat, und verschwindet. Dementsprechend wird es möglich, dass ebenso in dem Driftgebiet 26 unterhalb des p-Randgebietes 29 Elektronen und Löcher fließen. Aufgrund dessen wird ein Bereich in dem Driftgebiet 26, in dem Elektronen und Löcher fließen können, größer und der Widerstand des Driftgebietes 26 verringert sich. Dementsprechend ist es nicht wahrscheinlich, dass ein Gleichgewichtsverlust erzeugt wird, und die AN-Spannung in dem erfindungsgemäßen IGBT 10 ist gering.
  • Falls das obere Ende der Verarmungsschicht in dem p-Randgebiet 29 (d.h., die unterbrochene Linie 92) das untere Ende des Grabens 40 erreicht, werden insbesondere gemäß 4 die nicht verarmten Gebiete in dem p-Randgebiet 29 von den Körpergebieten 24 durch die Verarmungsschicht getrennt. Da jedes der nicht verarmten Gebiete in dem p-Randgebiet 29 potentialfrei ist, werden dementsprechend Löcher weniger wahrscheinlich zu den nicht verarmten Gebieten in dem p-Randgebiet 29 zugeführt, falls der IGBT 10 angeschaltet wird. Falls der IGBT 10 angeschaltet wird, verkleinert sich dementsprechend die Verarmungsschicht, die sich von dem pn-Übergang 25b an der Grenzfläche zwischen dem p-Randgebiet 29 und dem Driftgebiet 26 erstreckt hat, kaum. Obwohl der IGBT 10 angeschaltet ist, hat sich bei dieser Gelegenheit die Verarmungsschicht in das Driftgebiet 26 unterhalb des p-Randgebietes 29 ausgedehnt, und somit können Elektronen und Löcher in dem Driftgebiet 26 unterhalb des p-Randgebietes 29 nicht fließen. Dementsprechend ist bei dieser Gelegenheit der Widerstand des Driftgebietes 26 hoch. Im Gegensatz dazu ist bei dem IGBT 10 des Ausführungsbeispiels die p-Dotierstoffdichte des p-Randgebietes 29 höher als die p-Dotierstoffdichte der Niedrigdichtegebiete 24b. Aufgrund dessen ist es weniger wahrscheinlich, dass die Verarmungsschicht sich in das p-Randgebiet 29 ausbreitet. Aufgrund dessen wird unterdrückt, dass die Verarmungsschichten das untere Ende des Grabens 40 erreichen. Somit ist es bei dem IGBT 10 des Ausführungsbeispiels möglich, die Verarmungsschicht von unterhalb des p-Randgebietes 29 zu eliminieren, wenn der IGBT 10 angeschaltet wird. Somit kann der IGBT 10 des Ausführungsbeispiels bei geringem Verlust verlässlich arbeiten.
  • Durch wiederholtes An- und Abschalten wird ferner bei dem IGBT 10 die Temperatur des Halbleitersubstrates 18 wiederholt geändert. Aufgrund dessen ändern sich die Temperaturen der ohmschen Metallschicht 51, der Oberflächenmetallschicht 52 und der Isolationsschutzschicht 60 oberhalb des Halbleitersubstrates 18 ebenso wiederholt.
  • Die ohmsche Metallschicht 51 dehnt sich thermisch entlang der Oberflächenmetallschicht 52 in dem Bereich aus, in dem die ohmsche Metallschicht 51 mit der Oberflächenmetallschicht 52 in Kontakt steht (d.h., dem ersten Elementbereich 11 und dem Innenrandabschnitt des Umgebungsbereiches 13). Gemäß vorstehender Beschreibung ist der lineare Ausdehnungskoeffizient der Oberflächenmetallschicht 52 (d.h., Nickel) kleiner als der lineare Ausdehnungskoeffizient der ohmschen Metallschicht 51 (d.h., AlSi). Aufgrund dessen ist die thermische Ausdehnung der ohmschen Metallschicht 51 in diesem Bereich unterdrückt. Da die Oberflächenmetallschicht 52 in jede Vertiefung 51a in der oberen Oberfläche der ohmschen Metallschicht 51 in dem ersten Elementbereich 11 gefüllt ist, ist die ohmsche Metallschicht 51 durch die Oberflächenmetallschicht 52 stabil zurückgehalten. Aufgrund dessen ist die thermische Ausdehnungsmenge der ohmschen Metallschicht 51 in dem ersten Elementbereich 11 gering. Andererseits sind in der oberen Oberfläche der ohmschen Metallschicht 51 in dem Umgebungsbereich 13 in einem Bereich, in dem die ohmsche Metallschicht 51 und die Oberflächenmetallschicht 52 in Kontakt miteinander stehen (d.h., die Innenrandseite des Umgebungsbereiches 13) keine Vertiefungen 51a bereitgestellt, und somit ist die obere Oberfläche der ohmschen Metallschicht 51 flach. Aufgrund dessen ist die Rückhaltekraft der Oberflächenmetallschicht 52 auf der ohmschen Metallschicht 51 an der Innenrandseite des Umgebungsbereiches 13 im Vergleich zu der Rückhaltekraft der Oberflächenmetallschicht 52 auf der ohmschen Metallschicht 51 in dem ersten Elementbereich 11 klein. Dementsprechend ist die thermische Ausdehnungsmenge der ohmschen Metallschicht 51 in diesem Bereich größer als die thermische Ausdehnungsmenge der ohmschen Metallschicht 51 in dem ersten Elementbereich 11.
  • Die ohmsche Metallschicht 51 dehnt sich thermisch entlang der Isolationsschutzschicht 60 in einem Bereich, in dem die ohmsche Metallschicht 51 mit der Isolationsschutzschicht 60 in Kontakt steht (d.h., die Außenrandseite des Umgebungsbereiches 13, des zweiten Elementbereiches 12 und des Außenrandspannungswiderstandsbereiches 15) aus. Gemäß vorstehender Beschreibung ist der lineare Ausdehnungskoeffizient der Isolationsschutzschicht 60 (d.h., Polyimid) geringfügig größer als der lineare Ausdehnungskoeffizient der ohmschen Metallschicht 51 (d.h., AlSi). Aufgrund dessen weist die ohmsche Metallschicht 51 in diesem Bereich innerhalb eines in 3 gezeigten Bereiches die größte thermische Ausdehnungsmenge auf.
  • Gemäß vorstehender Beschreibung ist bei dem IGBT 10 des Ausführungsbeispiels die Innenrandseitenoberfläche 60a der Isolationsschutzschicht 60 (d.h., die Seitenoberfläche der Öffnung 80) in dem Umgebungsbereich 13 positioniert (d.h., auf der ohmschen Metallschicht 51 mit einer flachen oberen Oberfläche). Aufgrund dessen ist ein Bereich der ohmschen Metallschicht 51 mit einer relativ großen thermischen Ausdehnungsmenge (d.h., die Innenrandseite des Umgebungsbereiches 13) zu einem Bereich der ohmschen Metallschicht 51 mit der größten thermischen Ausdehnungsmenge (d.h., die Außenrandseite des Umgebungsbereiches 13) benachbart. Aufgrund dessen ist ein Unterschied der thermischen Ausdehnungsmenge der ohmschen Metallschicht 51 um die Innenrandseitenoberfläche 60a der Isolationsschutzschicht 60 nicht maßgeblich groß. Aufgrund dessen ist es nicht wahrscheinlich, dass in der ohmschen Metallschicht 51 unterhalb der Seitenoberfläche 60a eine extrem große Verspannung erzeugt wird. Dementsprechend ist das Auftreten von Rissen in der ohmschen Metallschicht 51 unterhalb der Seitenoberfläche 60a unterdrückt. Der IGBT 10 des Ausführungsbeispiels weist eine hohe Verlässlichkeit auf.
  • Insbesondere ist bei dem IGBT 10 des Ausführungsbeispiels die Oberflächenmetallschicht 52 durch Sputtern (nachstehend als Maskensputtern bezeichnet) durch eine Schablonenmaske (eine Maskenplatte, die getrennt von dem Halbleitersubstrat 18 hergestellt wird) ausgebildet. Da durch das Maskensputtern keine hohe Präzision erzielt werden kann, sind Positionsfluktuationen eines Au-ßenrandseitenendes 52b der Oberflächenmetallschicht 52 groß. Falls das Außenrandseitenende 52b der Oberflächenmetallschicht 52 sich in Richtung der Außenrandseite weiter als das Außenrandseitenende 52c der ohmschen Metallschicht 51 erstreckt, ist eine Potentialverteilung in dem Driftgebiet 26 in dem Außenrandspannungswiderstandsbereich 15 gestört, und die Durchbruchspannung des IGBT 10 verringert sich. Falls ferner das Außenrandseitenende 52b der Oberflächenmetallschicht 52 weiter an einer Innenrandseite als das Innenrandseitenende 60a der Isolationsschutzschicht 60 positioniert ist, ist die ohmsche Metallschicht 51 an ihrer obersten Oberfläche freiliegend, was zu einer geringeren Verlässlichkeit des IGBT 10 führt. Dementsprechend kann vorzugsweise ein breites Intervall zwischen dem Außenrandseitenende 52c der ohmschen Metallschicht 51 und dem Innenrandseitenende 60a der Isolationsschutzschicht 60 bereitgestellt sein, und das Außenrandseitenende 52b der Oberflächenmetallschicht 52 ist vorzugsweise in dem breiten Intervall angeordnet. Bei dem erfindungsgemäßen Design kann durch Bereitstellung des zweiten Elementbereiches 12 (d.h., eines Bereiches, der als Schaltvorrichtung arbeitet) zwischen dem Außenrandseitenende 52c der ohmschen Metallschicht 51 und dem Umgebungsbereich 13, das Halbleitersubstrat 18 effektiv verwendet werden, und eine Stromtragfähigkeit des IGBT 10 kann vergrößert werden.
  • Insbesondere ist bei dem vorstehend beschriebenen Ausführungsbeispiel die Oberflächenmetallschicht 52 durch Maskensputtern ausgebildet. Jedoch kann die Oberflächenmetallschicht 52 durch Metallisieren ausgebildet sein. In diesem Fall stellt das Außenrandseitenende 52b der Oberflächenmetallschicht 52 gemäß 5 mit dem Innenrandseitenende 60a der Isolationsschutzschicht 60 (d.h., der Seitenoberfläche der Öffnung 80) einen Kontakt her, ohne sich über die Isolationsschutzschicht 60 zu erstrecken. Auch diese Konfiguration kann die gleiche vorteilhafte Wirkung wie jene des vorstehend beschriebenen Ausführungsbeispiels bringen.
  • Ferner ist bei dem vorstehend beschriebenen Ausführungsbeispiel der IGBT erklärt. Wahlweise kann die erfindungsgemäße Technik auch auf andere Schaltvorrichtungen mit einem MOSFET angewendet werden. Durch Bereitstellen eines n-Gebietes (Draingebiet), das mit der unteren Elektrode 54 anstelle des Kollektorgebietes 28 des Ausführungsbeispiels in ohmschen Kontakt steht, kann ein MOSFET der n-Kanalart erzielt werden. Ferner kann ein MOSFET der p-Kanalart durch Umkehren der n-Gebiete und der p-Gebiete des MOSFETs der n-Kanalart erzielt werden.
  • Ferner erstreckt sich der Graben 40 bei dem vorstehend beschriebenen Ausführungsbeispiel derart, dass jedes Zellengebiet 42 in einer rechteckigen Form ausgebildet ist. Wahlweise kann der Graben 40 sich derart erstrecken, dass jedes Zellengebiet 42 in einer hexagonalen Form ausgebildet ist. Ferner kann der Graben 40 sich derart erstrecken, dass jedes Zellengebiet 42 in einer anderen Form ausgebildet ist.
  • Nachstehend sind die entsprechenden Beziehungen der konstituierenden Merkmale der Halbleitervorrichtung des vorstehend beschriebenen Ausführungsbeispiels mit den konstituierenden Merkmalen der Patentansprüche beschrieben. Die ohmsche Metallschicht 51 bei dem Ausführungsbeispiel ist ein Beispiel einer ersten Metallschicht bei den Patentansprüchen. Die Oberflächenmetallschicht 52 bei dem Ausführungsbeispiel ist ein Beispiel einer zweiten Metallschicht bei den Patentansprüchen. Die Emittergebiete 22 bei dem Ausführungsbeispiel sind ein Beispiel eines ersten Gebietes bei den Patentansprüchen. Das Driftgebiet 26 bei dem Ausführungsbeispiel ist ein Beispiel eines zweiten Gebietes bei den Patentansprüchen. Das p-Randgebiet 29 bei dem Ausführungsbeispiel ist ein Beispiel eines Randgebietes einer zweiten Leitfähigkeitsart bei den Patentansprüchen.
  • Einige der vorliegend offenbarten technischen Elemente sind nachstehend aufgeführt. Insbesondere ist jedes der nachstehenden technischen Elemente unabhängig nützlich.
  • Bei einem Konfigurationsbeispiel der vorliegenden Erfindung kann eine Dotierstoffdichte einer zweiten Leitfähigkeitsart des Randgebietes der zweiten Leitfähigkeitsart höher als eine Dotierstoffdichte der zweiten Leitfähigkeitsart eines unterhalb der ersten Gebiete positionierten Abschnittes des Körpergebietes sein.
  • Falls die Schaltvorrichtung abgeschaltet wird, erstreckt sich die Verarmungsschicht in das Randgebiet der zweiten Leitfähigkeitsart. Falls die Verarmungsschicht das untere Ende des Grabens erreicht hat, wird der Abschnitt des p-Randgebietes 29, der über dem unteren Ende des Grabens gelegen ist, potentialfrei, was problematisch ist. Dadurch, dass die Dotierstoffdichte der zweiten Leitfähigkeitsart des Randgebietes der zweiten Leitfähigkeitsart hoch ist, wird es gemäß vorstehender Beschreibung weniger wahrscheinlich, dass sich die Verarmungsschicht innerhalb des Randgebietes der zweiten Leitfähigkeitsart ausdehnt. Aufgrund dessen kann das Problem der Potentialfreiheit verhindert werden.
  • Bei einem erfindungsgemäßen Konfigurationsbeispiel kann ein Schutzring außerhalb eines Bereiches bereitgestellt sein, bei dem der Graben bereitgestellt ist. Der Schutzring kann an der oberen Oberfläche des Halbleitersubstrates freiliegend sein, kann den Bereich umgeben, bei dem der Graben bereitgestellt ist, und kann elektrisch von der ersten Metallschicht getrennt sein.
  • Entsprechend dieser Konfiguration kann die Durchbruchspannung der Schaltvorrichtung weiter verbessert werden.
  • Bei einem erfindungsgemäßen Konfigurationsbeispiel kann die Schaltvorrichtung einen zweiten Elementbereich aufweisen, der bei einer Draufsicht auf die obere Oberfläche einen Rand des Umgebungsbereiches umgibt und eine Vielzahl der Zellengebiete umfasst. Innerhalb des zweiten Elementbereiches kann ein Kontaktloch in der Zwischenisolationsschicht oberhalb jedes der Zellengebiete bereitgestellt sein. Die erste Metallschicht kann mit der oberen Oberfläche in dem Kontaktloch innerhalb des zweiten Elementbereiches in Kontakt stehen. Die Isolationsschutzschicht kann die erste Metallschicht in dem zweiten Elementbereich bedecken. Die zweite Metallschicht ist quer über die erste Metallschicht in der Öffnung und die Isolationsschutzschicht angeordnet. Ein Außenrandseitenende der zweiten Metallschicht kann an einer Innenrandseite relativ zu einem Außenrandseitenende der ersten Metallschicht positioniert sein. Jedes der Zellengebiete in dem zweiten Elementbereich kann das erste Gebiet und das Körpergebiet umfassen.
  • Zur Sicherstellung der Verlässlichkeit der Schaltvorrichtung kann ein Intervall zwischen dem Endabschnitt der Innenseite der Isolationsschutzschicht und dem Endabschnitt der Außenseite der ersten Metallschicht bereitgestellt sein, und ein Endabschnitt einer Außenseite der zweiten Metallschicht kann vorzugsweise in dem Intervall angeordnet sein. Durch Bereitstellung des zweiten Elementbereiches (ein Bereich, der als die Schaltvorrichtung wirkt) in diesem Intervallabschnitt, kann die Stromtragfähigkeit der Schaltvorrichtung vergrößert werden.
  • Es ist eine Schaltvorrichtung mit einem Halbleitersubstrat mit einem sich netzförmig erstreckenden Graben bereitgestellt, wobei die obere Oberfläche des Halbleitersubstrates mit einer Zwischenisolationsschicht bedeckt ist. Innerhalb eines Elementbereiches ist ein Kontaktloch in einer Zwischenisolationsschicht, während innerhalb eines Umgebungsbereiches eine gesamte obere Oberfläche jedes Zellengebietes durch die Zwischenisolationsschicht bedeckt ist. Die erste Metallschicht bedeckt die Zwischenisolationsschicht, und weist Vertiefungen über den Kontaktlöchern. Die Isolationsschutzschicht bedeckt einen Außenrandseitenabschnitt der ersten Metallschicht in dem Umgebungsbereich. Die zweite Metallschicht bedeckt die erste Metallschicht innerhalb einer Öffnung der Isolationsschutzschicht. Innerhalb des Umgebungsbereiches ist ein Gebiet einer zweiten Leitfähigkeitsart bereitgestellt, das sich bis unter die unteren Enden des Grabens erstreckt und mit dem Körpergebiet elektrisch verbunden ist.

Claims (4)

  1. Schaltvorrichtung (10) mit: einem Halbleitersubstrat (18); einer Gateisolationsschicht (32); einer Gateelektrode (30); einer Zwischenisolationsschicht (62); einer ersten Metallschicht (51); einer zweiten Metallschicht (52) und einer Isolationsschutzschicht (60), wobei, ein Graben (40), der sich netzförmig erstreckt, in einer oberen Oberfläche (18a) des Halbleitersubstrates (18) bereitgestellt ist, die Gateisolationsschicht (32) eine innere Oberfläche des Grabens (40) bedeckt, die Gateelektrode (30) innerhalb des Grabens (40) angeordnet ist, die Gateelektrode (30) von dem Halbleitersubstrat (18) durch die Gateisolationsschicht (32) isoliert ist, wobei jedes Gebiet des Halbleitersubstrates (18), das bei einer Draufsicht auf die obere Oberfläche (18a) von dem Graben (40) umgeben ist, als Zellengebiet (42) bezeichnet ist, ein Bereich, der bei der Draufsicht auf die obere Oberfläche (18a) eine Vielzahl von Zellengebieten (42) umfasst, als ein erster Elementbereich (11) bezeichnet ist, und ein Bereich, der bei der Draufsicht auf die obere Oberfläche (18a) einen Rand des ersten Elementbereiches (11) umgibt und eine Vielzahl von Zellengebieten (42) umfasst, als Umgebungsbereich (13) bezeichnet ist, die Zwischenisolationsschicht (62) die obere Oberfläche (18a) und die Gateelektrode (30) in einem Bereich quer über den ersten Elementbereich (11) und den Umgebungsbereich (13) bedeckt, innerhalb des ersten Elementbereiches (11) ein Kontaktloch (62a) der Zwischenisolationsschicht (62) über jedem der Zellengebiete (42) bereitgestellt ist, innerhalb des Umgebungsbereiches (13) die Zwischenisolationsschicht (62) eine Gesamtheit der oberen Oberfläche (18a) über den Zellengebieten (42) bedeckt, die erste Metallschicht (51) die Zwischenisolationsschicht (62) bedeckt, von der Gateelektrode (30) durch die Zwischenisolationsschicht (62) isoliert ist, mit der oberen Oberfläche (18a) innerhalb des Kontaktloches (62a) in Kontakt steht, eine Vertiefung (51a) auf einer Oberfläche der ersten Metallschicht (51) über dem Kontaktloch (62a) bereitgestellt ist, die Isolationsschutzschicht (60) einen Außenrandseitenabschnitt der ersten Metallschicht (51) in dem Umgebungsbereich (13) bedeckt, eine Öffnung (80) in der Isolationsschutzschicht (60) in einem Bereich bereitgestellt ist, der breiter als der erste Elementbereich (11) ist und den ersten Elementbereich (11) umfasst, die zweite Metallschicht (52) mit der Oberfläche der ersten Metallschicht (51) in der Öffnung (80) in Kontakt steht, und mit einer Seitenoberfläche (60a) der Öffnung (80) in Kontakt steht, wobei die zweite Metallschicht (52) einen linearen Ausdehnungskoeffizienten aufweist, der kleiner ist als ein linearer Ausdehnungskoeffizient der ersten Metallschicht (51), jedes der Zellengebiete (42) innerhalb des ersten Elementbereiches (11) aufweist: ein erstes Gebiet (22) einer ersten Leitfähigkeitsart, das mit der ersten Metallschicht (51) und der Gateisolationsschicht (32) in Kontakt steht, und ein Körpergebiet (24) einer zweiten Leitfähigkeitsart, das mit der ersten Metallschicht (51) in Kontakt steht und mit der Gateisolationsschicht (32) unterhalb des ersten Gebietes (22) in Kontakt steht, jedes Zellengebiet (42) innerhalb des Umgebungsbereiches (13) ein Randgebiet einer zweiten Leitfähigkeitsart (29) aufweist, das von der zweiten Leitfähigkeitsart ist, wobei das Randgebiet der zweiten Leitfähigkeitsart (29) sich bis unter ein unteres Ende des Grabens (40) innerhalb des Umgebungsbereiches (13) erstreckt, und mit dem Körpergebiet (24) elektrisch verbunden ist, und das Halbleitersubstrat (18) ein zweites Gebiet (26) der ersten Leitfähigkeitsart aufweist, wobei das zweite Gebiet (26) quer unterhalb des Körpergebietes (24) und unterhalb des Randgebietes der zweiten Leitfähigkeitsart (29) angeordnet ist, mit der Gateisolationsschicht (32) unterhalb des Körpergebietes (24) in Kontakt steht und von den ersten Gebieten (22) durch das Körpergebiet (24) getrennt ist.
  2. Schaltvorrichtung (10) nach Anspruch 1, wobei eine Dotierstoffdichte einer zweiten Leitfähigkeitsart des Randgebietes der zweiten Leitfähigkeitsart (29) höher ist als eine Dotierstoffdichte der zweiten Leitfähigkeitsart eines Abschnittes des Körpergebietes (24), das unterhalb der ersten Gebiete (22) positioniert ist.
  3. Schaltvorrichtung (10) nach Anspruch 1 oder 2, wobei ein Schutzring (36) außerhalb eines Bereiches bereitgestellt ist, bei dem der Graben (40) bereitgestellt ist, wobei der Schutzring (36) auf der oberen Oberfläche (18a) freiliegend ist, den Bereich umgibt, bei dem der Graben (40) bereitgestellt ist, und elektrisch von der ersten Metallschicht (51) getrennt ist.
  4. Schaltvorrichtung (10) nach Anspruch 3, wobei die Schaltvorrichtung (10) einen zweiten Elementbereich (12) umfasst, der einen Rand des Umgebungsbereiches (13) bei einer Draufsicht auf die obere Oberfläche (18a) umgibt, wobei der zweite Elementbereich (12) eine Vielzahl von Zellengebieten (42) umfasst, wobei innerhalb des zweiten Elementbereiches (12) ein Kontaktloch (62a) in der Zwischenisolationsschicht (62) über jedem der Zellengebiete (42) bereitgestellt ist, die erste Metallschicht (51) mit der oberen Oberfläche (18a) in dem Kontaktloch (62a) innerhalb des zweiten Elementbereiches (12) in Kontakt steht, die Isolationsschutzschicht (60) die erste Metallschicht (51) innerhalb des zweiten Elementbereiches (12) bedeckt, die zweite Metallschicht (52) quer über die erste Metallschicht (51) in der Öffnung (80) und über die Isolationsschutzschicht (60) angeordnet ist, ein Außenrandseitenende (52b) der zweiten Metallschicht (52) an einer Innenrandseite relativ zu einem Außenrandseitenende (52c) der ersten Metallschicht (51) positioniert ist, und jedes der Zellengebiete (42) in dem zweiten Elementbereich (12) das erste Gebiet (22) und das Körpergebiet (24) umfasst.
DE102017104715.8A 2016-03-09 2017-03-07 Schaltvorrichtung Active DE102017104715B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-046094 2016-03-09
JP2016046094A JP6588363B2 (ja) 2016-03-09 2016-03-09 スイッチング素子

Publications (2)

Publication Number Publication Date
DE102017104715A1 DE102017104715A1 (de) 2017-09-14
DE102017104715B4 true DE102017104715B4 (de) 2022-09-08

Family

ID=59700505

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017104715.8A Active DE102017104715B4 (de) 2016-03-09 2017-03-07 Schaltvorrichtung

Country Status (4)

Country Link
US (1) US9865728B2 (de)
JP (1) JP6588363B2 (de)
CN (1) CN107180864B (de)
DE (1) DE102017104715B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299789B2 (ja) * 2016-03-09 2018-03-28 トヨタ自動車株式会社 スイッチング素子
JP2018022776A (ja) * 2016-08-03 2018-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6669628B2 (ja) * 2016-10-20 2020-03-18 トヨタ自動車株式会社 スイッチング素子
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
JP6930858B2 (ja) * 2017-05-24 2021-09-01 株式会社東芝 半導体装置
JP2018206842A (ja) * 2017-05-31 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置
JP7043773B2 (ja) * 2017-10-03 2022-03-30 株式会社デンソー 半導体装置
CN108336016B (zh) * 2018-02-12 2020-12-15 吉林华微电子股份有限公司 半导体器件沟槽内场板埋层终端结构及制造方法
US10797131B2 (en) * 2018-04-05 2020-10-06 Pakal Technologies, Inc. Enhancements to cell layout and fabrication techniques for MOS-gated devices
JP7000240B2 (ja) * 2018-04-18 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2023119693A1 (de) * 2021-12-20 2023-06-29

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116963A (ja) 2003-10-10 2005-04-28 Denso Corp 半導体装置
WO2009104068A1 (en) 2008-02-19 2009-08-27 Toyota Jidosha Kabushiki Kaisha Igbt and method of producing the same
EP2237319A2 (de) 1999-02-17 2010-10-06 Hitachi Ltd. Halbleitervorrichtung und Stromwandler damit
WO2015040712A1 (ja) 2013-09-19 2015-03-26 三菱電機株式会社 半導体装置
JP2015225872A (ja) 2014-05-26 2015-12-14 トヨタ自動車株式会社 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757046A (en) * 1994-01-07 1998-05-26 Fuji Electric Company Ltd. MOS type semiconductor device
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP3812549B2 (ja) * 2003-06-27 2006-08-23 株式会社デンソー 半導体装置
US7239016B2 (en) 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
JP4422671B2 (ja) * 2005-12-06 2010-02-24 トヨタ自動車株式会社 半導体装置とその製造方法
TW201015718A (en) * 2008-10-03 2010-04-16 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
JP4877337B2 (ja) * 2009-02-17 2012-02-15 トヨタ自動車株式会社 半導体装置
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up
CN102414817B (zh) * 2009-09-14 2014-01-08 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP5849882B2 (ja) * 2011-09-27 2016-02-03 株式会社デンソー 縦型半導体素子を備えた半導体装置
AU2011377785B2 (en) * 2011-09-28 2014-11-06 Toyota Jidosha Kabushiki Kaisha IGBT and manufacturing method therefor
DE112011105785B4 (de) * 2011-10-26 2015-05-13 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
CN104040720B (zh) * 2012-01-12 2016-12-14 丰田自动车株式会社 半导体装置及其制造方法
JP5648658B2 (ja) * 2012-08-02 2015-01-07 トヨタ自動車株式会社 半導体装置の製造方法
JP5720647B2 (ja) * 2012-09-03 2015-05-20 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5811110B2 (ja) * 2013-01-31 2015-11-11 トヨタ自動車株式会社 半導体装置の製造方法
JP5967065B2 (ja) * 2013-12-17 2016-08-10 トヨタ自動車株式会社 半導体装置
JP6320808B2 (ja) * 2014-03-19 2018-05-09 富士電機株式会社 トレンチｍｏｓ型半導体装置
JP6193163B2 (ja) * 2014-03-25 2017-09-06 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP5998169B2 (ja) * 2014-03-26 2016-09-28 株式会社豊田中央研究所 半導体装置
JP2016004877A (ja) * 2014-06-16 2016-01-12 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
JP6264334B2 (ja) 2015-07-21 2018-01-24 トヨタ自動車株式会社 半導体装置
JP6278048B2 (ja) * 2016-02-19 2018-02-14 トヨタ自動車株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2237319A2 (de) 1999-02-17 2010-10-06 Hitachi Ltd. Halbleitervorrichtung und Stromwandler damit
JP2005116963A (ja) 2003-10-10 2005-04-28 Denso Corp 半導体装置
WO2009104068A1 (en) 2008-02-19 2009-08-27 Toyota Jidosha Kabushiki Kaisha Igbt and method of producing the same
WO2015040712A1 (ja) 2013-09-19 2015-03-26 三菱電機株式会社 半導体装置
JP2015225872A (ja) 2014-05-26 2015-12-14 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US9865728B2 (en) 2018-01-09
CN107180864A (zh) 2017-09-19
JP2017162991A (ja) 2017-09-14
JP6588363B2 (ja) 2019-10-09
CN107180864B (zh) 2020-07-14
DE102017104715A1 (de) 2017-09-14
US20170263754A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
DE102017104715B4 (de) Schaltvorrichtung
DE102017104713B4 (de) Schaltvorrichtung
DE102017104716B4 (de) Schaltvorrichtung
DE102016105765B4 (de) Umgekehrt leitender igbt
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015004515B4 (de) Halbleitervorrichtungen
DE10211688B4 (de) Halbleiterbauelement
DE102012207311B4 (de) Siliziumcarbid-halbleitervorrichtung und herstellungsverfahren einer siliziumcarbid-halbleitervorrichtung
DE112012004043B4 (de) Halbleitereinrichtung
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE102015224428B4 (de) Halbleitervorrichtung
DE102016109641B4 (de) Halbleitergerät
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112015006450T5 (de) Halbleitereinheit
DE102015103017A1 (de) Gruppe III-nitrid-basierter Transistor vom Anreichungstyp
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112009005320T5 (de) Leistungshalbleiterbauteil
DE112017004237B4 (de) Halbleitereinheit
DE102016113129B3 (de) Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
DE102016120292A1 (de) Halbleitervorrichtung, die eine Transistorvorrichtung enthält
DE112016002613T5 (de) Leistungs-Halbleiterbauelement
DE112019000291T5 (de) Halbleiterbauteil und Leistungsmodul
DE112015006098T5 (de) Leistungshalbleiterelement und Leistungshalbleitermodul, welches dieses verwendet
DE102018131705A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence