DE102016120292A1 - Halbleitervorrichtung, die eine Transistorvorrichtung enthält - Google Patents

Halbleitervorrichtung, die eine Transistorvorrichtung enthält Download PDF

Info

Publication number
DE102016120292A1
DE102016120292A1 DE102016120292.4A DE102016120292A DE102016120292A1 DE 102016120292 A1 DE102016120292 A1 DE 102016120292A1 DE 102016120292 A DE102016120292 A DE 102016120292A DE 102016120292 A1 DE102016120292 A1 DE 102016120292A1
Authority
DE
Germany
Prior art keywords
semiconductor device
resistor
semiconductor
terminal contact
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016120292.4A
Other languages
English (en)
Inventor
Markus Zundel
Kurt Matoy
Peter Brandl
Thomas Ostermann
Dirk Ahlers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016120292.4A priority Critical patent/DE102016120292A1/de
Priority to US15/792,492 priority patent/US10186508B2/en
Priority to CN201711011664.8A priority patent/CN107978633B/zh
Publication of DE102016120292A1 publication Critical patent/DE102016120292A1/de
Priority to US16/236,741 priority patent/US10586792B2/en
Priority to US16/744,693 priority patent/US10957686B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung (10) einer Ausführungsform enthält eine Transistorvorrichtung (11) in einem Halbleiterdie (100), das einen Halbleiterkörper (101) umfasst. Die Transistorvorrichtung (11) umfasst Transistorzellen (102), die parallel verbunden sind und zumindest 80 % eines gesamten aktiven Gebiets (103) an einer ersten Oberfläche (104) des Halbleiterkörpers (101) bedecken. Ferner enthält die Halbleitervorrichtung (10) ein Steueranschluss-Kontaktgebiet (G) an der ersten Oberfläche (104), das mit einer Steuerelektrode (106) von jeder der Transistorzellen (102) elektrisch verbunden ist. Ein erstes Lastanschluss-Kontaktgebiet (S) an der ersten Oberfläche (104) ist mit einem ersten Lastanschlussgebiet (108) von jeder der Transistorzellen (102) elektrisch verbunden. Die Halbleitervorrichtung (10) enthält ferner einen Widerstand (R) in dem Halbleiterdie (100), der zwischen das Steueranschluss-Kontaktgebiet (G) und das erste Lastanschluss-Kontaktgebiet (S) elektrisch gekoppelt ist.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen, die auf Halbleiter-Leistungstransistoren wie etwa Bipolartransistoren mit isoliertem Gate (IGBTs) oder Feldeffekttransistoren mit isoliertem Gate (IGFETs), zum Beispiel Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOS-FETs), basieren, schalten typischerweise große Lastströme. Fehlermodi, die in diesen Vorrichtungen während eines Betriebs in verschiedenen Anwendungen auftreten können, erfordern Schutzmaßnahmen, um die Halbleitervorrichtungen vor einem Schaden, wie etwa Überhitzung, zu bewahren.
  • Um diese Anforderungen zu erfüllen, ist es wünschenswert, Schutzmaßnahmen von Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch die Lehre des unabhängigen Anspruchs gelöst. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung. Die Halbleitervorrichtung enthält eine Transistorvorrichtung in einem Halbleiterdie, das einen Halbleiterkörper umfasst. Die Transistorvorrichtung umfasst Transistorzellen, die parallel verbunden sind und zumindest 80 % eines gesamten aktiven Gebiets an einer ersten Oberfläche des Halbleiterkörpers bedecken. Die Halbleitervorrichtung umfasst ferner ein Steueranschluss-Kontaktgebiet an der ersten Oberfläche, das mit einer Steuerelektrode von jeder der Transistorzellen elektrisch verbunden ist. Ein erstes Lastanschluss-Kontaktgebiet an der ersten Oberfläche ist mit einem ersten Lastanschlussgebiet von jeder der Transistorzellen elektrisch verbunden. Ferner enthält die Halbleitervorrichtung einen Widerstand in dem Halbleiterdie, der zwischen das Steueranschluss-Kontaktgebiet und das erste Lastanschluss-Kontaktgebiet elektrisch gekoppelt ist.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Offenbarung zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Offenbarung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Offenbarung. Andere Ausführungsformen und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A stellt eine schematische Draufsicht einer Halbleitervorrichtung dar, um eine Ausführungsform eines Leistungstransistors zu veranschaulichen, der einen Widerstand enthält, der zwischen einen ersten Lastanschluss und einen Steueranschluss elektrisch gekoppelt ist.
    • 1B bis 1D veranschaulichen schematische Querschnittsansichten entlang Schnittlinien AA, BB bzw. CC von 1A, um eine Ausführungsform zu veranschaulichen.
    • 2A bis 2C veranschaulichen schematische Querschnittsansichten entlang Schnittlinien AA, BB bzw. CC von 1, um eine Ausführungsform zu veranschaulichen.
    • 3 stellt eine schematische Querschnittsansicht einer Halbleitervorrichtung dar, um eine flexible Einstellung eines Widerstandswerts eines Widerstands und eines Sperrspannungsvermögens einer Diode gemäß einer Ausführungsform zu veranschaulichen.
    • 4 ist eine schematische Veranschaulichung der in 1 veranschaulichten Halbleitervorrichtung, die eine Vorrichtung mit drei Anschlüssen ist.
    • 5 ist eine schematische Veranschaulichung der in 1 veranschaulichten Halbleitervorrichtung, die eine Vorrichtung mit fünf Anschlüssen ist.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die Begriffe „Wafer“, „Substrat“, „Halbleiterkörper“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium (Si), Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium (SiGe), Germanium (Ge) oder Galliumarsenid (GaAs) sein. Gemäß anderen Ausführungsformen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche des Wafers oder eines Die bzw. eines Chips sein.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche, d.h. parallel zur Richtung der Normalen der ersten Oberfläche, des Halbleitersubstrats oder -körpers angeordnet ist.
  • In dieser Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrates oder Halbleiterkörpers als durch die untere oder rückseitige Oberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, Vorder- oder Front- oder Hauptoberfläche des Halbleitersubstrats gebildet betrachtet wird. Die Begriffe „oberhalb“ und „unterhalb“, wie sie in dieser Beschreibung verwendet werden, sollen daher eine relative Lage eines strukturellen Merkmals zu einem anderen beschreiben.
  • In dieser Beschreibung wird auf n-dotiert als ein erster Leitfähigkeitstyp verwiesen, während auf p-dotiert als ein zweiter Leitfähigkeitstyp verwiesen wird. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein können.
  • Eine Prozessierung eines Halbleiterwafers kann Halbleitervorrichtungen mit Anschlusskontakten ergeben, wie etwa Kontaktkissen/pads (oder Elektroden), die die Herstellung eines elektrischen Kontakts mit den integrierten Schaltungen oder in dem Halbleiterkörper enthaltenen getrennten Halbleitervorrichtungen erlauben. Die Elektroden können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial der Halbleiterchips aufgebracht sind. Die Elektrodenmetallschichten können mit irgendeiner gewünschten geometrischen Form und irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Elektrodenmetallschichten können beispielsweise in der Form einer Schicht vorliegen, die ein Gebiet bedeckt. Irgendein gewünschtes Metall, beispielsweise Cu, Ni, Sn, Au, Ag, Pt, Pd, und eine Legierung von einem oder mehreren dieser Metalle können als das Material verwendet werden. Die Elektrodenmetallschicht bzw. die Elektrodenmetallschichten müssen nicht homogen oder genau aus einem Material hergestellt sein, das heißt verschiedene Zusammensetzungen und Konzentrationen der Materialien, die in den Elektrodenmetallschichten enthalten sind, möglich sind. Als ein Beispiel können die Elektrodenschichten groß genug dimensioniert sein, um mit einem Draht gebondet bzw. verbunden zu werden.
  • Spezifische, in dieser Beschreibung dargelegte Ausführungsformen gehören, ohne dadurch beschränkt zu sein, zu Halbleitervorrichtungen, insbesondere zu Feldeffekt-Halbleitertransistoren. Innerhalb dieser Beschreibung werden die Begriffe „Halbleitervorrichtung“ und „Halbleiterkomponente“ synonym verwendet. Die Halbleitervorrichtung enthält typischerweise eine Feldeffektstruktur. Die Feldeffektstruktur kann eine MOSFET- oder eine IGBT-Struktur mit einem pn-Übergang sein, der eine Bodydiode zwischen einem Driftgebiet des ersten Leitfähigkeitstyps und einem Bodygebiet des zweiten Leitfähigkeitstyps bildet. Die Halbleitervorrichtung ist typischerweise eine vertikale Halbleitervorrichtung mit zwei Last-Metallisierungen, zum Beispiel einer Source-Metallisierung und einer Drain-Metallisierung für einen MOSFET, welche einander gegenüberliegend angeordnet sind und in niederohmigem Kontakt mit einem jeweiligen Kontaktgebiet stehen. Die Feldeffektstruktur kann auch von einer JFET-Struktur gebildet werden.
  • Beispielsweise ist die Halbleitervorrichtung eine Leistungs-Halbleitervorrichtung mit einem aktiven Gebiet mit zum Beispiel einer Vielzahl von IGBT-Zellen oder MOSFET-Zellen, um einen Laststrom zwischen den beiden Last-Metallisierungen zu tragen und/oder zu steuern. Überdies weist die Leistungs-Halbleitervorrichtung typischerweise ein peripheres Gebiet mit zumindest einer Randabschlussstruktur auf, die von oben betrachtet das aktive Gebiet zumindest teilweise umgibt.
  • Der Begriff „Feldeffekt“, wie er in dieser Beschreibung verwendet wird, soll die durch ein elektrisches Feld vermittelte Ausbildung eines leitfähigen „Kanals“ eines ersten Leitfähigkeitstyps und/oder eine Steuerung der Leitfähigkeit und/oder Form des Kanals zwischen zwei Gebieten des ersten Leitfähigkeitstyps beschreiben. Der leitfähige Kanal kann in einem Halbleitergebiet eines zweiten Leitfähigkeitstyps gebildet und/oder gesteuert werden, typischerweise einem Bodygebiet des zweiten Leitfähigkeitstyps, welches zwischen den beiden Gebieten des ersten Leitfähigkeitstyps angeordnet ist. Aufgrund des Feldeffekts wird ein unipolarer Strompfad durch das Kanalgebiet zwischen einem Sourcegebiet oder Emittergebiet des ersten Leitfähigkeitstyps und einem Driftgebiet des ersten Leitfähigkeitstyps in einer MOSFET-Struktur bzw. einer IGBT-Struktur gebildet und/oder gesteuert. Das Driftgebiet kann jeweils mit einem höher dotierten Draingebiet des ersten Leitfähigkeitstyps oder einem höher dotierten Kollektorgebiet des zweiten Leitfähigkeitstyps in Kontakt stehen. Das Draingebiet oder das Kollektorgebiet steht mit einer Drain- oder Kollektorelektrode in einem niederohmigen elektrischen Kontakt. Das Sourcegebiet oder Emittergebiet steht mit einer Source- oder Emitterelektrode in einem niederohmigen elektrischen Kontakt. In einer JFET-Struktur wird das Kanalgebiet typischerweise durch einen Bereich des Driftgebiets des ersten Leitfähigkeitstyps gebildet, das zwischen einem Gategebiet und einem Bodygebiet des zweiten Leitfähigkeitstyps angeordnet ist, und kann gesteuert werden, indem die Breite einer zwischen dem Gategebiet und dem Kanalgebiet ausgebildeten Verarmungsschicht geändert wird.
  • Im Kontext der vorliegenden Beschreibung soll der Begriff „MOS“ (Metall-Oxid-Halbleiter) als den allgemeineren Begriff „MIS“ (Metall-Isolator-Halbleiter) einschließend verstanden werden. Beispielsweise soll der Begriff MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) so verstanden werden, dass er FETs mit einem Gateisolator einschließt, der kein Oxid ist, d.h. der Begriff MOSFET wird in der allgemeineren Begriffsbedeutung eines IGFET (Feldeffekttransistor mit isoliertem Gate) bzw. MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) verwendet.
  • Im Kontext der vorliegenden Beschreibung soll der Begriff „Gateelektrode“ eine Elektrode beschreiben, welche neben einem Kanalgebiet gelegen und dafür eingerichtet ist, dieses zu bilden und/oder zu steuern. Der Begriff „Gateelektrode“ soll eine Elektrode oder ein leitfähiges Gebiet umfassen, das neben dem Bodygebiet gelegen und von diesem durch ein isolierendes Gebiet isoliert ist, das ein Gate-Dielektrikumgebiet bildet, und dafür eingerichtet ist, ein Kanalgebiet durch das Bodygebiet zu bilden und/oder zu steuern, indem sie/es auf eine geeignete Spannung geladen wird.
  • Beispielweise ist die Gateelektrode als eine Graben-Gateelektrode verwirklicht, d.h. als eine Gateelektrode, die in einem Graben angeordnet ist, der sich von der Hauptoberfläche in das Halbleitersubstrat oder den Halbleiterkörper erstreckt. Die Gateelektrode kann auch als eine planare Gateelektrode verwirklicht sein.
  • Eine Transistorzelle eines aktiven Gebiets einer Leistungs-Halbleitervorrichtung wie etwa einer Leistungs-Transistorvorrichtung kann in einem horizontalen Querschnitt eine Graben-Gateelektrode oder eine planare Gateelektrode und einen umgebenden Bereich einer Mesastruktur enthalten, wenn die Graben-Gateelektroden von oben betrachtet ein zweidimensionales Gitter, zum Beispiel in der Form eines Schachbretts, bilden.
  • Alternativ dazu kann die Transistorzelle des aktiven Gebiets einer Leistungs-Feldeffekt-Halbleitervorrichtung in einem horizontalen Querschnitt eine Graben-Gateelektrode oder eine planare Gateelektrode und einen jeweiligen Bereich von zwei angrenzenden Mesastrukturen, wenn sie von oben betrachtet werden, umfassen. In diesen Ausführungsformen können Graben-Gateelektroden, Mesastrukturen und Einheitszellen jeweilige eindimensionale Gitter bilden.
  • Die leitfähigen Gebiete, um die Gateelektrode bzw. die Feldelektrode auszubilden, können aus einem Material mit einer ausreichend hohen elektrischen Leitfähigkeit bestehen, so dass das leitfähige Gebiet während eines Vorrichtungsbetriebs ein Äquipotentialgebiet bildet. Zum Beispiel kann das leitfähige Gebiet aus einem Material mit einer metallischen oder nahezu metallischen elektrischen Leitfähigkeit wie etwa einem Metall, zum Beispiel Wolfram, hochdotiertem Polysilizium, einem Silizid oder dergleichen, bestehen. Typischerweise steht das leitfähige Gebiet in einer ohmschen elektrischen Verbindung mit einer Gate-Metallisierung der Halbleitervorrichtung. Das isolierende Gebiet kann aus irgendeinem geeigneten dielektrischen Material wie etwa Siliziumoxid, zum Beispiel thermischem Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid oder dergleichen, bestehen.
  • 1A bis 1D stellen eine schematische Draufsicht und Querschnittsansichten einer Halbleitervorrichtung 10 zum Veranschaulichen einer Ausführungsform dar. Die in 1B veranschaulichte Querschnittsansicht ist entlang einer Schnittlinie AA genommen. Die in 1C veranschaulichte Querschnittsansicht ist entlang einer Schnittlinie BB genommen. Die in 1D veranschaulichte Querschnittsansicht ist entlang einer Schnittlinie CC genommen.
  • Die Halbleitervorrichtung 10 umfasst eine Transistorvorrichtung 11 in einem Halbleiterdie 100, das einen Halbleiterkörper 101 umfasst. Die Transistorvorrichtung 11 umfasst Transistorzellen 102, die parallel verbunden sind und zumindest 80 %, zum Beispiel mehr als 80 % oder mehr als 85 % oder gar mehr als 90 %, eines gesamten aktiven Gebiets 103 an einer ersten Oberfläche 104 des Halbleiterkörpers 101 bedecken. Ein Randabschlussgebiet 105 umgibt das aktive Gebiet 103. In dem Randabschlussgebiet 105 können Randabschlussstrukturen ausgebildet sein, um das elektrische Feld an den Rändern zu verringern. Beispiele von Randabschlussstrukturen umfassen beispielsweise Feldplatten, Junction-Abschlussausdehnungs-(JTE-)Strukturen, Strukturen mit einer Variation der lateralen Dotierung (VLD). In einigen Ausführungsformen ist die Transistorvorrichtung 11 eine Leistungs-Transistorvorrichtung mit einem maximalen Nenn-Laststrom von mehr als 1 A und einer Nenn-Durchbruchspannung von Lastanschluss zu Lastanschluss, die größer als 10 V oder größer als 12 V oder größer als 15 V oder größer als 20 V oder größer als 24 V oder größer als 30 V oder größer als 100 V oder größer als 300 V oder größer als 600 V oder größer als 1000 V oder für IGBTs größer als mehrere 1000 V ist.
  • Die Halbleitervorrichtung 10 umfasst ferner ein Gateanschluss-Kontaktgebiet G an der ersten Oberfläche 104, das mit einer Gateelektrode 106 von jeder der Transistorzellen 102 elektrisch verbunden ist. Ein Gatedielektrikum 107 ist zwischen der Gateelektrode 106 und dem Halbleiterkörper 101 angeordnet. Beispielsweise ist das Gateelektrodenanschluss-Kontaktgebiet G ein Beispiel eines Steueranschluss-Kontaktgebiets. Die Gateelektrode 106 ist beispielsweise ein Beispiel einer Steuerelektrode.
  • Die Halbleitervorrichtung 10 enthält ferner ein Sourceanschluss-Kontaktgebiet S an der ersten Oberfläche 104, das mit einem n+-dotiertem Sourcegebiet 108 an der ersten Oberfläche 104 elektrisch verbunden ist. Das Sourceanschluss-Kontaktgebiet S ist ein Beispiel eines ersten Lastanschluss-Kontaktgebiets. Sowohl das Gateanschluss-Kontaktgebiet G als auch das Sourceanschluss-Kontaktgebiet S können Kontaktpads sein, die ausreichend groß dimensioniert sind, um beispielsweise mit einem Draht gebondet bzw. verbunden zu werden. Das n+-dotierte Sourcegebiet 108 ist ein Beispiel eines ersten Lastanschlussgebiets.
  • Ein Kontakt 109, zum Beispiel ein Kontaktstöpsel und/oder eine Kontaktleitung, der oder die sich durch ein dazwischenliegendes Dielektrikum 110 erstreckt, verbindet das Sourceanschluss-Kontaktgebiet S und das n+-dotierte Sourcegebiet 108 sowie das Sourceanschluss-Kontaktgebiet S und ein p-dotiertes Bodygebiet 111 beispielsweise über ein p+-dotiertes Bodykontaktgebiet 112 elektrisch.
  • Die Halbleitervorrichtung 10 umfasst ferner ein Drainanschluss-Kontaktgebiet D an einer zweiten Oberfläche 113 des Halbleiterkörpers 101, die der ersten Oberfläche 104 gegenüberliegt. Das Drainanschluss-Kontaktgebiet D ist mit einem n+-dotierten Draingebiet 114 elektrisch verbunden. Das Drainanschluss-Kontaktgebiet D ist ein Beispiel eines zweiten Lastanschluss-Kontaktgebiets. Das n+-dotierte Draingebiet 114 ist ein Beispiel eines zweiten Lastanschlussgebiets.
  • Die in 1B veranschaulichte Halbleitervorrichtung 10 ist ein Beispiel eines vertikalen Leistungs-Feldeffekttransistors (Leistungs-FET). Eine Richtung des Laststromflusses in den Transistorzellen 102 durch eine n-dotierte Driftzone 115 ist eine vertikale Richtung z senkrecht zu den ersten und zweiten Oberflächen 104, 113.
  • Die Halbleitervorrichtung 10 umfasst ferner einen Widerstand R in einer Halbleiterschicht 116, zum Beispiel einer polykristallinen Siliziumschicht. Der Widerstand R ist über Kontakte 117 zwischen das Gateanschluss-Kontaktgebiet G und das Sourceanschluss-Kontaktgebiet S elektrisch gekoppelt.
  • In einigen Ausführungsformen enthält die Halbleiterschicht eine Vielzahl von Bereichen eines verschiedenen Leitfähigkeitstyps und Widerstands, zum Beispiel indem eine verschiedene Menge und/oder Art von Dotierstoffen in die Bereiche eingeführt werden/wird. Dies ermöglicht eine weitere Integration einer Diode D in die Halbleiterschicht 116, wie durch gestrichelte Linien in 1C veranschaulicht ist. In der schematischen Querschnittsansicht von 1C erstreckt sich die Halbleiterschicht 116 beispielsweise von unterhalb des Sourceanschluss-Kontaktgebiets S bis unter das Gateanschluss-Kontaktgebiet G.
  • Der Widerstand R, der zwischen einen Gateanschluss und Sourceanschluss elektrisch gekoppelt ist, ermöglicht, die Halbleitervorrichtung gegen einen Fehlermodus einer Unterbrechung einer Gatespannungsversorgung zu schützen, die zum Beispiel durch eine Abhebung einer Drahtverbindung und/oder eine Zerstörung eines Gatepins hervorgerufen wird. Während dieses Fehlermodus kann das Gate über den Widerstand R entladen werden, wodurch ein nicht steuerbarer eingeschalteter Leistungstransistor vermieden wird, der andernfalls zu einer Schädigung des Leistungstransistors und umgebender Anwendungskomponenten zum Beispiel aufgrund Überhitzung führen kann. In einigen Ausführungsformen ist ein Widerstandswert des Widerstands in einem Bereich von 50 kOhm bis 150 kOhm eingestellt. Eine Abschaltzeit kann eingestellt werden, indem der Widerstandswert des Widerstands eingestellt wird. Durch Erhöhen des Widerstandswerts des Widerstands kann beispielsweise die Abschaltzeit erhöht werden, und durch Verringern des Widerstandswerts des Widerstands kann die Abschaltzeit verringert werden.
  • Eine Integration der Diode D ermöglicht ein Sperren eines Stromflusses während eines Gate-Stresstests, der beispielsweise eine negative Spannung an den Gateanschluss bezüglich des Sourceanschlusses eines n-Kanal-FET anlegt. Die Diode D kann als eine polykristalline Siliziumdiode, zum Beispiel eine n+/p-Diode, eine p+/n-Diode oder eine n+/p+-Diode ausgebildet sein. Jede dieser Dioden kann als eine Kette von Teildioden ausgebildet werden. Die Anzahl der Teildioden kann beispielsweise bezüglich Sperrspannungsanforderungen eingestellt werden.
  • Der Widerstand R und/oder die Diode D können/kann auf eine Vielzahl von Arten in die Halbleitervorrichtung 10 integriert werden. Wie in der schematischen Querschnittsansicht von 1D entlang einer Schnittlinie CC von 1A veranschaulicht ist, kann sich die den Widerstand R und die Diode D enthaltende Halbleiterschicht 116 ebenfalls von unterhalb des Sourceanschluss-Kontaktgebiets S bis unter eine Gateanschluss-Verbindungsleitung GI erstrecken, zum Beispiel einen Gate-Runner bzw. -Verteiler, der das aktive Gebiet teilweise umgibt, um eine niederohmige Verbindung mit den Gateelektroden 106 der Transistorzellen 102 bereitzustellen. Die Halbleiterschicht 116 kann auch eine Vielzahl separater Teile enthalten. In einigen der separaten Teile ausgebildete Teildioden können durch ein Metall und/oder eine beliebige niederohmige Verbindung miteinander verbunden werden, um die Diode D als eine Reihenschaltung von Teildioden auszubilden.
  • Die in 1B veranschaulichten Transistorzellen 102 sind als vertikale IGFET-Zellen beispielhaft dargestellt. Andere Ausführungsformen können vertikale IGFET-Zellen enthalten, die sich von dem in 1B veranschaulichten Design in strukturellen Merkmalen, zum Beispiel bezüglich eines Designs der Source- und Bodygebiete 111, 108 und ihres Kontaktschemas, unterscheiden. Weitere Ausführungsformen können statt der in 1A veranschaulichten planaren Gatestrukturen Graben-Gatestrukturen enthalten.
  • Transistorzellen 102, die Graben-Gatestrukturen enthalten, sind in der schematischen Querschnittsansicht von 2A entlang einer Schnittlinie AA von 1A veranschaulicht. Die Gateelektrode 106 und das Gatedielektrikum 107 sind in einem Graben 118 angeordnet, der sich von der ersten Oberfläche 104 in den Halbleiterkörper 101 erstreckt. Das Gatedielektrikum 107 ist Teil einer dielektrischen Struktur 119 im Graben 118. Die dielektrische Struktur 119 kann ferner eine elektrische Isolierung zwischen der Gateelektrode 106 und einer oder mehreren optionalen Feldelektroden in dem Graben 118 bereitzustellen. In der in 2A veranschaulichten Ausführungsform sind die eine oder mehreren Feldelektroden durch eine unterhalb der Gateelektrode 106 angeordnete Feldelektrode 120 beispielhaft veranschaulicht.
  • In einigen Ausführungsformen ist eine Durchlassspannung VF der Diode D bei einem Durchlassstrom in einem Bereich von 1 mA und 10 mA kleiner als eine Schwellenspannung der Transistorvorrichtung 11 bei dem gleichen Strompegel.
  • Wie in der schematischen Querschnittsansicht von 2B entlang einer Schnittlinie BB von 1A veranschaulicht ist, ist die den Widerstand R und die Diode D enthaltende Halbleiterschicht 116 in einem Graben 121 angeordnet und verläuft von unterhalb des Sourceanschluss-Kontaktgebiets S bis unter das Gateanschluss-Kontaktgebiet G. Eine dielektrische Struktur 122 in dem Graben 121 isoliert elektrisch die Halbleiterschicht 116, die den Widerstand R und die Diode D enthält, von einem umgebenden Teil des Halbleiterkörpers 101 und von einer oder mehreren optionalen zusätzlichen Halbleiterschichten in dem Graben 121. In der in 2B veranschaulichten Ausführungsform sind die eine oder mehreren zusätzlichen Halbleiterschichten durch eine zusätzliche Halbleiterschicht 123 beispielhaft veranschaulicht. Die dielektrische Struktur 119 von 2A und die dielektrische Struktur 122 von 2B können zusammen prozessiert werden, zum Beispiel durch dielektrische Wachstums- oder Abscheidungsprozesse wie etwa beispielsweise Techniken einer thermischen Oxidation und chemischen Gasphasenabscheidung. Desgleichen können die in 2A veranschaulichte Gateelektrode 106 und die Halbleiterschicht 116 in dem Graben 121 von 2B, zum Beispiel durch einen Abscheidungsprozess für polykristallines Silizium, zusammen prozessiert werden. Wenn ein Leitfähigkeitstyp und ein Widerstand der Gateelektrode 106 und der Halbleiterschicht 116 eingestellt werden, können beispielsweise verschiedene Dotierungsprozesse angewendet werden. Ähnlich einer gemeinsamen Prozessierung der dielektrischen Struktur 119, 122 oder der Gateelektrode 106/Halbleiterschicht 116 kann eine gemeinsame Prozessierung auch bezüglich der Gräben 118, 121 oder der Feldelektrode 120/zusätzlichen Halbleiterschicht 123 oder der Kontakte 109, 117 erfolgen.
  • Wie in der schematischen Querschnittsansicht von 2C entlang einer Schnittlinie CC von 1A veranschaulicht ist, kann die Halbleiterschicht 116, die den Widerstand R und die Diode D in dem Graben 121 enthält, ebenfalls von unterhalb des Sourceanschluss-Kontaktgebiets S bis unter die Gateanschluss-Verbindungsleitung GI verlaufen, zum Beispiel einen Gate-Runner bzw. -Verteiler, der das aktive Gebiet 103 teilweise umgibt, um eine niederohmige Verbindung mit den Gateelektroden 106 der Transistorzellen 102 vorzusehen.
  • Bezug nehmend auf die in 3 dargestellte schematische Querschnittsansicht des Halbleiterkörpers 101 verläuft die Halbleiterschicht 116, die den Widerstand und/oder die Diode D enthält, teilweise unterhalb des Sourceanschluss-Kontaktgebiets S und/oder des Gateanschluss-Kontaktgebiets G und/oder der Gateanschluss-Verbindungsleitung GI und ist durch den Kontakt 117 mit einem jeweiligen des Sourceanschluss-Kontaktgebiets S, des Gateanschluss-Kontaktgebiets G oder der Gateanschluss-Verbindungsleitung GI elektrisch verbunden. Eine flexible Einstellung eines Widerstandswertes des Widerstands R und/oder eines/einer Sperrspannungsvermögens/Durchbruchspannung der Diode D kann erreicht werden, indem der Kontakt 117 an verschiedenen Stellen entlang einer Ausdehnung der Halbleiterschicht in einem Ausdehnungsgebiet 124 (siehe gestrichelte Linien in 3 für einen versetzten Kontakt 117) platziert wird. Wie in den schematischen Schaltungsdiagrammen für die Gebiete 124 veranschaulicht ist, kann der Widerstand R eine flexible serielle Verbindung von Teilwiderständen R1 umfassen, und die Diode D kann eine flexible serielle Verbindung von Teildioden D1, D2 umfassen, wodurch eine flexible Einstellung des Widerstandswerts und des Sperrspannungsvermögens erreicht wird. Teilelemente R1, D1, D2 des Widerstands R und der Diode D können flexibel in Reihe geschaltet werden.
  • In einigen Ausführungsformen, beispielsweise der in 1A bis 1D veranschaulichten Ausführungsform, umfasst die Halbleitervorrichtung eine einzige Metallverdrahtungsebene, wobei das Steueranschluss-Kontaktgebiet, zum Beispiel das Sourceanschluss-Kontaktgebiet S, und das erste Lastanschluss-Kontaktgebiet, zum Beispiel das Gateanschluss-Kontaktgebiet G, verschiedene Teile der einzigen Metallverdrahtungsebene sind. Die einzige Metallverdrahtungsebene, die von einer strukturierten Metallisierungsschicht oder einem strukturierten Metallisierungsschichtstapel gebildet werden kann, kann somit die alleinige Metallverdrahtungsebene oberhalb der ersten Oberfläche 104 sein.
  • In einigen Ausführungsformen ist, wie zum Beispiel in 4 veranschaulicht ist, die Halbleitervorrichtung 10 eine Vorrichtung mit drei Anschlüssen, die ein Halbleiterdie in einer Baugruppe 125 mit drei Pins enthält, wobei die drei Pins 126 mit ersten und zweiten Lastanschluss-Kontaktgebieten S, D und dem Steueranschluss-Gebiet G der Transistorvorrichtung elektrisch verbunden sind. In einigen anderen Ausführungsformen kann die Baugruppe 125 mehr als drei Pins enthalten, wobei die anderen Pins ebenfalls mit einem oder mehreren der ersten und zweiten Lastanschluss-Kontaktgebiete S, D und des Steueranschluss-Gebiets G verbunden sind. Die Baugruppe 125 kann eine auf einem Leiterrahmen basierende Baugruppe oder auf einem Substrat basierende Baugruppe sein, zum Beispiel basierend auf einer Through-Hole-Technologie (THT) bzw. Durchsteckmontage oder einer oberflächenmontierten Vorrichtung (SMD).
  • Der Halbleitervorrichtung können jegliche Versorgungsspannungsanschlüsse oder -pins fehlen.
  • In einigen Ausführungsformen, wie zum Beispiel in 5 veranschaulicht ist, ist die Halbleitervorrichtung 10 eine Vorrichtung mit fünf Anschlüssen, die ein Halbleiterdie in einer Baugruppe 125 mit fünf Pins enthält, wobei die fünf Pins mit ersten und zweiten Lastanschluss-Kontaktgebieten S, D, ersten und zweiten Lastabtastanschlüssen und dem Steueranschluss-Gebiet G der Transistorvorrichtung elektrisch verbunden sind. In einigen anderen Ausführungsformen kann die Baugruppe 125 mehr als fünf Pins enthalten, wobei die anderen Pins ebenfalls mit einem oder mehreren der ersten und zweiten Lastanschluss-Kontaktgebiete S, D, der ersten und zweiten Lastabtastanschlüsse und des Steueranschluss-Gebiets G verbunden sind.
  • In einigen Ausführungsformen ist der Begriff Halbleitervorrichtung 10 eine Leistungs-Halbleitervorrichtung mit hohen Spannungs- und/oder hohen Stromschaltfähigkeiten, zum Beispiel einem maximalen Nenn-Laststrom von mehr als 1 A und einer Nenn-Durchbruchspannung von Lastanschluss zu Lastanschluss in einem Bereich von 10 V bis 1000 V.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (19)

  1. Halbleitervorrichtung (10), umfassend: eine Transistorvorrichtung (11) in einem Halbleiterdie (100), das einen Halbleiterkörper (101) enthält, wobei die Transistorvorrichtung (11) Transistorzellen (102) umfasst, die parallel verbunden sind und zumindest 80 % eines gesamten aktiven Gebiets (103) an einer ersten Oberfläche (104) des Halbleiterkörpers (101) bedecken; ein Steueranschluss-Kontaktgebiet (G) an der ersten Oberfläche (104), das mit einer Steuerelektrode (106) von jeder der Transistorzellen (102) elektrisch verbunden ist; ein erstes Lastanschluss-Kontaktgebiet (S) an der ersten Oberfläche (104), das mit einem ersten Lastanschlussgebiet (108) von jeder der Transistorzellen (102) elektrisch verbunden ist; und einen Widerstand (R) in dem Halbleiterdie (100), der zwischen das Steueranschluss-Kontaktgebiet (G) und das erste Lastanschluss-Kontaktgebiet (S) elektrisch gekoppelt ist.
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei der Halbleiterkörper (101) die Transistorvorrichtung (11) als einzige Transistorvorrichtung enthält.
  3. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend eine einzige Metallverdrahtungsebene, wobei das Steueranschluss-Kontaktgebiet (G) und das erste Lastanschluss-Kontaktgebiet (S) verschiedene Teile der einzigen Metallverdrahtungsebene sind.
  4. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei die Halbleitervorrichtung (10) eine Vorrichtung mit drei Anschlüssen ist, wobei die drei Anschlüsse erste und zweite Lastanschlüsse und ein Steueranschluss der Transistorvorrichtung (11) sind.
  5. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, wobei die Halbleitervorrichtung (10) eine Vorrichtung mit fünf Anschlüssen ist, wobei die fünf Anschlüsse erste und zweite Lastanschlüsse, erste und zweite Abtastanschlüsse und ein Steueranschluss der Transistorvorrichtung sind.
  6. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, ferner umfassend eine pn-Übergangsdiode (D), wobei die pn-Übergangsdiode (D) und der Widerstand (R) zwischen das Steueranschluss-Kontaktgebiet (G) und das erste Lastanschluss-Kontaktgebiet (S) elektrisch in Reihe geschaltet sind.
  7. Halbleitervorrichtung (10) nach Anspruch 6, wobei die Transistorvorrichtung (11) ein n-Typ-Kanal-IGFET ist und eine Anode der pn-Übergangsdiode mit der Steueranschlusselektrode elektrisch gekoppelt ist.
  8. Halbleitervorrichtung (10) nach einem der Ansprüche 6 bis 7, wobei die pn-Übergangsdiode (D) eine pn-Übergangsdiode aus polykristallinem Silizium ist.
  9. Halbleitervorrichtung (10) nach Anspruch 8, wobei der Widerstand (R) und die pn-Übergangsdiode (D) verschiedene Teile einer einzigen Verdrahtungsebene aus polykristallinem Silizium bilden, wobei die Verdrahtungsebene aus polykristallinem Silizium Teile verschiedenen Leitfähigkeitstyps enthält.
  10. Halbleitervorrichtung (10) nach einem der Ansprüche 6 bis 9, wobei eine Durchlassspannung VF der Diodenstruktur bei einem Durchlassstrom in einem Bereich von 1 mA und 10 mA kleiner als eine Schwellenspannung der Transistorvorrichtung bei dem gleichen Strompegel ist.
  11. Halbleitervorrichtung (10) nach einem der Ansprüche 6 bis 10, wobei die pn-Übergangsdiode (D) eine Kette von pn-Übergangs-Teildioden (D1, D2) enthält, die elektrisch in Reihe geschaltet sind.
  12. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei der Widerstand ein Widerstand aus polykristallinem Silizium ist.
  13. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei ein elektrischer Widerstandswert des Widerstands in einem Bereich von 50 kOhm bis 150 kOhm liegt.
  14. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei der Widerstand (R) zumindest teilweise in einem Zwischendielektrikum (110) eingebettet ist, das zwischen einer Verdrahtungsebene des ersten Lastanschluss-Kontaktgebiets (S) und der ersten Oberfläche (104) angeordnet ist.
  15. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei der Widerstand (R) zumindest teilweise in einem Graben (121) angeordnet und von einem umgebenden Teil des Halbleiterkörpers (101) durch ein Grabendielektrikum (122) elektrisch isoliert ist.
  16. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei der Widerstand (R) sich lateral unter dem Steueranschluss-Kontaktgebiet (G) oder unter einer Steueranschluss-Verbindungsleitung (GI) erstreckt und der Widerstand (R) mit dem Steueranschluss-Kontaktgebiet (G) oder der Steueranschluss-Verbindungsleitung (GI) über einen Kontakt (117) elektrisch verbunden ist und wobei ein elektrischer Widerstandswert des Widerstands (R) durch eine Position des Kontakts (117) entlang einer lateralen Ausdehnung des Widerstands (R) unter dem Steueranschluss-Kontaktgebiet (G) oder unter der Steueranschluss-Verbindungsleitung (GI) eingestellt ist.
  17. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 15, wobei der Widerstand (R) sich lateral unter dem ersten Lastanschluss-Kontaktgebiet (S) erstreckt und der Widerstand (R) über einen Kontakt (117) mit dem ersten Lastanschluss-Kontaktgebiet (S) elektrisch verbunden ist und wobei ein elektrischer Widerstandswert des Widerstands (R) durch eine Position des Kontakts (117) entlang einer lateralen Ausdehnung des Widerstands (R) unter dem ersten Lastanschluss-Kontaktgebiet (S) eingestellt ist.
  18. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei die Transistorvorrichtung (11) eine vertikale Transistorvorrichtung ist und ferner ein Randabschlussgebiet (105) enthält, das das aktive Gebiet (103) umgibt, und ein zweites Lastanschluss-Kontaktgebiet (D) an einer zweiten Oberfläche (113), die der ersten Oberfläche (104) gegenüberliegt.
  19. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei die Transistorvorrichtung (11) eine Leistungs-Transistorvorrichtung mit einem maximalen Nenn-Laststrom von mehr als 1 A und einer Nenn-Durchbruchspannung von Lastanschluss zu Lastanschluss größer als 10 V ist.
DE102016120292.4A 2016-10-25 2016-10-25 Halbleitervorrichtung, die eine Transistorvorrichtung enthält Pending DE102016120292A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102016120292.4A DE102016120292A1 (de) 2016-10-25 2016-10-25 Halbleitervorrichtung, die eine Transistorvorrichtung enthält
US15/792,492 US10186508B2 (en) 2016-10-25 2017-10-24 Semiconductor device including transistor device
CN201711011664.8A CN107978633B (zh) 2016-10-25 2017-10-25 包含晶体管器件的半导体器件
US16/236,741 US10586792B2 (en) 2016-10-25 2018-12-31 Semiconductor device including an integrated resistor
US16/744,693 US10957686B2 (en) 2016-10-25 2020-01-16 Semiconductor device including an integrated resistor and method of producing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016120292.4A DE102016120292A1 (de) 2016-10-25 2016-10-25 Halbleitervorrichtung, die eine Transistorvorrichtung enthält

Publications (1)

Publication Number Publication Date
DE102016120292A1 true DE102016120292A1 (de) 2018-04-26

Family

ID=61865765

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016120292.4A Pending DE102016120292A1 (de) 2016-10-25 2016-10-25 Halbleitervorrichtung, die eine Transistorvorrichtung enthält

Country Status (3)

Country Link
US (3) US10186508B2 (de)
CN (1) CN107978633B (de)
DE (1) DE102016120292A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016104256B3 (de) * 2016-03-09 2017-07-06 Infineon Technologies Ag Transistorzellen und Kompensationsstruktur aufweisende Halbleitervorrichtung mit breitem Bandabstand
DE102016120292A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Halbleitervorrichtung, die eine Transistorvorrichtung enthält
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
EP3598505B1 (de) * 2018-07-19 2023-02-15 Mitsubishi Electric R&D Centre Europe B.V. Temperaturschätzung eines leistungshalbleiterbauelements
JP7099546B2 (ja) * 2018-12-19 2022-07-12 富士電機株式会社 半導体装置
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
US11022264B1 (en) * 2020-09-22 2021-06-01 Automotive Research & Testing Center Headlight optical system and lamp using the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123340A (ja) * 2003-10-15 2005-05-12 Rohm Co Ltd 半導体装置
US20090039432A1 (en) * 2007-08-09 2009-02-12 Fuji Electric Device Technology Co., Ltd. Semiconductor device
DE112007002258T5 (de) * 2006-09-29 2009-07-30 Fairchild Semiconductor Corp. Elektrostatikentladungsschaltung mit Polysiliziumdioden mit abfallender Spannung für Leistungs-MOSFETs und integrierte Schaltungen
US20100200920A1 (en) * 2009-02-09 2010-08-12 Alpha & Omega Semiconductor, Inc. Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
US20130069064A1 (en) * 2011-09-20 2013-03-21 Kabushiki Kaisha Toshiba Semiconductor device
US20130075810A1 (en) * 2011-09-27 2013-03-28 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
JP2007142087A (ja) * 2005-11-17 2007-06-07 Nec Electronics Corp 半導体装置
KR101932532B1 (ko) * 2012-06-22 2018-12-27 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9362128B2 (en) * 2014-04-22 2016-06-07 Globalfoundries Singapore Pte. Ltd. Methods for fabricating integrated circuits and components thereof
US9379207B2 (en) * 2014-06-12 2016-06-28 GlobalFoundries, Inc. Stable nickel silicide formation with fluorine incorporation and related IC structure
DE102016120292A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Halbleitervorrichtung, die eine Transistorvorrichtung enthält

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123340A (ja) * 2003-10-15 2005-05-12 Rohm Co Ltd 半導体装置
DE112007002258T5 (de) * 2006-09-29 2009-07-30 Fairchild Semiconductor Corp. Elektrostatikentladungsschaltung mit Polysiliziumdioden mit abfallender Spannung für Leistungs-MOSFETs und integrierte Schaltungen
US20090039432A1 (en) * 2007-08-09 2009-02-12 Fuji Electric Device Technology Co., Ltd. Semiconductor device
US20100200920A1 (en) * 2009-02-09 2010-08-12 Alpha & Omega Semiconductor, Inc. Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
US20130069064A1 (en) * 2011-09-20 2013-03-21 Kabushiki Kaisha Toshiba Semiconductor device
US20130075810A1 (en) * 2011-09-27 2013-03-28 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode

Also Published As

Publication number Publication date
US10186508B2 (en) 2019-01-22
US20190157259A1 (en) 2019-05-23
US20200152621A1 (en) 2020-05-14
CN107978633B (zh) 2021-10-12
US10586792B2 (en) 2020-03-10
US20180114788A1 (en) 2018-04-26
CN107978633A (zh) 2018-05-01
US10957686B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
DE102016120292A1 (de) Halbleitervorrichtung, die eine Transistorvorrichtung enthält
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102009042711B4 (de) Halbleiterbauelemente mit Kanalstoppgraben und Verfahren
DE102015101762B4 (de) Halbleitervorrichtung, verfahren zum herstellen derselben und igbt mit einer mit einer fremdstoffzone verbundenen emitterelektrode
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
EP0886883B1 (de) Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE112015004515T5 (de) Halbleitervorrichtung
DE102014115314B4 (de) Bipolartransistor mit isoliertem gate mit einem thermistor mit negativem temperaturkoeffizienten und herstellungsverfahren
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112012004541T5 (de) Halbleitervorrichtung
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102016113129B3 (de) Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
DE112016006723T5 (de) Halbleitereinrichtung
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102015109528A1 (de) Diskreter Halbleitertransistor
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication