CN107978633B - 包含晶体管器件的半导体器件 - Google Patents

包含晶体管器件的半导体器件 Download PDF

Info

Publication number
CN107978633B
CN107978633B CN201711011664.8A CN201711011664A CN107978633B CN 107978633 B CN107978633 B CN 107978633B CN 201711011664 A CN201711011664 A CN 201711011664A CN 107978633 B CN107978633 B CN 107978633B
Authority
CN
China
Prior art keywords
terminal contact
resistor
semiconductor
semiconductor device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711011664.8A
Other languages
English (en)
Other versions
CN107978633A (zh
Inventor
D.阿勒斯
P.布兰德尔
K.马托伊
T.奥斯特曼
M.孙德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107978633A publication Critical patent/CN107978633A/zh
Application granted granted Critical
Publication of CN107978633B publication Critical patent/CN107978633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了包含晶体管器件的半导体器件。实施例的半导体器件（10）包含在包含半导体本体（101）的半导体管芯（100）中的晶体管器件（11）。晶体管器件（11）包含并联连接并且在半导体本体（101）的第一表面（104）处覆盖全部有源区域（103）的至少80％的晶体管单元（102）。半导体器件（10）还包含在第一表面（104）处的、电连接到晶体管单元（102）中的每个的控制电极（106）的控制端子接触区域（G）。在第一表面（104）处的、电连接到晶体管单元（102）中的每个的第一负载端子区（108）的第一负载端子接触区域（S）。半导体器件（10）还包含在半导体管芯（100）中并且电耦合在控制端子接触区域（G）与第一负载端子接触区域（S）之间的电阻器（R）。

Description

包含晶体管器件的半导体器件
技术领域
本发明涉及包含晶体管器件的半导体器件。
背景技术
基于半导体功率晶体管诸如绝缘栅双极型晶体管（IGBT）或绝缘栅场效应晶体管（IGFET）（例如，金属氧化物半导体场效应晶体管（MOSFET））的半导体器件通常切换大的负载电流。在各种应用中的操作期间在这些器件中可能出现的故障模式需要保护性措施，以防止半导体器件损坏，诸如过热。
为了满足这些需求，期望改善半导体器件的保护性措施。
发明内容
该目的通过独立权利要求的教导实现。在从属权利要求中限定另外的实施例。
本公开涉及半导体器件。该半导体器件包含在包含半导体本体的半导体管芯中的晶体管器件。晶体管器件包含并联连接并且在半导体本体的第一表面处覆盖全部有源区域的至少80％的晶体管单元。该半导体器件还包含在第一表面处的、电连接到晶体管单元中的每个的控制电极的控制端子接触区域。在第一表面处的、电连接到晶体管单元中的每个的第一负载端子区的第一负载端子接触区域。半导体器件还包含在半导体管芯中并且电耦合在控制端子接触区域与第一负载端子接触区域之间的电阻器。
本领域技术人员在阅读以下详细描述时以及在查看附图时，将认识到附加的特征和优点。
附图说明
附图被包含以提供对本公开的进一步理解，并且被并入本说明书中且构成其一部分。附图图示本公开的实施例，并且与本描述一起用于解释本公开的原理。将容易领会到其他实施例和预期优点，因为通过参考下面的详细描述，它们变得更好理解。
图1A描绘半导体器件的示意性平面视图，用于图示包含电耦合在第一负载端子和控制端子之间的电阻器的功率晶体管的实施例。
图1B至1D分别图示沿着图1A的切割线AA、BB、CC的示意性横截面视图，用于图示实施例。
图2A至2C分别图示示意性图示沿着图1A的切割线AA、BB、CC的示意性横截面视图，用于图示实施例。
图3描绘半导体器件的示意性横截面视图，用于图示根据实施例的、对电阻器的电阻值和二极管的阻断电压能力的灵活调整。
图4是作为三端子器件的图1中图示的半导体器件的示意性图示。
图5是作为五端子器件的图1中图示的半导体器件的示意性图示。
具体实施方式
在下面的详细描述中参考附图，附图形成本文中的一部分并且在附图中通过图示的方式示出在其中可以实践本发明的具体实施例。要理解的是，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以做出结构的或逻辑的改变。例如，针对一个实施例图示或描述的特征可以在其他实施例上使用或与其他实施例结合使用，以产生又另一实施例。旨在本发明包含这样的修改和变化。使用具体语言描述示例，所述具体语言不应被解释为限制所附权利要求的范围。附图不按比例，并且仅用于说明的目的。为了清楚起见，如果没有另外声明，则相同的元件在不同的附图中已由相应的参考符号指定。
术语“具有”、“含有”、“包含”、“包括”等是开放的，并且所述术语指示所声明的结构、元件或特征的存在，但不排除附加元件或特征的存在。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文另外清楚地指示。
术语“电连接”描述电连接的元件之间的永久低欧姆连接，例如有关元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包含：适合于信号传输的一个或多个中间元件可以存在于电耦合的元件之间，例如临时在第一状态下提供低欧姆连接并且在第二状态下提供高欧姆电去耦合的元件。
附图通过紧挨着掺杂类型“n”或“p”指示“-”或“+”来说明相对掺杂浓度。例如，“n-”意指低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
在以下描述中使用的术语“晶片”、“衬底”、“半导体本体”或“半导体衬底”可以包含具有半导体表面的任何基于半导体的结构。晶片和结构要被理解为包含硅（Si）、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂和未掺杂的半导体、由基底半导体基础支撑的硅外延层和其他半导体结构。半导体不需要是基于硅的。半导体也可以是硅锗（SiGe）、锗（Ge）或砷化镓（GaAs）。根据其他实施例，碳化硅（SiC）或氮化镓（GaN）可以形成半导体衬底材料。
如本说明书中使用的术语“水平”旨在描述基本上平行于半导体衬底或本体的第一表面或主表面的取向。这能够例如是晶片或管芯的表面。
如本说明书中使用的术语“竖直”旨在描述基本上垂直于半导体衬底或本体的第一表面、即平行于所述第一表面的法线方向而布置的取向。
在本说明书中，半导体衬底或半导体本体的第二表面被认为由下或背面表面形成，而第一表面被认为由半导体衬底的上、正或主表面形成。因此，如本说明书中使用的术语“在…上方”和“在…下方”描述结构特征相对于另一个的相对位置。
在本说明书中，n掺杂被称为第一导电类型，而p掺杂被称为第二导电类型。替代地，能够以相反的掺杂关系形成半导体器件，使得第一导电类型能够是p掺杂的，并且第二导电类型能够是n掺杂的。
半导体晶片的处理可能导致半导体器件具有端子接触诸如接触焊盘（或电极），其允许与包含在半导体本体中的集成电路或分立的半导体器件进行电接触。电极可以包含施加到半导体芯片的半导体材料的一个或多个电极金属层。电极金属层可以以任何期望的几何形状和任何期望的材料组成来制作。电极金属层例如可以处于覆盖一个区域的层的形式。可以使用任何期望的金属作为材料，所述期望的金属例如是Cu、Ni、Sn、Au、Ag、Pt、Pd、以及这些金属中的一个或多个的合金。（一个或多个）电极金属层不需要是均匀的或由仅一种材料制作，也就是说，在（一个或多个）电极金属层中含有的材料的各种组成和浓度是可能的。作为示例，电极层的尺寸可以被设计得足够大以与导线接合。
本说明书中描述的具体实施例与以下有关而不限于其：半导体器件，特别是场效应半导体晶体管。在本说明书内，同义地使用术语“半导体器件”和“半导体部件”。半导体器件通常包含场效应结构。场效应结构可以是具有在第一导电类型的漂移区和第二导电类型的本体区之间形成本体二极管的pn结的MOSFET或IGBT结构。半导体器件通常是具有两个负载金属化部（例如，用于MOSFET的源极金属化部和漏极金属化部）的竖直半导体器件，所述两个负载金属化部彼此相对布置并且与相应的接触区域低电阻性接触。场效应结构也可以由JFET结构形成。
作为示例，半导体器件是具有有源区域的功率半导体器件，该有源区域具有例如用于承载和/或控制两个负载金属化部之间的负载电流的多个IGBT单元或MOSFET单元。此外，功率半导体器件通常具有外围区域，该外围区域具有在从上方看时至少部分地围绕有源区域的至少一个边缘终止结构。
如本说明书中使用的术语“场效应”旨在描述电场调节（mediate）的第一导电类型的导电“沟道”的形成和/或对第一导电类型的两个区之间的沟道的电导率和/或形状的控制。可以在布置在第一导电类型的两个区之间的第二导电类型的半导体区（通常是第二导电类型的本体区）中形成和/或控制导电沟道。由于场效应，分别在MOSFET结构和IGBT结构中的第一导电类型的源极区或发射极区与第一导电类型的漂移区之间形成和/或控制通过沟道区的单极电流路径。漂移区可以分别与第一导电类型的较高掺杂漏极区或第二导电类型的较高掺杂集电极区接触。漏极区或集电极区与漏极电极或集电极电极低电阻性电接触。源极区或发射极区与源极电极或发射极电极低电阻性电接触。在JFET结构中，沟道区通常由布置在第二导电类型的本体区和栅极区之间的第一导电类型的漂移区的一部分形成，并且可以通过改变形成在栅极区和沟道区之间的耗尽层的宽度来控制。
在本说明书的上下文中，术语“MOS”（金属氧化物半导体）应该被理解为包含更一般的术语“MIS”（金属绝缘体半导体）。例如，术语MOSFET（金属氧化物半导体场效应晶体管）应该被理解为包含具有不是氧化物的栅极绝缘体的FET，即，术语“MOSFET”分别以IGFET（绝缘栅场效应晶体管）和MISFET（金属绝缘体半导体场效应晶体管）的更一般的术语意义来使用。
在本说明书的上下文中，术语“栅极电极”旨在描述位于沟道区旁边并被配置为形成和/或控制沟道区的电极。术语“栅极电极”应包含电极或导电区，其位于本体区旁边，并且通过形成栅极电介质区的绝缘区而与本体区绝缘并被配置为通过充电到适当的电压形成和/或控制通过本体区的沟道区。
作为示例，栅极电极被实现为沟槽栅极电极，即作为布置在从主表面延伸到半导体衬底或本体中的沟槽中的栅极电极。栅极电极也可以被实现为平面栅极电极。
在从上方看时，功率半导体器件的有源区域的晶体管单元（诸如，功率晶体管器件）可以在水平横截面中包含沟槽栅极电极或平面栅极电极以及在沟槽栅极电极形成二维栅格（例如为棋盘的形式）时的台面的周围部分。
替代地，在从上方看时，功率场效应半导体器件的有源区域的晶体管单元可以在水平横截面中包括沟槽栅极电极或平面栅极电极以及两个邻接台面的相应的部分。在这些实施例中，沟槽栅极电极、台面和单位单元可以形成相应的一维栅格。
用于分别形成栅极电极和场电极的导电区可以由具有足够高的电导率的材料制成，使得导电区在器件操作期间形成等电位区。例如，导电区可以由具有金属或近金属电导率的材料诸如金属（例如钨）、高掺杂多晶硅、硅化物等制成。通常，导电区与半导体器件的栅极金属化部电阻性电连接。绝缘区可以由任何合适的电介质材料制成，诸如氧化硅例如热氧化硅、氮化硅、氮氧化硅等。
图1A至1D描绘半导体器件10的示意性平面视图和横截面视图，用于说明实施例。图1B中图示的横截面视图是沿切割线AA得到的。图1C中图示的横截面视图是沿切割线BB得到的。图1D中图示的横截面视图是沿切割线CC得到的。
半导体器件10包含在包含半导体本体101的半导体管芯100中的晶体管器件11。晶体管器件11包括并联连接并在半导体本体101的第一表面104处覆盖全部有源区域103的至少80％（例如大于80％或大于85％或者甚至大于90％）的晶体管单元102。边缘终止区域105围绕有源区域103。在边缘终止区域105中，可以形成边缘终止结构以用于降低边缘处的电场。例如，边缘终止结构的示例包含场板、结终端扩展（JTE）结构、横向掺杂变化（VLD）结构。在一些实施例中，晶体管器件11是具有多于1A的额定最大负载电流和如下的额定负载端子到负载端子击穿电压的功率晶体管器件：对于IGBT，大于10V、或大于12V、或大于15V、或大于20V、或大于24V、或大于30V、或大于100V、或大于300V、或大于600V、或大于1000V、或大于几千V。
半导体器件10还包含在第一表面104处的、电连接到晶体管单元102中的每个的栅极电极106的栅极端子接触区域G。栅极电介质107夹在栅极电极106和半导体本体101之间。例如，栅极电极端子接触区域G是控制端子接触区域的一个示例。例如，栅极电极106是控制电极的一个示例。
半导体器件10还包含在第一表面104处的、电连接到第一表面104处的n+掺杂源极区108的源极端子接触区域S。源极端子接触区域S是第一负载端子接触区域的一个示例。例如，栅极端子接触区域G和源极端子接触区域S两者都可以是接触焊盘，所述接触焊盘的尺寸被设计得足够大以与导线接合。n+掺杂源极区108是第一负载端子区的一个示例。
接触109、例如延伸穿过中间电介质110的接触插塞和/或接触线路，例如经由p+掺杂的本体接触区112电连接源极端子接触区域S和n+掺杂的源极区108以及源极端子接触区域S和p掺杂的本体区111。
半导体器件10还包含在半导体本体101的与第一表面104相对的第二表面113处的漏极端子接触区域D。漏极端子接触区域D电连接到n+掺杂的漏极区114。漏极端子接触区域D是第二负载端子接触区域的一个示例。n+掺杂的漏极区114是第二负载端子区的一个示例。
图1B中图示的半导体器件10是竖直功率场效应晶体管（功率FET）的示例。晶体管单元102中的通过n掺杂的漂移区域115的负载电流流动方向是垂直于第一表面104和第二表面113的竖直方向z。
半导体器件10还包含半导体层116（例如多晶硅层）中的电阻器R。电阻器R经由接触117电耦合在栅极端子接触区域G和源极端子接触区域S之间。
在一些实施例中，半导体层包含不同导电类型和电阻率的多个部分，例如通过将不同量和/或类型的掺杂剂引入到所述部分中。这允许进一步将二极管D集成到半导体层116中，如通过图1C中的虚线图示的那样。在图1C的示意性横截面视图中，例如，半导体层116从源极端子接触区域S下方延伸到栅极端子接触区域G下方。
电耦合在栅极端子之间的电阻器R允许保护半导体器件以抗例如由导线接合抬升和/或栅极引脚破坏而导致的栅极电压供给中断的故障模式。在这种故障模式期间，栅极可以经由电阻器R放电，从而避免不可控制的接通的功率晶体管，其否则可能例如由于过热而引起功率晶体管和周围应用部件的损坏。在一些实施例中，电阻器的电阻率设定在从50kΩ至150kΩ的范围内。可以通过调整电阻器的电阻率来设定关断时间。例如，通过增加电阻器的电阻率，可以增加关断时间，并且通过减小电阻器的电阻率，可以减小关断时间。
例如，二极管D的集成允许在栅极应力测试期间阻断电流流动，该栅极应力测试在栅极端子处施加相对于n沟道FET的源极端子的负电压。二极管D可以形成为多晶硅二极管，例如n+/p二极管、p+/n二极管或n+/p+二极管。这些二极管中的任何可以形成为子二极管的链。例如，可以根据阻断电压要求来设定子二极管的数量。
电阻器R和/或二极管D可以以各种方式集成到半导体器件10中。如沿着图1A的切割线CC的图1D的示意性横截面视图中图示的，包含电阻器R和二极管D的半导体层116也可以从源极端子接触区域S下方延伸到栅极端子互连线路GI下方，所述栅极端子互连线路GI例如是部分地围绕有源区域以提供到晶体管单元102的栅极电极106的低欧姆互连的栅极流道。半导体层116还可以包括多个分离的部分。在所述分离的部分中的一些中形成的子二极管可以通过金属和/或任何低欧姆互连而被互连，以形成作为子二极管的串联连接的二极管D。
图1B中图示的晶体管单元102例示为竖直IGFET单元。其他实施例可以包含在结构特征方面，例如就源极区108和本体区111的设计及其接触方案而言不同于图1B中图示的设计的竖直IGFET单元。另外的实施例可以包含沟槽栅极结构，而不是图1A中图示的平面栅极结构。
包含沟槽栅极结构的晶体管单元102图示在沿着图1A的切割线AA的图2A的示意性横截面视图中。栅极电极106和栅极电介质107布置在从第一表面104延伸到半导体本体101中的沟槽118中。栅极电介质107是电介质结构119的在沟槽118中的部分。电介质结构119还可以提供在沟槽118中栅极电极107与一个或多个可选场电极之间的电绝缘。在图2A中图示的实施例中，所述一个或多个场电极由布置在栅极电极106下方的场电极120例示。
在一些实施例中，二极管D在1mA和10 mA的范围内的正向电流下的正向电压VF小于晶体管器件11在相同电流电平下的阈值电压。
如沿着图1A的切割线BB的图2B的示意性横截面视图中图示的，包含电阻器R和二极管D的半导体层116布置在沟槽121中并且从源极端子接触区域S下方延伸到栅极端子接触区域G下方。沟槽121中的电介质结构122使包含电阻器R和二极管D的半导体层116与半导体本体101的周围部分以及与沟槽121中的一个或多个可选的附加半导体层电绝缘。在图2B中图示的实施例中，一个或多个附加半导体层由附加半导体层123例示。例如，图2A的电介质结构119和图2B的电介质结构122可以例如通过电介质生长或沉积工艺（诸如热氧化和化学气相沉积技术）而一起被处理。同样地，图2A中图示的栅极电极106和图2B的沟槽121中的半导体层116可以例如通过多晶硅沉积工艺而一起被处理。当调整栅极电极106和半导体层116的导电类型和电阻率时，例如可以应用不同的掺杂工艺。类似于电介质结构119、122或栅极电极106/半导体层116的联合处理，也可以关于沟槽118、121或场电极120/附加半导体层123或接触109、117实行联合处理。
如沿着图1A的切割线CC的图2C的示意性横截面视图中图示的，在沟槽121中包含电阻器R和二极管D的半导体层116也可以从源极端子接触区域S下方延伸到栅极端子互连线路GI下方，所述栅极端子互连线路GI例如是部分地围绕有源区域103以用于提供到晶体管单元102的栅极电极106的低欧姆互连的栅极流道。
参考图3中描绘的半导体本体101的示意性横截面视图，包含电阻器和/或二极管D的半导体层116部分地在源极端子接触区域S和/或栅极端子接触区域G和/或栅极端子互连线路GI下方延伸，并且通过接触117而电连接到源极端子接触区域S、栅极端子接触区域G或栅极端子互连线路GI中的相应的一个。电阻器R的电阻值和/或二极管D的阻断电压能力/击穿电压的灵活调整可以通过将接触117放置在沿着半导体层在延伸区域124（参见图3中的用于移置的接触117的虚线）中的延伸的不同位置处来实现。如在针对区域124的示意性电路图中图示的，电阻器R可以包括子电阻器R1的灵活串联连接，并且二极管D可以包括子二极管D1、D2的灵活串联连接，从而实现电阻值和阻断电压能力的灵活调整。电阻器R和二极管D的子元件R1、D1、D2可以以灵活的方式串联连接。
在一些实施例中，例如图1A至1D中图示的实施例，半导体器件包括单个金属布线层、作为单个金属布线层的不同部分的控制端子接触区域例如源极端子接触区域S和第一负载端子接触区域（例如栅极端子接触区域G）。可以由图案化的金属化部层或图案化的金属部化层堆叠形成的单个布线层因此可以是第一表面104上方的唯一金属布线层。
在一些实施例中，例如如图4中图示的，半导体器件10是包含具有三个引脚的封装125中的半导体管芯的三端子器件，三个引脚126电连接到晶体管器件的第一负载端子接触区域S和第二负载端子接触区域D以及控制端子区域G。在一些其他实施例中，封装125可以包括多于三个引脚，其他引脚也连接到第一负载端子接触区域S和第二负载端子接触区域D以及控制端子区域G中的一个或多个。例如，封装125可以是基于引线框架的封装或基于衬底的封装，其例如基于通孔技术（THT）或表面贴装器件（SMD）。
半导体器件可以没有任何供给电压端子或引脚。
在一些实施例中，例如，如图5中图示的，半导体器件10是包含具有五个引脚的封装125中的半导体管芯的五端子器件，五个引脚电连接到晶体管器件的第一负载端子接触区域S和第二负载端子接触区域D、第一负载感测端子和第二负载感测端子以及控制端子区域G。在一些其他实施例中，封装125可以包含多于五个引脚，其他的引脚也连接到第一负载端子接触区域S和第二负载端子接触区域D、第一负载感测端子和第二负载感测端子以及控制端子区域G中的一个或多个。
在一些实施例中，术语“半导体器件10”是具有高电压和/或高电流切换能力（例如，多于1A的额定最大负载电流和在从10V至1000V的范围内的额定负载端子到负载端子击穿电压）的功率半导体器件。
尽管本文中已经说明和描述了具体的实施例，但是本领域普通技术人员将领会的是，在不脱离本发明的范围的情况下，各种替换的和/或等同的实现方式可以替代所示出和描述的具体实施例。本申请旨在覆盖本文中讨论的具体实施例的任何改编或变化。因此，旨在本发明仅由权利要求及其等同物限制。

Claims (19)

1.一种半导体器件（10），包括：
在包含半导体本体（101）的半导体管芯（100）中的晶体管器件（11），所述晶体管器件（11）包括并联连接并且在所述半导体本体（101）的第一表面（104）处覆盖全部有源区域（103）的至少80％的晶体管单元（102）；
在所述第一表面（104）处的控制端子接触区域（G），其电连接到所述晶体管单元（102）中的每个的控制电极（106）；
在所述第一表面（104）处的第一负载端子接触区域（S），其电连接到所述晶体管单元（102）中的每个的第一负载端子区（108）；以及
电阻器（R），其在所述半导体管芯（100）中并且电耦合在所述控制端子接触区域（G）与所述第一负载端子接触区域（S）之间，其中，从所述控制端子接触区域（G）经由电阻器（R）到所述第一负载端子接触区域（S）的电流路径被配置为在栅极电压供给中断的故障模式下对所述晶体管器件（11）的栅极进行放电，并且其中
所述电阻器（R）在所述控制端子接触区域（G）下方或在控制端子互连线路（GI）下方横向延伸，并且所述电阻器（R）经由接触（117）电连接到所述控制端子接触区域（G）或所述控制端子互连线路（GI），并且其中，所述电阻器（R）的电阻由所述接触（117）沿着所述电阻器（R）在所述控制端子接触区域（G）下方或在所述控制端子互连线路（GI）下方的横向延伸的位置来设定。
2.一种半导体器件（10），包括：
在包含半导体本体（101）的半导体管芯（100）中的晶体管器件（11），所述晶体管器件（11）包括并联连接并且在所述半导体本体（101）的第一表面（104）处覆盖全部有源区域（103）的至少80％的晶体管单元（102）；
在所述第一表面（104）处的控制端子接触区域（G），其电连接到所述晶体管单元（102）中的每个的控制电极（106）；
在所述第一表面（104）处的第一负载端子接触区域（S），其电连接到所述晶体管单元（102）中的每个的第一负载端子区（108）；以及
电阻器（R），其在所述半导体管芯（100）中并且电耦合在所述控制端子接触区域（G）与所述第一负载端子接触区域（S）之间，其中，从所述控制端子接触区域（G）经由电阻器（R）到所述第一负载端子接触区域（S）的电流路径被配置为在栅极电压供给中断的故障模式下对所述晶体管器件（11）的栅极进行放电，并且其中
所述电阻器（R）在所述第一负载端子接触区域（S）下方横向延伸，并且所述电阻器（R）经由接触（117）电连接到所述第一负载端子接触区域（S），并且其中，所述电阻器（R）的电阻由所述接触（117）沿着所述电阻器（R）在所述第一负载端子接触区域（S）下方的横向延伸的位置来设定。
3.一种半导体器件（10），包括：
在包含半导体本体（101）的半导体管芯（100）中的晶体管器件（11），所述晶体管器件（11）包括并联连接并且在所述半导体本体（101）的第一表面（104）处覆盖全部有源区域（103）的至少80％的晶体管单元（102）；
在所述第一表面（104）处的控制端子接触区域（G），其电连接到所述晶体管单元（102）中的每个的控制电极（106）；
在所述第一表面（104）处的第一负载端子接触区域（S），其电连接到所述晶体管单元（102）中的每个的第一负载端子区（108）；以及
电阻器（R），其在所述半导体管芯（100）中并且电耦合在所述控制端子接触区域（G）与所述第一负载端子接触区域（S）之间，其中，所述电阻器（R）至少部分地布置在沟槽（121）中，并且通过沟槽电介质（122）与所述半导体本体（101）的周围部分电绝缘。
4.根据前述权利要求1-3中任一项所述的半导体器件（10），其中，所述半导体本体（101）包含作为单个晶体管器件的所述晶体管器件（11）。
5.根据前述权利要求1-3中任一项所述的半导体器件（10），还包括单个金属布线层，所述控制端子接触区域（G）和所述第一负载端子接触区域（G）是所述单个金属布线层的不同部分。
6.根据前述权利要求1-3中任一项所述的半导体器件（10），其中，所述半导体器件（10）是三端子器件，三个端子是所述晶体管器件（11）的第一负载端子和第二负载端子以及控制端子。
7.根据权利要求1至3中任一项所述的半导体器件（10），其中，所述半导体器件（10）是五端子器件，五个端子是所述晶体管器件的第一负载端子和第二负载端子、第一感测端子和第二感测端子以及控制端子。
8.根据前述权利要求1-3中任一项所述的半导体器件（10），还包括pn结二极管（D），其中，所述pn结二极管（D）和所述电阻器（R）串联地电连接在所述控制端子接触区域（G）和所述第一负载端子接触区域（S）之间。
9.根据权利要求8所述的半导体器件（10），其中，所述晶体管器件（11）是n型沟道IGFET，并且所述pn结二极管的阳极电耦合到所述控制端子电极。
10.根据权利要求8所述的半导体器件（10），其中，所述pn结二极管（D）是多晶硅pn结二极管。
11.根据权利要求10所述的半导体器件（10），其中，所述电阻器（R）和所述pn结二极管（D）构成单个多晶硅布线层的不同部分，所述多晶硅布线层包含不同导电类型的部分。
12.根据权利要求8所述的半导体器件（10），其中，所述二极管结构在1mA和10mA的范围内的正向电流下的正向电压VF小于所述晶体管器件在相同电流电平下的阈值电压。
13.根据权利要求8所述的半导体器件（10），其中，所述pn结二极管（D）包含是串联电连接的pn结子二极管（D1、D2）的链。
14.根据前述权利要求1-3中任一项所述的半导体器件（10），其中，所述电阻器是多晶硅电阻器。
15.根据前述权利要求1-3中任一项所述的半导体器件（10），其中，所述电阻器的电阻在从50 kΩ至150 kΩ的范围内。
16.根据权利要求1至2中任一项所述的半导体器件（10），其中，所述电阻器（R）至少部分地嵌入在夹在所述第一负载端子接触区域（S）的布线层和所述第一表面（104）之间的中间电介质（110）。
17.根据权利要求1至2中任一项所述的半导体器件（10），其中，所述电阻器（R）至少部分地布置在沟槽（121）中并且通过沟槽电介质（122）与所述半导体本体（101）的周围部分电绝缘。
18.根据前述权利要求1-3中任一项所述的半导体器件（10），其中，所述晶体管器件（11）是竖直晶体管器件，并且还包含围绕所述有源区域（103）的边缘终止区域（105），以及在与所述第一表面（104）相对的第二表面（113）处的第二负载端子接触区域（D）。
19.根据前述权利要求1-3中任一项所述的半导体器件（10），其中，所述晶体管器件（11）是功率晶体管器件，所述功率晶体管器件具有多于1A的额定最大负载电流和大于10V的额定负载端子到负载端子击穿电压。
CN201711011664.8A 2016-10-25 2017-10-25 包含晶体管器件的半导体器件 Active CN107978633B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016120292.4A DE102016120292A1 (de) 2016-10-25 2016-10-25 Halbleitervorrichtung, die eine Transistorvorrichtung enthält
DE102016120292.4 2016-10-25

Publications (2)

Publication Number Publication Date
CN107978633A CN107978633A (zh) 2018-05-01
CN107978633B true CN107978633B (zh) 2021-10-12

Family

ID=61865765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711011664.8A Active CN107978633B (zh) 2016-10-25 2017-10-25 包含晶体管器件的半导体器件

Country Status (3)

Country Link
US (3) US10186508B2 (zh)
CN (1) CN107978633B (zh)
DE (1) DE102016120292A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016104256B3 (de) * 2016-03-09 2017-07-06 Infineon Technologies Ag Transistorzellen und Kompensationsstruktur aufweisende Halbleitervorrichtung mit breitem Bandabstand
DE102016120292A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Halbleitervorrichtung, die eine Transistorvorrichtung enthält
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
EP3598505B1 (en) * 2018-07-19 2023-02-15 Mitsubishi Electric R&D Centre Europe B.V. Temperature estimation of a power semiconductor device
CN112204726A (zh) * 2018-12-19 2021-01-08 富士电机株式会社 半导体装置
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
US11022264B1 (en) * 2020-09-22 2021-06-01 Automotive Research & Testing Center Headlight optical system and lamp using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022027A (zh) * 2011-09-20 2013-04-03 株式会社东芝 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
JP4618767B2 (ja) * 2003-10-15 2011-01-26 ローム株式会社 半導体装置
JP2007142087A (ja) * 2005-11-17 2007-06-07 Nec Electronics Corp 半導体装置
TWI496272B (zh) * 2006-09-29 2015-08-11 Fairchild Semiconductor 用於功率金氧半導體場效電晶體之雙電壓多晶矽二極體靜電放電電路
JP5309497B2 (ja) * 2007-08-09 2013-10-09 富士電機株式会社 半導体装置
US7902604B2 (en) * 2009-02-09 2011-03-08 Alpha & Omega Semiconductor, Inc. Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
US8564047B2 (en) * 2011-09-27 2013-10-22 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode
KR101932532B1 (ko) * 2012-06-22 2018-12-27 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9362128B2 (en) * 2014-04-22 2016-06-07 Globalfoundries Singapore Pte. Ltd. Methods for fabricating integrated circuits and components thereof
US9379207B2 (en) * 2014-06-12 2016-06-28 GlobalFoundries, Inc. Stable nickel silicide formation with fluorine incorporation and related IC structure
DE102016120292A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Halbleitervorrichtung, die eine Transistorvorrichtung enthält

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022027A (zh) * 2011-09-20 2013-04-03 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
CN107978633A (zh) 2018-05-01
US20180114788A1 (en) 2018-04-26
DE102016120292A1 (de) 2018-04-26
US10186508B2 (en) 2019-01-22
US20200152621A1 (en) 2020-05-14
US10586792B2 (en) 2020-03-10
US10957686B2 (en) 2021-03-23
US20190157259A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
CN107978633B (zh) 包含晶体管器件的半导体器件
EP3249815B1 (en) Circuit arrangement for fast turn-off of bi-directional switching device
US9859272B2 (en) Semiconductor device with a reduced band gap zone
US7816229B2 (en) Semiconductor device with channel stop trench and method
CN106024857B (zh) 具有沟道截断环的半导体器件及生产其的方法
CN111201611B (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
US9871126B2 (en) Discrete semiconductor transistor
CN106024856B (zh) 包括平面栅极和沟槽场电极结构的半导体器件
CN107039501B (zh) 半导体器件
CN105826388B (zh) 可用高栅极电压操作的高电压晶体管
US9698138B2 (en) Power semiconductor device with improved stability and method for producing the same
US10411126B2 (en) Semiconductor device having a first through contact structure in ohmic contact with the gate electrode
US9287377B2 (en) Semiconductor device and manufacturing method
CN111180441B (zh) 包括钳位结构的半导体器件
US20220149165A1 (en) Semiconductor devices including an offset metal to polysilicon gate contact
EP3182463A1 (en) Reverse blocking power semiconductor device
CN115868030A (zh) 用于电气接触区域的阻挡层
CN118156287A (zh) 半导体器件及其生产方法
GB2586599A (en) Electrically shorted PN junctions and functional semiconductor designs for the same
CN115579378A (zh) 包括场停止区的半导体器件
CN114068727A (zh) 二极管和包括该二极管的半导体器件
WO2018017946A1 (en) Insulated gate turn-off device with turn-off schottky-barrier mosfet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant