-
QUERVERWEIS AUF VERWANDTE
ANMELDUNGEN
-
Diese
Anmeldung beansprucht den Nutzen der vorläufigen US-Patentanmeldung
mit der Seriennummer 60/848,252, eingereicht am 29. September 2006.
-
GEBIET DER ERFINDUNG
-
Diese
Erfindung betrifft Halbleitervorrichtungen und insbesondere ein
Schutznetz zur Verarbeitung von Spannungs- und Stromwellenformen,
die aus elektrostatischen Entladungs-(ESD-)-Ereignissen entstehen.
-
HINTERGRUND
-
Elektrostatische
Entladung (ESD) stellt für Halbleitervorrichtungen und
insbesondere für Strukturen vom Metalloxidhalbleiter-(MOS-)-Typ
ein besonderes Problem dar. Das kurzzeitige Hochspannungssignal
aus einer statischen Entladung kann einen Gegenstand mit Stromspitzen
von über 10.000 Volt und mehreren Ampere vorspannen. Die
besondere Gefährdung bei MOS-Vorrichtungen besteht in dem
starken elektrischen Feld, das sich über einem im normalen
Betrieb der Vorrichtung verwendeten, relativ dünnen Gate-Dielektrikum
bilden kann. Das Gate-Dielektrikum, das häufig aus Oxid
besteht, kann unter den Bedingungen eines starken elektrischen Felds
durchbrechen, wenn die auf dem Gate aufgebaute Ladung das normalerweise
als Isolator wirkende Gate-Oxid durchbricht. Die Auswirkungen der
durch den Durchbruch verursachten dauerhaften Beschädigung
sind unter Umständen nicht unmittelbar erkennbar; daher
bedeutet der mögliche Durchbruch des Gate-Oxids eine realistische
Gefährdung der Zuverlässigkeit.
-
Gängige
Leistungs-MOSFETs besitzen keinen Schutz gegen ESD oder andere an
das Gate angelegte Überspannungssignale. In MOS-Vorrichtungen
wird häufig Siliziumdioxid (SiO2)
als Gate-Dielektrikum verwendet. Typischerweise kann die Durchbruchspannung
für SiO2 eine Höhe von
10.000.000 Volt pro Zentimeter haben. Moderne MOS-Vorrichtungen können
funktionsfähiges Gate-Oxid mit einer Dicke von 400 Ångström
aufweisen. Daher beträgt die realistische Durchbruchspannung
für eine solche Vorrichtung nur ca. 40 V. Eine der Hauptursachen
für ESD ist Kontakt mit dem menschlichen Körper
während der Montage oder Wartung des Produkts. Zum "Modell
des menschlichen Körpers" für ESD-Bedingungen
gehört typischerweise ein Widerstand in Serie mit einem
Kondensator. Im Modell des menschlichen Körpers (HBM) wird
die wirksame Körperkapazität schon durch einfachste
Interaktion mit der Umgebung auf mehrere tausend Volt geladen. Es
ist diese Ladung, die in der Vorrichtung abgeführt werden muss.
Somit wirkt der menschliche Körper während eines
ESD-Ereignisses gegenüber der Leistungsvorrichtung wie
eine Hochspannungsbatterie.
-
Da
ESD-Bedingungen in vielen Arbeitsumgebungen häufig sind,
sind viele handelsübliche MOS-Vorrichtungen mit unabhängigen
ESD-Schutzsystemen ausgestattet. Diese können diskret oder
in die funktionalen Hauptschaltungen integriert sein.
-
n
einem der Verfahren zum Schutz des Gates der Vorrichtungen vor Spannung
oberhalb des Oxiddurchsbrechens werden antiparallele Dioden verwendet,
die in dem Polysilizium-Gate aufgebaut und dann zwischen den Gate-,
Source- und/oder Drain-Anschlüssen verbunden sind. Dieses
Verfahren ist wirksam zur Verbesserung der ESD-Nenndaten des MOSFET-Gates
und zur Vermeidung von Überspannungsschäden. Jedoch
kommt es zu einem deutlichen Anstieg von Gate-Source-Leckstrom,
da in Polysilizium aufgebaute Dioden einen weitaus größeren
Leckstrom aufweisen als in monokristallinem Silizium. Bei diesem
Verfahren erhöht sich der maximale Gate-Leckstrom typischerweise
von 100 Nanoampere auf 10 Mikroampere. Einige Hersteller haben andere
Bauelemente in Verbindung mit den Polysiliziumdioden konstruiert
und bieten so zusätzlich einige begrenzte Steuerfunktionen,
beispielsweise Überstromschutz.
-
Ein
Beispiel für eine typische ESD-Schutzstruktur, die üblicherweise
auf einer integrierten CMOS-Schaltung implementiert wird, ist die
Schaltung aus 1a. Zenerdioden 10.1 und 10.2 schützen
hier das Gate des N-MOS-Leistungstransistors 20 vor sehr
hohen Spannungen. Jedes Zenerdiodenpaare ist so ausgestaltet, dass
es in entgegengesetzte Richtungen weist, so dass eine Zener-Durchbruchspannung
(plus ein Abfall an der in Durchlassrichtung vorgespannten Diode)
auftreten muss, damit Strom in einer der beiden Richtungen über
das Paar fließt. Die Durchbruchspannung in Sperrrichtung
in einer Zenerdiode ist von den Eigenschaften der Diode abhängig,
ist aber typischerweise weitaus höher (in einer Größenordnung
von einigen Volt bis zu einigen zehn Volt) als die in Durchlassrichtung
vorgespannte Diode (in einer Größenordnung von
0,6 bis 0,8 Volt). Bei extrem hohen Spannungen kann das Diodenpaar leiten,
bis die Eingangsspannung eine ausreichend niedrige Spannung erreicht,
um ein Abschalten des Paars zu bewirken. Die Zenerdioden sind so
gefertigt, dass ihre Durchbruchspannung in Sperrrichtung plus ein
Abfall an der in Durchlassrichtung vorgespannten Diode geringer
ist als die Durchbruchspannung für den Leistungstransistor 20.
-
Nachteilig
ist jedoch bei der Verwendung von Polysilizium zur Herstellung einer
für ESD-Schutzschaltungen geeigneten Diode, dass die Dioden
leckverlustbehaftet sind und somit ein erheblicher Leckstrom die
Folge sein kann. – Andere haben Mehrfach-Polysiliziumdiodenstapel
mit strombegrenzenden Widerständen zwischen den Stapeln
vorgeschlagen. Siehe beispielsweise das
US-Patent Nr. 6,172,383 . Jedoch kommt
es auch bei solchen Vorschlägen noch zu inakzeptablem Leckstrom.
Was auf diesem Gebiet benötigt wird, ist eine Schutzschaltung
mit begrenztem oder kontrolliertem Leckstrom für normale
Betriebsbedingungen und ESD- oder Hochspannungsschutz für
außergewöhnliche Bedingungen.
-
ZUSAMMENFASSUNG
-
Gegenstand
dieser Erfindung ist eine ESD-Schutzschaltung, insbesondere eine ESD-Schutzschaltung
für eine MOSFET- oder andere Leistungsvorrichtung mit Source-,
Gate- und Drain-Anschlüssen. Die Schutzschaltung hat einen primären
und einen sekundären Zweig. Die beiden Zweige sind elektrisch
zueinander parallel und sind zwischen einer Gate-Eingangsleitung
und dem Source-Anschluss gekoppelt. Der primäre Zweig hat
einen kleinen seriellen Pufferwiderstand und wenigstens ein Paar
antiparalleler (Kathode gegen Kathode geschalteter) Zenerdioden.
Die antiparallelen Zenerdioden stellen die Durchbruchspannung für
den primären Zweig ein. Die Gesamtspannung ist somit die Summe
aus dem Spannungsabfall über den seriellen Widerstand,
der Durchbruchspannung in Sperrrichtung der ersten Zenerdiode und
dem Spannungsabfall in Durchlassrichtung über die zweite
Zenerdiode. Die primäre Durchbruchspannung ist etwas oberhalb der
normalen Gate-zu-Source-Betriebsspannung der Vorrichtung eingestellt.
Wird die Vorrichtung beispielsweise bei 8 Volt betrieben, so wird
die primäre Durchbruchspannung bei ca. 11 oder 12 Volt
eingestellt.
-
Die
Erfindung sieht vor, dass ein zweiter Widerstand, der als Gate-Ballastwiderstand
bezeichnet wird, zwischen der Gate-Elektrode und den sekundären
Zweigen angeordnet ist. Der erste Pufferwiderstand des primären
Zweigs reduziert den Leckstrom in dem primären Zweig, jedoch
bewirkt sein Vorhandensein während eines ESD-Ereignisses,
dass sich auf dem Gate Spannung aufbaut. Der Gate-Ballastwiderstand
verhindert diesen Spannungsaufbau und legt die Spannung über
den sekundären Zweig an, der bei hoher ESD durchschlägt.
-
Der
primäre Zweig hat einen wohldefinierten seriellen Widerstand,
der zu zwei Zwecken dient. Erstens reduziert er den in den primären
Zweig fließenden Strom, wenn der/die Diodenstapel in diesem Zweig
durchschlägt bzw. durchbrechen. Der Spannungsabfall über
den primären Zweig erhöht sich durch das Vorhandensein
des kleinen Widerstands in dem primären Zweig proportional
zur angelegten Spannung. Diese Spannung tritt über den
sekundären Zweig auf. Während der sekundäre
Zweig sich dem Durchbrechen nähert, ist der ESD-Strom auf beide
Zweige verteilt.
-
Ein
zweiter Zweck ist die Reduzierung von Leckstrom. Das Durchbrechen
des sekundären Zweigs ist versetzt und größer
als die Durchbruchspannung des primären Zweigs. Wie oben
erwähnt, sind Polysiliziumdioden leckverlustbehaftet. Wenn ein
Leckstrom bei 80% des Gate-Nennwerts (z. B. 8 Volt) gemessen wird,
tritt diese selbe Spannung über den sekundären
Zweig auf. Da das Durchbrechen des sekundären Zweigs höher
eingestellt ist als die Durchbruchspannung des primären
Zweigs, kann der aus dem sekundären Zweig entstehende Leckstrom um
eine Größenordnung niedriger liegen als der Leckstrom
des primären Zweigs. Im Fall von Gleichspannung ist der
Leckstromwert mit dem Leckstrom einer einzelnen Diode vergleichbar.
-
Der
sekundäre Zweig hat eine höhere Durchbruchspannung.
In einer Ausführungsform enthält er zwei oder
mehr Paare antiparalleler Zenerdioden. Jedes Paar antiparalleler
Zenerdioden hat eine individuelle Durchbruchspannung der Zenerdiode
in Sperrrichtung und einen Spannungsabfall der Zenerdiode in Durchlassrichtung.
Die Durchbruchspannung des zweiten Zweigs entspricht den Sperrrichtungs-Zener-
und Durchlassrichtungs-Zener-Spannungsabfällen der antiparallelen
Zenerdiodenpaare. In einer typischen Ausführungsform ist
die Durchbruchspannung des sekundären Zweigs so eingestellt,
dass sie zwischen 15 und 20 Volt oder das Zwei- bis Dreifache der
normalen Betriebsspannung beträgt. Der zweite Zweig leitet
Strom von dem Gate weg und schützt das Gate-Oxid vor Durchbruch,
bevor die anliegende Gate-Spannung einen kritischen Wert erreicht.
In anderen Ausführungsformen enthält der sekundäre
Zweig einen seriellen Ballastwiderstand.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Die
vorliegende Erfindung wird unter Bezugnahme auf die beigefügten
Zeichnungen offenbart, wobei gilt:
-
1a ist
eine schematische Ansicht einer Einzeldiodenzweig-Schutzschaltung
ohne seriellen Ballastwiderstand.
-
1b ist
eine schematische Ansicht einer Einzeldiodenzweig-Schutzschaltung
mit einem seriellen Ballastwiderstand.
-
1c ist
eine Kurve, die das Verhalten der in 1a und 1b gezeigten
Schaltungen während eines Tests zeigt, wobei die Kurven
A und B jeweils die Ergebnisse darstellen.
-
2a ist
eine schematische Ansicht einer Ausführungsform der vorliegenden
Erfindung.
-
2b ist
eine Kurve, die das Verhalten der in 2a gezeigten
Schaltung zeigt.
-
3 ist
eine schematische Ansicht einer Ausführungsform der vorliegenden
Erfindung;
-
4 ist
eine Querschnittsansicht einer Vorrichtung mit einer Polysiliziumdiode;
-
5 ist
eine grafische Abbildung der Gittertemperatur in Abhängigkeit
von der Zeit in einer Kontrollvorrichtung mit einem einzelnen Diodenzweig und
einer Vorrichtung als Ausführungsbeispiel der vorliegenden
Erfindung;
-
6 ist
eine grafische Abbildung von Spannung am Gate-Eingang in einer Kontrollvorrichtung mit
einem Einzeldiodenzweig und einer Vorrichtung als
-
Ausführungsbeispiel der vorliegenden
Erfindung;
-
7 ist
eine grafische Abbildung von Spannung an der MOS-Grenzfläche
in einer Kontrollvorrichtung mit einzelnem Diodenzweig und einer
Vorrichtung als Ausführungsbeispiel der vorliegenden Erfindung.
-
8 zeigt
eine Draufsicht auf die in 2a gezeigte
integrierte Schaltung.
-
Die
vorliegend dargestellten Beispiele illustrieren einige Ausführungsformen
der Erfindung, sind jedoch nicht so auszulegen, dass sie den Umfang
der Erfindung in irgendeiner Weise einschränken.
-
DETAILLIERTE BESCHREIBUNG
-
1a zeigt
einen typischen antiparallelen Diodenstapel ohne seriellen Zener-Ballastwiderstand,
und 1b zeigt denselben Diodenstapel mit einem seriellen
Zener-Widerstand 11. In beiden Figuren weist der Zenerdiodenstapel
Kathode gegen Kathode geschaltete Zener-Polysiliziumdioden 10.1 und 10.2 auf,
die an einem Ende an das Drain des MOSFET 20 und am anderen
Ende an die Gate-Eingangsleitung 14 gekoppelt sind. In 1b ist
der Stapel 10 über den seriellen Zener-Ballastwiderstand 11 mit der
Gate-Eingangsleitung 14 verbunden.
-
An
den Eingangsanschluss 15 wird eine Spannung V angelegt,
und die Ergebnisse aus zwei Versuchen sind in 1c dargestellt.
Dabei zeigt eine erste Kurve A Ergebnisse ohne Verwendung eines
seriellen Zener-Ballastwiderstands 11, und eine zweite
Kurve B stellt Ergebnisse bei Verwendung eines seriellen Zener-Ballastwiderstands 11 dar,
wie in 1b gezeigt. Ohne seriellen Zener-Ballastwiderstand
beträgt die Durchbruchspannung des Diodenstapels in Kurve
A ca. 12 Volt (BV1), und bei 15 Volt steigt die Stromstärke
rasch auf 1 Ampere. Der scharfe Knick in der Kurve bei 12 Volt zeigt
die schnelle Reaktionszeit des Diodenstapels. Der Stapel 10 erzeugt
jedoch beträchtlichen Leckstrom, insbesondere bei Durchbruchspannungen
von nur 13 oder 14 Volt. Wird dem Diodenstapel ein serieller Zener-Ballastwiderstand 11 hinzugefügt,
so ist der Leckstrom weitaus geringer. Siehe Kurve B. Sie zeigt,
dass, wenn der Diodenstapel aus 1b einen seriellen
Zener-Ballastwiderstand 11 von nur zwei Ohm hat, die Stromstärke
bei 15 Volt nur 0,4 Ampere oder 60% niedriger ist als die Stromstärke
bei einem Diodenstapel ohne seriellen Zener-Ballastwiderstand.
-
Nunmehr
bezüglich 2a wird eine Ausführungsform
der Erfindung gezeigt. Der Eingangsanschluss 150 ist über
Knotenpunkte 151 und 152 mit ersten und zweiten
Zweigen 103, 105 verbunden. Der Ausgangsanschluss 160 der
Schutzschaltung ist mit dem Gate des Leistungs-MOSFETs verbunden. Zwischen
den Knotenpunkten 151, 152 können ein oder
mehrere optionale Widerstände, z. B. 170, angeordnet
sein, welche die Zweige 103, 105 mit der Gate-Leitung
verbinden, die von dem Eingangsanschluss 150 zu dem Ausgangsanschluss 160 verläuft.
Die geschützte Vorrichtung 100 ist ein MOSFET mit
einer Gate-Region 110, einer Source-Region 112 und
einer Drain-Region 114. Das Gate 110 hat eine Elektrode
aus Metall oder einem stark dotierten Polysilizium. Unter der Gate-Elektrode
befindet sich eine isolierende Schicht, typischerweise eine Schicht
aus Siliziumdioxid. Die Gate-Oxidschicht befindet sich über
einer Kanalregion zwischen Source und Drain sowie auf dem Silizium.
-
Das
ESD-Schutznetz 101 hat primäre und sekundäre
parallele Zweige 103, 105. Diese Zweige 103, 105 sind
so angeordnet, dass sie das Gate-Oxid schützen. Die Gate-Oxidschicht
ist in der Halbleitervorrichtung eine empfindliche Komponente, und
das Gate-Oxid ist anfällig für Durchbruch, wenn
ein Spannungsstoß auftritt. Der erste Zweig 103 ist
der primäre Zweig. Der primäre Zweig hat eine
Durchbruchspannung, die auf die Gate-Schutz-Nennspannung eingestellt
ist; typischerweise liegt dies im Bereich von 8 bis 25 V. Der primäre
Zweig enthält einen Zener-Ballastwiderstand 102 und
zwei Kathode gegen Kathode geschaltete Zenerdioden 104a, 104b.
Die Dioden und Widerstände bestehen aus Polysilizium. Der
primäre Zweig 103 ist im Wesentlichen mit der
in 1b gezeigten entsprechenden Gate-zu-Drain-Struktur
identisch. Wie oben erwähnt, dient der primäre
Zweig zu zwei Zwecken. Der erste Zweck ist eine Reduktion des in
den Zweig fließenden Stroms, so dass er als Ballastwiderstand
fungiert. Der zweite Zweck ist eine Erhöhung der Spannung über
den Zweig, während er beim Durchbrechen mehr Strom leitet.
-
Der
sekundäre Zweig 105 hat eine höhere Durchbruchspannung
als der erste oder primäre Zweig 103. Der sekundäre
Zweig 105 hat vier Zenerdioden 106a, 106b, 108a, 108b.
Die Spannung tritt über den sekundären Zweig 105 auf,
und während sie sich der Durchbruchspannung dieses Zweigs
nähert, beginnt er Strom zu leiten. Die beiden Zweige haben
einen gemeinsamen Pfad zu der Source 114. Es wird Spannung
abgeführt, indem Spannung, die das Gate durchbrechen könnte,
beseitigt wird und ermöglicht wird, dass Spannung über
die Zweige an Masse gelangt, so dass die Vorrichtung geschützt wird.
-
Ein
Gate-Ballastwiderstand 120 ist zwischen dem sekundären
Zweig 105 und der Gate-Elektrode verbunden. Während
sich auf dem Gate Spannung aufbaut, legt wie oben erwähnt
der Gate-Ballastwiderstand diese Spannung an den sekundären
Zweig an und schützt so das Gate bezüglich kurzzeitiger
hoher Spannungen, die durch den Zener-Ballastwiderstand 102 erzeugt
werden.
-
Die
Kurve B aus 1c gibt an, wie zum Schutz des
MOSFETs 100 der sekundäre Zweig aus zwei Paaren
antiparalleler Dioden 106a, 106b, 108a, 108b hinzuzufügen
ist. Es wird auf den eingekreisten Bereich C mit der Bezeichnung
BV2 hingewiesen. Zwischen 15 und 20 Volt sollte
der zweite Zweig durchbrechen und Strom schnell von dem Gate wegleiten,
bevor die Spannung auf dem Gate die Gate-Durchbruchspannung (ca.
40 Volt) erreicht. Um dieses Ergebnis zu erzielen, bildet der Diodenstapel, der
zwei Paar antiparalleler Dioden 106a, 106b, 108a, 108b umfasst,
den sekundären Zweig 105. Die Durchbruchspannung
(BV2) dieses Zweigs ist so gestaltet, dass sie zwischen 15 und 20
Volt liegt. So schlägt der sekundäre Zweig beispielsweise
bei 17 Volt durch, und der Strom wird an Masse kurzgeschlossen.
Der mit "D" bezeichnete Abschnitt der Kurve in 2b zeigt
das Verhalten der Schaltung, wenn die anliegende Spannung BV2 überschreitet. Zusammenfassend
schlägt bei einer Spannung von mehr als ca. 12 Volt (BV1)
der primäre Zweig durch und beginnt zu leiten. Der an Masse
geführte Strom steigt entlang der Steigung der Kurve B
aus 26 weiter leicht an. Bei der Durchbruchspannung
(BV2) des sekundären Zweigs, ca. 17 Volt, erkennt die Schutzschaltung,
dass die anliegende Spannung keine kleine Übergangserscheinung,
sondern möglicherweise der Anfang eines größeren
ESD-Impulses ist. Dementsprechend schlägt bei BV2 der sekundäre Zweig
durch, und höherer Strom wird an Masse nebengeschlossen.
Indem weiterer Strom an Masse nebengeschlossen wird, schützt
die Schutzschaltung jedoch das Gate davor, einer Durchbruchspannung ausgesetzt
zu werden.
-
Bei 3 handelt
es sich um eine weitere Ausführungsform der Vorrichtung.
Der Eingangsanschluss 250 ist über Knotenpunkte 251 und 252 mit ersten
und zweiten Zweigen 203, 205 verbunden. Der Ausgangsanschluss 260 der
Schutzschaltung ist mit dem Gate des Leistungs-MOSFETs verbunden. Zwischen
den Knotenpunkten 251, 252 können ein oder
mehrere optionale Widerstände, z. B. 270, angeordnet
sein, welche die Zweige 203, 205 mit der Gate-Leitung
verbinden, die von dem Eingangsanschluss 250 zu dem Ausgangsanschluss 260 verläuft.
Die geschützte Vorrichtung ist ein MOSFET mit einer Gate-Region 210,
einer Source-Region 212 und einer Drain-Region 214.
In dieser Ausführungsform hat das Diodennetzwerk 201 zwei
parallele Zweige 203, 205, die jeweils über
einen eigenen Pfad zu der Source-Region 212 verfügen.
Der erste Zweig 203 hat einen seriellen Ballastwiderstand 202 und zwei
Zenerdioden 204a, 204b. Der zweite Zweig 205 hat
dieselbe Ausgestaltung, nämlich einen seriellen Ballastwiderstand 206 und
zwei Zenerdioden 208a, 208b. Wiederum hat der
zweite Zweig 205 eine höhere Durchbruchspannung
als der erste Zweig 203. Diese Spannung tritt über
den sekundären Zweig auf, und während sie sich
der Durchbruchspannung dieses Zweigs nähert, beginnt er
Strom zu leiten, und der gesamte Strom ist nun auf die beiden Zweige
aufgeteilt. Die Bedeutung einer Versetzung der Durchbruchspannung
liegt im Nutzen hinsichtlich des Leckstroms. Wird der Leckstrom
bei 80% des Gate-Nennwertes gemessen, beispielsweise 8V, so tritt
diese Spannung auch über den sekundären Zweig
auf. Da der sekundäre Zweig eine höhere Durchbruchspannung
hat, kann der vom sekundären Zweig erzeugte Leckstrom um
eine Größenordnung niedriger sein als der Leckstrom
in dem primären Zweig. Wiederum verwendet das ESD-Schutznetz
Polysiliziumdioden und -widerstände.
-
Ein
Gate-Ballastwiderstand 220 ist zwischen dem sekundären
Zweig 205 und der Gate-Elektrode verbunden. Während
sich Spannung auf dem Gate aufbaut, legt der Gate-Ballastwiderstand
diese Spannung, wie oben erwähnt, an den sekundären
Zweig an und schützt somit das Gate bezüglich
kurzzeitiger hoher Spannungen, die durch den Zener-Ballastwiderstand 202 erzeugt
werden.
-
Bei 4 handelt
es sich um eine Teil-Querschnittsansicht einer Vorrichtung 300 als
Ausführungsbeispiel der vorliegenden Erfindung. Die Gate-Elektrode 310 ist
durch eine Passivierungsschicht 322 von der Source-Elektrode 312 getrennt. Zusätzlich
befindet sich eine zwischengelagerte dielektrische Schicht (ILD-Schicht) 320 zwischen
der Gate-Elektrode 310 und der Source-Elektrode 312. Unterhalb
der ILD-Schicht 320 befindet sich ein Abschnitt der Diodenstruktur 304 mit
abwechselnden N+ Regionen 304a und P– Regionen 304b.
Unter der Diodenstruktur 304 befindet sich eine Feldoxidschicht 318.
Weiterhin befindet sich unter der Feldoxidschicht 318 das
Substrat 324. Schließlich befindet sich aus dieser
Perspektive unten an der Vorrichtung ein thermischer Kontakt 326.
-
Das
in diesen verschiedenen Ausführungsformen gezeigte ESD-Schutznetz
kann in allen aktiven und passiven Vorrichtungen verwendet werden. Beispielsweise
ist die Vorrichtung in MOSFET-Vorrichtungen gezeigt worden, kann
aber auch in Thyristoren, Bipolarsperrschichttransistoren und Bipolartransistoren
mit isoliertem Gate verwendet werden. Für den Fachmann
versteht sich, dass auch andere Vorrichtungen das offenbarte ESD-Schutznetz
verwenden können.
-
8 zeigt
eine Planzeichnung der Schaltung 100. Der erste Zweig 103 mit
Dioden 104a, 104b und Widerstand 102 ist
in dem inneren Ring 803/802 ausgebildet, und der
zweite Zweig 105, bestehend aus Dioden 106a, b
und 108a, b, befindet sich in dem äußeren
Ring 805. Der Zener-Serien-Ballastwiderstand 102 beträgt
ca. 4 Ohm und wird durch die Bahn 802 angezeigt; der Gate-Ballastwiderstand 120 wird durch
die Bahn 820 angezeigt. Inneres Source-Metall bildet Masseverbindungen.
Für den Fachmann versteht sich, dass ein oder mehrere Diodenringe
zu der Struktur der Schaltung 200 hinzugefügt
werden können, um drei oder mehr sekundäre Zweige
zur weiteren Verarbeitung eines ESD-Ereignisses bereitzustellen.
-
5 ist
eine grafische Darstellung der maximalen Gittertemperatur. Sie enthält
zwei Verläufe. Ein Verlauf zeigt die erwartete Gittertemperatur
für eine Vorrichtung mit einem einzelnen Zweig, und der andere
Verlauf zeigt die erwartete Gittertemperatur für eine Vorrichtung
mit parallelen Zweigen, wie oben beschrieben. Wie in der Darstellung
zu erkennen, ist die Gittertemperatur in der Vorrichtung mit dem
Doppelzweig-Diodennetzwerk, verglichen mit der Vorrichtung mit einem
einzelnen Diodenzweig, stark verringert. Insbesondere hat die Vorrichtung
mit einem einzelnen Zweig eine Gittertemperatur von über
900 Grad Kelvin mit einem raschen Anstieg zu dieser Temperatur.
Die Vorrichtung mit den parallelen Zweigen hat eine Maximaltemperatur
von etwas über 500 Grad Kelvin mit einem moderateren Anstieg
zu dieser Temperatur im Zeitverlauf. Die reduzierte Gittertemperatur
erhöht die Einsatzfähigkeit der Vorrichtung, wodurch
ein Vorteil gegenüber dem Stand der Technik entsteht. Bezüglich
der 6 und 7 stellen die Kurven die Spannung
am Gate-Eingang bzw. an der MOS-Grenzfläche dar. Beide
Figuren zeigen, dass der zweite Zweig des Diodennetzwerks dazu beiträgt,
die Spannung auf ca. 20 V zu klemmen. Die Vorrichtung mit einzelnem
Diodenzweig hat eine Spitze zwischen 26–28 V.
-
Die
Erfindung ist zwar unter Bezugnahme auf besondere Ausführungsformen
beschrieben worden, für den Fachmann versteht sich jedoch,
dass verschiedene Änderungen vorgenommen werden und Elemente
derselben durch Äquivalente ersetzt werden können,
ohne den Umfang der Erfindung zu verlassen. Außerdem können
zahlreiche Modifikationen vorgenommen werden, um eine besondere
Situation oder ein besonderes Material der erfinderischen Lehre
anzupassen, ohne den Umfang der Erfindung zu verlassen. Beispielsweise können
die Schutzschaltungen der Erfindung mehr als zwei Zweige haben.
Das Durchbrechen der gesamten Schutzschaltung wird jedoch durch
die niedrigste Durchbruchspannung aller Zweige eingestellt. In der bevorzugten
Ausführungsform wird normalerweise der dem Eingangsknotenpunkt
nächste Zweig als Steuerzweig ausgewählt, und
er hat dann die niedrigste Durchbruchspannung. Andere Zweige können Durchbruchspannungen
gleich dem oder größer als der erste Zweig haben.
-
Es
ist daher beabsichtigt, dass die Erfindung nicht auf die vorliegend
zur Ausführung dieser Erfindung offenbarten Ausführungsformen
beschränkt ist, sondern dass die Erfindung alle Ausführungsformen umfasst,
die innerhalb des Umfangs und Gedankens der beigefügten
Ansprüche fallen.
-
Zusammenfassung
-
Ein
Elektrostatikentladungs-(ESD-)Schutznetz für Leistungs-MOSFETs
enthält parallele Zweige, die Polysilizium-Zenerdioden
und Widerstände enthalten und zum Schutz des Gates vor
Durchbruch aufgrund hoher Spannungen dienen, welche durch ESD verursacht
werden. Die Zweige können dieselben oder unabhängige
Pfade aufweisen, auf denen Spannung aus der Gate-Region in das Halbleitersubstrat
hinübergelangt. Insbesondere weist der sekundäre
Zweig eine höhere Durchbruchspannung auf als der primäre
Zweig, so dass die Spannung über die beiden Zweige des
Schutznetzes verteilt ist. Das ESD-Schutznetz der Vorrichtung bietet
eine wirksamere Gestaltung, ohne den Platzbedarf auf dem Chip zu
vergrößern. Das ESD-Schutznetz kann auch mit anderen
aktiven und passiven Vorrichtungen verwendet werden, beispielsweise
mit Thyristoren, Bipolartransistoren mit isoliertem Gate und Bipolarsperrschichttransistoren.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-