JP6643268B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6643268B2
JP6643268B2 JP2017059842A JP2017059842A JP6643268B2 JP 6643268 B2 JP6643268 B2 JP 6643268B2 JP 2017059842 A JP2017059842 A JP 2017059842A JP 2017059842 A JP2017059842 A JP 2017059842A JP 6643268 B2 JP6643268 B2 JP 6643268B2
Authority
JP
Japan
Prior art keywords
clamp circuit
drain
gate
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017059842A
Other languages
English (en)
Other versions
JP2018163960A (ja
Inventor
浩二 菊池
浩二 菊池
隆太 新井
隆太 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017059842A priority Critical patent/JP6643268B2/ja
Priority to US15/693,258 priority patent/US10636728B2/en
Publication of JP2018163960A publication Critical patent/JP2018163960A/ja
Application granted granted Critical
Publication of JP6643268B2 publication Critical patent/JP6643268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
    • H01H47/22—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for supplying energising current for relay coil
    • H01H47/32—Energising current supplied by semiconductor device
    • H01H47/325—Energising current supplied by semiconductor device by switching regulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

実施形態は、半導体装置に関する。
従来、メカニカルリレーのスイッチ回路として使用されるＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）は、ドレインがコイルを介して外部電源に接続されるため、ドレインに大きな誘導電流が入力される。この誘導電流からＭＯＳＦＥＴを保護するために、ＭＯＳＦＥＴのドレイン−ゲート間に電圧クランプ用のダイオードを接続する技術が提案されている。しかしながら、ダイオードのクランプ電圧が高いと、ＭＯＳＦＥＴを効果的に保護することができず、クランプ電圧が低いと、ダイオード自体が損傷する可能性がある。
特開２００４−２１４３５３号公報
実施形態の目的は、外部から印加される電気的負荷に対する耐性が高い半導体装置を提供することである。
実施形態に係る半導体装置は、電界効果型トランジスタと、前記電界効果型トランジスタのドレインとゲートとの間に接続され、双方向ダイオードを有し、クランプ電圧が前記電界効果型トランジスタのソース−ドレイン間のブレークダウン電圧よりも低い第１クランプ回路と、第１端が前記第１クランプ回路と前記ゲートとの間のノードに接続された第１抵抗と、前記ドレインと前記第１抵抗の第２端との間に接続され、双方向ダイオードを有し、クランプ電圧が前記第１クランプ回路のクランプ電圧よりも高く前記ブレークダウン電圧よりも低い第２クランプ回路と、を備える。
実施形態に係る半導体装置を示す回路図である。 実施形態に係る半導体装置を示す平面図である。 図２の拡大図である。 （ａ）は、横軸に電圧をとり、縦軸に電流をとって、クランプ回路のＶ−Ｉ特性を示すグラフ図であり、（ｂ）は、横軸にドレイン−ゲート間電圧をとり、縦軸にドレイン−ゲート間電流をとって、実施形態に係る半導体装置のＶ−Ｉ特性を示すグラフ図である。 実施形態に係る半導体装置の使用例を示す回路図である。
以下、実施形態について説明する。
図１は、本実施形態に係る半導体装置を示す回路図である。
図２は、本実施形態に係る半導体装置を示す平面図である。
図３は、図２の拡大図である。
先ず、本実施形態に係る半導体装置１の構成を、回路面から説明する。
図１に示すように、半導体装置１においては、ＭＯＳＦＥＴ１０が設けられている。ＭＯＳＦＥＴ１０には、ドレイン１０ｄ、ソース１０ｓ、ゲート１０ｇが設けられており、ソース１０ｓとドレイン１０ｄとの間には、ボディダイオード１０ｂが形成されている。ボディダイオード１０ｂのアノードはソース１０ｓに接続され、カソードはドレイン１０ｄに接続されている。
また、半導体装置１には、ドレイン電極１１、ソース電極１２及びゲート電極１３が設けられている。ＭＯＳＦＥＴ１０のドレイン１０ｄはドレイン電極１１に接続され、ソース１０ｓはソース電極１２に接続され、ゲート１０ｇはゲート電極１３に接続されている。ソース電極１２は接地電位ＧＮＤに接続されている。
ドレイン電極１１とゲート電極１３との間には、ＧＤ間クランプ回路１５が接続されている。ＧＤ間クランプ回路１５においては、双方向ダイオードが設けられている。例えば、２つのダイオード１６ａ及び１６ｂが直列に接続されている。ダイオード１６ａのカソードはドレイン電極１１に接続されている。ダイオード１６ａのアノードはダイオード１６ｂのアノードに接続されている。ダイオード１６ｂのカソードはゲート１０ｇに接続されている。ＧＤ間クランプ回路１５のクランプ電圧Ｖｃｌａｍｐ１は、ＭＯＳＦＥＴ１０のソース−ドレイン間のブレークダウン電圧ＶＤＳＳよりも低い。
ドレイン電極１１とゲート電極１３との間には、ＧＤ間クランプ回路１７も接続されている。ドレイン電極１１とゲート電極１３との間において、ＧＤ間クランプ回路１５とＧＤ間クランプ回路１７は、並列に接続されている。ＧＤ間クランプ回路１７においては、双方向ダイオードが設けられている。例えば、４つのダイオード１８ａ〜１８ｄが直列に接続されている。ダイオード１８ａのカソードはドレイン電極１１に接続されている。ダイオード１８ａのアノードはダイオード１８ｂのアノードに接続されている。ダイオード１８ｂのカソードはダイオード１８ｃのカソードに接続されている。ダイオード１８ｃのアノードはダイオード１８ｄのアノードに接続されている。ダイオード１８ｄのカソードはゲート電極１３に接続されている。
ＧＤ間クランプ回路１７のクランプ電圧Ｖｃｌａｍｐ２は、ＧＤ間クランプ回路１５のクランプ電圧Ｖｃｌａｍｐ１よりも高く、ＭＯＳＦＥＴ１０のソース−ドレイン間のブレークダウン電圧ＶＤＳＳよりも低い。すなわち、Ｖｃｌａｍｐ１＜Ｖｃｌａｍｐ２＜ＶＤＳＳである。
ＭＯＳＦＥＴ１０ゲート１０ｇとＧＤ間クランプ回路１５との間のノードＮ１と、ＧＤ間クランプ回路１７とゲート電極１３との間のノードＮ２との間には、ゲート抵抗１９が接続されている。ノードＮ２と基準電位としての接地電位ＧＮＤとの間には、プルダウン抵抗２０が接続されている。
ノードＮ２とソース電極１２との間には、ＧＳ間クランプ回路２１が接続されている。ＧＳ間クランプ回路２１においては、双方向ダイオードが設けられている。例えば、ダイオード２２ａ及び２２ｂが直列に接続されている。ダイオード２２ａのアノードはノードＮ２に接続されており、ダイオード２２ａのカソードはダイオード２２ｂのカソードに接続されており、ダイオード２２ｂのアノードはソース電極１２に接続されている。
次に、本実施形態に係る半導体装置１の構成を、デバイス面から説明する。
図２に示すように、半導体装置１には、例えば樹脂材料からなる外囲器３０が設けられている。ドレイン電極１１には、外囲器３０の内部に配置された板状のドレインパッド１１ａと、ドレインパッド１１ａから外囲器３０の外部に引き出されたドレイン端子１１ｂが一体的に設けられている。ソース電極１２には、外囲器３０の内部に配置された板状のボンディングパッド１２ａと、ボンディングパッド１２ａから外囲器の外部に引き出されたソース端子１２ｂが一体的に設けられている。ゲート電極１３には、外囲器３０の内部に配置された板状のボンディングパッド１３ａと、ボンディングパッド１３ａから外囲器の外部に引き出されたゲート端子１３ｂが一体的に設けられている。
以下、説明の便宜上、半導体装置１の内部にＸＹＺ直交座標系を設定する。ゲート電極１３からソース電極１２に向かう方向を「＋Ｘ方向」とし、その逆方向を「−Ｘ方向」とする。また、ゲート電極１３とソース電極１２の中点からドレイン電極１１に向かう方向を「＋Ｙ方向」とし、その逆方向を「−Ｙ方向」とする。更に、＋Ｘ方向及び＋Ｙ方向に対して直交する方向のうち一方を「＋Ｚ方向」とし、他方を「−Ｚ方向」とする。以下、＋Ｚ方向を「上」ともいい、−Ｚ方向を「下」ともいうが、この表記は便宜的なものであり、重力の方向とは無関係である。
図２及び図３に示すように、ドレインパッド１１ａ、ボンディングパッド１２ａ及びボンディングパッド１３ａは、ＸＹ平面に沿って拡がっている。ドレインパッド１１ａ上、すなわち、ドレインパッド１１ａの＋Ｚ方向側の領域のうち、＋Ｘ方向側の略半面には、ＭＯＳＦＥＴ１０が搭載されている。ＭＯＳＦＥＴ１０は、例えば、半導体チップ内に形成された縦型ＭＯＳＦＥＴである。ＭＯＳＦＥＴ１０の下面にはドレイン１０ｄ（図１参照）が設けられており、ドレインパッド１１ａに接続されている。ＭＯＳＦＥＴ１０の上面の中央領域にはソース１０ｓが設けられている。ＭＯＳＦＥＴ１０の上面におけるソース１０ｓを囲む領域には、略Ｃ字状のゲート１０ｇが設けられている。
ドレインパッド１１ａ上の領域のうち、−Ｘ方向側且つ−Ｙ方向側の領域には、ＧＳ間クランプ回路２１が搭載されている。ＧＳ間クランプ回路２１の上面の中央領域には、矩形状のパッド２１ａが設けられており、パッド２１ａを囲むように、略Ｃ字状の電極２１ｂが設けられている。
ドレインパッド１１ａ上のうち、ＧＳ間クランプ回路２１から見て＋Ｙ方向側の領域の−Ｘ方向側の略半面には、ＧＤ間クランプ回路１７が搭載されている。ＧＤ間クランプ回路１７の下面には電極１７ａが設けられており、ドレインパッド１１ａに接続されている。ＧＤ間クランプ回路１７の上面には電極１７ｂが設けられている。
ＭＯＳＦＥＴ１０とＧＤ間クランプ回路１７との間の領域における−Ｙ方向側の略半面には、プルダウン抵抗２０が搭載されている。プルダウン抵抗２０の上面における＋Ｘ方向側の端部には電極２０ａが設けられており、−Ｘ方向側の端部には電極２０ｂが設けられている。
ＭＯＳＦＥＴ１０とＧＤ間クランプ回路１７との間の領域における＋Ｙ方向側の略半面には、ゲート抵抗１９が搭載されている。ゲート抵抗１９の上面における＋Ｘ方向側の端部には電極１９ａが設けられており、−Ｘ方向側の端部には電極１９ｂが設けられている。
ＧＤ間クランプ回路１７及びゲート抵抗１９の＋Ｙ方向側には、ＧＤ間クランプ回路１５が搭載されている。ＧＤ間クランプ回路１５の下面には電極１５ａが設けられており、ドレインパッド１１ａに接続されている。ＧＤ間クランプ回路１５の上面には電極１５ｂが設けられている。
また、ＭＯＳＦＥＴ１０、ＧＤ間クランプ回路１５、ＧＤ間クランプ回路１７、ＧＳ間クランプ回路２１、プルダウン抵抗２０及びゲート抵抗１９上には、ソースコンタクト層３１、ゲートコンタクト層３２及びゲートコンタクト層３３が相互に離隔して設けられている。なお、図２においては、図を見やすくするために、ソースコンタクト層３１、ゲートコンタクト層３２及びゲートコンタクト層３３、並びに、上述の各電極は、図示を省略されている。
ソースコンタクト層３１は、ＭＯＳＦＥＴ１０のソース１０ｓ、プルダウン抵抗２０の電極２０ａ、ＧＳ間クランプ回路２１の電極２１ｂに接続されている。ゲートコンタクト層３２は、ＭＯＳＦＥＴ１０のゲート１０ｇ、ゲート抵抗１９の電極１９ａ、ＧＤ間クランプ回路１５の電極１５ｂに接続されている。ゲートコンタクト層３３は、ＧＳ間クランプ回路２１のパッド２１ａ、プルダウン抵抗２０の電極２０ｂ、ＧＤ間クランプ回路１７の電極１７ｂに接続されている。
また、ソースコンタクト層３１におけるソース１０ｓの直上域に配置された部分には、金属細線３５の一端がボンディングされている。金属細線３５の他端はソース電極１２のボンディングパッド１２ａにボンディングされている。ゲートコンタクト層３３におけるパッド２１ａの直上域に配置された部分には、金属細線３６の一端がボンディングされている。金属細線３６の他端はゲート電極１３のボンディングパッド１３ａにボンディングされている。金属細線３５及び３６も、外囲器３０内でモールドされている。
次に、本実施形態に係る半導体装置の動作について説明する。
図４（ａ）は、横軸に電圧をとり、縦軸に電流をとって、クランプ回路のＶ−Ｉ特性を示すグラフ図であり、（ｂ）は、横軸にドレイン−ゲート間電圧をとり、縦軸にドレイン−ゲート間電流をとって、本実施形態に係る半導体装置のＶ−Ｉ特性を示すグラフ図である。
図４（ａ）に示すように、ＧＤ間クランプ回路１５は、印加される電圧がクランプ電圧Ｖｃｌａｍｐ１未満であるときは実質的に電流を流さず、電圧がクランプ電圧Ｖｃｌａｍｐ１に達すると、急激に電流を流す。同様に、ＧＤ間クランプ回路１７は、印加される電圧がクランプ電圧Ｖｃｌａｍｐ２未満であるときは実質的に電流を流さず、電圧がクランプ電圧Ｖｃｌａｍｐ２に達すると、急激に電流を流す。クランプ電圧Ｖｃｌａｍｐ２はクランプ電圧Ｖｃｌａｍｐ１よりも高く、ＭＯＳＦＥＴ１０のソース−ドレイン間のブレークダウン電圧ＶＤＳＳよりも低い。
このため、図４（ｂ）に示すように、半導体装置１のドレイン電極１１とゲート電極１３との間の電圧ＶＤＧを、ゼロから連続的に増加させていくと、半導体装置１は以下のような挙動を示す。
電圧ＶＤＧがクランプ電圧Ｖｃｌａｍｐ１未満であるときは、ＧＤ間クランプ回路１５もＧＤ間クランプ回路１７も降伏せず、ＭＯＳＦＥＴ１０もブレークダウンしないため、ドレイン−ゲート間電流ＩＤＧはほとんど流れない。
電圧ＶＤＧがクランプ電圧Ｖｃｌａｍｐ１を超えると、ＧＤ間クランプ回路１５がクランプして導通状態となる。しかしながら、ドレイン電極１１とゲート電極１３との間には、ＧＤ間クランプ回路１５とゲート抵抗１９が直列に接続されているため、いきなり大電流が流れることはなく、電圧ＶＤＧの上昇に伴って、電流ＩＤＧが徐々に増加する。これにより、ドレイン電極１１に入力された電流が少しずつ消費される。また、電流ＩＤＧが流れることにより、ノードＮ１の電位が上昇するため、ＭＯＳＦＥＴ１０が少しずつ導通し、ＭＯＳＦＥＴ１０のドレイン−ソース間にも電流が流れ始める。これによっても、電流が消費される。
そして、電圧ＶＧＤがクランプ電圧Ｖｃｌａｍｐ２に達すると、ＧＤ間クランプ回路１７がクランプして、導通状態となる。これにより、ＧＤ間クランプ回路１７に電流ＩＤＧが流れる。但し、この時点では、既にＧＤ間クランプ回路１５及びＭＯＳＦＥＴ１０を介して電流の少なくとも一部が消費されているため、ＧＤ間クランプ回路１７に流れる電流ＩＤＧは抑制される。
ＧＤ間クランプ回路１７に電流ＩＤＧが流れることにより、電圧ＶＤＧはそれ以上増加せず、ＭＯＳＦＥＴ１０のブレークダウン電圧ＶＤＳＳに達することがない。また、ノードＮ１の電位が更に上昇することにより、ＭＯＳＦＥＴ１０が更に導通し、ＭＯＳＦＥＴ１０のドレイン−ソース間に電流を流す。この結果、ＭＯＳＦＥＴ１０を保護することができる。
次に、本実施形態に係る半導体装置の使用例について説明する。
図５は、本実施形態に係る半導体装置の使用例を示す回路図である。
図５に示すように、本使用例においては、半導体装置１をメカニカルリレー１００のスイッチ回路として使用する。メカニカルリレー１００においては、機械式スイッチ１０１が設けられており、その近傍に、コイル１０２が設けられている。コイル１０２には、直流電源１０３及び半導体装置１が直列に接続されている。また、機械式スイッチ１０１には一定の力が印加されており、コイル１０２から磁力が印加されなければ、一方の状態を維持するようになっている。
図５及び図１に示すように、半導体装置１のゲート電極１３にオン電位を入力すると、ＭＯＳＦＥＴ１０が導通状態となり、直流電源１０３、コイル１０２及び半導体装置１からなる閉回路に電流が流れる。これにより、コイル１０２が磁界を発生させ、磁力によって機械式スイッチ１０１を切り替える。一方、ゲート電極１３にオフ電位を入力すると、ＭＯＳＦＥＴ１０が非導通状態となり、コイル１０２の磁力が消失する。これにより、機械式スイッチ１０１は元の状態に戻る。
そして、ＭＯＳＦＥＴ１０の導通／非導通の切替に伴い、コイル１０２のインダクタンスに起因して誘導電流が発生し、ＭＯＳＦＥＴ１０のドレイン−ゲート間に電圧ＶＤＧが印加される。このとき、半導体装置１においては、上述の動作により、電圧ＶＤＧが印加されてもＭＯＳＦＥＴ１０を保護することができ、また、ＤＧ間クランプ回路１７及び１５も保護することができる。
次に、本実施形態の効果について説明する。
本実施形態によれば、ＧＤ間クランプ回路１７に対して並列に、ＧＤ間クランプ回路１５及びゲート抵抗１９を設け、ＧＤ間クランプ回路１５のクランプ電圧Ｖｃｌａｍｐ１をＧＤ間クランプ回路１７のクランプ電圧Ｖｃｌａｍｐ２よりも低く設定している。これにより、ＧＤ間クランプ回路１７が降伏する前にＧＤ間クランプ回路１５が降伏し、ゲート抵抗１９を介して少しずつ電流を流すことにより、ＧＤ間クランプ回路１７の破壊を防止できる。この結果、ＭＯＳＦＥＴ１０を確実に保護することができる。このように、本実施形態に係る半導体装置１は、外部から印加される電気的負荷に対する耐性が高い。
また、ゲート抵抗１９の抵抗値を調整することにより、ＧＤ間クランプ回路１５がクランプしたときに流れる電流の大きさを、許容できる範囲内に規制することができる。
なお、仮に、ＧＤ間クランプ回路１５を設けないと、ドレイン−ゲート間の電圧ＶＤＧがクランプ電圧Ｖｃｌａｍｐ２に達したときに、ＧＤ間クランプ回路１７に急激に大きな電流が流れる。これにより、ＧＤ間クランプ回路１７が破壊される可能性がある。ＧＤ間クランプ回路１７が破壊されると、以後、ＭＯＳＦＥＴ１０を効果的に保護することができなくなり、半導体装置１のアバランシェ耐量が低下する。
これに対して、本実施形態によれば、上述の如くＧＤ間クランプ回路１５を設けることにより、半導体装置１のアバランシェ耐量を例えば１．５倍程度増加させることができ、信頼性を向上させることができる。
以上説明した実施形態によれば、外部から印加される電気的負荷に対する耐性が高い半導体装置を実現することができる。
以上、本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１：半導体装置、１０：ＭＯＳＦＥＴ、１０ｂ：ボディダイオード、１０ｄ：ドレイン、１０ｇ：ゲート、１０ｓ：ソース、１１：ドレイン電極、１１ａ：ドレインパッド、１１ｂ：ドレイン端子、１２：ソース電極、１２ａ：ボンディングパッド、１２ｂ：ソース端子、１３：ゲート電極、１３ａ：ボンディングパッド、１３ｂ：ゲート端子、１５：ＧＤ間クランプ回路、１５ａ、１５ｂ：電極、１６ａ、１６ｂ：ダイオード、１７：ＧＤ間クランプ回路、１７ａ、１７ｂ：電極、１８ａ、１８ｂ、１８ｃ、１８ｄ：ダイオード、１９：ゲート抵抗、１９ａ、１９ｂ：電極、２０：プルダウン抵抗、２０ａ、２０ｂ：電極、２１：ＧＳ間クランプ回路、２１ａ：パッド、２１ｂ：電極、２２ａ、２２ｂ：ダイオード、３０：外囲器、３１：ソースコンタクト層、３２、３３：ゲートコンタクト層、３５、３６：金属細線、１００：メカニカルリレー、１０１：機械式スイッチ、１０２：コイル、１０３：直流電源、Ｎ１、Ｎ２：ノード

Claims (4)

  1. 電界効果型トランジスタと、
    前記電界効果型トランジスタのドレインとゲートとの間に接続され、双方向ダイオードを有し、クランプ電圧が前記電界効果型トランジスタのソース−ドレイン間のブレークダウン電圧よりも低い第１クランプ回路と、
    第１端が前記第１クランプ回路と前記ゲートとの間のノードに接続された第１抵抗と、
    前記ドレインと前記第１抵抗の第２端との間に接続され、双方向ダイオードを有し、クランプ電圧が前記第１クランプ回路のクランプ電圧よりも高く前記ブレークダウン電圧よりも低い第２クランプ回路と、
    を備えた半導体装置。
  2. 前記第１抵抗と前記第２クランプ回路との間のノードと基準電位との間に接続された第２抵抗をさらに備えた請求項１記載の半導体装置。
  3. 前記電界効果型トランジスタのソースと前記第２端との間に接続され、双方向ダイオードを有する第３クランプ回路をさらに備えた請求項１または２に記載の半導体装置。
  4. メカニカルリレーのスイッチ回路である請求項１〜３のいずれか１つに記載の半導体装置。
JP2017059842A 2017-03-24 2017-03-24 半導体装置 Active JP6643268B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017059842A JP6643268B2 (ja) 2017-03-24 2017-03-24 半導体装置
US15/693,258 US10636728B2 (en) 2017-03-24 2017-08-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017059842A JP6643268B2 (ja) 2017-03-24 2017-03-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2018163960A JP2018163960A (ja) 2018-10-18
JP6643268B2 true JP6643268B2 (ja) 2020-02-12

Family

ID=63583578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017059842A Active JP6643268B2 (ja) 2017-03-24 2017-03-24 半導体装置

Country Status (2)

Country Link
US (1) US10636728B2 (ja)
JP (1) JP6643268B2 (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792417B2 (ja) * 1993-12-17 1998-09-03 日本電気株式会社 半導体回路の入力保護回路
EP0860947B1 (en) * 1997-02-19 2004-10-13 STMicroelectronics S.r.l. Overvoltages protection device for the protection of a power transistor having a MOS control terminal
US6172383B1 (en) * 1997-12-31 2001-01-09 Siliconix Incorporated Power MOSFET having voltage-clamped gate
JP3255147B2 (ja) * 1998-06-19 2002-02-12 株式会社デンソー 絶縁ゲート型トランジスタのサージ保護回路
US6614633B1 (en) * 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
JP4917709B2 (ja) 2000-03-06 2012-04-18 ローム株式会社 半導体装置
JP2004214353A (ja) 2002-12-27 2004-07-29 Nec Kansai Ltd 縦型絶縁ゲート電界効果トランジスタ
JP4866672B2 (ja) 2006-07-27 2012-02-01 ルネサスエレクトロニクス株式会社 負荷駆動回路
TWI496272B (zh) * 2006-09-29 2015-08-11 Fairchild Semiconductor 用於功率金氧半導體場效電晶體之雙電壓多晶矽二極體靜電放電電路
US8213142B2 (en) * 2008-10-29 2012-07-03 Qualcomm, Incorporated Amplifier with improved ESD protection circuitry
TWI453893B (zh) * 2011-08-15 2014-09-21 Faraday Tech Corp 靜電放電保護電路
US9438031B2 (en) * 2012-02-29 2016-09-06 Freescale Semiconductor, Inc. Electrostatic discharge protection circuit arrangement, electronic circuit and ESD protection method
US9013848B2 (en) * 2012-09-27 2015-04-21 Alpha And Omega Semiconductor Incorporated Active clamp protection circuit for power semiconductor device for high frequency switching
JP2014216573A (ja) 2013-04-26 2014-11-17 株式会社東芝 半導体装置
DE102014226690A1 (de) * 2014-12-19 2016-06-23 Ziehl-Abegg Se Schutzschaltung für einen Wechselrichter sowie Wechselrichtersystem
JP6271461B2 (ja) * 2015-03-09 2018-01-31 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20180277467A1 (en) 2018-09-27
US10636728B2 (en) 2020-04-28
JP2018163960A (ja) 2018-10-18

Similar Documents

Publication Publication Date Title
US9991884B2 (en) Switching circuits having ferrite beads
JP6201422B2 (ja) 半導体装置
US9041456B2 (en) Power semiconductor device
US9595500B2 (en) Semiconductor device
US9048838B2 (en) Switching circuit
US10277219B2 (en) Electronic switching and reverse polarity protection circuit
US11309884B1 (en) Switching circuits having drain connected ferrite beads
US9196686B2 (en) Diode circuit and DC to DC converter
US20160248422A1 (en) Switching circuit, semiconductor switching arrangement and method
US10128829B2 (en) Composite semiconductor device
JP6643268B2 (ja) 半導体装置
US20230412167A1 (en) Power Electronic Module Comprising a Gate-Source Control Unit
WO2016157813A1 (ja) 負荷駆動装置
JP2016046923A (ja) 半導体装置
US11398473B2 (en) Semiconductor device
JP2019161495A (ja) 半導体装置および装置
JP2023041166A (ja) 半導体装置
US20160233209A1 (en) Semiconductor device
JP2017123359A (ja) 半導体装置
JP2012222280A (ja) 半導体装置及びｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R150 Certificate of patent or registration of utility model

Ref document number: 6643268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150