DE112016006503B4 - Halbleiterschaltelement - Google Patents

Halbleiterschaltelement Download PDF

Info

Publication number
DE112016006503B4
DE112016006503B4 DE112016006503.5T DE112016006503T DE112016006503B4 DE 112016006503 B4 DE112016006503 B4 DE 112016006503B4 DE 112016006503 T DE112016006503 T DE 112016006503T DE 112016006503 B4 DE112016006503 B4 DE 112016006503B4
Authority
DE
Germany
Prior art keywords
region
trench
semiconductor substrate
regions
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112016006503.5T
Other languages
English (en)
Other versions
DE112016006503T5 (de
Inventor
Jun Saito
Sachiko Aoi
Yasushi Urakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of DE112016006503T5 publication Critical patent/DE112016006503T5/de
Application granted granted Critical
Publication of DE112016006503B4 publication Critical patent/DE112016006503B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Schaltelement (10), das aufweist:ein Halbleitersubstrat (12), auf dessen oberer Fläche (12a) ein Graben (22) angeordnet ist;eine Gate-Isolierschicht (24), die eine Innenfläche des Grabens (22) bedeckt; undeine Gate-Elektrode (26), die in dem Graben (22) angeordnet ist und durch die Gate-Isolierschicht (24) von dem Halbleitersubstrat (12) isoliert ist,wobei das Halbleitersubstrat (12) aufweist:einen ersten Halbleiterbereich (30) vom ersten Leitungstyp, der die Gate-Isolierschicht (24) kontaktiert;einen Körperbereich (32) vom zweiten Leitungstyp, der die Gate-Isolierschicht (24) auf einer unteren Seite des ersten Halbleiterbereiches (30) kontaktiert;einen Bodenbereich (36) vom zweiten Leitungstyp, der die Gate-Isolierschicht (24) an einer Bodenfläche des Grabens (22) kontaktiert; undeinen zweiten Halbleiterbereich (34) vom ersten Leitungstyp, der sich von einer Position, die eine untere Fläche (33) des Körperbereiches (32) kontaktiert, zu einer Position erstreckt, die eine untere Fläche (37) des Bodenbereiches (36) kontaktiert, die Gate-Isolierschicht (24) auf einer unteren Seite des Körperbereiches (32) kontaktiert und durch den Körperbereich (32) von dem ersten Halbleiterbereich (30) getrennt ist, undwobei der Bodenbereich (36) aufweist:einen Niedrigkonzentrationsbereich (36a), der die Gate-Isolierschicht (24) in einem ersten Bereich (23a) der Bodenfläche kontaktiert, der an einem Ende in einer langen Richtung des Grabens (22) angeordnet ist; undeinen Hochkonzentrationsbereich (36b), der die Gate-Isolierschicht (24) in einem zweiten Bereich (23b) der Bodenfläche kontaktiert, der benachbart zu dem ersten Bereich (23a) ist, und dessen Verunreinigungskonzentration vom zweiten Leitungstyp höher als diejenige des Niedrigkonzentrationsbereiches (36a) ist.

Description

  • [Technisches Gebiet]
  • Die vorliegende Erfindung betrifft ein Schaltelement.
  • [Stand der Technik]
  • Die JP 2007 - 242 852 A offenbart ein Schaltelement. Dieses Schaltelement enthält ein Halbleitersubstrat, das einen Graben auf seiner oberen Oberfläche aufweist. Eine Innenfläche des Grabens ist mit einer Gate-Isolierschicht bedeckt. Eine Gate-Elektrode ist innerhalb des Grabens angeordnet. Die Gate-Elektrode ist von dem Halbleitersubstrat durch die Gate-Isolierschicht isoliert. Ein Sourcebereich vom n-Typ, ein Körperbereich vom p-Typ, ein Driftbereich vom n-Typ und ein Bodenbereich vom p-Typ (p-Diffusionsbereich) sind in dem Halbleitersubstrat angeordnet. Der Sourcebereich kontaktiert die Gate-Isolierschicht. Der Körperbereich kontaktiert die Gate-Isolierschicht auf einer unteren Seite des Sourcebereichs. Der Bodenbereich kontaktiert die Gate-Isolierschicht an einer Bodenfläche des Grabens. Der Driftbereich erstreckt sich von einer Position, die eine untere Fläche des Körperbereiches kontaktiert, bis zu einer Position, die eine untere Fläche des Bodenbereiches kontaktiert. Der Driftbereich kontaktiert die Gate-Isolierschicht auf einer unteren Seite des Körperbereiches.
  • Wenn das Schaltelement der JP 2007 - 242 852 A ausgeschaltet wird, dehnt sich eine Verarmungsschicht von einer Grenzfläche zwischen dem Körperbereich und dem Driftbereich aus. Dabei dehnt sich ebenfalls eine Verarmungsschicht von einer Grenzfläche zwischen dem Bodenbereich und dem Driftbereich aus. Ein breiter Bereich des Driftbereiches wird durch diese Verarmungsschichten verarmt.
  • Die US 2015 / 0 171 175 A1 offenbart eine Halbleitervorrichtung, die enthält: eine Driftschicht eines ersten Leitungstyps; eine Körperschicht eines zweiten Leitungstyps; einem ersten Halbleiterbereich des ersten Leitungstyps; einen Gate-Isolierfilm; eine Graben-Gate-Elektrode; eine erste Hauptelektrode; eine zweiten Halbleiterbereich des zweiten Leitungstyps; und einen Leiterbereich. Die erste Hauptelektrode ist elektrisch mit der Körperschicht und dem ersten Halbleiterbereich verbunden. Der zweite Halbleiterbereich ist an einem unteren Teil des Gate-Grabens angeordnet und von der Driftschicht umgeben. Der Leiterbereich ist so konfiguriert, dass er die erste Hauptelektrode mit dem zweiten Halbleiterbereich elektrisch verbindet und ein Potenzial des zweiten Halbleiterbereichs und ein Potenzial der ersten Hauptelektrode ausgleicht, wenn sich die Halbleitervorrichtung in einem Aus-Zustand befindet.
  • [Zusammenfassung der Erfindung]
  • Wenn, wie es oben beschrieben wurde, das Schaltelement der JP 2007 - 242 852 A ausgeschaltet wird, dehnt sich die Verarmungsschicht von der Grenzfläche zwischen dem Bodenbereich und dem Driftbereich in den Driftbereich aus. Außerdem dehnt sich diese Verarmungsschicht ebenfalls in den Bodenbereich aus. Als Ergebnis wird eine Potentialdifferenz in dem verarmten Halbleiterbereich zwischen dem Driftbereich und dem Bodenbereich erzeugt. Dabei werden aufgrund dessen, dass die Gate-Elektrode im Wesentlichen über ihre Gesamtheit dasselbe Potential aufweist, im Vergleich zu einem Bereich, in dem kein Graben vorhanden ist, Äquipotentiallinien auf einer unteren Seite unter dem Graben verteilt, in dem die Gate-Elektrode untergebracht ist. Aufgrund dessen krümmen sich die Äquipotentiallinien um eine Ecke zwischen der Bodenfläche des Grabens und dessen Seitenfläche. Als Ergebnis werden Abstände zwischen den Äquipotentiallinien lokal um die Ecke kleiner. Aufgrund dessen tritt eine elektrische Feldkonzentration um die Ecke auf.
  • Die elektrische Feldkonzentration um ein Ende (d.h. die Ecke) des Grabens in einer kurzen Richtung kann durch Bereitstellen von mehreren parallelen Gräben abgeschwächt werden. Im Gegensatz dazu ist es schwierig, die elektrische Feldkonzentration um ein Ende (d.h. die Ecke) des Grabens in einer langen Richtung abzuschwächen. Somit schafft die Erfindung eine Technik zum Verbessern eines Spannungswiderstands eines Schaltelementes durch Unterdrücken einer elektrischen Feldkonzentration um ein Ende eines Grabens in einer langen Richtung.
  • Ein hier offenbartes Schaltelement weist auf: ein Halbleitersubstrat, auf dessen oberer Fläche ein Graben angeordnet ist; eine Gate-Isolierschicht, die eine Innenfläche des Grabens bedeckt; und eine Gate-Elektrode, die in dem Graben angeordnet ist und von dem Halbleitersubstrat durch die Gate-Isolierschicht isoliert ist. Das Halbleitersubstrat weist auf: einen ersten Halbleiterbereich eines ersten Leitungstyps, der die Gate-Isolierschicht kontaktiert; einen Körperbereich eines zweiten Leitungstyps, der die Gate-Isolierschicht auf einer unteren Seite des ersten Halbleiterbereiches kontaktiert; einen Bodenbereich vom zweiten Leitungstyp, der die Gate-Isolierschicht an einer Bodenfläche des Grabens kontaktiert; und einen zweiten Halbleiterbereich vom ersten Leitungstyp, der sich von einer Position, die eine untere Fläche des Körperbereiches kontaktiert, bis zu einer Position erstreckt, die eine untere Fläche des Bodenbereiches kontaktiert, die Gate-Isolierschicht auf einer unteren Seite des Körperbereiches kontaktiert und durch den Körperbereich von dem ersten Halbleiterbereich getrennt ist. Der Bodenbereich weist auf: einen Niedrigkonzentrationsbereich, der die Gate-Isolierschicht in einem ersten Bereich der Bodenfläche kontaktiert, der an einem Ende in einer langen Richtung des Grabens angeordnet ist; und einen Hochkonzentrationsbereich, der die Gate-Isolierschicht in einem zweiten Bereich der Bodenfläche kontaktiert, der benachbart zu dem ersten Bereich ist, und dessen Verunreinigungskonzentration vom zweiten Leitungstyp höher als diejenige des Niedrigkonzentrationsbereiches ist.
  • Einer aus dem ersten Leitungstyp und dem zweiten Leitungstyp ist ein n-Typ und der andere aus diesen ist ein p-Typ.
  • Wenn dieses Schaltelement ausgeschaltet wird, dehnt sich eine Verarmungsschicht von einer Grenzfläche zwischen dem Körperbereich und dem zweiten Halbleiterbereich aus. Außerdem dehnt sich eine Verarmungsschicht von einer Grenzfläche zwischen dem Bodenbereich und dem zweiten Halbleiterbereich (d.h. von der unteren Fläche des Bodenbereiches) aus. Der zweite Halbleiterbereich wird durch diese Verarmungsschichten verarmt. Außerdem dehnt sich die Verarmungsschicht, die sich von der Grenzfläche zwischen dem Bodenbereich und dem zweiten Halbleiterbereich ausdehnt, ebenfalls in den Bodenbereich aus. Die Verarmungsschicht neigt dazu, sich in dem Niedrigkonzentrationsbereich mehr als in dem Hochkonzentrationsbereich auszudehnen. Aufgrund dessen wird eine Breite der Verarmungsschicht, die sich in dem Niedrigkonzentrationsbereich ausdehnt, breiter als eine Breite der Verarmungsschicht, die sich in dem Hochkonzentrationsbereich ausdehnt. Aufgrund dessen gelangt ein oberes Ende der Verarmungsschicht in dem Hochkonzentrationsbereich an eine Seite, die niedriger als ein oberes Ende der Verarmungsschicht in dem Niedrigkonzentrationsbereich ist. Da das elektrische Feld in einem verarmten Bereich erzeugt wird, werden in einem verarmten Bereich innerhalb des Hochkonzentrationsbereiches Äquipotentiallinien auf der Seite verteilt, die niedriger als in einem verarmten Bereich innerhalb des Niedrigkonzentrationsbereiches ist. Aufgrund dessen werden in dem verarmten Bereich innerhalb des Niedrigkonzentrationsbereiches die Äquipotentiallinien in einem Zustand verteilt, in dem sie graduell von dem Hochkonzentrationsbereich in Richtung des Endes des Grabens in der langen Richtung nach oben verschoben sind. Als Ergebnis wird die Krümmung der Äquipotentiallinien um die Ecke zwischen einer Endfläche (Seitenfläche) des Grabens in der langen Richtung und der Bodenfläche des Grabens abgemildert beziehungsweise vermieden. Aufgrund dessen wird verhindert, dass sich Abstände zwischen den Äquipotentiallinien um die Ecke verringern, und es wird eine elektrische Feldkonzentration um die Ecke verhindert. Aufgrund dessen weist dieses Schaltelement einen hohen Spannungswiderstand auf.
  • Figurenliste
    • 1 ist eine Draufsicht auf einen MOSFET 10 einer ersten Ausführungsform.
    • 2 ist eine vertikale Querschnittsansicht des MOSFET 10 entlang der Linie II-II der 1.
    • 3 ist eine vertikale Querschnittsansicht des MOSFET 10 entlang der Linie III-III in 1.
    • 4 ist eine vergrößerte Querschnittsansicht eines Bodenbereiches 36.
    • 5 ist eine vergrößerte Querschnittsansicht eines MOSFET eines Vergleichsbeispiels entsprechend 4.
    • 6 ist eine vergrößerte Querschnittsansicht entsprechend 4, die einen Fall zeigt, in dem eine an den MOSFET 10 der ersten Ausführungsform angelegte Spannung groß ist.
    • 7 ist eine vertikale Querschnittsansicht eines MOSFET einer zweiten Ausführungsform entsprechend 3.
    • 8 ist eine vergrößerte Querschnittsansicht des MOSFET der zweiten Ausführungsform entsprechend 4.
    • 9 ist ein erläuterndes Diagramm eines Verfahrens zum Ausbilden des Bodenbereiches 36 der ersten und zweiten Ausführungsformen.
    • 10 ist ein erläuterndes Diagramm des Verfahrens zum Ausbilden des Bodenbereiches 36 der ersten und zweiten Ausführungsformen.
  • [Beschreibung der Ausführungsformen]
  • (Erste Ausführungsform)
  • Die 1 bis 3 zeigen einen MOSFET (Metalloxidhalbleiterfeldeffekttransistor) 10 einer ersten Ausführungsform. Wie es in den 2 und 3 gezeigt ist, weist der MOSFET 10 ein Halbleitersubstrat 12, Elektroden, Isolierschichten und Ähnliches auf. Zur deutlicheren Darstellung ist in 1 eine Darstellung einer Elektrode und der Isolierschichten auf einer oberen Fläche 12a des Halbleitersubstrats 12 weggelassen. Im Folgenden wird eine Richtung parallel zu der oberen Fläche 12a des Halbleitersubstrats 12 als eine x-Richtung bezeichnet, eine Richtung parallel zu der oberen Fläche 12a des Halbleitersubstrats 12, die die x-Richtung orthogonal kreuzt, wird als y-Richtung bezeichnet, und eine Dickenrichtung des Halbleitersubstrats 12 wird als z-Richtung bezeichnet. Das Halbleitersubstrat 12 ist aus SiC (Siliziumcarbid) ausgebildet.
  • Wie es in 2 gezeigt ist, weist die obere Fläche 12a des Halbleitersubstrats 12 mehrere Gräben 22 auf. Wie es in 1 gezeigt ist, erstreckt sich jeder der Gräben 22 linear entlang der y-Richtung. Die Gräben 22 sind in Abständen in der x-Richtung angeordnet. Wie es in 2 gezeigt ist, ist eine Innenfläche der jeweiligen Gräben 22 von einer Gate-Isolierschicht 24 bedeckt. Jede Gate-Isolierschicht 24 weist eine Bodenisolierschicht 24a und eine Seitenisolierschicht 24b auf. Jede Bodenisolierschicht 24a bedeckt eine Bodenfläche ihres entsprechenden Grabens 22. Jede Seitenisolierschicht 24b bedeckt eine Seitenfläche ihres entsprechenden Grabens 22. Eine Dicke der Bodenisolierschichten 24a ist größer als eine Dicke der Seitenisolierschichten 24b. Eine Gate-Elektrode 26 ist innerhalb jedes der Gräben 22 angeordnet. Jede Gate-Elektrode 26 ist durch ihre entsprechende Gate-Isolierschicht 24 von dem Halbleitersubstrat 12 isoliert. Eine obere Fläche jeder der Gate-Elektroden 26 ist von einem Zwischenschichtisolierfilm 28 bedeckt.
  • Eine obere Elektrode 70 ist auf der oberen Fläche 12a des Halbleitersubstrats 12 angeordnet. Die obere Elektrode 70 kontaktiert die obere Fläche 12a des Halbleitersubstrats 12 an Abschnitten, bei denen die Zwischenschichtisolierfilme 28 nicht angeordnet sind. Die obere Elektrode 70 ist durch die Zwischenschichtisolierfilme 28 von den Gate-Elektroden 26 isoliert. Eine untere Elektrode 72 ist auf einer unteren Fläche 12b des Halbleitersubstrats 12 angeordnet. Die untere Elektrode 72 kontaktiert die untere Fläche 12b des Halbleitersubstrats 12.
  • Wie es in den 1 bis 3 gezeigt ist, sind mehrere Sourcebereiche 30, ein Körperbereich 32, ein Drainbereich 34, mehrere Körperbereiche 36 und mehrere Endbereiche 38 in dem Halbleitersubstrat 12 angeordnet.
  • Jeder der Sourcebereiche 30 ist ein Bereich vom n-Typ. Wie es in 2 gezeigt ist, ist jeder der Sourcebereiche 30 an einer Position angeordnet, die auf der oberen Fläche 12a des Halbleitersubstrats 12 freiliegt, und befindet sich im ohmschen Kontakt mit der oberen Elektrode 70. Außerdem kontaktiert jeder der Sourcebereiche 30 die entsprechende Seitenisolierschicht 24b an einem oberen Endabschnitt des Grabens 22.
  • Der Körperbereich 32 ist ein Bereich vom p-Typ. Wie es in 2 gezeigt ist, kontaktiert der Körperbereich 32 jeden der Sourcebereiche 30. Der Körperbereich 32 erstreckt sich von einem Bereich zwischen benachbarten Sourcebereichen 30 zu einer Seite, die weiter unten als die jeweiligen Sourcebereiche ist. In dem Bereich zwischen den benachbarten Sourcebereichen 30 ist eine Verunreinigungskonzentration vom p-Typ in dem Körperbereich 32 hoch. Der Körperbereich 32 befindet sich im ohmschen Kontakt mit der oberen Elektrode 70 in dem Bereich zwischen den benachbarten Sourcebereichen 30. Die Verunreinigungskonzentration vom p-Typ in dem Körperbereich 32 ist auf der Seite, die niedriger als die Sourcebereiche 30 ist, niedrig. Der Körperbereich 32 kontaktiert die Seitenisolierschichten 24b auf der Seite, die niedriger als die Sourcebereiche 30 ist. Eine untere Fläche des Körperbereiches 32 ist oberhalb unterer Enden der Gate-Elektroden 26 angeordnet. Wie es in den 1 und 3 gezeigt ist, ist der Körperbereich 32 außerdem in einem Bereich angeordnet, der in der y-Richtung benachbart zu den Gräben 22 ist.
  • Jeder der Bodenbereiche 36 ist ein Bereich vom p-Typ. Wie es in den 2 und 3 gezeigt ist, ist jeder der Bodenbereiche 36 in einem Bereich angeordnet, der auf der Bodenfläche des entsprechenden Grabens 22 frei liegt. Jeder der Bodenbereiche 36 kontaktiert die entsprechende Bodenisolierschicht 24a auf der Bodenfläche des Grabens 22. Wie es in 3 gezeigt ist, erstreckt sich jeder der Bodenbereiche 36 in der y-Richtung entlang der Bodenfläche des entsprechenden Grabens 22. Jeder der Bodenbereiche 36 kontaktiert die entsprechende Bodenisolierschicht 24a über der gesamten Bodenfläche des Grabens 22. Jeder der Bodenbereiche 36 weist einen Niedrigkonzentrationsbereich 36a und einen Hochkonzentrationsbereich 36b auf.
  • Eine Verunreinigungskonzentration vom p-Typ der Niedrigkonzentrationsbereiche 36a ist niedriger als eine Verunreinigungskonzentration vom p-Typ der Hochkonzentrationsbereiche 36b. Jeder Niedrigkonzentrationsbereich 36a ist an einem unteren Abschnitt eines Endes 22a des entsprechenden Grabens 22 in der langen Richtung (d.h. der y-Richtung) angeordnet. D.h. jeder Niedrigkonzentrationsbereich 36a kontaktiert die entsprechende Bodenisolierschicht 24a in einem ersten Bereich 23a, der an einem jeweiligen Ende 22a der Bodenfläche des Grabens 22 angeordnet ist. Auch wenn es nicht gezeigt ist, ist der Niedrigkonzentrationsbereich 36a auch an der Bodenfläche angeordnet, die an einem zu dem Ende 22a, das in 3 gezeigt ist, entgegengesetztem Ende angeordnet ist. Eine effektive Trägerdichte der Bodenbereiche 36 wird durch eine Differenz zwischen der Verunreinigungskonzentration vom p-Typ der Bodenbereiche 36 und einer Verunreinigungskonzentration vom n-Typ der Bodenbereiche 36 berechnet. Außerdem wird ein Wert, der durch Integrieren der effektiven Trägerdichte der Bodenbereiche 36 unter den Gräben 22 (unmittelbar unterhalb der Gräben 22) in der z-Richtung erhalten wird, als effektive Trägeroberflächendichte bezeichnet. Die effektive Trägeroberflächendichte der Niedrigkonzentrationsbereiche 36a ist kleiner als 1,4×1013 (cm-2). Eine Breite der Niedrigkonzentrationsbereiche 36a in der y-Richtung ist größer als eine Dicke der Niedrigkonzentrationsbereiche 36a in der z-Richtung.
  • Jeder Hochkonzentrationsbereich 36b ist an einer Position angeordnet, die benachbart zu dem entsprechenden Niedrigkonzentrationsbereich 36a in der langen Richtung der Gräben 22 (d.h. der y-Richtung) ist. D.h. der Hochkonzentrationsbereich 36b kontaktiert die Bodenisolierschicht 24a in jedem zweiten Bereich 23b, der benachbart zu den entsprechenden ersten Bereichen 23a innerhalb der Bodenfläche jedes Grabens 22 ist. Dementsprechend ist der Hochkonzentrationsbereich 36b an einer Position angeordnet, die von den Enden 22a des entsprechenden Grabens 22 weiter weg als die Niedrigkonzentrationsbereiche 36a angeordnet ist. Der Hochkonzentrationsbereich 36b kontaktiert eine gesamte Bodenfläche des entsprechenden Grabens 22 ausschließlich Nachbarschaften der Enden 22a. Eine effektive Trägeroberflächendichte der Hochkonzentrationsbereiche 36b ist größer als 1,4×1013 (cm-2). Eine Breite der Hochkonzentrationsbereiche 36b in der y-Richtung ist größer als die Breite der Niedrigkonzentrationsbereiche 36a in der y-Richtung.
  • Der Drainbereich 34 ist ein Bereich vom n-Typ. Wie es in 2 und 3 gezeigt ist, ist der Drainbereich 34 unter dem Körperbereich 32 angeordnet. Der Drainbereich 34 weist einen Driftbereich 34a mit einer niedrigen Verunreinigungskonzentration vom n-Typ und einen Drainkontaktbereich 34b mit einer höheren Verunreinigungskonzentration vom n-Typ als der Driftbereich 34a auf. Der Driftbereich 34a ist unter dem Körperbereich 32 angeordnet. Der Driftbereich 34a ist von den Sourcebereichen 30 durch den Körperbereich 32 getrennt. Der Driftbereich 34a erstreckt sich von einer Position, die die untere Fläche des Körperbereiches 32 kontaktiert, zu einer Seite, die niedriger als die jeweiligen Bodenbereiche 36 ist. Der Driftbereich 34a kontaktiert eine untere Fläche und eine Seitenfläche eines jeweiligen Bodenbereiches 36 (da heißt den Niedrigkonzentrationsbereich 36a und den Hochkonzentrationsbereich 36b). Wie es in 2 gezeigt ist, kontaktiert der Driftbereich 34a die Seitenisolierschichten 24b unter dem Körperbereich 32. Der Drainkontaktbereich 34b ist unter dem Driftbereich 34a angeordnet. Der Drainkontaktbereich 34b liegt an der unteren Fläche 12b des Halbleitersubstrats 12 frei. Der Drainkontaktbereich 34b befindet sich im ohmschen Kontakt mit der unteren Elektrode 72.
  • Wie in 1 und 3 gezeigt ist, ist jeder der Endbereiche 38 entlang eines jeweiligen Endes 22a des entsprechenden Grabens 22 in der langen Richtung angeordnet. Jeder der Endbereiche 38 ist ein Bereich vom p-Typ. Wie es in 3 gezeigt ist, ist ein unteres Ende jedes Endbereiches 38 mit dem entsprechenden Niedrigkonzentrationsbereich 36a verbunden. Ein oberes Ende jedes Endbereiches 38 ist mit dem Körperbereich 32 verbunden. Wie es oben erwähnt wurde, ist der Körperbereich 32 mit der oberen Elektrode 70 verbunden. Aufgrund dessen sind die jeweiligen Niedrigkonzentrationsbereiche 36a mit der oberen Elektrode 70 über die Endebereiche 38 und dem Körperbereich 32 verbunden.
  • Im Folgenden wird ein Betrieb des MOSFET 10 beschrieben. Wenn der MOSFET 10 verwendet wird, sind der MOSFET 10, eine Last (beispielsweise ein Elektromotor) und eine Energiequelle in Serie geschaltet. Eine Versorgungsspannung wird an diese Serienschaltung aus dem MOSFET 10 und der Last angelegt. Die Versorgungsspannung wird entlang einer Richtung angelegt, bei der eine Drainseite (Seite der unteren Elektrode 72) ein höheres Potential als eine Sourceseite (Seite der oberen Elektrode 70) in dem MOSFET 10 aufweist. Ein Gate-Potential des MOSFET 10 (Potential der Gate-Elektroden 26) wird durch eine nicht gezeigte Steuerung gesteuert.
  • Es wird nun ein Zustand beschrieben, in dem der MOSFET 10 ausgeschaltet ist. Der MOSFET 10 ist ausgeschaltet, wenn das Gate-Potential niedriger als ein Schwellenwert ist. In diesem Zustand ist das Potential der unteren Elektrode 72 höher als das Potential der oberen Elektrode 70. Da der Körperbereich 32 mit der oberen Elektrode 70 verbunden ist und der Driftbereich 34a mit der unteren Elektrode 72 über den Drainkontaktbereich 34b verbunden ist, wird eine Sperrspannung an einen pn-Übergang 33 an einer Grenzfläche zwischen dem Körperbereich 32 und dem Driftbereich 34a angelegt. Somit erstreckt sich eine Verarmungsschicht von dem pn-Übergang 33. Außerdem sind die Bodenbereiche 36 mit der oberen Elektrode 70 über die Endbereiche 38 und den Körperbereich 32 verbunden. Aufgrund dessen wird eine Sperrspannung ebenfalls an pn-Übergänge 37 an Grenzflächen zwischen den Bodenbereichen 36 und dem Driftbereich 34a angelegt. Dementsprechend erstrecken sich Verarmungsschichten ebenfalls von den pn-Übergängen 37. Da die Verunreinigungskonzentration vom n-Typ des Driftbereiches 34a niedrig ist, dehnt sich eine Verarmungsschicht breit innerhalb des Driftbereiches 34a aus. Aufgrund dessen wird im Wesentlichen der gesamte Driftbereich 34a verarmt. Außerdem dehnt sich die Verarmungsschicht von dem pn-Übergang 33 in den Körperbereich 32 aus. Weiterhin dehnt sich die Verarmungsschicht von den pn-Übergängen 37 in die Bodenbereiche 36 aus.
  • 4 zeigt eine vergrößerte Ansicht des Niedrigkonzentrationsbereiches 36a und des Hochkonzentrationsbereiches 36b, die in 3 gezeigt sind. Außerdem zeigt 5 eine vergrößerte Querschnittsansicht entsprechend 4 eines MOSFET eines Vergleichsbeispiels. In dem MOSFET des Vergleichsbeispiels, das in 5 gezeigt ist, weisen die gesamten Bodenbereiche 36 im Wesentlichen dieselbe Verunreinigungskonzentration vom p-Typ wie die Niedrigkonzentrationsbereiche 36a auf. Die anderen Konfigurationen des MOSFET des Vergleichsbeispiels ähneln denjenigen des MOSFET 10 der ersten Ausführungsform. In jeder der 4 und 5 ist ein mit Punkten schattierter Halbleiterbereich ein Halbleiterbereich, der nicht verarmt ist (der im Folgenden als nicht verarmter Bereich bezeichnet wird). In jeder der 4 und 5 ist ein Halbleiterbereich, der nicht durch die Schattierung mit Punkten gezeigt ist, ein verarmter Halbleiterbereich. Da kein Strom in den verarmten Halbleiterbereich fließt, wird eine Potentialdifferenz in dem verarmten Halbleiterbereich erzeugt. In jeder der 4 und 5 ist eine Potentialverteilung in dem verarmten Halbleiterbereich durch Äquipotentiallinien 100 gezeigt.
  • Wie es in den 4 und 5 anhand der Äquipotentiallinien 100 gezeigt ist, erstrecken sich die Äquipotentiallinien 100 hauptsächlich in einer Querrichtung (der y-Richtung) unter dem Graben 22. In einem Bereich, der in der Längsrichtung (y-Richtung) der Gräben 22 benachbart zu den Gräben 22 ist, sind die Äquipotentiallinien auf einer Seite verteilt, die weiter oben als unter den Gräben 22 ist. Dementsprechend sind die Äquipotentiallinien 100 in der Nähe der Ecken 25 zwischen Endflächen der Gräben 22 (Seitenflächen, die die Enden 22a der Gräben 22 definieren) und den Bodenflächen der Gräben 22 schräg aufwärts gebogen. Aufgrund dessen werden in den 4 und 5 die Abstände zwischen den Äquipotentiallinien 100 lokal in einem Bereich 25a in der Nähe der jeweiligen Ecken 25 kleiner. Somit ist in dem Bereich 25a ein elektrisches Feld im Vergleich zu der Umgebung hoch. Das elektrische Feld in dem Bereich 25a wird jedoch in 4 mehr als in 5 abgeschwächt. Im Folgenden wird dieser Punkt im Detail beschrieben.
  • In dem MOSFET des Vergleichsbeispiels ist die Verunreinigungskonzentration vom p-Typ der gesamten Bodenbereiche 36 niedrig. Wie es in 5 gezeigt ist, ist eine Breite der Verarmungsschicht, die sich von dem pn-Übergang 37 in den Bodenbereich 36 erstreckt, in dem Bodenbereich 36 im Wesentlichen einheitlich. Mit anderen Worten, ein unteres Ende des nicht verarmten Bereiches in dem Bodenbereich 36 verteilt sich auf eine konstante Tiefe. Aufgrund dessen erstrecken die Äquipotentiallinien 100 in der Querrichtung mit einer im Wesentlichen konstanten Tiefe unter dem nicht verarmten Bereich des Bodenbereiches 36. Die Äquipotentiallinien 100 krümmen sich abrupt bei dem Bereich 25a in der Nähe der Ecke 25. Aufgrund dessen sind die Abstände der Äquipotentiallinien 100 in diesem Bereich 25a extrem klein. D.h. in dem MOSFET des Vergleichsbeispiels wird ein extrem hohes elektrisches Feld in dem Bereich 25a erzeugt.
  • Andererseits ist in dem MOSFET 10 der ersten Ausführungsform, der oben beschrieben wurde, die Verunreinigungskonzentration vom p-Typ der Niedrigkonzentrationsbereiche 36a niedriger als die Verunreinigungskonzentration vom p-Typ der Hochkonzentrationsbereiche 36b. Aufgrund dessen dehnt sich die Verarmungsschicht einfacher in die Niedrigkonzentrationsbereiche 36a als in die Hochkonzentrationsbereiche 36b aus. Wie es in 4 gezeigt ist, ist dementsprechend eine Breite der Verarmungsschicht, die sich von dem pn-Übergang 37 in den Niedrigkonzentrationsbereich 36a ausdehnt, größer als eine Breite der Verarmungsschicht, die sich von dem pn-Übergang 37 in den Hochkonzentrationsbereich 36b ausdehnt. Mit anderen Worten, ein unteres Ende des nicht verarmten Bereiches in dem Hochkonzentrationsbereich 36b reicht weiter nach unten als ein unteres Ende des nicht verarmten Bereiches in dem Niedrigkonzentrationsbereich 36a. Aufgrund dessen werden die Äquipotentiallinien 100 mehr abwärts unterhalb des nicht verarmten Bereiches in dem Hochkonzentrationsbereich 36b als unterhalb des nicht verarmten Bereiches in dem Niedrigkonzentrationsbereich 36a gedrückt. Als Ergebnis werden die Äquipotentiallinien 100 unterhalb des nicht verarmten Bereiches in jedem Niedrigkonzentrationsbereich 36a derart verteilt, dass die Äquipotentiallinien 100 graduell von der Seite des Hochkonzentrationsbereiches 36b in Richtung der entsprechenden Ecke 25 nach oben verschoben werden. Aufgrund dessen ist ein Krümmungsgrad der Äquipotentiallinien 100 in dem Bereich 25 in der Nähe einer jeweiligen Ecke 25 moderater als in 5. Aufgrund dessen sind die Abstände zwischen den Äquipotentiallinien 100 in dem Bereich 25a größer als diejenigen in 5. D.h. bei dem MOSFET 10 der ersten Ausführungsform wird das elektrische Feld in dem Bereich 25a im Vergleich zu dem MOSFET des Vergleichsbeispiels abgeschwächt.
  • In dem MOSFET 10 der ersten Ausführungsform kann der Krümmungsgrad der Äquipotentiallinien 100 in der Nähe einer jeweiligen Ecke 25 aufgrund dessen moderater ausgebildet werden, dass die Äquipotentiallinien 100 derart verteilt werden, dass sie graduell von der Seite des Hochkonzentrationsbereiches 36b in Richtung der entsprechenden Ecke 25 unter dem nicht verarmten Bereich in einem jeweiligen Niedrigkonzentrationsbereich 36a nach oben verschoben werden. Aufgrund dessen kann verhindert werden, dass die Abstände der Äquipotentiallinien 100 in der Nähe einer jeweiligen Ecke 25 kleiner werden, und demzufolge kann eine elektrische Feldkonzentration in der Nähe einer jeweiligen Ecke 25 verhindert werden. Da jede der Ecken 25 nahe bei der entsprechenden Seitenisolierschicht 24b ist, die eine geringe Dicke aufweist, ermöglicht insbesondere die Unterdrückung der elektrischen Feldkonzentration in der Nähe der jeweiligen Ecke 25 eine Abschwächung eines elektrischen Feldes, das an der entsprechenden Seitenisolierschicht 24b anliegt. Aufgrund dessen kann eine Verschlechterung einer Isoliereigenschaft der Seitenisolierschichten 24b verhindert werden. Somit weist der MOSFET 10 der ersten Ausführungsform einen hohen Spannungswiderstand auf.
  • Wie es in 4 gezeigt ist, wird in dem MOSFET 10 der ersten Ausführungsform das elektrische Feld in den Bereichen 25a in der Nähe der Ecken 25 abgeschwächt, während andererseits das elektrische Feld unter den Gräben 22 (Bereiche 25b um Grenzflächen zwischen den Niedrigkonzentrationsbereichen 36a und den Hochkonzentrationsbereichen 36b) im Vergleich zu dem MOSFET des Vergleichsbeispiels etwas stärker wird. Die Bodenflächen der Gräben 22 sind jedoch von den dicken Bodenisolierschichten 24a bedeckt. Die Isoliereigenschaft der dicken Bodenisolierschichten 24a verschlechtert sich daher weniger wahrscheinlich. Aufgrund dessen tritt sogar dann, wenn das elektrische Feld, das an den Bodenisolierschichten 24a anliegt, höher wird, ein Problem hinsichtlich einer Verschlechterung der Isoliereigenschaft nicht auf. Dementsprechend kann dadurch, dass eine Erhöhung des elektrischen Feldes in den Bereichen 25b unter den Gräben 22 (d.h. in der Nähe der dicken Bodenisolierschichten 24a) ermöglicht wird, das elektrische Feld in den Bereichen 25a in der Nähe der Ecken 25 (d.h. in der Nähe der dünnen Seitenisolierschichten 24b) verringert werden, wodurch der Spannungswiderstand des gesamten MOSFET 10 verbessert wird.
  • Im Folgenden wird der Fall des Einschaltens des MOSFET beschrieben. Wenn das Gate-Potential auf ein Potential gebracht wird, das höher als der Schwellenwert ist, wird der Körperbereich 32 zu einem n-Typ in Bereichen benachbart zu den Seitenisolierschichten 24b invertiert, und es werden Kanäle in derartigen Bereichen erzeugt. Dann schrumpft die Verarmungsschicht von dem Driftbereich 34a in Richtung des Körperbereiches 32, und es fließen Elektronen durch den Driftbereich 34a. D.h. der MOSFET wird eingeschaltet. Somit fließen die Elektronen von der oberen Elektrode 70 zu der unteren Elektrode 72 durch die Sourcebereiche 30, die Kanäle und den Drainbereich 34. D.h. es fließt ein Strom von der unteren Elektrode 72 zu der oberen Elektrode 70.
  • Wenn der MOSFET eingeschaltet wird, fällt außerdem ein Potential der unteren Elektrode 72 auf im Wesentlichen dasselbe Potential wie dasjenige der oberen Elektrode 70 ab. Dann fällt ein Potential der Bodenbereiche 36 durch eine kapazitive Kopplung zwischen der unteren Elektrode 72 und den Bodenbereichen 36 ab. In diesem Zustand ist das Potential der Bodenbereiche 36 niedriger als ein Potential des Driftbereiches 34a, womit sich die Verarmungsschicht von den Bodenbereichen 36 in den Driftbereich 34a ausdehnt. Wenn jedoch das Potential der Bodenbereiche 36 abfällt, fließen Ladungen von der oberen Elektrode 70 in die Bodenbereiche 36 durch den Körperbereich 32 und die Endbereiche 38. Mit einem derartigen Fließen von Ladungen in die Bodenbereiche 36 steigt das Potential der Bodenbereiche 36 auf im Wesentlichen dasselbe Potential wie dasjenige der oberen Elektrode 70 an. Die Erhöhung des Potentials der Bodenbereiche 36 bewirkt ein Schrumpfen der Verarmungsschicht, die sich von den Bodenbereichen 36 in den Driftbereich 34a ausdehnt, in Richtung des Bodenbereiches 36. Als Ergebnis fällt ein Widerstand des Driftbereiches 34a ab, und es fällt ein Durchlasswiderstand des MOSFET ab. In dem MOSFET des Vergleichsbeispiels der 5 ist ein Widerstand der gesamten Bodenbereiche 36 aufgrund dessen, dass die Verunreinigungskonzentration vom p-Typ der gesamten Bodenbereiche 36 niedrig ist, hoch. Aufgrund dessen wird, wenn der MOSFET des Vergleichsbeispiels eingeschaltet wird, mehr Zeit zum Streuen der Ladungen über den gesamten Bodenbereich 36 benötigt. Aufgrund dessen wird in dem MOSFET des Vergleichsbeispiels mehr Zeit Schrumpfen der Verarmungsschicht, die sich von den Bodenbereichen 36 in den Driftbereich 34a ausdehnt, in Richtung des Bodenbereiches 36 benötigt. Dementsprechend dauert es bei dem MOSFET des Vergleichsbeispiels, bis der Durchlasswiderstand nach dem Erzeugen der Kanäle abfällt. In dem MOSFET 10 der ersten Ausführungsform ist, auch wenn ein Teil eines jeweiligen Bodenbereiches 36 der Niedrigkonzentrationsbereich 36a ist, der andere Teil der Hochkonzentrationsbereich 36b. Ein Widerstand der Hochkonzentrationsbereiche 36b ist niedrig. Wenn der MOSFET 10 eingeschaltet wird, streuen sich somit die Ladungen über die gesamten Bodenbereiche 36 innerhalb einer kurzen Zeit. Aufgrund dessen schrumpft in dem MOSFET 10 der ersten Ausführungsform die Verarmungsschicht, die sich von den Bodenbereichen 36 zu dem Driftbereich 34a ausdehnt, in Richtung des Bodenbereiches 36 innerhalb einer kurzen Zeit. Somit fällt in dem MOSFET 10 der ersten Ausführungsform der Durchlasswiderstand innerhalb einer kurzen Zeit ab, nachdem die Kanäle erzeugt wurden. Aufgrund dessen kann der MOSFET 10 der ersten Ausführungsform mit geringeren Verlusten als der MOSFET des Vergleichsbeispiels betrieben werden.
  • Man beachte, dass, wenn bei SiC die effektive Trägeroberflächendichte eines Halbleiterbereiches größer als 1,4×1013 cm-2 ist, unabhängig davon, wie hoch eine Spannung für den Halbleiterbereich eingestellt wird, nicht der gesamte Halbleiterbereich verarmt werden kann. Andererseits kann in einem Fall, in dem die effektive Trägeroberflächendichte eines Halbleiterbereiches kleiner als 1,4×1013 cm-2 ist, der gesamte Halbleiterbereich durch Festlegen einer hohen Spannung für den Halbleiterbereich verarmt werden. In der obigen ersten Ausführungsform ist die effektive Trägeroberflächendichte der Hochkonzentrationsbereiche 36b größer als 1,4×1013 cm-2. Aufgrund dessen werden sogar dann, wenn die Spannung, die zwischen die obere Elektrode 70 und die untere Elektrode 72 angelegt ist, während der MOSFET 10 ausgeschaltet ist, groß ist, die Hochkonzentrationsbereiche 36b unter den Gräben 22 in der Dickenrichtung (z-Richtung) niemals vollständig verarmt. D.h., sogar wenn die Spannung zwischen der oberen Elektrode 70 und der unteren Elektrode 72 groß ist, verbleiben die nicht verarmten Bereiche in den Hochkonzentrationsbereichen 36b unter den Gräben 22. Aufgrund dessen werden die Ladungen noch einfacher den gesamten Bodenbereichen 36 zugeführt, wenn der MOSFET 10 eingeschaltet wird. Dementsprechend fällt in dem MOSFET 10 der ersten Ausführungsform der Durchlasswiderstand innerhalb einer kurzen Zeit ab, wenn der MOSFET 10 eingeschaltet wird, sogar wenn die Spannung zwischen der oberen Elektrode 70 und der unteren Elektrode 72 groß ist, während der MOSFET 10 ausgeschaltet ist.
  • In der obigen ersten Ausführungsform ist außerdem die effektive Trägeroberflächendichte in den Niedrigkonzentrationsbereichen 36a kleiner als 1,4×1013 cm-2. Aufgrund dessen werden, wenn die Spannung zwischen der oberen Elektrode 70 und der unteren Elektrode 72 von dem Zustand der 4 aus weiter erhöht wird, die Niedrigkonzentrationsbereiche 36a in der Dickenrichtung (z-Richtung) vollständig verarmt. Wenn die Niedrigkonzentrationsbereiche 36a in der Dickenrichtung vollständig verarmt werden, wie es in 6 gezeigt ist, erreicht die Verarmungsschicht die Bodenisolierschichten 24a in den Niedrigkonzentrationsbereichen 36a. Wenn dieses geschieht, erstrecken sich die Äquipotentiallinien 100 von den verarmten Niedrigkonzentrationsbereichen 36a über die Bodenisolierschichten 24a, wie es 6 gezeigt ist, so dass der Krümmungsgrad der Äquipotentiallinien 100 moderater als in 4 ist. Aufgrund dessen kann die elektrische Feldkonzentration in der Nähe der Ecken 25 weiter abgeschwächt werden.
  • In der obigen ersten Ausführungsform kann ein mittlerer Konzentrationsbereich (d.h. ein Halbleiterbereich vom p-Typ, der eine höhere Verunreinigungskonzentration vom p-Typ als die Niedrigkonzentrationsbereiche 36a, aber eine niedrigere als diejenige des Hochkonzentrationsbereiches 36b aufweist) zwischen jedem Paar aus dem Niedrigkonzentrationsbereich 36a und dem Hochkonzentrationsbereich 36b angeordnet werden. Gemäß dieser Konfiguration kann das elektrische Feld weiter abgeschwächt werden.
  • (Zweite Ausführungsform)
  • Die 7 und 8 zeigen jeweils einen MOSFET einer zweiten Ausführungsform. In dem MOSFET der zweiten Ausführungsform ist die Dicke der Hochkonzentrationsbereiche 36b größer als die Dicke der Niedrigkonzentrationsbereiche 36a. D.h. jeder der Niedrigkonzentrationsbereiche 36a erstreckt sich von der Bodenfläche des entsprechenden Grabens 22 abwärts zu einer ersten Position (Position der unteren Fläche des Niedrigkonzentrationsbereiches 36a), und jeder der Hochkonzentrationsbereiche 36b erstreckt sich von der Bodenfläche des entsprechenden Grabens 22 zu einer zweiten Position (Position der unteren Fläche des Hochkonzentrationsbereiches 36b), die niedriger als die erste Position ist. Wie es in 7 gezeigt ist, erstreckt sich in einem Querschnitt entlang der langen Richtung der Gräben 22 die untere Fläche jedes Niedrigkonzentrationsbereiches 36 linear parallel zu der y-Richtung, und die untere Fläche jedes Hochkonzentrationsbereiches 36b erstreckt sich linear parallel zu der y-Richtung. Die untere Fläche jedes Hochkonzentrationsbereiches 36b ist niedriger als die untere Fläche jedes Niedrigkonzentrationsbereiches 36a. D.h. eine Position der unteren Fläche jedes Bodenbereiches 36 ist stufenweise von seinem Niedrigkonzentrationsbereich 36a in Richtung seines Hochkonzentrationsbereiches 36b nach unten verschoben. In der zweiten Ausführungsform ist die Verunreinigungskonzentration vom p-Typ der Niedrigkonzentrationsbereiche 36a ebenfalls niedriger als die Verunreinigungskonzentration vom p-Typ der Hochkonzentrationsbereiche 36b. Die anderen Konfigurationen des MOSFET der zweiten Ausführungsform ähneln denjenigen des MOSFET 10 der ersten Ausführungsform.
  • Wie es oben beschrieben wurde, sind in dem MOSFET der zweiten Ausführungsform die unteren Flächen der Hochkonzentrationsbereiche 36b niedriger als die unteren Flächen der Niedrigkonzentrationsbereiche 36a. Aufgrund dessen ist eine Größe, um die die unteren Enden der nicht verarmten Bereiche in den Hochkonzentrationsbereichen 36b in Bezug auf die unteren Enden der nicht verarmten Bereiche in den Niedrigkonzentrationsbereichen 36a nach unten reichen, wenn der MOSFET der zweiten Ausführungsform ausgeschaltet wird, größer als in dem Fall der ersten Ausführungsform (4), wie es in 8 gezeigt ist. Aufgrund dessen ist ein Neigungswinkel der Äquipotentiallinien 100 unter den nicht verarmten Bereichen der Niedrigkonzentrationsbereiche 36a im Vergleich zu demjenigen in 4 groß, wie es in 8 gezeigt ist. Somit kann gemäß 8 der Krümmungsgrad der Äquipotentiallinien 100 in der Nähe der jeweiligen Ecken 25 im Vergleich zu demjenigen der 4 weiter abgeschwächt werden. Aufgrund dessen sind in 8 die Abstände zwischen den Äquipotentiallinien 100 in der Nähe der jeweiligen Ecken 25 im Vergleich zu denjenigen der 4 größer. Somit kann gemäß dem MOSFET der zweiten Ausführungsform die elektrische Feldkonzentration in der Nähe der jeweiligen Ecken 25 weiter abgeschwächt werden.
  • In der obigen zweiten Ausführungsform kann ein mittlerer Konzentrationsbereich (d.h. ein Halbleiterbereich mit einer Verunreinigungskonzentration vom p-Typ, die höher als diejenige des Niedrigkonzentrationsbereiches 36a, aber niedriger als diejenige des Hochkonzentrationsbereiches 36b ist) zwischen jedem Paar aus dem Niedrigkonzentrationsbereich 36a und dem Hochkonzentrationsbereich 36b angeordnet werden. In diesem Fall kann eine Dicke der mittleren Konzentrationsbereiche größer als diejenige der Niedrigkonzentrationsbereiche 36a, aber kleiner als diejenige der Hochkonzentrationsbereiche 36b sein. Gemäß dieser Konfiguration kann das elektrische Feld weiter abgeschwächt werden.
  • Im Folgenden wird ein Verfahren zum Ausbilden der Niedrigkonzentrationsbereiche 36a und der Hochkonzentrationsbereiche 36b der ersten und zweiten Ausführungsformen beschrieben. Wie es in 9 gezeigt ist, werden zunächst die Gräben 22 in der oberen Fläche 12a des Halbleitersubstrats 12 ausgebildet. Dann wird eine Maske 12c, die die obere Fläche 12a des Halbleitersubstrats 12 bedeckt, ausgebildet. Dann werden Verunreinigungen vom p-Typ in die Bodenflächen der Gräben 22 in einem Zustand implantiert, in dem eine lonenimplantationsrichtung um eine x-Achse in Bezug auf die obere Fläche 12a des Halbleitersubstrats geneigt ist (erste Implantation), wie es in 9 gezeigt ist. Bei der ersten Implantation wird eine Ionenimplantation in einem Bereich 110 in einer Nähe eines Endes einer jeweiligen Bodenfläche der Gräben 22 in der langen Richtung (y-Richtung) durch die obere Fläche 12a unterbrochen. Wie es in 10 gezeigt ist, werden anschließend die Verunreinigungen vom p-Typ in die Bodenflächen der Gräben 22 in einem Zustand implantiert, in dem die Ionenimplantationsrichtung um die x-Achse in Bezug auf die obere Fläche 12a des Halbleitersubstrats 12 in einer zu derjenigen der ersten Implantation entgegengesetzten Seite geneigt ist (zweite Implantation). Bei der zweiten Implantation wird die Ionenimplantation in einem Bereich 120 in einer Nähe des anderen Endes einer jeweiligen Bodenfläche der Gräben 22 in der langen Richtung (y-Richtung) durch die obere Fläche 12a unterbrochen. Die Verunreinigungen vom p-Typ werden in einem Bereich 130 zwischen den Bereichen 110 und 120 (mittlerer Abschnitt der Bodenfläche jedes Grabens 22) bei den ersten und zweiten Implantationen implantiert. Aufgrund dessen ist eine Ionenimplantationsmenge in die Bereiche 110, 120 kleiner als die lonenimplantationsmenge in den Bereich 130. Danach werden die implantierten Verunreinigungen vom p-Typ durch Glühen des Halbleitersubstrats 12 aktiviert. Aufgrund dessen werden die Niedrigkonzentrationsbereiche 36a ausgebildet, so dass sie bei den Bereichen 110, 120 in der Nähe der Enden der Bodenflächen der Gräben 22 freiliegen, und es werden die Hochkonzentrationsbereiche 36b in den Bereichen 130 ausgebildet, die bei den mittleren Abschnitten der Bodenflächen der Gräben 22 angeordnet sind. Die Positionen der unteren Enden der Niedrigkonzentrationsbereiche 36a und der Hochkonzentrationsbereiche 36b (d.h. eine Diffusionsstrecke der Verunreinigungen vom p-Typ) können entsprechend der Glühbedingungen eingestellt beziehungsweise angepasst werden. Somit können gemäß diesem Verfahren die MOSFETs der ersten und zweiten Ausführungsformen hergestellt werden. Außerdem werden gemäß diesem Verfahren keine getrennten Masken für die Bereiche 110, 120, 130 benötigt, sondern es können die Verunreinigungen vom p-Typ weiterhin mit einer höheren Konzentration in den Bereichen 130 als in den Bereichen 110, 120 implantiert werden. Aufgrund der fehlenden Notwendigkeit, Masken für die Bereiche 110, 120, 130 auszubilden und diese zu entfernen, können die MOSFETs effizient hergestellt werden. Die MOSFETs der ersten und zweiten Ausführungsformen können auch mittels anderer Verfahren hergestellt werden.
  • In den obigen Ausführungsformen sind die Bereiche vom p-Typ (d.h. die Endbereiche 38) zum Verbinden der Bodenbereiche 36 mit dem Körperbereich 32 an den Enden der Gräben 22 in der langen Richtung angeordnet. Die Bereiche vom p-Typ zum Verbinden der Bodenbereiche 36 mit dem Körperbereich 32 können jedoch an anderen Positionen angeordnet sein. Die Bereiche vom p-Typ zum Verbinden der Bodenbereiche 36 mit dem Körperbereich 32 können außerdem mit den Hochkonzentrationsbereichen 36b verbunden sein. Außerdem können die Bodenbereiche 36 mit der oberen Elektrode verbunden sein, ohne dass der Körperbereich 32 dazwischen angeordnet ist. Außerdem müssen die Bereiche vom p-Typ zum Verbinden der Bodenbereiche 36 mit der oberen Elektrode 70 nicht angeordnet sein. In diesem Fall wird das Potential der Bodenbereiche 36 schwebend.
  • Außerdem ist das Halbleitersubstrat 12 in den obigen Ausführungsformen aus SiC ausgebildet. Das Halbleitersubstrat 12 kann jedoch aus Si (Silizium) ausgebildet sein. Wenn das Halbleitersubstrat 12 aus Si ausgebildet ist, ist es vorteilhaft, die effektive Trägeroberflächendichte der Hochkonzentrationsbereiche 36b auf größer als 2,0×1012 (cm-2) festzulegen. Gemäß dieser Konfiguration kann verhindert werden, dass die Hochkonzentrationsbereiche 36b in der Dickenrichtung vollständig verarmt werden. Wenn das Halbleitersubstrat 12 aus Si ausgebildet wird, ist es vorteilhaft, die effektive Trägeroberflächendichte der Niedrigkonzentrationsbereiche 36a auf kleiner als 2,0×1012 (cm-2) festgelegt wird. Gemäß dieser Konfiguration können die Niedrigkonzentrationsbereiche 36a in der Dickenrichtung vollständig verarmt werden, wenn die an den MOSFET angelegte Spannung hoch ist.
  • In den obigen ersten und zweiten Ausführungsformen wurde ein MOSFET mit n-Kanal beschrieben, die vorliegende Erfindung ist jedoch auch für einen MOSFET mit p-Kanal verwendbar. In den obigen ersten und zweiten Ausführungsformen kann der MOSFET mit p-Kanal durch Ersetzen des n-Typs durch den p-Typ ausgebildet werden. Außerdem kann die hier beschriebene Technik für andere Schaltelemente wie beispielsweise einen IGBT (Bipolartransistor mit isoliertem Gate) verwendet werden.
  • Die Beziehungen zwischen den jeweiligen Bestandteilen der obigen Ausführungsformen und den jeweiligen Bestandteilen der Ansprüche wird im Folgenden beschrieben. Der Sourcebereich in den Ausführungsformen ist ein Beispiel eines ersten Halbleiterbereiches der Ansprüche. Der Driftbereich in den Ausführungsformen ist ein Beispiel eines zweiten Halbleiterbereiches in den Ansprüchen. Der Endbereich und der Körperbereich der Ausführungsformen sind Beispiele eines Verbindungsbereiches.
  • Einige der charakteristischen Merkmale der unten beschriebenen technischen Elemente werden hier aufgelistet. Man beachte, dass die jeweiligen technischen Elemente unabhängig voneinander sind und allein verwendet werden können.
  • In einem Beispiel der hier beschriebenen Konfiguration weist das Schaltelement eine obere Elektrode auf, die auf einer oberen Fläche des Halbleitersubstrats angeordnet ist und den ersten Halbleiterbereich kontaktiert. Das Halbleitersubstrat weist einen Verbindungsbereich vom zweiten Leitungstyp auf, der den Bodenbereich und die obere Elektrode verbindet.
  • Gemäß dieser Konfiguration kann ein Potential des Bodenbereiches stabilisiert werden, da der Bodenbereich mit der oberen Elektrode verbunden ist. Aufgrund dessen kann die Performance des Schaltelementes stabilisiert werden. Wenn das Schaltelement eingeschaltet wird, werden dem Bodenbereich durch den Verbindungsbereich Ladungen zugeführt. Aufgrund der Zufuhr der Ladungen zu dem Bodenbereich schrumpft eine Verarmungsschicht, die sich von dem Bodenbereich zu dem zweiten Halbleiterbereich ausdehnt, in Richtung des Bodenbereiches. Aufgrund dessen fällt ein Widerstand des zweiten Halbleiterbereiches ab. Da der Bodenbereich den Hochkonzentrationsbereich (d.h. einen Bereich mit einem niedrigen Widerstand) aufweist, können die Ladungen dem gesamten Bodenbereich schnell zugeführt werden, wenn das Schaltelement eingeschaltet wird. Aufgrund dessen kann die Verarmungsschicht von dem zweiten Halbleiterbereich zu dem Bodenbereich schnell geschrumpft werden. Aufgrund dessen kann der Durchlasswiderstand des Schaltelementes schnell verringert werden, wenn das Schaltelement eingeschaltet wird.
  • In einem Beispiel der hier beschrieben Konfiguration weist die Gate-Isolierschicht eine Bodenisolierschicht, die die Bodenfläche des Grabens bedeckt, und eine Seitenisolierschicht auf, die eine Seitenfläche des Grabens bedeckt und deren Dicke kleiner als diejenige der Bodenisolierschicht ist.
  • Gemäß dieser Konfiguration verschlechtert sich eine Isoliereigenschaft der dicken Bodenisolierschicht sogar dann kaum, wenn ein elektrisches Feld unter dem Graben in einer Nähe einer Grenze zwischen dem Niedrigkonzentrationsbereich und dem Hochkonzentrationsbereich hoch wird.
  • In einem Beispiel der hier beschriebenen Konfiguration erstreckt sich der Niedrigkonzentrationsbereich von der Bodenfläche des Grabens an eine erste Position, die niedriger als die Bodenfläche ist, und der Hochkonzentrationsbereich erstreckt sich von der Bodenfläche zu einer zweiten Position, die niedriger als die erste Position ist.
  • Gemäß dieser Konfiguration kann eine elektrische Feldkonzentration in der Nähe von Enden des Grabens in einer langen Richtung weiter abgeschwächt werden.
  • In einem Beispiel der hier beschriebenen Konfiguration wird das Halbleitersubstrat aus Siliziumcarbid ausgebildet. Eine effektive Trägeroberflächendichte, die durch Integrieren einer effektiven Trägerdichte in dem Hochkonzentrationsbereich, der unterhalb des Grabens angeordnet ist, in einer Dickenrichtung des Halbleitersubstrats erhalten wird, ist größer als 1,4×1013 (cm-2).
  • In der vorliegenden Erfindung meint die effektive Trägerdichte einen Wert, der durch Subtrahieren eines kleineren Wertes aus der Verunreinigungskonzentration vom ersten Leitungstyp und der Verunreinigungskonzentration vom zweiten Leitungstyp von einem größeren Wert aus der Verunreinigungskonzentration vom ersten Leitungstyp und der Verunreinigungskonzentration vom zweiten Leitungstyp in dem speziellen Halbleiterbereich erhalten wird.
  • Gemäß dieser Konfiguration wird ein Hochkonzentrationsbereich, der unterhalb des Grabens angeordnet ist, nicht in der gesamten Dickenrichtung verarmt. Wenn somit das Schaltelement eingeschaltet wird, können die Ladungen noch schneller dem gesamten Bodenbereich zugeführt werden. Aufgrund dessen kann die Verarmungsschicht von dem zweiten Halbleiterbereich zu dem Bodenbereich noch schneller schrumpfen. Aufgrund dessen kann der Durchlasswiderstand beim Einschalten des Schaltelementes noch schneller verringert werden.
  • In einem Beispiel der hier beschriebenen Konfiguration wird das Halbleitersubstrat aus Siliziumcarbid ausgebildet. Eine effektive Trägeroberflächendichte, die durch Integrieren einer effektiven Trägerdichte in dem Niedrigkonzentrationsbereich, der unterhalb des Grabens angeordnet ist, in einer Dickenrichtung des Halbleitersubstrats erhalten wird, ist kleiner als 1,4×1013 (cm-2).
  • Gemäß dieser Konfiguration kann durch Einstellen der angelegten Spannung, während das Schaltelement ausgeschaltet ist, der Niedrigkonzentrationsbereich, der unter dem Graben angeordnet ist, in der Dickenrichtung vollständig verarmt werden. Wenn der Niedrigkonzentrationsbereich in der Dickenrichtung vollständig verarmt wird, können sich Äquipotentiallinien von dem Niedrigkonzentrationsbereich zu der Gate-Isolierschicht erstrecken, die darüber angeordnet ist. Aufgrund dessen kann das elektrische Feld in der Nähe der Enden des Grabens in der langen Richtung weiter abgeschwächt werden.
  • In einem Beispiel der hier beschrieben Konfiguration wird das Halbleitersubstrat aus Silizium ausgebildet. Eine effektive Trägeroberflächendichte, die durch Integrieren einer effektiven Trägerdichte in dem Hochkonzentrationsbereich, der unterhalb des Grabens angeordnet ist, in einer Dickenrichtung des Halbleitersubstrats erhalten wird, ist größer als 2,0×1012 (cm-2).
  • Gemäß dieser Konfiguration wird der Hochkonzentrationsbereich, der unter dem Graben angeordnet ist, nicht in der gesamten Dickenrichtung verarmt. Wenn somit das Schaltelement eingeschaltet wird, kann der Durchlasswiderstand schnell verringert werden.
  • In einem Beispiel der hier beschriebenen Konfiguration wird das Halbleitersubstrat aus Silizium ausgebildet. Eine effektive Trägeroberflächendichte, die durch Integrieren einer effektiven Trägerdichte in dem Niedrigkonzentrationsbereich , der unterhalb des Grabens angeordnet ist, in einer Dickenrichtung des Halbleitersubstrats erhalten wird, ist kleiner als 2,0×1012 (cm-2).
  • Gemäß dieser Konfiguration kann durch Einstellen der angelegten Spannung, wenn das Schaltelement ausgeschaltet ist, der Niedrigkonzentrationsbereich, der unter dem Graben angeordnet ist, in der Dickenrichtung vollständig verarmt werden. Aufgrund dessen kann das elektrische Feld in der Nähe der Enden des Grabens in der langen Richtung weiter abgeschwächt werden.
  • Bezugszeichenliste
    • 10
    MOSFET
    12
    Halbleitersubstrat
    22
    Graben
    24
    Gate-Isolierschicht
    26
    Gate-Elektrode
    28
    Zwischenschichtisolierfilm
    30
    Sourcebereich
    32
    Körperbereich
    34
    Drainbereich
    34a
    Driftbereich
    34b
    Drainkontaktbereich
    36
    Bodenbereich
    36a
    Niedrigkonzentrationsbereich
    36b
    Hochkonzentrationsbereich
    38
    Endbereich
    70
    Obere Elektrode
    72
    Untere Elektrode

Claims (8)

  1. Schaltelement (10), das aufweist: ein Halbleitersubstrat (12), auf dessen oberer Fläche (12a) ein Graben (22) angeordnet ist; eine Gate-Isolierschicht (24), die eine Innenfläche des Grabens (22) bedeckt; und eine Gate-Elektrode (26), die in dem Graben (22) angeordnet ist und durch die Gate-Isolierschicht (24) von dem Halbleitersubstrat (12) isoliert ist, wobei das Halbleitersubstrat (12) aufweist: einen ersten Halbleiterbereich (30) vom ersten Leitungstyp, der die Gate-Isolierschicht (24) kontaktiert; einen Körperbereich (32) vom zweiten Leitungstyp, der die Gate-Isolierschicht (24) auf einer unteren Seite des ersten Halbleiterbereiches (30) kontaktiert; einen Bodenbereich (36) vom zweiten Leitungstyp, der die Gate-Isolierschicht (24) an einer Bodenfläche des Grabens (22) kontaktiert; und einen zweiten Halbleiterbereich (34) vom ersten Leitungstyp, der sich von einer Position, die eine untere Fläche (33) des Körperbereiches (32) kontaktiert, zu einer Position erstreckt, die eine untere Fläche (37) des Bodenbereiches (36) kontaktiert, die Gate-Isolierschicht (24) auf einer unteren Seite des Körperbereiches (32) kontaktiert und durch den Körperbereich (32) von dem ersten Halbleiterbereich (30) getrennt ist, und wobei der Bodenbereich (36) aufweist: einen Niedrigkonzentrationsbereich (36a), der die Gate-Isolierschicht (24) in einem ersten Bereich (23a) der Bodenfläche kontaktiert, der an einem Ende in einer langen Richtung des Grabens (22) angeordnet ist; und einen Hochkonzentrationsbereich (36b), der die Gate-Isolierschicht (24) in einem zweiten Bereich (23b) der Bodenfläche kontaktiert, der benachbart zu dem ersten Bereich (23a) ist, und dessen Verunreinigungskonzentration vom zweiten Leitungstyp höher als diejenige des Niedrigkonzentrationsbereiches (36a) ist.
  2. Schaltelement (10) nach Anspruch 1, das außerdem aufweist: eine obere Elektrode (70), die auf der oberen Fläche (12a) des Halbleitersubstrats (12) angeordnet ist und den ersten Halbleiterbereich (30) kontaktiert, wobei das Halbleitersubstrat (12) außerdem einen Verbindungsbereich vom zweiten Leitungstyp aufweist, der den Bodenbereich (36) und die obere Elektrode (70) verbindet.
  3. Schaltelement (10) nach Anspruch 1 oder 2, wobei die Gate-Isolierschicht (24) aufweist: eine Bodenisolierschicht (24a), die die Bodenfläche des Grabens (22) bedeckt; und eine Seitenisolierschicht (24b), die eine Seitenfläche des Grabens (22) bedeckt und deren Dicke kleiner als diejenige der Bodenisolierschicht (24a) ist.
  4. Schaltelement (10) nach einem der Ansprüche 1 bis 3, wobei der Niedrigkonzentrationsbereich (36a) sich von der Bodenfläche zu einer ersten Position erstreckt, die niedriger als die Bodenfläche ist, und der Hochkonzentrationsbereich (36b) sich von der Bodenfläche zu einer zweiten Position erstreckt, die niedriger als die erste Position ist.
  5. Schaltelement (10) nach einem der Ansprüche 1 bis 4, wobei das Halbleitersubstrat (12) aus Siliziumcarbid ausgebildet ist, und eine effektive Trägeroberflächendichte, die durch Integrieren einer effektiven Trägerdichte in dem Hochkonzentrationsbereich (36b), der unterhalb des Grabens (22) angeordnet ist, in einer Dickenrichtung des Halbleitersubstrats (12) erhalten wird, größer als 1,4×1013 (cm-2) ist.
  6. Schaltelement (10) nach einem der Ansprüche 1 bis 5, wobei das Halbleitersubstrat (12) aus Siliziumcarbid ausgebildet ist, und eine effektive Trägeroberflächendichte, die durch Integrieren einer effektiven Trägerdichte in dem Niedrigkonzentrationsbereich (36a), der unterhalb des Grabens (22) angeordnet ist, in einer Dickenrichtung des Halbleitersubstrats (12) erhalten wird, kleiner als 1,4×1013 (cm-2) ist.
  7. Schaltelement (10) nach einem der Ansprüche 1 bis 4, wobei das Halbleitersubstrat (12) aus Silizium ausgebildet ist, und eine effektive Trägeroberflächendichte, die durch Integrieren einer effektiven Trägerdichte in dem Hochkonzentrationsbereich (36b), der unterhalb des Grabens (22) angeordnet ist, in einer Dickenrichtung des Halbleitersubstrats (12) erhalten wird, größer als 2,0×1012 (cm-2) ist.
  8. Schaltelement (10) nach einem der Ansprüche 1, 2, 3, 4 und 7, wobei das Halbleitersubstrat (12) aus Silizium ausgebildet ist, und eine effektive Trägeroberflächendichte, die durch Integrieren einer effektiven Trägerdichte in dem Niedrigkonzentrationsbereich (36a), der unterhalb des Grabens (22) angeordnet ist, in einer Dickenrichtung des Halbleitersubstrats (12) erhalten wird, kleiner als 2,0x1012 (cm-2) ist.
DE112016006503.5T 2016-02-26 2016-12-26 Halbleiterschaltelement Active DE112016006503B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016035555A JP6560141B2 (ja) 2016-02-26 2016-02-26 スイッチング素子
JP2016-035555 2016-02-26
PCT/JP2016/005221 WO2017145210A1 (en) 2016-02-26 2016-12-26 Semiconductor switching element

Publications (2)

Publication Number Publication Date
DE112016006503T5 DE112016006503T5 (de) 2018-11-29
DE112016006503B4 true DE112016006503B4 (de) 2023-03-30

Family

ID=57799759

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016006503.5T Active DE112016006503B4 (de) 2016-02-26 2016-12-26 Halbleiterschaltelement

Country Status (5)

Country Link
US (1) US10374081B2 (de)
JP (1) JP6560141B2 (de)
CN (1) CN109075196B (de)
DE (1) DE112016006503B4 (de)
WO (1) WO2017145210A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6673232B2 (ja) * 2017-01-17 2020-03-25 株式会社デンソー 炭化珪素半導体装置
EP3667291B1 (de) 2017-08-07 2022-06-01 Nec Corporation Zustandsanalysegerät, zustandsanalyseverfahren und computerprogramm
JP7135819B2 (ja) * 2018-12-12 2022-09-13 株式会社デンソー 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242852A (ja) 2006-03-08 2007-09-20 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
US20150171175A1 (en) 2013-12-17 2015-06-18 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570185B1 (en) * 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US6433385B1 (en) * 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
EP1557888A4 (de) * 2002-10-04 2009-11-04 Shindengen Electric Mfg Halbleiterbauelement und prozess zu seiner herstellung
US7170119B2 (en) * 2003-08-20 2007-01-30 Denso Corporation Vertical type semiconductor device
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
DE102005024951A1 (de) * 2005-05-31 2006-12-14 Infineon Technologies Ag Halbleiterspeicherbauelement
JP4939012B2 (ja) * 2005-08-26 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
EP1959495B1 (de) * 2005-11-22 2017-09-20 Shindengen Electric Manufacturing Co., Ltd. Graben-gate-leistungshalbleiterbauelement
JP2008016747A (ja) * 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
JP4915221B2 (ja) * 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
DE102007029121B3 (de) * 2007-06-25 2008-11-20 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
JP4450247B2 (ja) * 2007-07-13 2010-04-14 株式会社デンソー 半導体装置
JP5196980B2 (ja) * 2007-12-10 2013-05-15 株式会社東芝 半導体装置
JP5525153B2 (ja) * 2008-10-23 2014-06-18 ローム株式会社 半導体装置
JP5353190B2 (ja) * 2008-11-04 2013-11-27 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP2010287743A (ja) * 2009-06-11 2010-12-24 Sony Corp 半導体装置及びその製造方法、固体撮像素子
US8735974B2 (en) * 2010-02-16 2014-05-27 Toyota Jidosha Kabushiki Kaisha Semiconductor devices
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
EP2688104B1 (de) * 2011-03-15 2015-03-04 Toyota Jidosha Kabushiki Kaisha Halbleiterbauelement
JP5641131B2 (ja) * 2011-03-17 2014-12-17 富士電機株式会社 半導体装置およびその製造方法
JP5673393B2 (ja) * 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
JP6047297B2 (ja) * 2012-04-09 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5751213B2 (ja) 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5556862B2 (ja) * 2012-08-06 2014-07-23 富士電機株式会社 トレンチｍｏｓ型炭化珪素半導体装置の製造方法
KR20140022517A (ko) * 2012-08-13 2014-02-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20140022518A (ko) * 2012-08-13 2014-02-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101439310B1 (ko) 2012-11-21 2014-09-11 도요타 지도샤（주） 반도체 장치
DE112012007200T5 (de) * 2012-12-05 2015-08-20 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
JP6056623B2 (ja) 2013-04-12 2017-01-11 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6077380B2 (ja) * 2013-04-24 2017-02-08 トヨタ自動車株式会社 半導体装置
JP2015056486A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP6154292B2 (ja) * 2013-11-06 2017-06-28 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6208579B2 (ja) * 2013-12-26 2017-10-04 トヨタ自動車株式会社 半導体装置
JP6169966B2 (ja) * 2013-12-26 2017-07-26 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6341074B2 (ja) * 2014-01-24 2018-06-13 株式会社デンソー 半導体装置の製造方法
US9184248B2 (en) * 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
JP2016025177A (ja) * 2014-07-18 2016-02-08 トヨタ自動車株式会社 スイッチング素子
US9704948B2 (en) * 2014-08-09 2017-07-11 Alpha & Omega Semiconductor (Cayman), Ltd. Power trench MOSFET with improved unclamped inductive switching (UIS) performance and preparation method thereof
JP6354525B2 (ja) * 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6563639B2 (ja) * 2014-11-17 2019-08-21 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016100466A (ja) * 2014-11-21 2016-05-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6270706B2 (ja) * 2014-12-11 2018-01-31 トヨタ自動車株式会社 半導体装置とその製造方法
JP6063915B2 (ja) * 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
EP3251153B1 (de) * 2015-01-27 2018-06-20 ABB Schweiz AG Isolierte gate-leistungshalbleitervorrichtung und verfahren zur herstellung solch einer vorrichtung
JP2016143786A (ja) * 2015-02-03 2016-08-08 株式会社東芝 半導体装置
US9831337B2 (en) * 2015-02-20 2017-11-28 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP2016181618A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
JP6409681B2 (ja) * 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
JP6301882B2 (ja) * 2015-08-21 2018-03-28 トヨタ自動車株式会社 半導体装置の製造方法と半導体装置
JP6571467B2 (ja) * 2015-09-24 2019-09-04 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子とその製造方法
JP6475142B2 (ja) * 2015-10-19 2019-02-27 トヨタ自動車株式会社 半導体装置とその製造方法
US9419118B1 (en) * 2015-11-03 2016-08-16 Ixys Corporation Trench IGBT with tub-shaped floating P-well and hole drains to P-body regions
JP6115678B1 (ja) * 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017139289A (ja) * 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP2017139293A (ja) * 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP6747195B2 (ja) * 2016-09-08 2020-08-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6763727B2 (ja) * 2016-09-15 2020-09-30 トヨタ自動車株式会社 スイッチング装置とその製造方法
JP2018056304A (ja) * 2016-09-28 2018-04-05 トヨタ自動車株式会社 スイッチング装置とその製造方法
JP2018060943A (ja) * 2016-10-06 2018-04-12 トヨタ自動車株式会社 スイッチング素子
JP6669628B2 (ja) * 2016-10-20 2020-03-18 トヨタ自動車株式会社 スイッチング素子
JP6493372B2 (ja) * 2016-12-07 2019-04-03 トヨタ自動車株式会社 半導体装置
JP6687504B2 (ja) * 2016-12-19 2020-04-22 トヨタ自動車株式会社 スイッチング素子の製造方法
JP6784921B2 (ja) * 2017-02-17 2020-11-18 株式会社デンソー スイッチング素子とその製造方法
US10164021B2 (en) * 2017-05-26 2018-12-25 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
US10468509B2 (en) * 2017-06-07 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7029710B2 (ja) * 2017-06-16 2022-03-04 富士電機株式会社 半導体装置
JP2019040954A (ja) * 2017-08-23 2019-03-14 トヨタ自動車株式会社 半導体装置
JP7017733B2 (ja) * 2017-09-07 2022-02-09 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242852A (ja) 2006-03-08 2007-09-20 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
US20150171175A1 (en) 2013-12-17 2015-06-18 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
US20190058061A1 (en) 2019-02-21
JP6560141B2 (ja) 2019-08-14
JP2017152613A (ja) 2017-08-31
CN109075196B (zh) 2021-09-03
US10374081B2 (en) 2019-08-06
WO2017145210A1 (en) 2017-08-31
CN109075196A (zh) 2018-12-21
DE112016006503T5 (de) 2018-11-29

Similar Documents

Publication Publication Date Title
DE112014005981B4 (de) Halbleitereinrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE102015121514B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE4110369C2 (de) MOS-Halbleiterbauelement
DE112009004065B4 (de) Halbleitereinrichtung mit einem Halbleitersubstrat einschließlich eines Diodenbereichs und eines IGBT-Bereichs
DE112013005788B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112015002028T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112015005000T5 (de) Halbleitervorrichtung
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102017221950B4 (de) Halbleitervorrichtung
DE112013006666B4 (de) Halbleitereinrichtung
DE112015007172T5 (de) Siliciumcarbid-halbleitereinheit
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben
DE112013004146T5 (de) Halbleitervorrichtung
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE112018007114T5 (de) Siliciumcarbid-halbleitereinheit
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE112016006503B4 (de) Halbleiterschaltelement
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE102015120148A1 (de) Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE112018008195T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE112018007106T5 (de) Siliciumcarbid-halbleitereinheit
DE102015110484B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final