JP6270706B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP6270706B2
JP6270706B2 JP2014250511A JP2014250511A JP6270706B2 JP 6270706 B2 JP6270706 B2 JP 6270706B2 JP 2014250511 A JP2014250511 A JP 2014250511A JP 2014250511 A JP2014250511 A JP 2014250511A JP 6270706 B2 JP6270706 B2 JP 6270706B2
Authority
JP
Japan
Prior art keywords
recess
insulating film
region
semiconductor substrate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014250511A
Other languages
English (en)
Other versions
JP2016115692A (ja
Inventor
順 斎藤
順 斎藤
淳士 小野木
淳士 小野木
佐智子 青井
佐智子 青井
水野　祥司
祥司 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2014250511A priority Critical patent/JP6270706B2/ja
Priority to PCT/JP2015/070891 priority patent/WO2016092896A1/ja
Priority to CN201580067401.1A priority patent/CN107004700B/zh
Priority to DE112015005547.9T priority patent/DE112015005547B4/de
Priority to US15/516,837 priority patent/US9871098B2/en
Publication of JP2016115692A publication Critical patent/JP2016115692A/ja
Application granted granted Critical
Publication of JP6270706B2 publication Critical patent/JP6270706B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

本明細書に開示する技術は、半導体装置と、半導体装置の製造方法に関する。
特許文献１に開示されている半導体装置は、半導体基板と、半導体基板の上に形成された絶縁膜を備えている。半導体基板は、第１部分と、第１部分より厚みが薄い第２部分を備えており、第１部分と第２部分は隣り合っている。第２部分の上面は、第１部分の上面より下方に位置している。絶縁膜は、第１部分から第２部分にわたって延びている。
特開２０１１−１０１０３６号公報
特許文献１の半導体装置では、熱応力によって、絶縁膜にボイドやひび割れが発生することがあった。例えば、半導体装置に電流が流れたときに半導体基板が発熱し、半導体基板の上の絶縁膜の温度が高くなり、絶縁膜が高温になることによりボイドが発生することがあった。また、半導体装置の作動中だけでなく、半導体基板の上に絶縁膜を形成するときに、絶縁膜の内部に応力が生じてひび割れが発生することがあった。特に、厚みが異なる第１部分と第２部分が隣り合う部分では、周囲の部分に比べて、半導体基板の上の絶縁膜にボイドやひび割れが発生しやすくなっていた。そのため、ボイドやひび割れにより絶縁膜の耐圧が低下するという問題があった。そこで本明細書は、絶縁膜の耐圧低下を抑制できる技術を提供する。
本明細書に開示する半導体装置は、半導体素子が形成された半導体基板と、半導体基板の上に形成された絶縁膜とを備えている。半導体基板は、第１部分と、第１部分より厚みが薄い第２部分とを備えている。第２部分の上面は、第１部分の上面より下方に位置している。第１部分と第２部分が隣り合う位置にある第２部分の上面に、前記半導体基板の厚み方向に延びる凹部が形成されている。絶縁膜は、第１部分から第２部分にわたって延びており、凹部を充填している。第１部分と第２部分が隣り合う位置にある第２部分とは、第２部分のうちの第１部分に隣接する範囲をいう。
このような構成によると、第１部分と第２部分が隣り合う位置では、絶縁膜が凹部を充填しているので、その凹部によって絶縁膜の変位・変形が拘束される。このため、絶縁膜が高温になっても、絶縁膜が拡がらないので、絶縁膜にボイドやひび割れが発生することを抑制できる。例えば、通電により半導体基板が発熱し、第１部分と第２部分が隣り合う位置にある絶縁膜が高温になっても、この部分の絶縁膜にボイドが発生することを抑制できる。また、製造工程中に絶縁膜に内部応力が加わった場合でも、第１部分と第２部分が隣り合う位置にある絶縁膜にひび割れが生じることを抑制できる。したがって、この構成によれば、絶縁膜の耐圧低下を抑制できる。
本明細書に開示する製造方法では、第１部分と、第１部分より厚みが薄い第２部分を備え、第２部分の上面が第１部分の上面より下方に位置している半導体基板を利用する半導体装置を製造する。この製造方法は、第１部分と第２部分が隣り合う位置にある第２部分の上面に、半導体基板の厚み方向に延びる凹部を形成する工程と、半導体基板の上に、第１部分から第２部分に亘って延びるとともに凹部を充填する絶縁膜を形成する工程を備えている。
半導体装置の上面図である。 図１のII−II断面図である。 図２の要部IIIの拡大図である。 半導体装置の製造方法を説明する図である（１）。 半導体装置の製造方法を説明する図である（２）。 半導体装置の製造方法を説明する図である（３）。 半導体装置の製造方法を説明する図である（４）。 半導体装置の製造方法を説明する図である（５）。 半導体装置の製造方法を説明する図である（６）。 半導体装置の製造方法を説明する図である（７）。 半導体装置の製造方法を説明する図である（８）。 半導体装置の製造方法を説明する図である（９）。 半導体装置の製造方法を説明する図である（１０）。 半導体装置の製造方法を説明する図である（１１）。 他の実施例に係る半導体装置の要部の拡大図である。 更に他の実施例に係る半導体装置の製造方法を説明する図である。 更に他の実施例に係る半導体装置の製造方法を説明する図である。 更に他の実施例に係る半導体装置の要部の拡大図である。
（第１実施例）
以下、実施例について添付図面を参照して説明する。図１に示すように、第１実施例に係る半導体装置１は、矩形状の半導体基板２を備えている。半導体基板２は、炭化ケイ素（ＳｉＣ）により形成されている。他の例では、半導体基板２は、シリコン（Ｓｉ）や窒化ガリウム（ＧａＮ）等により形成されていてもよい。半導体基板２の内部には、半導体素子が形成されている。
半導体基板２には、素子領域３および周辺領域４が形成されている。素子領域３は、周辺領域４より内側に形成されている。素子領域３には、半導体素子が形成されている。本実施例では、素子領域３に縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成されている。周辺領域４は、素子領域３より外側に形成されている。周辺領域４には、耐圧構造が形成されている。図１では、図の見易さを考慮して、素子領域３内にトレンチ７０のみを示し、周辺領域４内にフィールドリミティングリング８０のみを示している。
図２に示すように、半導体装置１は、半導体基板２、絶縁膜３０、表面電極６および裏面電極７を備えている。
半導体基板２は、第１部分１０および第２部分２０を備えている。第１部分１０に素子領域３が形成されている。第２部分２０に周辺領域４が形成されている。第２部分２０の厚みは、第１部分１０の厚みより薄い。第１部分１０と第２部分２０は、隣り合って形成されている。第１部分１０と第２部分２０の厚みの違いにより、第１部分１０の上面１１と第２部分２０の上面２１の間には段差がある。第２部分２０の上面２１が第１部分１０の上面１１より下方に位置している。
半導体基板２の第１部分１０には複数のトレンチ７０が形成されている。また、第１部分１０には、ソース領域６１、ベース領域６２、ドリフト領域６５、ドレイン領域６３、および、フローティング領域６７が形成されている。
トレンチ７０は、第１部分１０の上面１１に形成された凹部である。トレンチ７０は、半導体基板２の厚み方向（ｚ方向）に延びている。トレンチ７０は、半導体基板２の上面からソース領域６１およびベース領域６２を貫通してドリフト領域６５に達する深さまで延びている。
トレンチ７０の内面にはゲート絶縁膜７１が形成されている。トレンチ７０の内部にはゲート電極７２が配置されている。ゲート絶縁膜７１は、トレンチ７０の内面に酸化膜が堆積することにより形成されている。ゲート絶縁膜７１としては、例えばシリコン酸化膜（ＳｉＯ２）を用いることができる。ゲート電極７２は、ゲート絶縁膜７１より内側に充填されている。ゲート電極７２は、ゲート絶縁膜７１により、半導体基板２から絶縁されている。ゲート電極７２は、例えばアルミニウムやポリシリコンから形成されている。ゲート電極７２の上には層間絶縁膜７３が配置されている。
ソース領域６１は、ｎ型の領域である。ソース領域６１は、ｎ型不純物濃度が高い。ソース領域６１は、半導体基板２の表層部に形成されている。ソース領域６１は、半導体基板２の上面に露出する範囲に島状に形成されている。ソース領域６１は、表面電極６に接している。ソース領域６１は、表面電極６に対してオーミック接続され、表面電極６に導通している。ソース領域６１は、ゲート絶縁膜７１に接している。
ベース領域６２は、ｐ型の領域である。ベース領域６２は、ソース領域６１の周囲に形成されている。ベース領域６２は、ソース領域６１の横および下に形成されている。ベース領域６２は、ゲート絶縁膜７１に接している。ベース領域６２は、ベースコンタクト領域１２１および低濃度ベース領域１２２を備えている。ベースコンタクト領域１２１は、不純物濃度が高い。低濃度ベース領域１２２の不純物濃度は、ベースコンタクト領域１２１の不純物濃度より低い。
ベースコンタクト領域１２１は、半導体基板２の表層部に形成されている。ベースコンタクト領域１２１は、半導体基板２の表面に露出する範囲に島状に形成されている。ベースコンタクト領域１２１は、表面電極６に接している。ベースコンタクト領域１２１は、表面電極６に対してオーミック接続され、表面電極６に導通している。
低濃度ベース領域１２２は、ソース領域６１およびベースコンタクト領域１２１の下に形成されている。低濃度ベース領域１２２は、ベースコンタクト領域１２１よりもｐ型不純物濃度が低い。低濃度ベース領域１２２によってソース領域６１がドリフト領域６５から分離されている。
ドリフト領域６５は、ｎ型の領域である。ドリフト領域６５は、ソース領域６１よりもｎ型不純物濃度が低い。ドリフト領域６５は、ベース領域６２の下に形成されている。ドリフト領域６５は、ゲート絶縁膜７１に接している。
ドレイン領域６３は、ｎ型の領域である。ドレイン領域６３は、ドリフト領域６５よりもｎ型不純物濃度が高い。ドレイン領域６３は、ドリフト領域６５の下に形成されている。ドレイン領域６３は、半導体基板２の裏面に露出する範囲に形成されている。ドレイン領域６３は、裏面電極７に接している。ドレイン領域６３は、裏面電極７に対してオーミック接続され、裏面電極７に導通している。
フローティング領域６７は、ｐ型の領域である。フローティング領域６７は、トレンチ７０の底部の周囲に形成されている。フローティング領域６７は、トレンチ７０の底部に接している。フローティング領域６７の周囲には、ドリフト領域６５が形成されている。フローティング領域６７は、ドリフト領域６５に囲まれている。フローティング領域６７は、ドリフト領域６５によってベース領域６２から分離されている。複数のフローティング領域６７は、ドリフト領域６５によって互いに分離されている。
半導体基板２の第２部分２０の上面２１には、凹部５０が形成されている。また、第２部分２０には、複数のフィールドリミティングリング８０、および、周辺ドリフト領域８２が形成されている。
図３に示すように、凹部５０は、第１部分１０と第２部分２０が隣り合う位置に形成されている。凹部５０は、第２部分２０の上面２１に形成されている。凹部５０は、半導体基板２の厚み方向（ｚ方向）に延びている。凹部５０は、第１部分１０の側面１２に沿って延びている。第２部分２０の上面２１をエッチングすることにより凹部５０が形成される。
凹部５０は、第１側面５１、第２側面５２、および、底面５３を備えている。第１側面５１と第２側面５２は、向かい合っている。第１側面５１は、第１部分１０側の側面であり、第２側面５２は、第２部分２０側の側面である。第１側面５１と第２側面５２は、半導体基板２の厚み方向（ｚ方向）に延びている。凹部５０の第１側面５１は、第１部分１０の側面１２から下方に延びている。
凹部５０の底面５３は、第１側面５１と第２側面５２の間に形成されている。凹部５０の底面５３は、トレンチ７０の底面７５よりも上側に位置している。半導体基板２の厚み方向（ｚ方向）において、トレンチ７０の底面７５から凹部５０の底面５３までの距離Ｌ１は、凹部５０の底面５３から第２部分２０の上面２１までの距離Ｌ２より短い。すなわち、半導体基板２の厚み方向において、凹部５０の底面５３は、第２部分２０の上面２１よりもトレンチ７０の底面７５に近い位置にある。
また、第１部分１０と第２部分２０が隣り合う方向（ｙ方向）における凹部５０の幅ｗは、第２部分２０の上面２１に形成された絶縁膜３０の厚みｔの２倍以下である。凹部５０の幅ｗは、第１側面５１と第２側面５２の間の距離に相当する。
複数のフィールドリミティングリング８０（以下、「フィールドリミティングリング」を「ＦＬＲ」（Field Limiting Ring）と称する。）は、図１に示すように、第１部分１０から第２部分２０に向かう方向に間隔をあけて形成されている。ＦＬＲ８０は、ｐ型の領域である。ＦＬＲ８０は、ｐ型不純物濃度が高い。
図２に示すように、複数のＦＬＲ８０のうち、第１部分１０に最も近いＦＬＲ８０を符号「８０ａ」で示し、それ以外のＦＬＲ８０を符号「８０ｂ」で示す。第１部分１０に最も近いＦＬＲ８０ａは、凹部５０の下に形成されている。ＦＬＲ８０ａは、凹部５０の底面５３に露出する範囲に形成されている。ＦＬＲ８０ａは、フローティング領域６７と同じ深さに形成されていることが好ましい。ＦＬＲ８０ａとフローティング領域６７の間にはドリフト領域６５が形成されている。ＦＬＲ８０ａは、ドリフト領域６５によりフローティング領域６７から分離されている。ＦＬＲ８０ｂは、第２部分２０の上面２１に露出する範囲に形成されている。
周辺ドリフト領域８２は、ＦＬＲ８０の周囲に形成されている。周辺ドリフト領域８２は、複数のＦＬＲ８０の間とその下方に形成されている。
表面電極６は、半導体基板２の第１部分１０の上面１１に形成されている。表面電極６は、層間絶縁膜７３によりゲート電極７２から絶縁されている。裏面電極７は、半導体基板２の第１部分１０および第２部分２０の裏面に形成されている。表面電極６および裏面電極７は、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属から形成されている。
絶縁膜３０は、半導体基板２の上に形成されている。絶縁膜３０としては、シリコン酸化膜（ＳｉＯ２）を用いることができる。絶縁膜３０は、ゲート絶縁膜７１と同じ材料により形成されている。絶縁膜３０は、酸化膜を堆積させることにより形成できる。絶縁膜３０は、半導体基板２の上面を覆っている。絶縁膜３０は、半導体基板２の第１部分１０から第２部分２０に亘って延びている。絶縁膜３０は、第１部分１０の上面１１の一部、第１部分１０の側面１２、および、第２部分２０の上面２１を覆っている。また、絶縁膜３０は、ＦＬＲ８０の上面を覆っている。また、絶縁膜３０は、凹部５０を覆っている。絶縁膜３０は、凹部５０内に密に充填されている。絶縁膜３０は、凹部５０の側面５１、５２および底面５３に密着している。
上記の構成を備える半導体装置１を使用するときは、表面電極６と裏面電極７の間に裏面電極７がプラスとなる電圧を印加する。また、ゲート電極７２にオン電位（チャネルが形成されるのに必要な電位以上の電位）を印加する。ゲート電極７２にオン電位を印加すると、ゲート絶縁膜７１に接する範囲の低濃度ベース領域１２２にチャネルが形成される。これにより、ＭＯＳＦＥＴがオンになる。そうすると、電子が、表面電極６から、ソース領域６１、低濃度ベース領域１２２に形成されたチャネル、ドリフト領域６５、及び、ドレイン領域６３を介して、裏面電極７に流れる。よって、裏面電極７から表面電極６に電流が流れる。
半導体装置１に電流が流れると、半導体基板２が発熱し、半導体基板２の上に形成された絶縁膜３０が高温になる。一般に、第１部分１０と第２部分２０が隣り合う部分のように段差が形成されている部分では、その段差を覆う部分の絶縁膜が熱応力により変形し易い。このため、段差を覆う絶縁膜中でボイドが発生しやすいという問題がある。これに対し、上記の半導体装置１によれば、第１部分１０と第２部分２０が隣り合う位置にある第２部分２０の上面２１に凹部５０が形成されており、絶縁膜３０が凹部５０に充填されている。これにより、絶縁膜３０が高温になっても、凹部５０に絶縁膜３０が詰まっているので、凹部５０によって拘束されることで絶縁膜３０の変形が抑制される。このため、第１部分１０と第２部分２０が隣り合う部分において絶縁膜３０にボイドが発生することを抑制できる。また、凹部５０により絶縁膜３０が横に拡がらないので、絶縁膜３０にひび割れが発生することを抑制できる。このように、絶縁膜３０におけるボイドやひび割れの発生を抑制できるので、絶縁膜３０の耐圧低下を抑制できる。
また、上記の半導体装置１では、凹部５０の幅ｗが第２部分２０の上面２１に形成される絶縁膜３０の厚みｔの２倍以下であるので、絶縁膜３０を凹部５０に密に充填できる。すなわち、絶縁膜３０を形成するときは、絶縁膜３０を第２部分２０の上に堆積させてゆく。このとき、凹部５０の幅ｗが絶縁膜３０の厚みｔの２倍以下であると、絶縁膜３０が第２部分２０の上面２１に厚みｔだけ堆積する前に、幅ｗの凹部５０が絶縁膜３０によって全て満たされる。よって、絶縁膜３０を凹部５０に密に充填できる。
また、上記の半導体装置１では、トレンチ７０の底部の周囲にｐ型フローティング領域６７が形成されている。そのため、半導体装置１がオフしているときに、ｐ型フローティング領域６７とｎ型ドリフト領域６５の境界から、ドリフト領域内に空乏層が拡がる。ｐ型ＦＬＲ８０ａとｎ型ドリフト領域６５の境界からもドリフト領域内に空乏層が拡がる。トレンチ７０の底面７５から凹部５０の底面５３までの距離Ｌ１が、凹部５０の底面５３から第２部分２０の上面２１までの距離Ｌ２より短いと、フローティング領域６７から拡がった空乏層とｐ型ＦＬＲ８０ａから拡がった空乏層が連続する。これにより、凹部５０の底面５３近傍における電界集中を緩和でき、凹部５０の底面５３を覆う絶縁膜３０の劣化を抑制できる。
次に、上記の構成を備える半導体装置１の製造方法について説明する。半導体装置１は、ドリフト領域６５及び周辺ドリフト領域８２と略同じｎ型不純物を有するｎ型の半導体基板２から製造される。まず、図４に示すように半導体基板２を加工する。すなわち、半導体基板２が厚い第１部分１０と薄い第２部分２０を有するように加工する。また、半導体基板２に、トレンチ７０、ソース領域６１、ベース領域６２、フローティング領域６７、ＦＬＲ８０ｂを形成する。これらの加工は、公知の技術を用いることができるので、詳細な説明を省略する。
次に、図５に示すように、半導体基板２の上面にゲート絶縁膜材料３０１を堆積させる工程を行う。ゲート絶縁膜材料３０１は、半導体基板２の第１部分１０から第２部分２０に亘って堆積する。また、ゲート絶縁膜材料３０１は、トレンチ７０の内面に堆積する。ゲート絶縁膜材料３０１としては、例えばＳｉＯ２を用いることができる。
次に、図６に示すように、半導体基板２の上に堆積したゲート絶縁膜材料３０１をエッチングする工程を行う。ゲート絶縁膜材料３０１をエッチングするときは、トレンチ７０の内面にゲート絶縁膜材料３０１の一部が残存するようにエッチングする。トレンチ７０の内面に残存したゲート絶縁膜材料３０１によりゲート絶縁膜７１が形成される。また、半導体基板２の上面にも、第１部分１０から第２部分２０に亘ってゲート絶縁膜材料３０１の一部が残存する。
次に、図７に示すように、ゲート絶縁膜７１の上にゲート電極材料３０２を堆積させる工程を行う。ゲート電極材料３０２は、半導体基板２の第１部分１０から第２部分２０に亘って、残存したゲート絶縁膜材料３０１の上に堆積する。また、ゲート電極材料３０２は、トレンチ７０の内部に堆積する。ゲート電極材料３０２は、ゲート絶縁膜７１の内側に堆積する。ゲート電極材料３０２としては、ポリシリコンを用いることができる。
次に、図８に示すように、ゲート電極材料３０２をエッチングする工程を行う。ゲート電極材料３０２をエッチングするときは、トレンチ７０の内部にゲート電極材料３０２の一部が残存するようにエッチングする。トレンチ７０の内部にゲート電極材料３０２が残存することにより、トレンチ７０の内部にゲート電極７２が形成される。また、第１部分１０と第２部分２０が隣り合う部分において、ゲート電極材料３０２の一部が第２部分２０の上面２１に残存する。ゲート電極材料３０２の一部は、第１部分１０の側面１２と第２部分２０の上面２１の間の角部４０に残存する。
次に、図９に示すように、半導体基板２の第１部分１０と第２部分２０の上にマスク２０１を形成する工程を行う。マスク２０１は、第１部分１０の全体を覆うように形成される。また、マスク２０１は、第２部分２０の一部を覆うように形成される。マスク２０１は、ゲート絶縁膜７１およびゲート電極７２を覆う。また、マスク２０１は、第１部分１０と第２部分２０が隣り合う部分が露出するように形成される。すなわち、マスク２０１は、第２部分２０の上面２１に残存したゲート電極材料３０２が露出するように形成される。また、マスク２０１は、第１部分１０の側面１２が露出するように形成される。
次に、エッチングにより角部４０のゲート電極材料３０２を除去し、その後、エッチングにより第１部分１０及び角部４０のゲート絶縁膜材料３０１を除去する。次に、図１０に示すように、マスク２０１が形成された状態で、半導体基板２をエッチングする工程を行う。この工程では、第２部分２０の上面２１のうちのマスク２０１から露出した部分がエッチングされる。具体的には、第１部分１０と第２部分２０が隣り合う位置にある第２部分２０の上面２１（すなわち、角部４０）がエッチングされる。エッチングにより、第１部分１０と第２部分２０が隣り合う位置に凹部５０が形成される。凹部５０は、第１部分１０の側面１２に沿って延びる。
次に、図１１に示すように、凹部５０に不純物を照射してＦＬＲ８０ａを形成する工程を行う。不純物が凹部５０の底面５３に注入され、ＦＬＲ８０ａが凹部５０の下に形成される。
次に、図１２に示すように、マスク２０１を除去する。また、絶縁膜材料３０３を堆積させる工程を行う。絶縁膜材料３０３としては、例えばＳｉＯ２を用いることができる。絶縁膜材料３０３は、第１部分１０から第２部分２０にわたって堆積する。絶縁膜材料３０３は、第１部分１０の上面１１および第２部分２０の上面２１に残存しているゲート絶縁膜７１と一体になる。また、絶縁膜材料３０３は、第１部分１０と第２部分２０が隣り合う位置において、絶縁膜材料３０３が凹部５０に充填される。絶縁膜材料３０３は、等方的に堆積してゆく。よって、凹部５０では、絶縁膜材料３０３が凹部５０の底面５３および側面５１、５２から堆積する。また、ここでは、第１部分１０及び第２部分２０上に、凹部５０の幅の半分よりも厚く絶縁膜材料３０３を成長させる。このため凹部５０内に隙間なく絶縁膜材料３０３が充填される。絶縁膜材料３０３により絶縁膜３０が形成される。絶縁膜３０は、絶縁膜材料３０３と一体になったゲート絶縁膜材料３０１を含んでいる。絶縁膜３０は、第１部分１０から第２部分２０にわたって延び、凹部５０に充填されている。
次に、図１３に示すように、絶縁膜３０の不要な部分をエッチングする工程を行う。エッチングにより、ゲート電極７２の上に形成された絶縁膜３０が除去され、ゲート電極７２の上面が露出する。また、第１部分１０の一部の上に形成された絶縁膜３０が除去され、第１部分１０の上面１１の一部が露出する。
次に、図１４に示すように、露出したゲート電極７２の上に層間絶縁膜７３を形成する。また、露出した第１部分１０の上面１１に表面電極６を形成する。次に、半導体基板２の裏面側にドレイン領域６３を形成する。また、半導体基板２の裏面に裏面電極７を形成する。このようにして、図１に示す半導体装置１が製造される。
上記の製造方法によれば、絶縁膜３０を形成するときに、凹部５０に絶縁膜３０が充填されるので、第１部分１０と第２部分２０が隣り合う位置において絶縁膜３０が密に堆積する。これにより、絶縁膜３０が高温になっても、絶縁膜３０にボイドが発生することを抑制できる。また、絶縁膜３０が膨張したときに、凹部５０に充填された絶縁膜３０の変位が凹部５０の側面５１、５２により拘束される。これにより、絶縁膜３０の変位が抑制され、絶縁膜３０にひび割れが発生することを抑制できる。
（対応関係）
上記の実施例では、フローティング領域６７が、「第１領域」の一例であり、ドリフト領域６５が、「第２領域」の一例である。
以上、一実施例について説明したが、具体的な態様は上記実施例に限定されるものではない。以下の説明において、上述の説明における構成と同様の構成については、同一の符号を付して説明を省略する。
（第２実施例）
第２実施例では、図１５に示すように、凹部５０の第２側面５２と第１部分１０の側面１２のなす角度θを９０度以下とする。凹部５０の第２側面５２は、第１部分１０に向かって斜め下方に傾斜している。凹部５０の深さｄは、第１部分１０に向かって連続的に深くなっている。第２実施例における凹部５０の容積は、第１実施例における凹部５０の容積より小さい。凹部５０の底面５３は、湾曲している。
第２実施例の半導体装置１によれば、凹部５０の容積が小さいので絶縁膜３０を凹部５０に密に充填できる。これにより、凹部５０に充填された絶縁膜３０にボイドやひび割れが発生することを更に抑制できる。また、凹部５０の深さｄが連続的に変化し、急激に変化しない。これにより、凹部５０の周囲における電界集中を緩和できる。その結果、凹部５０を覆う絶縁膜３０の劣化を抑制できる。
（第３実施例）
第３実施例では、図１６に示すように、凹部５０の第２側面５２と第１部分１０の側面１２のなす角度θを４５度以下とする。また、第３実施例では、半導体基板２の第１部分１０にディープ領域６９を形成する。ディープ領域６９は、ｐ型の領域である。ディープ領域６９は、凹部５０の第１側面５１に露出する範囲に形成されている。ディープ領域６９は、ドリフト領域６５により、ベース領域６２およびフローティング領域６７から分離されている。
ディープ領域６９を形成するときは、図１７に示すように、凹部５０に不純物を照射する。照射された不純物の一部が凹部５０の第２側面５２で反射して半導体基板２の第１部分１０に注入される。これにより、第１部分１０にディープ領域６９が形成される。また、凹部５０に照射された不純物の他の一部は、凹部５０の底面５３および第２側面５２に注入される。これにより、ＦＬＲ８０ａが形成される。ＦＬＲ８０ａは、凹部５０の第２側面５２および底面５３に露出する範囲に形成される。
第３実施例の半導体装置１によれば、ディープ領域６９とドリフト領域６５の境界から周囲に空乏層が拡がる。そのため、凹部５０の周囲やトレンチ７０の底面７５の周囲における電界集中を緩和することができる。これにより、絶縁膜３０やゲート絶縁膜７１の劣化を抑制できる。また、ドリフト領域６５におけるドナー濃度が低くなるので、ベース領域６２とドリフト領域６５の境界から周囲に空乏層が拡がりやすくなる。これにより、凹部５０の周囲やトレンチ７０の底面７５の周囲における電界集中を緩和することができる。
（第４実施例）
半導体基板２の第２部分２０に凹部５０を形成する方法は、上記の実施例に限定されるものではない。第４実施例では、図１８に示すように、半導体基板２の一部をエッチングして厚い第１部分１０と薄い第２部分２０を形成するときに、第１部分１０に隣接する位置の第２部分２０の上面２１に凹部５０が形成される現象を利用する。半導体基板２をエッチングするときに、第１部分１０と第２部分２０が隣り合う部分では、周囲の部分より多くエッチングされる。すなわち、第１部分１０の側面１２と第２部分２０の上面２１の間の角部４０が周囲より深くエッチングされる。これにより、半導体基板２の厚み方向（ｚ方向）に延びる凹部５０が形成される。形成された凹部５０の第２側面５２は傾斜している。第４実施例では、凹部５０を形成するときに、凹部５０の第２側面５２と第１部分１０の側面１２のなす角度θを９０度以下または４５度以下にする。エッチングの条件を調整することにより、凹部５０の側面と第１部分１０の側面のなす角度θを調整することができる。
また、上記の実施例では、周辺領域４に形成された耐圧構造は、複数のＦＬＲ８０が形成されたＦＬＲ構造であったが、この構成に限定されるものではない。他の実施例では、耐圧構造がＲＥＳＵＲＦ構造であってもよい。
また、上記の実施例では、半導体素子の一例としてＭＯＳＦＥＴについて説明したが、この構成に限定されるものではない。他の実施形態では、半導体素子がＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
以下に本明細書が開示する技術要素の一例について説明する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
半導体装置において、第２部分には、複数の第１導電型のフィールドリミティングリングが形成されていてもよい。第１部分に最も近いフィールドリミティングリングが凹部の下に形成されていることが好ましい。
第１部分と第２部分が隣り合う方向における凹部の幅が、第２部分の上面に形成された絶縁膜の厚みの２倍以下であることが好ましい。
第１部分の上面にトレンチが形成されていてもよい。半導体基板は、トレンチの底部の周囲に形成された第１導電型の第１領域と、第１部分に最も近いフィールドリミティングリングと第１領域の間に形成された第２導電型の第２領域とを備えていることが好ましい。トレンチの底面が凹部の底面よりも下側に位置しており、半導体基板の厚み方向におけるトレンチの底面から凹部の底面までの距離が、凹部の底面から第２部分の上面までの距離より短いことが好ましい。
凹部の側面と第１部分の側面のなす角度が９０度以下であってもよい。
凹部の側面と第１部分の側面のなす角度が４５度以下であってもよい。
凹部の深さが第１部分に向かって連続的に深くなってもよい。
半導体装置の製造方法において、凹部に不純物を照射して、凹部の下にフィールドリミティングリングを形成する工程を更に備えていてもよい。
１ ：半導体装置
２ ：半導体基板
３ ：素子領域
４ ：周辺領域
６ ：表面電極
７ ：裏面電極
１０ ：第１部分
１１ ：上面
１２ ：側面
２０ ：第２部分
２１ ：上面
３０ ：絶縁膜
４０ ：角部
５０ ：凹部
５１ ：第１側面
５２ ：第２側面
５３ ：底面
６１ ：ソース領域
６２ ：ベース領域
６３ ：ドレイン領域
６５ ：ドリフト領域
６７ ：フローティング領域
６９ ：ディープ領域
７０ ：トレンチ
７１ ：ゲート絶縁膜
７２ ：ゲート電極
７３ ：層間絶縁膜
７５ ：底面
８０ ：フィールドリミティングリング
８２ ：周辺ドリフト領域
１２１ ：ベースコンタクト領域
１２２ ：低濃度ベース領域
２０１ ：マスク
３０１ ：ゲート絶縁膜材料
３０２ ：ゲート電極材料
３０３ ：絶縁膜材料

Claims (6)

  1. 半導体素子が形成された半導体基板と、
    前記半導体基板の上に形成された絶縁膜を備え、
    前記半導体基板は、第１部分と、前記第１部分より厚みが薄い第２部分を備え、前記第２部分の上面が前記第１部分の上面より下方に位置しており、
    前記第１部分と前記第２部分が隣り合う位置にある前記第２部分の上面に、前記半導体基板の厚み方向に延びる凹部が形成されており、
    前記絶縁膜は、前記第１部分から前記第２部分に亘って延びており、前記凹部を充填しており、
    前記第２部分に、複数のフィールドリミティングリングが形成されており、
    前記第１部分に最も近い前記フィールドリミティングリングが、前記凹部の下に形成されており、
    前記フィールドリミティングリングは、第１導電型であり、
    前記第１部分の上面にトレンチが形成されており、
    前記トレンチの底面近傍に、第１導電型の第１領域が形成されており、
    前記第１部分に最も近い前記フィールドリミティングリングと前記第１領域の間に第２導電型の第２領域が存在しており、
    前記トレンチの底面が前記凹部の底面よりも下側に位置しており、
    前記半導体基板の厚み方向における前記トレンチの底面から前記凹部の底面までの距離が、前記凹部の底面から前記第２部分の上面までの距離より短いことを特徴とする半導体装置。
  2. 前記第１部分と前記第２部分が隣り合う方向における前記凹部の幅が、前記第２部分の上面に形成された前記絶縁膜の厚みの２倍以下である請求項１に記載の半導体装
    置。
  3. 前記凹部の前記第２部分側の側面と前記第１部分の側面のなす角度が９０度以下である請求項１または２に記載の半導体装置。
  4. 前記凹部の前記第２部分側の側面と前記第１部分の側面のなす角度が４５度以下である請求項１から３のいずれかの一項に記載の半導体装置。
  5. 前記凹部の深さが前記第１部分に向かって連続的に深くなる請求項１から４のいずれかの一項に記載の半導体装置。
  6. 第１部分と、前記第１部分より厚みが薄い第２部分を備え、前記第２部分の上面が前記第１部分の上面より下方に位置している半導体基板を利用する半導体装置の製造方法であり、
    前記第１部分と前記第２部分が隣り合う位置にある前記第２部分の上面に、前記半導体基板の厚み方向に延びる凹部を形成する工程と、
    前記第２部分に、複数のフィールドリミティングリングを形成する工程であって、前記凹部に不純物を注入して、前記凹部の下に前記第１部分に最も近い前記フィールドリミティングリングを形成する工程と、
    前記半導体基板の上に前記第１部分から前記第２部分に亘って延び、前記凹部を充填する絶縁膜を形成する工程を備え、
    前記フィールドリミティングリングは、第１導電型であり、
    前記半導体基板の前記第１部分の上面にトレンチが形成されており、
    前記トレンチの底面近傍に、第１導電型の第１領域が形成されており、
    前記第１部分に最も近い前記フィールドリミティングリングと前記第１領域の間に第２導電型の第２領域が存在しており、
    前記トレンチの底面が前記凹部の底面よりも下側に位置しており、
    前記半導体基板の厚み方向における前記トレンチの底面から前記凹部の底面までの距離が、前記凹部の底面から前記第２部分の上面までの距離より短いことを特徴とする半導体装置の製造方法。
JP2014250511A 2014-12-11 2014-12-11 半導体装置とその製造方法 Active JP6270706B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014250511A JP6270706B2 (ja) 2014-12-11 2014-12-11 半導体装置とその製造方法
PCT/JP2015/070891 WO2016092896A1 (ja) 2014-12-11 2015-07-22 半導体装置とその製造方法
CN201580067401.1A CN107004700B (zh) 2014-12-11 2015-07-22 半导体装置及其制造方法
DE112015005547.9T DE112015005547B4 (de) 2014-12-11 2015-07-22 Halbleitereinrichtung und verfahren zur herstellung derselben
US15/516,837 US9871098B2 (en) 2014-12-11 2015-07-22 Semiconductor device with suppressed decrease in breakdown voltage of an insulation film and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014250511A JP6270706B2 (ja) 2014-12-11 2014-12-11 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2016115692A JP2016115692A (ja) 2016-06-23
JP6270706B2 true JP6270706B2 (ja) 2018-01-31

Family

ID=56107096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250511A Active JP6270706B2 (ja) 2014-12-11 2014-12-11 半導体装置とその製造方法

Country Status (5)

Country Link
US (1) US9871098B2 (ja)
JP (1) JP6270706B2 (ja)
CN (1) CN107004700B (ja)
DE (1) DE112015005547B4 (ja)
WO (1) WO2016092896A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102414387B1 (ko) 2022-01-17 2022-06-29 (주) 트리노테크놀로지 전력 반도체 장치와 그 제조 방법
KR102464348B1 (ko) 2022-06-21 2022-11-09 (주) 트리노테크놀로지 듀얼 쉴드 구조를 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6809330B2 (ja) * 2017-03-28 2021-01-06 豊田合成株式会社 半導体装置の製造方法
JP7139596B2 (ja) * 2017-12-06 2022-09-21 富士電機株式会社 半導体装置及びその製造方法
JP7291679B2 (ja) * 2020-12-08 2023-06-15 株式会社 日立パワーデバイス 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880000975B1 (ko) * 1982-08-24 1988-06-07 니혼덴싱뎅와 가부시끼가이샤 반도체 장치의 기판구조 및 그 제조방법
JPS5958838A (ja) * 1982-09-29 1984-04-04 Hitachi Ltd 半導体装置
JPH1187698A (ja) * 1997-09-02 1999-03-30 Kansai Electric Power Co Inc:The 高耐圧半導体装置及びこの装置を用いた電力変換器
JP4011848B2 (ja) * 2000-12-12 2007-11-21 関西電力株式会社 高耐電圧半導体装置
US7019344B2 (en) * 2004-06-03 2006-03-28 Ranbir Singh Lateral drift vertical metal-insulator semiconductor field effect transistor
CN100468774C (zh) * 2004-09-29 2009-03-11 松下电器产业株式会社 半导体装置
KR100636680B1 (ko) * 2005-06-29 2006-10-23 주식회사 하이닉스반도체 리세스 게이트 및 비대칭 불순물영역을 갖는 반도체소자 및그 제조방법
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
JP2007258742A (ja) * 2007-05-23 2007-10-04 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2009088385A (ja) * 2007-10-02 2009-04-23 Sanken Electric Co Ltd 半導体装置及びその製造方法
EP2259326B1 (en) * 2008-03-17 2018-11-14 Mitsubishi Electric Corporation Semiconductor device
US7825487B2 (en) * 2008-09-30 2010-11-02 Northrop Grumman Systems Corporation Guard ring structures and method of fabricating thereof
JP5533677B2 (ja) 2011-01-07 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8847278B2 (en) * 2011-01-17 2014-09-30 Fuji Electric Co., Ltd. Semiconductor device comprising a breakdown withstanding section
JP5687078B2 (ja) * 2011-01-28 2015-03-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5939624B2 (ja) * 2012-03-30 2016-06-22 国立研究開発法人産業技術総合研究所 縦型高耐圧半導体装置の製造方法および縦型高耐圧半導体装置
JP6070422B2 (ja) * 2013-05-31 2017-02-01 豊田合成株式会社 半導体素装置の製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102414387B1 (ko) 2022-01-17 2022-06-29 (주) 트리노테크놀로지 전력 반도체 장치와 그 제조 방법
KR102464348B1 (ko) 2022-06-21 2022-11-09 (주) 트리노테크놀로지 듀얼 쉴드 구조를 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US9871098B2 (en) 2018-01-16
DE112015005547T5 (de) 2017-08-24
WO2016092896A1 (ja) 2016-06-16
DE112015005547B4 (de) 2018-07-19
CN107004700B (zh) 2020-12-01
US20170288014A1 (en) 2017-10-05
CN107004700A (zh) 2017-08-01
JP2016115692A (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
JP6270706B2 (ja) 半導体装置とその製造方法
JP6299581B2 (ja) 半導体装置
JP6219704B2 (ja) 半導体装置
JP5569162B2 (ja) 半導体装置および半導体装置の製造方法
JP5449094B2 (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
JP6231422B2 (ja) 半導体装置
JP6193163B2 (ja) 絶縁ゲート型半導体装置
TWI650861B (zh) 半導體裝置及其製造方法
JP2014146666A (ja) 半導体装置
JP5758824B2 (ja) 半導体装置および半導体装置の製造方法
CN107968115A (zh) 半导体装置
JP2009088199A (ja) 半導体装置
TW201607032A (zh) 半導體裝置
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP2016039263A (ja) 半導体装置の製造方法
US20160218190A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20160211349A1 (en) Semiconductor device and a method for manufacturing a semiconductor device
JP6267102B2 (ja) 半導体装置および半導体装置の製造方法
JP2017022185A (ja) 半導体装置及びその製造方法
JP6438247B2 (ja) 横型半導体装置
JPWO2016076055A1 (ja) 炭化珪素半導体スイッチング素子およびその製造方法
JP5747891B2 (ja) 半導体装置
JP2019040961A (ja) 窒化物半導体装置
JP6215647B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171226

R151 Written notification of patent or utility model registration

Ref document number: 6270706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250