SE513284C3 - Halvledarkomponent med linjär ström-till-spänningskarakteristik - Google Patents
Halvledarkomponent med linjär ström-till-spänningskarakteristikInfo
- Publication number
- SE513284C3 SE513284C3 SE9602880A SE9602880A SE513284C3 SE 513284 C3 SE513284 C3 SE 513284C3 SE 9602880 A SE9602880 A SE 9602880A SE 9602880 A SE9602880 A SE 9602880A SE 513284 C3 SE513284 C3 SE 513284C3
- Authority
- SE
- Sweden
- Prior art keywords
- source
- doped
- operating region
- semiconductor device
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 230000002457 bidirectional effect Effects 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000969 carrier Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000012258 culturing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004870 electrical engineering Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Description
513 284 2 Det är möjligt att konstruera en hybrid IGBT och DMOS anordning med både nf och p* diffusioner vid anodkontaktregionen som illu- strerat i figur 4. Denna konfiguration benämns normalt SA-LIGBT (Short-Anode LIGBT). Med en positiv spänning större än tröskel- spänningen påförd gate-elektroden och en låg spänning på anoden leder denna anordning elektronström.likt en LDMOS-anordning. Vid en viss strömnivä utvecklas ett spänningsfall längs p*-regionen som är tillräckligt för att framförspänna anod/driftregionöver- gången och anoden börjar injicera minoritetsbärare (hål) in i driftregionen. Dessa minioritetsbärare modulerar driftregionens konduktivitet och anordningen arbetar på samma sätt som en normal LIGBT. Alltså kommer en sådan anordning att ha DMOS-linjärt uppträdande vid låga strömmar tills serieresistansen.i n-driftre- gionen kommer att framförspänna anodens p- och n-övergång vid högre strömmar och anordningen antar ström-till-spännings- karakteristiken för IGBT. Alltså kan den totala ström-till- spänningskarakteristikkurvan uppvisa två tämligen linjära delar, men med helt olika derivator (lutningar). Följaktligen kommer det att finnas en övergång i karakteristiken mellan kurvan två lut- ningarna där olinjäritet kommer att föreligga och vilket natur- ligtvis fortfarande kommer att alstra distorsion. (Vidare infor- mation om detta kan till exempel återfinnas i Technical Report No. ICL 93-020 av Donald R. Disney med titeln "Physics and Technology of Lateral Power Devices in Silicon-On-Insulator Substrates", Department of Electrical Engineering, Stanford University, California, USA, 1993.) Dessutom om substratförspänningen under isolatorn i SOI-mate- rialet varierar, kommer serieresistansen i n-driftregionen att variera väsentligt beroende på ackumulationen eller utarmningen av elektriska laddningsbärare vid isolator och.kiselgränssnittet, ochföljaktligenkommeranordningensström-till-spänningskarakte- ristik att variera. Transistorn kommer inte heller att stöda funktionen under växelsströmsförhållanden eftersom den högsta spänningen antas vara vid p*-anoden.
I vissa tillämpningar, såsom reläfunktioner i telefonsystem, 513 284 3 finns det krav på både linjäritet genom origo och dubbelriktat spänningsstöd.
Till exempel U.S. Patent No. 5,382,525 från 1995, av Satwinder och Wai, som visar "Method of fabricating performance Lateral Double-diffused MOS Transistor", vilket visar en slags symmetri och använder en teknik allmänt hänvisad till som RESURF, vilket står för REduced SURface Field, (reducerat ytfält). Denna lösning har emellertid en centralt utsträckt drain-elektrod mellan två source-elektrodkontakter, dvs. source-elektroden på en sida används inte som drain-elektrod och vice versa. Detta betyder att den kan inte betraktas som en bilateral lösning, utan en sådan komponent måste kopplas i serie med en motsvarande LDMOS för att erhålla bilateral verkan.
KORT BESKRIVNING AV UPPFINNINGEN Föreliggande uppfinning förbättrar de nämnda nackdelarna med LIGBT, och gör den därmed linjär genom origo med avseende på ström-till-spänningskarakteristiken, men kommer även att tillåta en växelsströmsfunktion då den också representerar en dubbel- riktad struktur.
Denföreliggandeuppfinningentillhandahålleren1DMOS-transistor- struktur i stället för anoden på en IGBT på en SOI-skiva. I sin mest elementära form. kommer anoden att vara symmetrisk mot katoden.
I läget till är båda gate-elektroderna förspända på ett sådant sätt att DMOS-transistorerna är i tillståndet till. Vid anodsidan kommer strömmen först att gå genom en andra transistor tills spänningsfallet i transistorn kommer att framförspänna p-källe- dioden.och börja.konduktivitetsmodulera driftregionen, vilket ger en.ström-till-spänningskarakteristik (I-V) för LIGBT2 De inheren- ta transistorernas symmetri gör anordningen möjlig att opereras under växelströmsförhållanden.
Den förbättrade konstruktionen kan inkludera p*-elektroder inne- 513 284 4 fattade i transistorns laterala konstruktion för att förbättra driftregionens konduktivitetsmodulation. Även en icke likformig driftregionsdopning kan konstrueras för att optimera spännings- genombrott gentemot till-resistans.
KORT BESKRIVNING AV RITNINGARNA Uppfinningen tillsammans med dess ytterligare syften och.fördelar kommer att bäst inses genom att hänvisa till följande beskriv- ning tillsammans med de medföljande ritningarna, i vilka: Fig. l demonstrerar en genomskärning av en LIGBT-anordning, Fig. 2 visar ett ekvivalentkretsschema för en LIGBT-anordning, Fig. 3 visar en genomskärning av en LDMOS-transistor, Fig. 4 visar en genomskärning av en LIGBT-anordning med kort- sluten anod, Fig. 5 visar en genomskärning av en dubbelriktad IGBT-anord- ning i enlighet med den föreliggande uppfinningen, och Fig. 6 visar en genomskärning av en sektionerad dubbelriktad IGBT-anordning i enlighet med uppfinningen.
DETALJERAD BESKRIVNING AV EN BELYSANDE UTFÖRINGSFORM I figurerna 5 och 6 demonstreras en struktur i enlighet med den föreliggande uppfinningen vilken.tillhandahállerea1DMOS istället för anoden på IGBT-anordningen på SOI-skiva. I sin mest elementä- ra utföringsform kommer anoden att vara fullständigt symmetrisk mot katoden vilket klart demonstreras i figur 5.
Halvledaranordningen enligt figur 5 för att erhålla en linjär ström-till-spänningskarakteristik genom origo kombinerad med en dubbelriktad struktur innehåller i den belysande utföringsformen ett oxidskikt ovanpå ett p'-dopat substrat. Ovanpå detta oxid- skikt skapas en driftregion av n-typ, vilken bildar en longitudi- 513 284 nell n-driftregion. n-driftregionen innefattar vid varje ände en källa av p-typ med p*-dopat halvledarmaterial och varje källa av p-typ innehåller vidare en 1?-area vilken kommer att utgöra antingen en source- eller drain-elektrod. Dessutom, ovanpå källorna av p-typ skapas gate-elektroder för att erhålla en fälteffektstruktur för att kontrollera strömmen.i kanalregionen.
Alltså skapas en dubbelriktad dubbel DMOS-struktur med en gemensam driftregion.
Som ett utgängsmaterial kan användas ett SOI-material som består av ett substrat 10, ett isolatorskikt 20 och ett halvledartopp- skikt 30. Substratet 10 kan vara ett svagt eller kraftigt dopat kiselsubstrat med en tjocklek 10 till 1000 pm. Substratet kan även vara en isolator bestående av kiseldioxid, safir, diamant eller likande. Isolatorn 20 i den belysande utföringsformen kan vara ett kiseldioxidskikt med en tjocklek 0,1 till 10 pm.
Alternativt kan isolatorn bara vara samma typ av material som substratet 10 själv, dvs., kiseldioxid, safir, diamant eller liknande. Toppskiktet 30 kan lämpligen vara ett svagt dopat kiselskikt med en tjocklek 0,1-30 pm.
En belysande komponent kan tillverkas genom att först odla eller deponera en tunn skyddande oxid över toppskiktet 30. Därefter sker en implantering av enxf-dopningssubstans så att den korrek- ta grundläggande dopningsnivån erhålls i toppskiktet. Den implan- terade dosen kan vara av storleksordningen 10” till 10” cm”.
Efter en påföljande glödgning kan p*-regionerna 31 skapas genom en implantering genom ett fotolitografiskt mönster. En lämplig dos kommer att vara 10” till 10” cm”. pfliegionerna är bland annat nödvändiga för att erhålla en bra kontaktering till p- källeomrädena 32, vilka i detta exempel definieras i ett senare steg. Efter att materialet, som definierade litografimönstret, har avlägsnats kommer en påföljande glödgning att driva p*- regionen ner till den begravda isolatorn som indikerats i fig.
. Detta är emellertid inte helt nödvändigt och kan vara svårt att sätta i praktiken i fallet när toppskiktet 30 är tjockt. 513 284 6 Efter att de grundläggande dopningsnivàerna för toppskiktet liksom för p*-regionerna 31 har definierats kan den skyddande oxiden avlägsnas. En gate-oxid respektive ett gate-material kan sedan odlas eller deponeras över toppskiktet 30. Gate-oxidens tjocklek i den belysande utföringsformen kan vara av storlek- sordningen 50 - 1000 Å. Gate-materialet kunde bestå av kraftigt dopat polykristallint kisel med en tjocklek 0,1 - l um. Med hjälp av ett påföljande litografiskt mönster kan gate-strukturen både för drain- och source-sidan definieras genom etsning. En lämplig längd för gate-elektroden kan vara 0,2 - 5 pm.
Med hjälp av ett ytterligare litografiskt mönster kommer p-källan 32 att adderas genom implantation av en dos av storleksordningen ” till 10” cm”. Mönstret definieras på sådant sätt att p- källearean 32 linjeras mot en kant 36 på gate-strukturen. (en sådan kant indikeras med en prickad linje 36 i fig. 6). Vid en påföljande glödgning kommer genonxen lateral diffusion kanalläng- den att fastställas (hur långt p-källan når under gate-struktu- ren). På samma sätt kommer n*-regionerna 33 vid drain- respektive source-sidan att definieras och värmebehandlas. Notera att en p- källa 32 begränsad av en streckad linje då innehåller en högdopad p*-region 31 och åtminstone en n*-region som indikerats i figu- rerna 5 och 6.
Driftregionens längd (avståndet mellan source-område och drain- område) fastställs av spänningsnivån som skall accepteras och tolereras av komponenten. För att ytterligare förbättra spän- ningsacceptansförmägan för en given längd av driftregionen kan en lateralt varierande dopningsprofil användas för ett erhålla en elektrisk fältfördelning så jämn som möjligt från source- område till drain-område. En lateralt varierande dopningsprofil kan definieras på samma sätt som för alla andra dopade områden.
I en ytterligare utföringsform är driftregionen inte likformigt dopad utan koncentrationen ökar från source-området mot mitten av anordningen och minskar sedan igen.mot drain-området. En sådan olikformig driftregion för en enklare tillverkning kommer att 513 284 7 vara stegvis dopad och stegvis ökande mot mitten. när sett lateralt från source-området respektive drain-området.
Pàföljande steg för att fullständigt definiera komponenten.kommer att vara standardiserade steg för kontakthàl, metallisering och passivisering.
En ytterligare fördel med den visade komponenten.förutom förmågan att uppvisa en ström-till-spänningskarakteristik som kommer att vara linjär genom origo, kan anordningen även pà grund av sin dubbelriktade struktur styras att arbeta som antingen en DMOS- anordning xned source-omrâde och. drain-område eller en IBGT- anordning med katod och anod genom att använda en första gate- elektrod för att styra driftregionen och en andra gate-elektrod för att med hjälp av en förspänning definiera arbetsmoden.
Det kommer att inses av fackmannen att olika modifikationer och ändringar kan göras på anordningen i enlighet med konceptet enligt den föreliggande uppfinningen utan avsteg 'fràn dess andemening och. omfattning, vilket definieras av' de bifogade patentkraven.
Claims (7)
1. Halvledaranordning för att erhálla en linjär ström-till- spänningskarakteristik genom origo kombinerat med en dubbelriktad struktur innefattande ett isolerande skikt ovanpà ett substrat och ovanpå det isolerande skiktet en driftregion av n-typ, varvid n-driftregionen vid varje ände bildar en lägdopad region av p-typ som utgör en p-källa, vilken i sin tur har en kraftigt dopad n*- region son1bildar ett source- eller drain-område, varjämte källan av p-typ vidare innehåller åtminstone en del med p*-dopat halv- ledarmaterial och dessutom ovanpå källan av p-typ en gate-e1ek- trod, samt är placerat i p-källan mellan en gate och en drain- elektrod respektive en gate och en source-elektrod delen eller delarna av n*-dopat halvledarmaterial, därmed bildande en dubbelriktad dubbel DMOS-struktur med en gemensam driftregion.
2. Halvledaranordning enligt krav 1, i vilken substratet är ett n-dopat eller p-dopat kiselsubstrat.
3. Halvledaranordning enligt krav 1, i vilken substratet är en isolator.
4. Halvledaranordning enligt krav 1, i vilken substratet är en oxidisolator.
5. Halvledaranordning enligt krav 1, i vilken det p*-dopade halvledarmaterialet vid nägra områden i källan av p-typ vid source- respektive drain-sidan når hela vägen till driftregionen för att förbättra injektionen av minoritetsbärare.
6. Halvledaranordning enligt krav 1, i vilken driftregionen inte är likformigt dopad utan dopningskoncentrationen ökar mot mitten av anordningen sett från source- respektive drain-området, när sett från mitten av denna driftregion.
7. Halvledaranordning enligt krav 1, i vilken driftregionsdop- ningen ökar på ett stegvis sätt mot mitten sett från source- respektive drain-omrâdet.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9602880A SE513284C2 (sv) | 1996-07-26 | 1996-07-26 | Halvledarkomponent med linjär ström-till-spänningskarasterik |
PCT/SE1997/001222 WO1998005075A2 (en) | 1996-07-26 | 1997-07-04 | Semiconductor component with linear current-to-voltage characteristics |
AU37117/97A AU3711797A (en) | 1996-07-26 | 1997-07-04 | Semiconductor component with linear current-to-voltage characteristics |
CA002261719A CA2261719A1 (en) | 1996-07-26 | 1997-07-04 | Semiconductor component with linear current-to-voltage characteristics |
CN97198000A CN1130776C (zh) | 1996-07-26 | 1997-07-04 | 具有线性电流电压特性的半导体元件 |
KR1019997000636A KR100317458B1 (ko) | 1996-07-26 | 1997-07-04 | 선형 전류-전압특성을 가진 반도체 소자 |
JP10508731A JP2000516396A (ja) | 1996-07-26 | 1997-07-04 | 線形な電流・電圧特性を備えた半導体部品 |
EP97933940A EP0958612A2 (en) | 1996-07-26 | 1997-07-04 | Semiconductor component with linear current-to-voltage characteristics |
TW086110090A TW334604B (en) | 1996-07-26 | 1997-07-16 | Semiconductor component with linear current-to-voltage characteristics |
US08/900,110 US5886384A (en) | 1996-07-26 | 1997-07-25 | Semiconductor component with linear current to voltage characteristics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9602880A SE513284C2 (sv) | 1996-07-26 | 1996-07-26 | Halvledarkomponent med linjär ström-till-spänningskarasterik |
Publications (4)
Publication Number | Publication Date |
---|---|
SE9602880D0 SE9602880D0 (sv) | 1996-07-26 |
SE9602880L SE9602880L (sv) | 1998-01-27 |
SE513284C3 true SE513284C3 (sv) | 1998-01-27 |
SE513284C2 SE513284C2 (sv) | 2000-08-14 |
Family
ID=20403484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9602880A SE513284C2 (sv) | 1996-07-26 | 1996-07-26 | Halvledarkomponent med linjär ström-till-spänningskarasterik |
Country Status (10)
Country | Link |
---|---|
US (1) | US5886384A (sv) |
EP (1) | EP0958612A2 (sv) |
JP (1) | JP2000516396A (sv) |
KR (1) | KR100317458B1 (sv) |
CN (1) | CN1130776C (sv) |
AU (1) | AU3711797A (sv) |
CA (1) | CA2261719A1 (sv) |
SE (1) | SE513284C2 (sv) |
TW (1) | TW334604B (sv) |
WO (1) | WO1998005075A2 (sv) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6028337A (en) * | 1998-11-06 | 2000-02-22 | Philips North America Corporation | Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region |
SE9901575L (sv) * | 1999-05-03 | 2000-11-04 | Eklund Klas Haakan | Halvledarelement |
JP2001352070A (ja) * | 2000-04-07 | 2001-12-21 | Denso Corp | 半導体装置およびその製造方法 |
GB0314390D0 (en) * | 2003-06-20 | 2003-07-23 | Koninkl Philips Electronics Nv | Trench field effect transistor structure |
JP2005109163A (ja) * | 2003-09-30 | 2005-04-21 | Nec Electronics Corp | 半導体素子 |
CN100369264C (zh) * | 2005-08-26 | 2008-02-13 | 东南大学 | 三维多栅高压n型横向双扩散金属氧化物半导体管 |
CN100369265C (zh) * | 2005-08-26 | 2008-02-13 | 东南大学 | 三维多栅高压p型横向双扩散金属氧化物半导体管 |
DE102005045910B4 (de) * | 2005-09-26 | 2010-11-11 | Infineon Technologies Austria Ag | Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand |
US7531888B2 (en) * | 2006-11-30 | 2009-05-12 | Fairchild Semiconductor Corporation | Integrated latch-up free insulated gate bipolar transistor |
EP1965437A1 (en) * | 2007-02-28 | 2008-09-03 | K.N. Toosi University of Technology | Nano-scale transistor device with large current handling capability |
KR101019406B1 (ko) | 2008-09-10 | 2011-03-07 | 주식회사 동부하이텍 | Ldmos 소자 제조 방법 |
US20100117153A1 (en) * | 2008-11-07 | 2010-05-13 | Honeywell International Inc. | High voltage soi cmos device and method of manufacture |
JP2010278188A (ja) * | 2009-05-28 | 2010-12-09 | Renesas Electronics Corp | 半導体集積回路装置 |
US8236640B2 (en) | 2009-12-18 | 2012-08-07 | Intel Corporation | Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions |
CN102403321A (zh) * | 2011-09-30 | 2012-04-04 | 上海新傲科技股份有限公司 | 半导体装置及制备方法 |
KR102016986B1 (ko) * | 2013-01-25 | 2019-09-02 | 삼성전자주식회사 | 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로 |
CN103887332A (zh) * | 2013-10-15 | 2014-06-25 | 杭州恩能科技有限公司 | 一种新型功率半导体器件 |
CN104795438B (zh) * | 2015-04-10 | 2017-07-28 | 电子科技大学 | 一种能抑制负阻效应的sa‑ligbt |
CN105977288B (zh) * | 2016-05-11 | 2020-05-22 | 电子科技大学 | 具有超势垒集电极结构的ligbt器件及其制造方法 |
CN113690310A (zh) * | 2021-07-14 | 2021-11-23 | 广东美的白色家电技术创新中心有限公司 | Ligbt、制备方法、智能功率模块、驱动电路及电器 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0205635A1 (en) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Bidirectional power fet with bipolar on-state |
US5237186A (en) * | 1987-02-26 | 1993-08-17 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
DD258498A1 (de) * | 1987-03-16 | 1988-07-20 | Ilmenau Tech Hochschule | Gategesteuertes hochspannungsbauelement mit grosser stromergiebigkeit |
SE460448B (sv) * | 1988-02-29 | 1989-10-09 | Asea Brown Boveri | Dubbelriktad mos-switch |
DE68926384T2 (de) * | 1988-11-29 | 1996-10-10 | Toshiba Kawasaki Kk | Lateraler Leitfähigkeitsmodulations-MOSFET |
SE464950B (sv) * | 1989-11-09 | 1991-07-01 | Asea Brown Boveri | Bistabil integrerad halvledarkrets |
US5246870A (en) * | 1991-02-01 | 1993-09-21 | North American Philips Corporation | Method for making an improved high voltage thin film transistor having a linear doping profile |
DE69209678T2 (de) * | 1991-02-01 | 1996-10-10 | Philips Electronics Nv | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung |
US5362979A (en) * | 1991-02-01 | 1994-11-08 | Philips Electronics North America Corporation | SOI transistor with improved source-high performance |
EP0537684B1 (en) * | 1991-10-15 | 1998-05-20 | Texas Instruments Incorporated | Improved performance lateral double-diffused MOS transistor and method of fabrication thereof |
US5286995A (en) * | 1992-07-14 | 1994-02-15 | Texas Instruments Incorporated | Isolated resurf LDMOS devices for multiple outputs on one die |
US5548150A (en) * | 1993-03-10 | 1996-08-20 | Kabushiki Kaisha Toshiba | Field effect transistor |
US5378912A (en) * | 1993-11-10 | 1995-01-03 | Philips Electronics North America Corporation | Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region |
US5356822A (en) * | 1994-01-21 | 1994-10-18 | Alliedsignal Inc. | Method for making all complementary BiCDMOS devices |
US5648671A (en) * | 1995-12-13 | 1997-07-15 | U S Philips Corporation | Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile |
US5710451A (en) * | 1996-04-10 | 1998-01-20 | Philips Electronics North America Corporation | High-voltage lateral MOSFET SOI device having a semiconductor linkup region |
-
1996
- 1996-07-26 SE SE9602880A patent/SE513284C2/sv not_active IP Right Cessation
-
1997
- 1997-07-04 CA CA002261719A patent/CA2261719A1/en not_active Abandoned
- 1997-07-04 CN CN97198000A patent/CN1130776C/zh not_active Expired - Fee Related
- 1997-07-04 KR KR1019997000636A patent/KR100317458B1/ko not_active IP Right Cessation
- 1997-07-04 WO PCT/SE1997/001222 patent/WO1998005075A2/en active IP Right Grant
- 1997-07-04 AU AU37117/97A patent/AU3711797A/en not_active Abandoned
- 1997-07-04 EP EP97933940A patent/EP0958612A2/en not_active Withdrawn
- 1997-07-04 JP JP10508731A patent/JP2000516396A/ja not_active Ceased
- 1997-07-16 TW TW086110090A patent/TW334604B/zh active
- 1997-07-25 US US08/900,110 patent/US5886384A/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7982239B2 (en) | Power switching transistors | |
TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
US6091086A (en) | Reverse blocking IGBT | |
JP4210110B2 (ja) | 半導体装置 | |
JP2606404B2 (ja) | 半導体装置 | |
SE513284C3 (sv) | Halvledarkomponent med linjär ström-till-spänningskarakteristik | |
CN215377412U (zh) | 功率半导体器件 | |
SE513284C2 (sv) | Halvledarkomponent med linjär ström-till-spänningskarasterik | |
US20020005559A1 (en) | Lateral semiconductor device | |
JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
KR102246570B1 (ko) | 전력 반도체 장치 | |
US10886371B2 (en) | Silicon carbide semiconductor device | |
US20220166425A1 (en) | Load Switch Including Back-to-Back Connected Transistors | |
US20220149196A1 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
US6339243B1 (en) | High voltage device and method for fabricating the same | |
KR20190124894A (ko) | 반도체 소자 및 그 제조 방법 | |
JPH0888357A (ja) | 横型igbt | |
JPH11195784A (ja) | 絶縁ゲート形半導体素子 | |
JP3916874B2 (ja) | 半導体装置 | |
KR102251761B1 (ko) | 전력 반도체 소자 | |
US11610987B2 (en) | NPNP layered MOS-gated trench device having lowered operating voltage | |
US20220166426A1 (en) | Load Switch Including Back-to-Back Connected Transistors | |
EP4187615A1 (en) | Npnp layered mos-gated trench device having lowered operating voltage | |
US6727527B1 (en) | Reverse blocking IGBT | |
JP3137078B2 (ja) | 半導体装置及びそれを用いたトランジスタ |