CN105977288B - 具有超势垒集电极结构的ligbt器件及其制造方法 - Google Patents
具有超势垒集电极结构的ligbt器件及其制造方法 Download PDFInfo
- Publication number
- CN105977288B CN105977288B CN201610310899.6A CN201610310899A CN105977288B CN 105977288 B CN105977288 B CN 105977288B CN 201610310899 A CN201610310899 A CN 201610310899A CN 105977288 B CN105977288 B CN 105977288B
- Authority
- CN
- China
- Prior art keywords
- collector
- region
- oxide layer
- type body
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 23
- 210000000746 body region Anatomy 0.000 claims description 103
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 78
- 229920005591 polysilicon Polymers 0.000 claims description 68
- 239000002184 metal Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000005036 potential barrier Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- -1 phosphorus ions Chemical class 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 9
- 238000000605 extraction Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于功率半导体器件技术领域，涉及具有超势垒集电极结构的LIGBT器件及其制造方法。本发明器件的集电极结构通过MOS沟道,利用MOS的体效应降低了势垒高度，为电子创建一个“超势垒”，即此集电极结构势垒MOS比传统的IGBT背部PN结势垒电压低，因此本发明的IGBT在小于0.7V的电压下就可以开启，且该结构同样存在电导调制效应，减小了IGBT导通时的正向压降；关断时，集电极处于开启状态的MOS沟道加快了发射极附近的过剩载流子的抽取过程，降低了器件的开关损耗；同时，本发明器件的制作并不需要额外工艺步骤，与现有的集成电路制造工艺完全兼容。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及具有超势垒集电极结构的LIGBT器件及其制造方法。
背景技术
横向绝缘栅双极晶体管(Lateral Insulated Gate Bipolar Transistor:LIGBT)具有电压控制、开关速度快、输入阻抗高和通态压降小等优点，且横向结构IGBT(LateralIGBT，LIGBT)，与纵向结构相比更易于集成在硅基、尤其是SOI(Silicon On Insulator)基的功率集成电路中，是智能功率集成电路(Smart Power Integrated Circuit:SPIC)中典型的核心器件。近年来，随着SOI基SPIC的快速发展，其高速、高集成度、高稳定性、抗辐照和良好的隔离性等优点，使得SOI-LIGBT越来越受到推崇和关注。但是LIGBT在导通压降和开关损耗之间的折衷关系限制了LIGBT的发展，为了获得低的导通压降，通常漂移区需要存贮大量的非平衡载流子以形成较强的电导调制效应，但在器件关断时，漂移区中存储的大量非平衡载流子，导致SOI-LIGBT器件有着较长的关断拖尾电流，增加了器件的开关损耗，限制了LIGBT的开关频率和应用范围。因此如何进一步降低IGBT器件的开关优值(通态压降与开关损耗的乘积)以得到性能最优的LIGBT，一直是国际上电力电子器件领域的研究热点。
LIGBT导通损耗深受漂移区少数载流子的分布状态和数量影响。在导通期间，由于集电极区域注入漂移区大量的少数载流子，漂移区产生电导调制效应，并且导通压降随集电极的注入效率增加而降低，导通损耗相应减小；在关断过程中，由于IGBT集电极区域固有的浓度较高的少数载流子积累，集电极PN结在关断过程很长一段时间内处于正偏，并且集电极附近的过剩载流子将只会在关断过程结束时才会全部移走，此时的VCE已经很高，这意味着给器件带来较大的关断损耗，并且关断损耗随集电极的注入效率增加而增加。因此优化集电极结构，将是降低LIGBT器件的开关优值的关键技术。
传统的LIGBT器件集电极的掺杂浓度比较高，导致集电极PN结附近在导通状态下积累大量的少数载流子，此处的过剩载流子通过复合消失，带来LIGBT关断过程中较长的拖尾电流时间，关断损耗比较大。目前主要采用降低集电极注入效率的方式来减小关断损耗，但带来的问题是器件的导通损耗增加。
发明内容
本发明的目的在于提供一种横向绝缘栅双极型晶体管的新结构，通过改变横向绝缘栅双极型晶体管的集电极结构，减小LIGBT的开关损耗，并且获得更小的导通损耗。本发明同时给出了所述横向绝缘栅双极型晶体管新结构的制备方法。
本发明的技术方案为：具有超势垒集电极结构的LIGBT器件，如图2所示，包括从下至上依次层叠设置的P型衬底1、埋氧层2和N型漂移区3；所述N型漂移区3上层一端具有P型体区4、N型漂移区3上层另一端具有集电极P型体区12；所述P型体区4上层具有P+发射区5和N+发射区6，所述N+发射区6位于靠近集电极P型体区12的一侧；所述P型体区4和集电极P型体区12之间的N型漂移区3上表面具有场氧化层11，所述场氧化层11的下部延伸入N型漂移区3中；所述场氧化层11与P型体区4之间的N型漂移区3上表面具有栅氧化层7，所述栅氧化层7沿P型体区4上表面延伸至覆盖部分N+发射区6上表面；所述栅氧化层7上表面具有多晶硅栅电极8，所述多晶硅栅电极8沿场氧化层11上表面向靠近集电极P型体区12的一侧延伸；其特征在于，所述集电极P型体区12上层具有集电极P+区13和集电极N+区14，所述集电极N+区14位于靠近P型体区4的一侧；所述集电极P型体区12与场氧化层11之间的N型漂移区3上表面具有集电极氧化层15，所述集电极氧化层15沿集电极P型体区12上表面延伸至覆盖部分集电极N+区14上表面；所述集电极氧化层15上表面具有集电极MOS多晶硅栅电极16，所述集电极MOS多晶硅栅电极16沿场氧化层11上表面向靠近P型体区4的一侧延伸；所述多晶硅栅电极8与集电极MOS多晶硅栅电极16之间的场氧化层11的上表面具有介质层9，所述介质层9的一端向靠近P型体区4一侧延伸至完全覆盖多晶硅栅电极8上表面和部分N+发射区6上表面，介质层9的另一侧向靠近集电极P型体区12一侧延伸并覆盖部分集电极MOS多晶硅栅电极16上表面；所述P+发射区5上表面和部分N+发射区6上表面具有发射极金属10，所述发射极金属10与介质层9的侧面接触，并覆盖部分介质层9的上表面；所述集电极P+区13上表面和部分集电极N+区14上表面具有集电极金属17，所述集电极金属17向靠近P型体区4一侧延伸，覆盖集电极MOS多晶硅栅电极16上表面直至与介质层9的侧面连接，并继续延伸至覆盖部分介质层9的上表面。
具有超势垒集电极结构的LIGBT器件的制造方法，其特征在于，包括以下步骤：
步骤1：在硅片上形成从下至上依次层叠设置的P型衬底1、埋氧层2和N型漂移区3；
步骤2：通过高温氧化、刻蚀，在N型漂移区3上表面中部形成场氧层11，所述场氧层11的下部延伸入N型漂移区3中；
步骤3：通过高温氧化、刻蚀，在场氧化层11一侧的N型漂移区3上表面形成栅氧层7，栅氧层7与场氧层11接触；
步骤4：通过高温氧化、刻蚀，在场氧化层11另一侧的N型漂移区3上表面形成集电极氧化层15，集电极氧化层15与场氧层11接触；
步骤5：淀积多晶硅及对多晶硅磷注入，通过注入磷离子的剂量控制多晶硅电阻，光刻并刻蚀多晶硅形成多晶硅栅电极8和集电极MOS多晶硅栅电极16，所述多晶硅栅电极8位于栅氧层7上表面，多晶硅栅电极8沿场氧化层11上表面向靠近集电极P型体区12的一侧延伸；所述集电极MOS多晶硅栅电极16位于集电极氧化层15上表面，集电极MOS多晶硅栅电极16沿场氧化层11上表面向靠近P型体区4的一侧延伸；
步骤6：通过自对准工艺，在N型漂移区3上层进行高能量硼离子注入，并高温退火形成P型体区4和集电极P型体区12，所述P型体区4的上表面与栅氧层7接触，所述集电极P型体区12的上表面与集电极氧化层15接触；
步骤7：通过自对准工艺，在表面进行高剂量磷离子注入以及低温退火，在P型体区4上层形成N+发射极区6，所述N+发射极区6的部分上表面与栅氧层7的下表面接触；在P型体区12上层形成集电极N+区14，所述集电极N+区14的部分上表面与集电极氧化层15的下表面接触；
步骤8：高剂量硼离子注入，在P型体区4上层远离场氧化层11的一端形成P+发射区5，P+发射区5与N+发射极区6接触；在集电极P型体区12上层远离场氧化层11的一端形成集电极P+区13，所述集电极P+区13与集电极N+区14接触；
步骤9：淀积介质，并刻蚀形成介质层9，所述介质层9位于多晶硅栅电极8与集电极MOS多晶硅栅电极16之间的场氧化层11的上表面，所述介质层9的一端向靠近P型体区4一侧延伸至完全覆盖多晶硅栅电极8上表面和部分N+发射区6上表面，介质层9的另一侧向靠近集电极P型体区12一侧延伸并覆盖部分集电极MOS多晶硅栅电极16上表面；
步骤10：淀积金属并刻蚀掉多余金属，在P+发射区5上表面和部分N+发射区6上表面形成发射极金属10，所述发射极金属10与介质层9的侧面接触，并覆盖部分介质层9的上表面；在集电极P+区13上表面和部分集电极N+区14上表面形成集电极金属17，所述集电极金属17向靠近P型体区4一侧延伸，覆盖集电极MOS多晶硅栅电极16上表面直至与介质层9的侧面连接，并继续延伸至覆盖部分介质层9的上表面。
本发明的有益效果为，本发明器件的集电极结构通过MOS沟道,利用MOS的体效应降低了势垒高度，为电子创建一个“超势垒”，即此集电极结构势垒MOS比传统的IGBT背部PN结势垒电压低，因此本发明的IGBT在小于0.7V的电压下就可以开启，且该结构同样存在电导调制效应，减小了IGBT导通时的正向压降；关断时，集电极处于开启状态的MOS沟道加快了发射极附近的过剩载流子的抽取过程，降低了器件的开关损耗；同时，本发明器件的制作并不需要额外工艺步骤，与现有的集成电路制造工艺完全兼容。
附图说明
图1是传统LIGBT器件结构示意图；
图2是发明提供的一种具有超势垒集电极结构的LIGBT器件结构示意图；
图3是本发明的制造工艺流程中形成漂移区后的器件结构示意图；
图4是本发明的制造工艺流程中形成场氧化层后的器件结构示意图；
图5是本发明的制造工艺流程中形成上栅氧化层后的器件结构示意图；
图6是本发明的制造工艺流程中形成集电极氧化层后的器件结构示意图；
图7是本发明的制造工艺流程中形成栅电极和集电极MOS多晶硅栅电极后的器件结构示意图；
图8是本发明的制造工艺流程中形成P型体区后的器件结构示意图；
图9是本发明的制造工艺流程中形成N+发射区后的器件结构示意图；
图10是本发明的制造工艺流程中形成P+发射区后的器件结构示意图；
图11是本发明的制造工艺流程中形成介质层后的器件结构示意图；
图12是本发明的制造工艺流程中形成集电极金属和发射区金属后的器件结构示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
本发明的具有超势垒集电极结构的LIGBT器件，如图2所示，包括从下至上依次层叠设置的P型衬底1、埋氧层2和N型漂移区3；所述N型漂移区3上层一端具有P型体区4、N型漂移区3上层另一端具有集电极P型体区12；所述P型体区4上层具有P+发射区5和N+发射区6，所述N+发射区6位于靠近集电极P型体区12的一侧；所述P型体区4和集电极P型体区12之间的N型漂移区3上表面具有场氧化层11，所述场氧化层11的下部延伸入N型漂移区3中；所述场氧化层11与P型体区4之间的N型漂移区3上表面具有栅氧化层7，所述栅氧化层7沿P型体区4上表面延伸至覆盖部分N+发射区6上表面；所述栅氧化层7上表面具有多晶硅栅电极8，所述多晶硅栅电极8沿场氧化层11上表面向靠近集电极P型体区12的一侧延伸；其特征在于，所述集电极P型体区12上层具有集电极P+区13和集电极N+区14，所述集电极N+区14位于靠近P型体区4的一侧；所述集电极P型体区12与场氧化层11之间的N型漂移区3上表面具有集电极氧化层15，所述集电极氧化层15沿集电极P型体区12上表面延伸至覆盖部分集电极N+区14上表面；所述集电极氧化层15上表面具有集电极MOS多晶硅栅电极16，所述集电极MOS多晶硅栅电极16沿场氧化层11上表面向靠近P型体区4的一侧延伸；所述多晶硅栅电极8与集电极MOS多晶硅栅电极16之间的场氧化层11的上表面具有介质层9，所述介质层9的一端向靠近P型体区4一侧延伸至完全覆盖多晶硅栅电极8上表面和部分N+发射区6上表面，介质层9的另一侧向靠近集电极P型体区12一侧延伸并覆盖部分集电极MOS多晶硅栅电极16上表面；所述P+发射区5上表面和部分N+发射区6上表面具有发射极金属10，所述发射极金属10与介质层9的侧面接触，并覆盖部分介质层9的上表面；所述集电极P+区13上表面和部分集电极N+区14上表面具有集电极金属17，所述集电极金属17向靠近P型体区4一侧延伸，覆盖集电极MOS多晶硅栅电极16上表面直至与介质层9的侧面连接，并继续延伸至覆盖部分介质层9的上表面。
本发明的工作原理是：
本发明提供的LIGBT器件，集电极结构采用超势垒MOS结构，所述N-漂移区3为超势垒MOS的源极，嵌设于所述N-漂移区3内的P型体区12为超势垒MOS衬底，位于所述P型体区12内的N+区14和集电极金属17为超势垒MOS漏极，位于P型体区12及部分N+区14和N-漂移区3上表面的氧化层15为超势垒MOS的栅氧，超势垒MOS栅氧化层15上铺设有多晶硅层16作为超势垒MOS的栅极，并且所述超势垒MOS的栅极和漏极短接。本发明提供的具有超势垒集电极结构的LIGBT器件，电子势垒由超势垒MOS的漏极N+区14、超势垒MOS的衬底P型体区12和超势垒MOS的源极N-漂移区3形成的势垒MOS沟道产生，势垒MOS沟道通过自对准工艺P型体区12扩散和N+区14扩散之差形成。当器件正向导通时，IGBT的集电极金属17加正压，集电极N型势垒MOS的漏极14和栅极16与集电极的金属铝直接接触，被加上正电压，势垒MOS的衬底12与集电极金属17相连，因此也接正电压，由于MOS的衬底偏置效应，当VBS(衬底电势与源极电势差)的电压为正时，阈值减小，所以，集电极N型势垒MOS的阈值电压比一般的MOS阈值电压低。同时，超势垒MOS的阈值电压可以通过P型衬底12的注入能量和剂量以及栅氧化层15的厚度来调节，通过选择小于20纳米厚度(典型厚度为10～20纳米)的栅氧化层15，注入剂量为小于2×1012个/cm2(典型剂量为1～2×1012个/cm2)的P型衬底12，可以实现超势垒MOS的阈值电压小于0.3V(甚至小于0V)，此电压远远小于PN结势垒电压(大约0.7V)。因此，在所加正向电压大于0.3V且小于背部PN结开启电压时，器件通过势垒MOS的沟道导通而使电流流通，此时与传统IGBT相比，正向开启更快且导通压降更小；在所加正向电压较大时，背部PN结开启，与传统IGBT结构同样，集电极P+区13注入到N-漂移区3大量的空穴，漂移区3产生电导调制效应；在器件关断过程中，IGBT的集电极依然加正电压，电流方向没有发生改变，此时的势垒MOS的栅源电压VGS>0，且势垒MOS的衬底12电位依然高于势垒MOS的源极3电位，MOS的衬底偏置效应导致器件阈值比较低，因此器件在关断过程中MOS沟道依旧处于开启状态，这使得聚集在集电极附近大量的过剩载流子快速被抽取，关断时间被大大的减小，特别是极大地缩短了拖尾阶段通过复合来消失过剩载流子的时间，因此开关功耗得以减少，开关速度大大提高。
本发明的具有超势垒集电极结构的LIGBT器件的制造方法，包括以下步骤：
步骤1：在硅片上形成从下至上依次层叠设置的P型衬底1、埋氧层2和N型漂移区3；如图3所示；
步骤2：通过高温氧化、刻蚀，在N型漂移区3上表面中部形成场氧层11，所述场氧层11的下部延伸入N型漂移区3中；如图4所示；
步骤3：通过高温氧化、刻蚀，在场氧化层11一侧的N型漂移区3上表面形成栅氧层7，栅氧层7与场氧层11接触；如图5所示；
步骤4：通过高温氧化、刻蚀，在场氧化层11另一侧的N型漂移区3上表面形成集电极氧化层15，集电极氧化层15与场氧层11接触；所形成的氧化层15的厚度小于20纳米，如图6所示；
步骤5：淀积多晶硅及对多晶硅磷注入，通过注入磷离子的剂量控制多晶硅电阻，光刻并刻蚀多晶硅形成多晶硅栅电极8和集电极MOS多晶硅栅电极16，所述多晶硅栅电极8位于栅氧层7上表面，多晶硅栅电极8沿场氧化层11上表面向靠近集电极P型体区12的一侧延伸；所述集电极MOS多晶硅栅电极16位于集电极氧化层15上表面，集电极MOS多晶硅栅电极16沿场氧化层11上表面向靠近P型体区4的一侧延伸；如图7所示；
步骤6：通过自对准工艺，在N型漂移区3上层进行高能量硼离子注入，并高温退火形成P型体区4和集电极P型体区12，所述P型体区4的上表面与栅氧层7接触，所述集电极P型体区12的上表面与集电极氧化层15接触；如图8所示；
步骤7：通过自对准工艺，在表面进行高剂量磷离子注入以及低温退火，在P型体区4上层形成N+发射极区6，所述N+发射极区6的部分上表面与栅氧层7的下表面接触；在P型体区12上层形成集电极N+区14，所述集电极N+区14的部分上表面与集电极氧化层15的下表面接触；如图9所示；
步骤8：高剂量硼离子注入，在P型体区4上层远离场氧化层11的一端形成P+发射区5，P+发射区5与N+发射极区6接触；在集电极P型体区12上层远离场氧化层11的一端形成集电极P+区13，所述集电极P+区13与集电极N+区14接触；如图10所示；
步骤9：淀积介质，并刻蚀形成介质层9，所述介质层9位于多晶硅栅电极8与集电极MOS多晶硅栅电极16之间的场氧化层11的上表面，所述介质层9的一端向靠近P型体区4一侧延伸至完全覆盖多晶硅栅电极8上表面和部分N+发射区6上表面，介质层9的另一侧向靠近集电极P型体区12一侧延伸并覆盖部分集电极MOS多晶硅栅电极16上表面；如图11所示；
步骤10：淀积金属并刻蚀掉多余金属，在P+发射区5上表面和部分N+发射区6上表面形成发射极金属10，所述发射极金属10与介质层9的侧面接触，并覆盖部分介质层9的上表面；在集电极P+区13上表面和部分集电极N+区14上表面形成集电极金属17，所述集电极金属17向靠近P型体区4一侧延伸，覆盖集电极MOS多晶硅栅电极16上表面直至与介质层9的侧面连接，并继续延伸至覆盖部分介质层9的上表面，如图12所示。
在上述步骤6中，可分两次离子注入和退火分别形成P型体区4和集电极P型体区12，使形成的P型体区4的结深和表面浓度高于集电极P型体区12的结深和表面浓度。
Claims (2)
1.具有超势垒集电极结构的LIGBT器件，包括从下至上依次层叠设置的P型衬底(1)、埋氧层(2)和N型漂移区(3)；所述N型漂移区(3)上层一端具有P型体区(4)、N型漂移区(3)上层另一端具有集电极P型体区(12)；所述P型体区(4)上层具有P+发射区(5)和N+发射区(6)，所述N+发射区(6)位于靠近集电极P型体区(12)的一侧；所述P型体区(4)和集电极P型体区(12)之间的N型漂移区(3)上表面具有场氧化层(11)，所述场氧化层(11)的下部延伸入N型漂移区(3)中；所述场氧化层(11)与P型体区(4)之间的N型漂移区(3)上表面具有栅氧化层(7)，所述栅氧化层(7)沿P型体区(4)上表面延伸至覆盖部分N+发射区(6)上表面；所述栅氧化层(7)上表面具有多晶硅栅电极(8)，所述多晶硅栅电极(8)沿场氧化层(11)上表面向靠近集电极P型体区(12)的一侧延伸；其特征在于，所述集电极P型体区(12)上层具有集电极P+区(13)和集电极N+区(14)，所述集电极N+区(14)位于靠近P型体区(4)的一侧；所述集电极P型体区(12)与场氧化层(11)之间的N型漂移区(3)上表面具有集电极氧化层(15)，所述集电极氧化层(15)沿集电极P型体区(12)上表面延伸至覆盖部分集电极N+区(14)上表面；所述集电极氧化层(15)上表面具有集电极MOS多晶硅栅电极(16)，所述集电极MOS多晶硅栅电极(16)沿场氧化层(11)上表面向靠近P型体区(4)的一侧延伸；所述多晶硅栅电极(8)与集电极MOS多晶硅栅电极(16)之间的场氧化层(11)的上表面具有介质层(9)，所述介质层(9)的一端向靠近P型体区(4)一侧延伸至完全覆盖多晶硅栅电极(8)上表面和部分N+发射区(6)上表面，介质层(9)的另一侧向靠近集电极P型体区(12)一侧延伸并覆盖部分集电极MOS多晶硅栅电极(16)上表面；所述P+发射区(5)上表面和部分N+发射区(6)上表面具有发射极金属(10)，所述发射极金属(10)与介质层(9)的侧面接触，并覆盖部分介质层(9)的上表面；所述集电极P+区(13)上表面和部分集电极N+区(14)上表面具有集电极金属(17)，所述集电极金属(17)向靠近P型体区(4)一侧延伸，覆盖集电极MOS多晶硅栅电极(16)上表面直至与介质层(9)的侧面连接，并继续延伸至覆盖部分介质层(9)的上表面；所述集电极MOS多晶硅栅电极(16)与集电极金属(17)短接；所形成的集电极氧化层(15)的厚度小于20纳米；所述N型漂移区(3)、P型体区(12)、集电极N+区(14)、集电极氧化层(15)、多晶硅栅电极(16)和集电极金属(17)形成的MOS结构的阈值电压小于0.3V，小于PN结势垒电压。
2.具有超势垒集电极结构的LIGBT器件的制造方法，其特征在于，包括以下步骤：
步骤1：在硅片上形成从下至上依次层叠设置的P型衬底(1)、埋氧层(2)和N型漂移区(3)；
步骤2：通过高温氧化、刻蚀，在N型漂移区(3)上表面中部形成场氧层(11)，所述场氧层(11)的下部延伸入N型漂移区(3)中；
步骤3：通过高温氧化、刻蚀，在场氧化层(11)一侧的N型漂移区(3)上表面形成栅氧层(7)，栅氧层(7)与场氧层(11)接触；
步骤4：通过高温氧化、刻蚀，在场氧化层(11)另一侧的N型漂移区(3)上表面形成集电极氧化层(15)，集电极氧化层(15)与场氧层(11)接触；所形成的集电极氧化层(15)的厚度小于20纳米；
步骤5：淀积多晶硅及对多晶硅磷注入，通过注入磷离子的剂量控制多晶硅电阻，光刻并刻蚀多晶硅形成多晶硅栅电极(8)和集电极MOS多晶硅栅电极(16)，所述多晶硅栅电极(8)位于栅氧层(7)上表面，多晶硅栅电极(8)沿场氧化层(11)上表面向靠近集电极P型体区(12)的一侧延伸；所述集电极MOS多晶硅栅电极(16)位于集电极氧化层(15)上表面，集电极MOS多晶硅栅电极(16)沿场氧化层(11)上表面向靠近P型体区(4)的一侧延伸；
步骤6：通过自对准工艺，在N型漂移区(3)上层进行高能量硼离子注入，通过离子注入并高温退火分别形成P型体区(4)和集电极P型体区(12)，所述P型体区(4)的上表面与栅氧层(7)接触，所述集电极P型体区(12)的上表面与集电极氧化层(15)接触；通过集电极P型体区(12)注入剂量的调整使所述N型漂移区(3)、P型体区(12)、集电极N+区(14)、集电极氧化层(15)、多晶硅栅电极(16)和集电极金属(17)形成的MOS结构的阈值电压小于0.3V；
步骤7：通过自对准工艺，在表面进行高剂量磷离子注入以及低温退火，在P型体区(4)上层形成N+发射极区(6)，所述N+发射极区(6)的部分上表面与栅氧层(7)的下表面接触；在P型体区12上层形成集电极N+区(14)，所述集电极N+区(14)的部分上表面与集电极氧化层(15)的下表面接触；
步骤8：高剂量硼离子注入，在P型体区(4)上层远离场氧化层(11)的一端形成P+发射区(5)，P+发射区(5)与N+发射极区(6)接触；在集电极P型体区(12)上层远离场氧化层(11)的一端形成集电极P+区(13)，所述集电极P+区(13)与集电极N+区(14)接触；
步骤9：淀积介质，并刻蚀形成介质层(9)，所述介质层(9)位于多晶硅栅电极(8)与集电极MOS多晶硅栅电极(16)之间的场氧化层(11)的上表面，所述介质层(9)的一端向靠近P型体区(4)一侧延伸至完全覆盖多晶硅栅电极(8)上表面和部分N+发射区(6)上表面，介质层(9)的另一侧向靠近集电极P型体区(12)一侧延伸并覆盖部分集电极MOS多晶硅栅电极(16)上表面；
步骤10：淀积金属并刻蚀掉多余金属，在P+发射区(5)上表面和部分N+发射区(6)上表面形成发射极金属(10)，所述发射极金属(10)与介质层(9)的侧面接触，并覆盖部分介质层(9)的上表面；在集电极P+区(13)上表面和部分集电极N+区(14)上表面形成集电极金属(17)，所述集电极金属(17)向靠近P型体区(4)一侧延伸，覆盖集电极MOS多晶硅栅电极(16)上表面直至与介质层(9)的侧面连接，并继续延伸至覆盖部分介质层(9)的上表面；所述集电极MOS多晶硅栅电极(16)与集电极金属(17)形成短接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610310899.6A CN105977288B (zh) | 2016-05-11 | 2016-05-11 | 具有超势垒集电极结构的ligbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610310899.6A CN105977288B (zh) | 2016-05-11 | 2016-05-11 | 具有超势垒集电极结构的ligbt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105977288A CN105977288A (zh) | 2016-09-28 |
| CN105977288B true CN105977288B (zh) | 2020-05-22 |
Family
ID=56991607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610310899.6A Expired - Fee Related CN105977288B (zh) | 2016-05-11 | 2016-05-11 | 具有超势垒集电极结构的ligbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105977288B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5621229A (en) * | 1994-05-05 | 1997-04-15 | Fuji Electric Co., Ltd. | Semiconductor device and control method |
| CN1231066A (zh) * | 1996-07-26 | 1999-10-06 | 艾利森电话股份有限公司 | 具有线性电流电压特性的半导体元件 |
| CN101431096A (zh) * | 2008-12-11 | 2009-05-13 | 电子科技大学 | 一种soi ligbt器件 |
| CN104934466A (zh) * | 2015-06-01 | 2015-09-23 | 南京邮电大学 | 一种阳极抬高的ligbt器件及制造方法 |
-
2016
- 2016-05-11 CN CN201610310899.6A patent/CN105977288B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5621229A (en) * | 1994-05-05 | 1997-04-15 | Fuji Electric Co., Ltd. | Semiconductor device and control method |
| CN1231066A (zh) * | 1996-07-26 | 1999-10-06 | 艾利森电话股份有限公司 | 具有线性电流电压特性的半导体元件 |
| CN101431096A (zh) * | 2008-12-11 | 2009-05-13 | 电子科技大学 | 一种soi ligbt器件 |
| CN104934466A (zh) * | 2015-06-01 | 2015-09-23 | 南京邮电大学 | 一种阳极抬高的ligbt器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105977288A (zh) | 2016-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN107068744B (zh) | 一种横向绝缘栅双极型晶体管 | |
| CN108321193B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105789269A (zh) | 沟槽绝缘栅双极型晶体管及其制备方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN102254942A (zh) | 新型阶梯栅结构igbt及其制造方法 | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN103915489B (zh) | 绝缘栅双极型晶体管 | |
| CN104299990A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN109087946B (zh) | 一种沟槽栅mos控制晶闸管及其制作方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN105932043A (zh) | 具有超势垒集电极结构的igbt器件及其制造方法 | |
| CN113838914B (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN106409895B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN102290436B (zh) | 新型绝缘栅双极晶体管背面结构及其制备方法 | |
| CN105977288B (zh) | 具有超势垒集电极结构的ligbt器件及其制造方法 | |
| CN105702720B (zh) | 一种绝缘栅双极型晶体管的关断性能提升方法 | |
| CN110473905B (zh) | 一种具有自偏置pmos的分离栅tigbt及其制作方法 | |
| CN104992968B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| CN110504168B (zh) | 一种多槽栅横向高压功率器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200522 |