JP2016092168A - 炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置 Download PDFInfo
- Publication number
- JP2016092168A JP2016092168A JP2014224034A JP2014224034A JP2016092168A JP 2016092168 A JP2016092168 A JP 2016092168A JP 2014224034 A JP2014224034 A JP 2014224034A JP 2014224034 A JP2014224034 A JP 2014224034A JP 2016092168 A JP2016092168 A JP 2016092168A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- recess
- silicon carbide
- region
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】炭化珪素半導体装置の耐圧を高める。
【解決手段】炭化珪素基板10には、素子部分PEと、素子部分PEを囲む終端部分PTとを有する第1の面S1が設けられている。終端部分PT上には素子部分PEを囲むリセスRCが設けられている。リセスRCには、内周端EIおよび外周端EOを有する底面が設けられている。ガードリング領域GRの高濃度不純物領域6はリセスRCの内周端EIおよび外周端EOを覆っている。ガードリング領域GRの低濃度不純物領域5は高濃度不純物領域6を介してリセスRCの外周端EOを覆っている。導電体層31は素子部分PEとガードリング領域GRとに接しており、リセスRC内へ延びている。
【選択図】図1
【解決手段】炭化珪素基板10には、素子部分PEと、素子部分PEを囲む終端部分PTとを有する第1の面S1が設けられている。終端部分PT上には素子部分PEを囲むリセスRCが設けられている。リセスRCには、内周端EIおよび外周端EOを有する底面が設けられている。ガードリング領域GRの高濃度不純物領域6はリセスRCの内周端EIおよび外周端EOを覆っている。ガードリング領域GRの低濃度不純物領域5は高濃度不純物領域6を介してリセスRCの外周端EOを覆っている。導電体層31は素子部分PEとガードリング領域GRとに接しており、リセスRC内へ延びている。
【選択図】図1
Description
本発明は、炭化珪素半導体装置に関し、特に、リセスが設けられた炭化珪素基板を有する炭化珪素半導体装置に関するものである。
インバータなどのパワーエレクトロニクス機器の省エネ化のため、それに用いるSBD(Schottky Barrier Diode:ショットキーバリアダイオード)、PiNダイオード、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金属酸化物半導体電界効果トランジスタ)およびIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などの電力用半導体装置の半導体材料として、一般的なSi(シリコン)に代わり、SiC(炭化珪素)が用いられ始めている。SiCの絶縁破壊電界はSiのものよりも高いため、耐圧を確保するためのドリフト層を薄くすることができる。よって損失を低減したり、電力用半導体装置を冷却するための機器を小型化したりすることができる。たとえばSiC−SBDは、インバータを構成するモジュールに用いられる還流ダイオードとして有用である。しかしながらSiCデバイスはSiデバイスに比してコストが高いため、Siデバイスの置き換えを大きく進めていくためには、Siデバイスと同等以上の信頼性を確保しつつ低コスト化を進める必要がある。
低コスト化を進める上で製造工程の簡素化が望まれる。この目的で、写真製版工程においてマスク位置合わせのために用いられるアライメントマークと、半導体装置の耐圧を確保するための終端構造とを同時に形成することが提案されている。なおSiCデバイスの製造においては、通常、アライメントマークとしての凹部をSiC基板自体に直接形成する必要がある。
たとえば国際公開第2012/096010号(特許文献1)によれば、アライメントマークを形成するための写真製版工程およびエッチング工程の際に、SiC−SBDの終端構造としてのガードリングを同時に形成することが開示されている。この場合、ガードリングは、エッチングによって形成されたリセスに、イオン注入によって不純物が添加されることで形成される。ガードリングがリセスの下に形成されることで、ガードリングの底端部と、リセスが設けられた基板表面との距離が大きくなることにより、基板表面の電界をより緩和することができる。一方で、リセスのコーナー部での電界集中を避けるためには、コーナー部を覆うように不純物が注入される必要がある。一般に、Si中に注入された不純物はある程度拡散するが、SiC中に注入された不純物はほとんど拡散しないので、リセスの底面にのみ注入された不純物をコーナー部を覆うように拡散させることは困難である。そのため、コーナー部を覆うように不純物が注入されるように、テーパー形状を有するリセスが用いられる。
なお信頼性をより確保する目的では、たとえば特開2013−211503号公報(特許文献2)によれば、ショットキーバリアダイオードにおいて、ショットキー電極が表面電極で完全に被覆される。これにより、電極形成時のエッチング残渣に起因した影響を避けることができる。
一般にn型SiC基板に対して終端構造を形成するために用いられる不純物であるAl(アルミニウム)またはB(ホウ素)などのアクセプタのSiC中でのアクセプタ準位はSi中でのものよりも深い。このためアクセプタ準位の活性化エネルギーがSiC中では高くなる。よってSiC中ではアクセプタのキャリアの放出時定数が大きくなる。すなわちキャリアの放出が遅くなる。よって空乏層が短時間では十分に広がりにくい。その結果、空乏層が終端構造中においてリセスに達することにより、基板上に設けられた電極(導電体層)の端部で素子破壊が生じることがある。この現象が生じることで半導体装置の耐圧が低くなる。特に、周波数として1kHz以上、逆電圧の立ち上がり速度として10kV/μs〜100kV/μS程度の、高速での動的動作時には、実効的なアクセプタイオンが減少するため、静的動作時に比してこの問題はより深刻となり得る。
本発明は以上のような課題を解決するためになされたものであり、その目的は、耐圧を高めることができる炭化珪素半導体装置を提供することである。
本発明の炭化珪素半導体装置は、炭化珪素基板と、導電体層と、電極層とを有する。炭化珪素基板には、素子部分と素子部分を囲む終端部分とを有する第1の面と、第1の面と反対の第2の面とが設けられている。終端部分上には、第1の面上において素子部分を囲むリセスが設けられている。リセスには、内周端および外周端を有する底面が設けられている。炭化珪素基板は、第1の導電型を有するドリフト層と、第1の導電型と異なる第2の導電型を有するガードリング領域とを含む。ガードリング領域はドリフト層上に設けられている。ガードリング領域は、高濃度領域と、高濃度不純物領域の不純物濃度に比して低い不純物濃度を有する低濃度不純物領域とを有する。高濃度不純物領域はリセスの内周端および外周端を覆っている。低濃度不純物領域は高濃度不純物領域を介してリセスの外周端を覆っている。導電体層は、炭化珪素基板の第1の面の素子部分と炭化珪素基板のガードリング領域とに接しており、リセス内へ延びている。電極層は炭化珪素基板の第2の面上に設けられている。
本発明によれば、導電体層の端部での素子破壊が、リセスに設けられたガードリング領域に導電体層が接することによって防止される。またリセスに設けられたガードリング領域に高濃度不純物領域が設けられることにより空乏層がリセス端部にまで侵入しにくくなるので、リセス端部での絶縁破壊が防止される。また高濃度不純物領域の外側に低濃度不純物領域が設けられることにより空乏層の十分な厚さが確保されやすくなるので、薄い空乏層への電界集中に起因した絶縁破壊が防止される。以上により、炭化珪素半導体装置の耐圧を高めることができる。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
(実施の形態1)
図1を参照して、本実施の形態のSBD91(炭化珪素半導体装置)は、エピタキシャル基板10(炭化珪素基板)と、オーミック電極21(電極層)と、カソード電極22と、ショットキー電極31(導電体層)と、アノード電極32(表面電極)と、表面絶縁膜41とを有する。
図1を参照して、本実施の形態のSBD91(炭化珪素半導体装置)は、エピタキシャル基板10(炭化珪素基板)と、オーミック電極21(電極層)と、カソード電極22と、ショットキー電極31(導電体層)と、アノード電極32(表面電極)と、表面絶縁膜41とを有する。
エピタキシャル基板10はSiCから作られた基板である。エピタキシャル基板10には、素子部分PEと素子部分PEを囲む終端部分PTとを有する面S1(第1の面)と、面S1と反対の面S2(第2の面)とが設けられている。終端部分PT上には、面S1上において素子部分PEを囲むリセスRCが設けられている。リセスRCには、内周端EIおよび外周端EOを有する底面が設けられている。リセスRCの深さは、たとえば0.3μm以上0.8μm以下程度である。リセスRCは、エピタキシャル基板10内へ向かってテーパー状の形状を有する。リセスRCの側面と面S1との間の角度、すなわちテーパー角度、は86°以下が好ましい。また面S1の終端部分PT上には、リセスRCよりも外側に、アライメントマークとしての凹部AMが設けられている。リセスRCの深さと凹部AMの深さとはほぼ同じである。
エピタキシャル基板10は、単結晶基板1と、ドリフト層2と、ガードリング領域GRと、FLR(Field Limiting Ring:フィールドリミッティングリング)領域5fと、不純物領域6mとを有する。
単結晶基板1は、n型(第1の導電型)のSiC単結晶からなる。単結晶基板1の不純物濃度は、たとえば1×1019cm-3程度である。単結晶基板1の厚さは、たとえば50μm〜500μm程度である。SiCのポリタイプは、たとえば4Hである。単結晶基板1の面方位は、たとえば(0001)であり、適当なオフ角を伴ってもよい。
ドリフト層2は単結晶基板1上に設けられたエピタキシャル層である。ドリフト層2はn型を有する。ドリフト層2の不純物濃度および厚さは、SBD91の耐圧仕様に応じて定められる。ドリフト層2の不純物濃度は、単結晶基板1の不純物濃度よりも低く、たとえば5×1014cm-3〜1×1018cm-3程度である。ドリフト層2の厚さは、たとえば4μm〜100μm程度である。
ガードリング領域GRはドリフト層2上に設けられている。ガードリング領域GRは、AlまたはBなどのアクセプタが添加されていることにより、p型(第1の導電型と異なる第2の導電型)を有する。
ガードリング領域GRは、低濃度不純物領域5と、高濃度不純物領域6とを有する。低濃度不純物領域5は、高濃度不純物領域6の不純物濃度に比して低い不純物濃度を有する。高濃度不純物領域6はリセスRCの内周端EIおよび外周端EOを覆っている。低濃度不純物領域5は高濃度不純物領域6を介してリセスRCの外周端EOを覆っている。低濃度不純物領域5の深さは、高濃度不純物領域6の深さよりも深いことが好ましく、たとえば0.2μm〜3μm程度である。高濃度不純物領域6の深さは、SBD91の動作時に空乏層がリセスRCの端部に達しないように定められればよい。
高濃度不純物領域6の最大不純物濃度は、低濃度不純物領域5の最大不純物濃度の10倍以上であることが好ましい。高濃度不純物領域6のドーズ量は1.0×1014/cm2以上1.0×1015/cm2以下であることが好ましく、2.0×1014/cm2以上1.0×1015/cm2以下であることがより好ましい。高濃度不純物領域6の不純物濃度は、8.0×1017/cm3以上2.0×1020/cm3以下であることが好ましい。なお不純物領域6mについても同様である。
低濃度不純物領域5のドーズ量は1.0×1013/cm2以上1.0×1014/cm2以下が好ましく、2.0×1013/cm2以上5.0×1013/cm2以下がより好ましい。低濃度不純物領域5の不純物濃度は、高濃度不純物領域6の不純物濃度よりも低く、ドリフト層2の不純物濃度よりも高く、好ましくは1.0×1017/cm3以上1.0×1019/cm3以下である。なおFLR領域5fについても同様である。
低濃度不純物領域5およびFLR領域5fのドーズ量と、FLR領域5fの配置と、高濃度不純物領域6のドーズ量とは、SBD91へ逆電圧が印加された際に空乏層が、低濃度不純物領域5とそれに隣接するFLR領域5fとの間をつなぎつつも、高濃度不純物領域6を通過してリセスRCの端部に達してしまうことがないように設定される。低濃度不純物領域5およびFLR領域5fのドーズ量が過度に低いと、空乏層がリセスRCの端部に達してしまうことで耐圧が低下し得る。
FLR領域5fはドリフト層2上に設けられている。FLR領域5fは、ガードリング領域GRから離れて終端部分PTに配置されている。FLR領域5fは面S1上において素子部分PEを囲んでいる。FLR領域5fはp型を有する。FLR領域5fの不純物濃度プロファイルは低濃度不純物領域5のものと同様である。FLR領域5fは、エピタキシャル基板10の面S1のうち平坦な部分に設けられていることが好ましい。言い換えれば、FLR領域5fの位置には、リセスRCのような凹部が設けられていないことが好ましい。
不純物領域6mは凹部AMに設けられている。不純物領域6mはp型を有する。不純物領域6mの不純物濃度プロファイルは高濃度不純物領域6のものと同様である。
ショットキー電極31は、エピタキシャル基板10の面S1の素子部分PEとエピタキシャル基板10のガードリング領域GRとに接しており、これによりショットキー接合が形成されている。ショットキー電極31は、たとえば、Ti(チタン)、Ni(ニッケル)またはMo(モリブデン)から作られている。ショットキー電極31はリセスRC内へ延びている。
アノード電極32はショットキー電極31上に設けられている。アノード電極32は、たとえばAlから作られている。
オーミック電極21はエピタキシャル基板10の面S2上に設けられている。オーミック電極21は単結晶基板1の裏面(図中、下面)にオーミックに接合されている。オーミック電極21は金属から作られており、たとえばNiから作られている。
カソード電極22はオーミック電極21上に設けられている。カソード電極22は、たとえば、Ti、Ni、Ag、Au(金)またはAlから作られている。
表面絶縁膜41は、素子部分PEと終端部分PTとの境界にまたがって設けられている。表面絶縁膜41は、アノード電極32の端部と、ショットキー電極31の端部とを覆っている。また本実施の形態においては、表面絶縁膜41は終端部分PTにおいてドリフト層2とFLR領域5fとを覆っている。
次にSBD91の製造方法について、以下に説明する。
図2を参照して、単結晶基板1上におけるエピタキシャル成長によりドリフト層2が形成される。これによりエピタキシャル基板10が得られる。エピタキシャル成長のためには、たとえばCVD(Chemical Vapor Deposition:化学気相成長)法を用い得る。
図3を参照して、エピタキシャル基板10の面S1上に、リセスRCと、アライメントマークとしての凹部AMとがエッチングによって同時に形成される。このエッチングには、1つのフォトマスク(図示せず)による写真製版処理を用いて形成されたエッチングマスク(図示せず)を用い得る。エッチングマスクの材料としては、フォトレジストまたは二酸化珪素を用い得る。エッチング方法としては、たとえばドライエッチング法を用い得る。
図4を参照して、上記フォトマスクによる写真製版処理を用いて形成された注入マスク(図示せず)を用いて、面S1上へのイオン注入が行われる。これにより高濃度不純物領域6および不純物領域6mが同時に形成される。所定のドーズ量を用いたイオン注入において、注入エネルギーを適切に選択することにより不純物濃度を調整することができる。なお、注入マスクを新たに形成する代わりに、上記エッチングマスクを注入マスクとして用いてもよい。
図5を参照して、1つのフォトマスクによる写真製版処理を用いて形成された注入マスク(図示せず)を用いて、面S1上へのイオン注入が行われる。これにより低濃度不純物領域5およびFLR領域5fが同時に形成される。なお所定のドーズ量を用いたイオン注入において、注入エネルギーを適切に選択することにより不純物濃度を調整することができる。
次に、イオン注入された不純物を電気的に活性化させるための高温アニール、すなわち活性化アニール、が行われる。活性化アニールは、たとえば、アルゴンなどの不活性化雰囲気中で1500℃〜2000℃程度の温度で30秒〜1時間程度行われる。
図6を参照して、単結晶基板1の裏面(図中、下面)上、すなわちドリフト層2が形成されていない面上に、オーミック電極21が形成される。具体的には、金属膜の成膜と、この金属膜と単結晶基板1とのオーミック接合を得るための熱処理とが行われる。熱処理は、たとえば600℃〜1100℃程度の温度で行われる。
図7を参照して、エピタキシャル基板10の面S1上にショットキー電極31が形成される。具体的には、スパッタ法による成膜と、写真製版処理およびエッチング処理によるパターニングとが行われる。
図8を参照して、ショットキー電極31上にアノード電極32が形成される。具体的には、スパッタ法による成膜と、写真製版処理およびエッチング処理によるパターニングとが行われる。たとえば、リン酸系のエッチング液を用いたウェットエッチングがAl膜に対して行われる。
図9を参照して、ショットキー電極31およびアノード電極32が設けられた面S1上に、表面絶縁膜41が形成される。具体的には、絶縁膜の成膜と、写真製版処理およびエッチング処理によるパターニングとが行われる。
再び図1を参照して、オーミック電極21上に、たとえばスパッタ法または蒸着法によりカソード電極22が形成される。以上によりSBD91が得られる。
本実施の形態によれば、ショットキー電極31の端部での素子破壊が、リセスRCに設けられたガードリング領域GRにショットキー電極31が接することによって防止される。またリセスRCに設けられたガードリング領域GRに高濃度不純物領域6が設けられることにより空乏層がリセスRC端部にまで侵入しにくくなるので、リセスRC端部での絶縁破壊が防止される。また高濃度不純物領域6の外側に低濃度不純物領域5が設けられることにより動的動作時に空乏層の十分な厚さが確保されやすくなるので、薄い空乏層への電界集中に起因した絶縁破壊が防止される。以上により、SBD91の耐圧を高めることができる。
エピタキシャル基板10の面S1上にリセスRCのような凹部が設けられる場合、その端部を覆うように不純物を添加することが、素子破壊を防ぐために求められる。本実施の形態において、そのような凹部はFLR領域5fの位置には設けられない。これによりFLR領域5fについては、不純物を凹部の端部を覆うように添加する必要性がない。よって、FLR領域5fの各々の幅、および互いに隣り合うFLR領域5fの間隔を、より自由に選択しやすくなる。よって面S1のうちFLR領域5fを設けるために占められる部分の面積を抑えることができる。よって、所定の大きさの半導体ウエハから複数のSBD91を製造する際に、より多くのSBD91を製造することができる。よってSBD91の製造コストを低減することができる。
またSBD91の高速動作時にはガードリング領域GRにおける実効的なアクセプタイオンが減少するところ、その影響を高濃度不純物領域6が設けられることで抑えることができる。
SBD91が高速でスイッチングされると、低濃度不純物領域5またはFLR領域5fとドリフト層2との間のpn接合の空乏層によって形成されるキャパシタ構造において、電荷の充放電が繰り返される。その際にキャパシタ構造を流れる変位電流の多くは、ショットキー電極31の端部に集中し、その結果、局所的な温度上昇が生じることが予想される。本実施の形態では、リセスRC内部にまでショットキー電極31が延びているため、ショットキー電極31の端部とガードリング領域GRとの接触面積を増やすことができる。これにより、上述した電流集中を抑えることができる。よってショットキー電極31の端部での局所的発熱を抑制することができる。よってこの局所的発熱に起因した耐圧の低下を避けることができる。
また本実施の形態においてはショットキー電極31が高濃度不純物領域6に接している。これにより、高速動作時においても高濃度不純物領域6による作用をより十分に発現させることができる。
低濃度不純物領域5は、1.0×1013/cm2以上1.0×1014/cm2以下のドーズ量と、1.0×1017/cm3以上1.0×1019/cm3以下の不純物濃度とを有する。これにより、高濃度不純物領域6への空乏層の侵入を抑えることができる。よって、リセスRC端部での絶縁破壊がより確実に防止される。また空乏層の十分な厚さがより確保されやすくなる。よって、薄い空乏層への電界集中に起因した絶縁破壊がより確実に防止される。
高濃度不純物領域6は、低濃度不純物領域5の最大不純物濃度の10倍以上の最大不純物濃度と、1.0×1014/cm2以上1.0×1015/cm2以下のドーズ量と、8.0×1017/cm3以上2.0×1020/cm3以下の不純物濃度とを有する。これにより、空乏層がリセスRC端部にまでより侵入しにくくなる。よってリセスRC端部での絶縁破壊がより確実に防止される。
またリセスRCの形成と同時に凹部AMをアライメントマークとして形成することができる。これにより両者の形成のための写真製版処理を1つのフォトマスクで行うことができる。よってSBD91の製造方法が簡素化される。
またリセスRCのテーパー角度が86度以下の場合、イオン注入によって形成される高濃度不純物領域6によってリセスRC端部が覆われやすい。仮にリセスRCのテーパー角度が垂直であると、リセスRCの端部が高濃度不純物領域6によって覆われにくくなる。このためリセスRC端部に過度な電界集中が生じやすくなることで、耐圧が劣化する恐れがある。
なお高濃度不純物領域6は、空乏層がリセスRCの端部に達しないように設計されればよく、その限りにおいて、高濃度不純物領域6の最も深い部分が低濃度不純物領域5を貫通してドリフト層2に達していてもよい。
(実施の形態2)
図10(A)および(B)を参照して、本実施の形態およびその変形例のSBD92Aおよび92B(炭化珪素半導体装置)においては、高濃度不純物領域6の内周側(図中、左側)がドリフト層2に直接接している。SBD92Aにおいては、高濃度不純物領域6の内周側(図中、左側)の位置と、低濃度不純物領域5の内周側(図中、左側)の位置とが一致している。SBD92Bにおいては、高濃度不純物領域6の内周側が、低濃度不純物領域5の内周側よりも内側(図中、左側)に位置している。実施の形態1と異なるこのような構造は、設計上意図的に、または、異物の影響によるイオン注入の不良などの何らかのプロセス不良に起因して予期せずに生じ得る。
図10(A)および(B)を参照して、本実施の形態およびその変形例のSBD92Aおよび92B(炭化珪素半導体装置)においては、高濃度不純物領域6の内周側(図中、左側)がドリフト層2に直接接している。SBD92Aにおいては、高濃度不純物領域6の内周側(図中、左側)の位置と、低濃度不純物領域5の内周側(図中、左側)の位置とが一致している。SBD92Bにおいては、高濃度不純物領域6の内周側が、低濃度不純物領域5の内周側よりも内側(図中、左側)に位置している。実施の形態1と異なるこのような構造は、設計上意図的に、または、異物の影響によるイオン注入の不良などの何らかのプロセス不良に起因して予期せずに生じ得る。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態においても、実施の形態1と同様、低濃度不純物領域5は高濃度不純物領域6を介してリセスRCの外周端EOを覆っている。すなわち、低濃度不純物領域5は高濃度不純物領域6の外周側(図中、右側)のコーナー部を覆っている。これにより、外周側から延びてきた空乏層がリセス端部に達しないようにするという低濃度不純物領域5の機能は大きくは損なわれない。よって本実施の形態によっても、実施の形態1とほぼ同様の効果が得られる。
(実施の形態3)
図11を参照して、本実施の形態のSBD93(炭化珪素半導体装置)は、エピタキシャル基板10の面S1の終端部分PT上に設けられたフィールド絶縁膜42を有する。フィールド絶縁膜42はリセスRCの外周端EOを覆っている。またフィールド絶縁膜42は終端部分PTにおいてドリフト層2とFLR領域5fとを覆っている。フィールド絶縁膜42は、たとえば二酸化珪素から作られている。
図11を参照して、本実施の形態のSBD93(炭化珪素半導体装置)は、エピタキシャル基板10の面S1の終端部分PT上に設けられたフィールド絶縁膜42を有する。フィールド絶縁膜42はリセスRCの外周端EOを覆っている。またフィールド絶縁膜42は終端部分PTにおいてドリフト層2とFLR領域5fとを覆っている。フィールド絶縁膜42は、たとえば二酸化珪素から作られている。
本実施の形態においては、アノード電極32の端部は、フィールド絶縁膜42上に乗り上げており、フィールド絶縁膜42を介して高濃度不純物領域6上に位置する。アノード電極32は、ショットキー電極31と、フィールド絶縁膜42のうちショットキー電極31の端部に隣り合う部分とを覆っている。よって平面レイアウトにおいてアノード電極32はショットキー電極31を包含しており、より大きな面積を有する。
次にSBD93の製造方法について説明する。まず実施の形態1の図5までの工程が、活性化アニールも含め行われる。次に、CVD法などによる成膜と、写真製版処理およびエッチング処理によるパターニングとにより、フィールド絶縁膜42が形成される。その後の工程は実施の形態1のものとほぼ同様である。
なお、上記以外の構成については、上述した実施の形態1または2の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、アノード電極32のうち高濃度不純物領域6上にフィールド絶縁膜42を介して位置する部分がフィールドプレートとして機能する。よってリセスRCの端部での電界がより緩和される。よって耐圧をより高めることができる。
またアノード電極32の端部は、フィールド絶縁膜42の表面のうちフィールド絶縁膜42を介して高濃度不純物領域6と対向する領域からはみ出さないように配置されている。これによりアノード電極32の端部での電界集中が抑えられる。
また、フィールド絶縁膜42のうちショットキー電極31の端部に隣り合う部分がアノード電極32に覆われている。これにより、この部分にエッチング残渣があったとしても、エッチング残渣への電界集中が防止される。よってエッチング残渣への電界集中に起因した素子破壊が防止される。よって、エッチング残差に起因した予期しない耐圧低下が防止される。
(実施の形態4)
図12を参照して、本実施の形態のSBD94においては、ショットキー電極31は、低濃度不純物領域5に接しつつ、高濃度不純物領域6からは離れている。なお、上記以外の構成については、上述した実施の形態3の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図12を参照して、本実施の形態のSBD94においては、ショットキー電極31は、低濃度不純物領域5に接しつつ、高濃度不純物領域6からは離れている。なお、上記以外の構成については、上述した実施の形態3の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によっても、実施の形態1と類似の効果が得られ、特に静的動作時においては、高濃度不純物領域6による効果が実施の形態1とほぼ同様に得られる。
(実施の形態5)
図13を参照して、本実施の形態のSBD95Aにおいては、FLR領域5f(図1)が省略され、代わりに、高濃度不純物領域6の外周端から低濃度不純物領域5が外側(図中、右側)に向かってより長く延びている。この結果、高濃度不純物領域6の内周端から低濃度不純物領域5が内側へ向かって延びている長さよりも、高濃度不純物領域6の外周端から低濃度不純物領域5が外側へ向かって延びている長さの方が大きくなっている。上記のように外側に向かって長く延びた低濃度不純物領域5が設けられることにより、FLR領域5fが省略されていても、高い耐圧を確保しやすい。
図13を参照して、本実施の形態のSBD95Aにおいては、FLR領域5f(図1)が省略され、代わりに、高濃度不純物領域6の外周端から低濃度不純物領域5が外側(図中、右側)に向かってより長く延びている。この結果、高濃度不純物領域6の内周端から低濃度不純物領域5が内側へ向かって延びている長さよりも、高濃度不純物領域6の外周端から低濃度不純物領域5が外側へ向かって延びている長さの方が大きくなっている。上記のように外側に向かって長く延びた低濃度不純物領域5が設けられることにより、FLR領域5fが省略されていても、高い耐圧を確保しやすい。
なお、上記以外の構成については、上述した実施の形態1または2の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図14を参照して、第1の変形例のSBD95Bにおいては、SBD95Aの構成に加えてFLR領域5fが付加されている。これにより耐圧をより確保しやすくなる。
図15を参照して、第2の変形例のSBD95Cにおいては、SBD95Aの構成に加えてJTE領域7が付加されている。JTE領域7は、p型を有し、低濃度不純物領域5の不純物濃度に比して低い不純物濃度を有する。JTE領域7は、低濃度不純物領域5の外周端から外側に向かって延びており、外側に向かって徐々に低くなる不純物濃度を有する。これにより耐圧をより確保しやすくなる。JTE領域7は、たとえば、低濃度不純物領域5の外周端に接する不純物領域7aと、不純物領域7aの外周端に接しかつ不純物領域7aの不純物濃度に比して低い不純物濃度を有する不純物領域7bとを有する。
本実施の形態またはその変形例によっても、実施の形態1とほぼ同様の効果が得られる。また、微細なパターンを有するFLR領域5fを省略したり、あるいはその数を減らしたりすることができるので、SBDの製造がより容易となる。
(実施の形態6)
図16を参照して、本実施の形態のSBD96Aにおいては、高濃度不純物領域6は、リセスRCの内周端EIおよび外周端EOを覆う主高濃度領域6a(第1の高濃度領域)と、主高濃度領域6aよりも外側において低濃度不純物領域5上に設けられた副高濃度領域6b(第2の高濃度領域)とを含む。主高濃度領域6aと副高濃度領域6bとは低濃度不純物領域5によって互いに分離されている。
図16を参照して、本実施の形態のSBD96Aにおいては、高濃度不純物領域6は、リセスRCの内周端EIおよび外周端EOを覆う主高濃度領域6a(第1の高濃度領域)と、主高濃度領域6aよりも外側において低濃度不純物領域5上に設けられた副高濃度領域6b(第2の高濃度領域)とを含む。主高濃度領域6aと副高濃度領域6bとは低濃度不純物領域5によって互いに分離されている。
なお、上記以外の構成については、上述した実施の形態5の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、低濃度不純物領域5へ空乏層が侵入し過ぎることを、副高濃度領域6bにより、製造ばらつきによる影響を大きく受けずに安定的に抑えることができる。具体的には、プロセスばらつきまたは固定電荷によって低濃度不純物領域5のドーズ量が想定よりも小さくなってしまった場合でも、低濃度不純物領域5へ空乏層が侵入し過ぎることを抑えることができる。
図17を参照して、第1の変形例のSBD96Bにおいては、SBD96Aの構成に加えてFLR領域5fが付加されている。これにより耐圧をより確保しやすくなる。
図18を参照して、第2の変形例のSBD96Cにおいては、SBD96Aの構成に加えてJTE領域7が付加されている。これにより耐圧をより確保しやすくなる。
上記各実施の形態においては単純なSBDについて説明したが、素子部分PEの一部にp型半導体領域を設けることによりJBS(Junction Barrier Schottky Diode:ジャンクションバリアショットキーダイオード)が構成されてもよく、さらにこのp型半導体領域とのオーミックコンタクトを設けたMPS(Merged PiN Schottky Diode)が構成されてもよい。また導電体層としてのショットキー電極をp型半導体層に置き換えることによりPiNダイオードが構成されてもよい。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
AM 凹部、EI 内周端、EO 外周端、GR ガードリング領域、PE 素子部分、PT 終端部分、RC リセス、S1 第1の面、S2 第2の面、1 単結晶基板、2 ドリフト層、5f FLR領域、5 低濃度不純物領域、6 高濃度不純物領域、6a 主高濃度領域、6b 副高濃度領域、6m,7a,7b 不純物領域、7 JTE領域、10 エピタキシャル基板(炭化珪素基板)、21 オーミック電極、22 カソード電極、31 ショットキー電極(導電体層)、32 アノード電極、41 表面絶縁膜、42 フィールド絶縁膜、91,92A,92B,93,94,95A〜95C,96A〜96C SBD(炭化珪素半導体装置)。
Claims (8)
- 炭化珪素半導体装置であって、
素子部分と前記素子部分を囲む終端部分とを有する第1の面と、前記第1の面と反対の第2の面とが設けられた炭化珪素基板を備え、前記終端部分上には前記第1の面上において前記素子部分を囲むリセスが設けられており、前記リセスには内周端および外周端を有する底面が設けられており、前記炭化珪素基板は、
第1の導電型を有するドリフト層と、
前記第1の導電型と異なる第2の導電型を有し、前記ドリフト層上に設けられたガードリング領域とを含み、前記ガードリング領域は、
前記リセスの前記内周端および前記外周端を覆う高濃度不純物領域と、
前記高濃度不純物領域を介して前記リセスの前記外周端を覆い、前記高濃度不純物領域の不純物濃度に比して低い不純物濃度を有する低濃度不純物領域とを含み、炭化珪素半導体装置はさらに
前記炭化珪素基板の前記第1の面の前記素子部分と前記炭化珪素基板の前記ガードリング領域とに接し、前記リセス内へ延びる導電体層と、
前記炭化珪素基板の前記第2の面上に設けられた電極層とを備える、
炭化珪素半導体装置。 - 前記導電体層はショットキー電極である、請求項1に記載の炭化珪素半導体装置。
- 前記低濃度不純物領域は、1.0×1013/cm2以上1.0×1014/cm2以下のドーズ量と、1.0×1017/cm3以上1.0×1019/cm3以下の不純物濃度とを有する、請求項1または2に記載の炭化珪素半導体装置。
- 前記高濃度不純物領域は、前記低濃度不純物領域の最大不純物濃度の10倍以上の最大不純物濃度と、1.0×1014/cm2以上1.0×1015/cm2以下のドーズ量と、8.0×1017/cm3以上2.0×1020/cm3以下の不純物濃度とを有する、請求項1から3のいずれか1項に記載の炭化珪素半導体装置。
- 前記リセスの外周端を覆うフィールド絶縁膜と、
前記導電体層と、前記フィールド絶縁膜のうち前記導電体層の前記端部に隣り合う部分とを覆う表面電極とを備え、
前記表面電極は、前記フィールド絶縁膜を介して前記高濃度不純物領域上に端部を有する、
請求項1から4のいずれか1項に記載の炭化珪素半導体装置。 - 前記導電体層は、前記低濃度不純物領域に接し前記高濃度不純物領域から離れている、請求項1から5のいずれか1項に記載の炭化珪素半導体装置。
- 前記高濃度不純物領域は、前記リセスの前記内周端および前記外周端を覆う第1の高濃度領域と、前記第1の高濃度領域よりも外側において前記低濃度不純物領域上に設けられた第2の高濃度領域とを含む、請求項1から6のいずれか1項に記載の炭化珪素半導体装置。
- 前記炭化珪素基板の前記第1の面には前記リセスよりも外側にアライメントマークとしての凹部が設けられている、請求項1から7のいずれか1項に記載の炭化珪素半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014224034A JP2016092168A (ja) | 2014-11-04 | 2014-11-04 | 炭化珪素半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014224034A JP2016092168A (ja) | 2014-11-04 | 2014-11-04 | 炭化珪素半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016092168A true JP2016092168A (ja) | 2016-05-23 |
Family
ID=56016436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014224034A Pending JP2016092168A (ja) | 2014-11-04 | 2014-11-04 | 炭化珪素半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016092168A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10134920B2 (en) | 2015-10-30 | 2018-11-20 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
DE112017007060T5 (de) | 2017-02-14 | 2019-10-24 | Mitsubishi Electric Corporation | Leistungshalbleitereinheit |
US11961883B2 (en) | 2018-02-09 | 2024-04-16 | Rohm Co. Ltd. | Semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003101039A (ja) * | 2001-07-17 | 2003-04-04 | Toshiba Corp | 高耐圧半導体装置 |
JP2014138137A (ja) * | 2013-01-18 | 2014-07-28 | Mitsubishi Electric Corp | 炭化珪素半導体装置及びその製造方法 |
-
2014
- 2014-11-04 JP JP2014224034A patent/JP2016092168A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003101039A (ja) * | 2001-07-17 | 2003-04-04 | Toshiba Corp | 高耐圧半導体装置 |
JP2014138137A (ja) * | 2013-01-18 | 2014-07-28 | Mitsubishi Electric Corp | 炭化珪素半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10134920B2 (en) | 2015-10-30 | 2018-11-20 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
DE112017007060T5 (de) | 2017-02-14 | 2019-10-24 | Mitsubishi Electric Corporation | Leistungshalbleitereinheit |
US11222985B2 (en) | 2017-02-14 | 2022-01-11 | Mitsubishi Electric Corporation | Power semiconductor device |
US11961883B2 (en) | 2018-02-09 | 2024-04-16 | Rohm Co. Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5177151B2 (ja) | 炭化珪素半導体装置 | |
JP5101985B2 (ja) | ジャンクションバリアショットキーダイオード | |
JP6065154B2 (ja) | 炭化珪素半導体装置 | |
JP2009094203A (ja) | 炭化珪素半導体装置 | |
US7915705B2 (en) | SiC semiconductor device having outer periphery structure | |
US8558244B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2008294214A (ja) | 半導体装置 | |
WO2015015808A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2009231321A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2008251772A (ja) | 半導体装置 | |
JP6312933B2 (ja) | 電力用半導体装置 | |
JP6611943B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2013251406A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5547022B2 (ja) | 半導体装置 | |
JP2019216223A (ja) | 半導体装置 | |
JP2018110165A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016092168A (ja) | 炭化珪素半導体装置 | |
JP5943846B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2009224642A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2018082056A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012004466A (ja) | 半導体装置 | |
JP2017092364A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6289600B2 (ja) | 半導体装置 | |
WO2015111177A1 (ja) | 半導体装置,パワーモジュール,電力変換装置,および鉄道車両 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180220 |